CN1239981C - 电脑影像***的省电方法 - Google Patents
电脑影像***的省电方法 Download PDFInfo
- Publication number
- CN1239981C CN1239981C CN 02142711 CN02142711A CN1239981C CN 1239981 C CN1239981 C CN 1239981C CN 02142711 CN02142711 CN 02142711 CN 02142711 A CN02142711 A CN 02142711A CN 1239981 C CN1239981 C CN 1239981C
- Authority
- CN
- China
- Prior art keywords
- time
- clock pulse
- computer
- picture
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
一种电脑影像***的省电方法,适用于具有特定操作频率的电脑影像***,包括下列步骤:首先取得包括目前画面的起始时间至结束时间的第一时期;接下来,比较第一时期与电脑影像***的预设画面时间,当第一时期短于预设画面时间时,在各画面于第一时期结束至上述预设画面时间结束时降低上述电脑影像***的操作频率。
Description
技术领域
本发明是有关于一种电脑影像***的省电方法,特别是有关于一种使用画面速度(frame rate)控制技术的电脑影像***的省电方法。
背景技术
CMOS技术为高效能数字电路的优势技术。由于携带式装置的市场日益成长,低耗电的设计已逐渐重要以满足携带式装置的操作效能。在传统大部分的HDL的同步设计中,***时脉是电性连接至各正反器的时脉输入端。而电力的消耗主要是发生在以下三种状况:
(1)约85%的电力消耗在开关切换时,此时电力主要消耗在对闸极电容的充放电过程,并代表闸极有效的动作。
(2)约15%的电力消耗在短路时,当闸极的输入电位界于高低位准中间的位准时,P型与N型网络可导通,形成Vdd至Vss之间的短路路径。
(3)约1%以下的电力消耗在漏电流,发生于晶体管网络于关闭状态时的漏电流,然此漏电流在传统程序中一般是视为可忽略的。
时脉选通技术(clock-gating)能够有效减少串列电路耗电量。使用如睡眠模式的方式能够将导通的晶片最小活化而避免无谓的电路时脉操作。如图1所示,时脉产生器10是耦接至具有一输出致能接脚的石英振荡器12,输出致能接脚能够用来避免电路在输出效能前被时脉驱动。图1中的电路包括具有一输出致能信号的频率产生器,当输出致能信号为低位准“0”时,能够关闭输入时脉。
时脉定比技术(clock scaling)为另一***方成正比,电路在越低的时脉速度下会有越低的消耗功率。一般而言,时脉定比技术使用的时机在于当电路此时不要求时脉效率或者是电力消耗为主要的考虑时。
低耗电力及低能量消耗将会是许多即时操作的需求。例如,解码的影像画面必须于限定的时间内播放完毕。若以较低的速度显示画面使得解码后的画面恰巧于时限结束时播放于荧幕上,将可省节省电力的消耗。由于使用者并无法分辨10ms至20ms反应时间的差别,因此可结合较低处理频率或电压而采较低的速度或于20ms时完成播放的画面来达到省电的效果。
电脑***的影像晶片因为3D影像加速的功能而变得日益复杂。此复杂的结构需要于集成电路中使用更多的晶体管以及高频的时脉。因此,晶片的电力消耗更高。故,需要一种能够根据应用需求而执行省电功能的影像晶片。
发明内容
有鉴于此,为了解决上述问题,本发明主要目的在于提供一种减少影像晶片耗电量的方法,运用时脉选通技术与时脉定比技术来避免额外的电力浪费。
为获致上述的目的,本发明提出一种电脑影像***的省电方法,包括下列步骤:首先取得包括目前画面的起始时间至结束时间的第一时期;接下来,比较第一时期与一电脑影像***的预设画面时间,当第一时期短于预设画面时间时,电脑影像***在各画面于第一时期结束至预设画面时间结束时失能。
另外,本发明提出一种电脑影像***的省电方法,适用于具有特定操作频率的电脑影像***,包括下列步骤:首先取得包括目前画面的起始时间至结束时间的第一时期;接下来,比较第一时期与电脑影像***的预设画面时间,当第一时期短于预设画面时间时,在各画面于第一时期结束至上述预设画面时间结束时降低上述电脑影像***的操作频率。
附图说明
图1是显示传统时脉选通电路的电路图;
图2是显示传统3D显示流程的方块图;
图3是显示传统电脑影像***的简视图;
图4是显示根据本发明所述的电脑影像***省电方法的操作流程图;
图5是显示根据本发明第一实施例所述的处理功率调整程序的操作流程图;
图6是显示根据本发明第二实施例所述的处理功率调整程序的操作流程图。
图号说明
10-时脉产生器;
12-石英振荡器;
20-3D应用程序;
22-影像处理库;
24-图元;
26-显示装置驱动软件;
28-影像加速装置;
30-荧幕;
32-控制器;
34-影像存储器;
36-影像加速器;
361-硬件指令表;
362-影像转换引擎;
363-存储器控制器。
具体实施方式
图2是显示传统3D显示流程的方块图。于传统3D显示流程中,3D应用程序20使用特定的3D影像处理库(graphic libraries)22,例如Direct3D或Open GL等,以设计3D影像的显示效果。影像处理库22将3D物件转换为附加图像特性的图元24(primitive)。3D物件是由定义物件的座标转换为定义投射于荧幕的位置的荧幕座标。接下来,显示装置驱动软件26将具有驱动影像加速装置28的特定硬件指令的图元24输出,以于荧幕30产生欲显示的影像。
图3是显示传统电脑影像***的简视图。电脑影像***包括一控制器32、一影像存储器34以及一影像加速器36。影像加速器36经由***总线以及存储器总线耦接控制器32以及影像存储器34。影像加速器36接收控制器32所输出的指令,将之处理后而控制显示于显示器的影像资料。影像加速器36包括硬件指令表(queue)361、影像转换引擎362以及一存储器控制器363。硬件指令表361为FIFO单元,用以储存经由***总线所接收自控制器32的指令资料。影像转换引擎362接收并处理储存于硬件指令表361以及存储器控制器363的指令且经由存储器总线存取存储器控制器363。
本发明所提供的方法是根据预期的画面速度而选择影像晶片的处理功率。当电路此时不要求时脉效率或者是电力消耗为主要的考虑时,可适时减少晶片的处理功率。例如,每秒30画面数也许适用于不需快速显示的应用程序。另外,若显示画面并不复杂,此时并不需要以高处理功率处理所显示的画面。根据以上所述,图4是显示根据本发明所述的电脑影像***省电方法的操作流程图。在此,预期的画面速度为预设的既定值。例如,每秒50画面数代表各画面需耗时20ms。
参阅图4,首先执行读取侦测以评估画面的实际影像转换时间S1。借由显示装置驱动软件可执行上述读取侦测。一般而言,显示装置驱动软件读取影像转换引擎的状态并判断影像存储器内的影像是否完整,亦即影像转换引擎为待命状态。若否,则显示装置驱动软件继续侦测直到影像转换引擎为待命状态。由此,显示装置驱动软件得以评估目前画面的实际显示时间。同样的,影像转换引擎也能借由执行累积转换目前画面所有图元所需的时间来评估目前画面的实际转换时间。接下来,执行处理功率选取流程以比较预设画面时间以及目前画面的读取时间S2。在此,预设画面时间是由使用者或根据硬件的限制来设定,而目前画面的读取时间为于步骤S1计算所得的实际影像转换时间。若目前画面的读取时间低于预设画面时间,执行处理功率调整程序以降低影像转换引擎所使用的功率S3。根据本发明实施例,处理功率调整程序是运用时脉选通技术与时脉定比技术来达成。
第一实施例:
图5是显示根据本发明第一实施例所述的处理功率调整程序的操作流程图。首先,取得目前画面的起始时间S21。接着,开始转换目前画面S22。在画面转换后,可取得目前画面的结束时间S23。根据将目前画面的结束时间减去起始时间即可得到目前画面的读取时间S24。亦即,目前画面的起始时间与目前画面的结束时间之间的差即为目前画面的读取时间。接下来,将目前画面的读取时间与预设画面时间作比较S25,若目前画面的读取时间低于预设画面时间,则计算选通时间(gating time)并于选通时间期间关闭影像转换引擎的输入时脉S26,使其进入睡眠状态(sleepmode)。在此,选通时间为目前画面的读取时间与预设画面时间之间的差。接下来,评估选通时间是否大于零S27。若选通时间不为零,则继续减少选通时间S28,然后回到步骤S27,重新判断选通时间所剩余的时间。在此,减少的选通时间为***的时脉时间。若选通时间已减少至零,则回到步骤S21检查下一个画面。借由上述选通技术,可在影像转换引擎的处理功率超出需要的效能时,强迫影像转换引擎进入睡眠状态以节省电力。
第二实施例:
图6是显示根据本发明第二实施例所述的处理功率调整程序的操作流程图。首先,取得目前画面的起始时间S31。接着,开始转换目前画面S32。在画面转换后,可取得目前画面的结束时间S33。根据将目前画面的结束时间减去起始时间即可得到目前画面的读取时间S34。亦即,目前画面的起始时间与目前画面的结束时间之间的差即为目前画面的读取时间。
图6与图5的差异在于处理功率调整程序的不同。如图6所述,利用时脉定比技术将目前画面的读取时间除以预设画面时间S35以取得时脉比例(clock-scale-factor)。而影像转换引擎的时脉频率改成目前的输入时脉频率乘上时脉比例S36。若此时前一画面的读取时间小于预设画面时间,则时脉比例为小于一的值,故影像转换引擎于下一画面时,其输入时脉频率因为乘上时脉比例而降低。若此时前一画面的读取时间高于预设画面时间,则影像转换引擎于下一画面时的输入时脉频率将会提高,直到达到最大输入时脉频率为止。
借由上述时脉定比技术,可动态转换影像转换引擎的操作频率以于其处理功率超出需要的效能时,借由降低操作频率以达到节省电力的目的。
Claims (10)
1.一种电脑影像***的省电方法,包括下列步骤:
取得包括一画面的起始时间至结束时间的第一时期;
比较上述第一时期与一电脑影像***的预设画面时间;以及
若画面的读取时间低于预设画面时间,计算选通时间并于选通时间期间关闭影像转换引擎的输入时脉,使其进入睡眠状态;选通时间为目前画面的读取时间与预设画面时间之差;并评估选通时间是否大于零,若不为零,则继续选择减少选通时间,再重新评估选通时间剩余的时间;减少的选通时间为***的时脉时间,若选通时间减少至零,则检查下一画面。
2.根据权利要求1所述的电脑影像***的省电方法,其特征在于:上述预设画面时间是由使用者所设定。
3.根据权利要求1所述的电脑影像***的省电方法,其特征在于:上述预设画面时间是由上述电脑影像***的硬件需求所决定。
4.根据权利要求1所述的电脑影像***的省电方法,其特征在于:上述电脑影像***为影像转换引擎。
5.根据权利要求1所述的电脑影像***的省电方法,其特征在于:上述电脑影像***是利用时脉选通技术失能。
6.一种电脑影像***的省电方法,适用于一具有一操作频率的电脑影像***,包括下列步骤:
取得包括一画面的起始时间至结束时间的第一时期;
比较上述第一时期与上述电脑影像***的预设画面时间;以及
当上述第一时期短于上述预设画面时间时,利用时脉定比技术将目前画面的读取时间除以预设画面时间以取得时脉比例;而影像转换引擎的时脉频率改成目前的输入时脉频率乘上时脉比例;若此时前一画面的读取时间小于预设画面时间,则时脉比例为小于一的值,故影像转换引擎于下一画面时,输入时脉频率因为乘上时脉比例而降低;若此时前一画面的读取时间高于预设画面时间,则影像转换引擎于下一画面时的输入时脉频率将会提高,直到达到最大输入时脉频率为止。
7.根据权利要求6所述的电脑影像***的省电方法,其特征在于:上述预设画面时间是由使用者所设定。
8.根据权利要求6所述的电脑影像***的省电方法,其特征在于:上述预设画面时间是由上述电脑影像***的硬件需求所决定。
9.根据权利要求6所述的电脑影像***的省电方法,其特征在于:上述电脑影像***为影像转换引擎。
10.根据权利要求6所述的电脑影像***的省电方法,其特征在于:上述电脑影像***是利用时脉定比技术降低操作频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02142711 CN1239981C (zh) | 2002-09-18 | 2002-09-18 | 电脑影像***的省电方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02142711 CN1239981C (zh) | 2002-09-18 | 2002-09-18 | 电脑影像***的省电方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1484126A CN1484126A (zh) | 2004-03-24 |
CN1239981C true CN1239981C (zh) | 2006-02-01 |
Family
ID=34148096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02142711 Expired - Fee Related CN1239981C (zh) | 2002-09-18 | 2002-09-18 | 电脑影像***的省电方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1239981C (zh) |
-
2002
- 2002-09-18 CN CN 02142711 patent/CN1239981C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1484126A (zh) | 2004-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5961617A (en) | System and technique for reducing power consumed by a data transfer operations during periods of update inactivity | |
CN1199145C (zh) | 液晶显示装置 | |
TWI291831B (en) | Method and apparatus for controlling display refresh | |
US7657775B1 (en) | Dynamic memory clock adjustments | |
TWI428871B (zh) | 顯示裝置的低功率更新方法及設備 | |
USRE41967E1 (en) | Single-block virtual frame buffer translated to multiple physical blocks for multi-block display refresh generator | |
EP0583102B1 (en) | Display control apparatus | |
CN1261879C (zh) | 不使数据显示中断的方法 | |
US6731293B2 (en) | Image output device and image output control method | |
US6067083A (en) | Method and apparatus for processing video data utilizing a palette digital to analog converter | |
CN1189737A (zh) | 显示***及其电路 | |
US6992675B2 (en) | System for displaying video on a portable device and method thereof | |
US20030115428A1 (en) | Data driven power management | |
CN1723430A (zh) | 考虑处理器功率状态的存储器控制器 | |
WO2011163138A1 (en) | Apparatus and methods for processing frames of video data upon transmission across a display interface using a block- based encoding scheme and a tag id | |
JP2003044011A (ja) | 表示装置 | |
US10055809B2 (en) | Systems and methods for time shifting tasks | |
JP2002132237A (ja) | 表示ドライバ、これを備えた表示ユニット及び電子機器 | |
KR100719364B1 (ko) | 최소 크기의 출력 메모리를 구비한 비디오 스케일러 및출력 메모리 크기 선택 방법 | |
CN1239981C (zh) | 电脑影像***的省电方法 | |
US20030233592A1 (en) | Power saving method using frame rate control in computer graphics systems | |
US7382376B2 (en) | System and method for effectively utilizing a memory device in a compressed domain | |
CN1292340C (zh) | 对图形显示具有最低影响的元件操作参数调整的方法 | |
JP4916156B2 (ja) | 半導体集積回路装置 | |
US20070109234A1 (en) | Liquid crystal display and method for driving same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |