CN1225707C - 具有管理***i/0控制装置功能的*** - Google Patents
具有管理***i/0控制装置功能的*** Download PDFInfo
- Publication number
- CN1225707C CN1225707C CN 02150429 CN02150429A CN1225707C CN 1225707 C CN1225707 C CN 1225707C CN 02150429 CN02150429 CN 02150429 CN 02150429 A CN02150429 A CN 02150429A CN 1225707 C CN1225707 C CN 1225707C
- Authority
- CN
- China
- Prior art keywords
- control device
- management
- peripheral
- control
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明涉及一种具有管理***I/O控制装置功能的***，至少包括：一***芯片、一管理控制装置以及一***I/O控制装置；其中，该***的架构，以一低接脚数总线(Low Pin Count Bus，LPC Bus)而将该***芯片、该管理控制装置以及该***I/O控制装置予以电连接于一起，并且三者依序相邻形成一串接架构，使该管理控制装置可输出一处理信号至该***I/O控制装置处，以对该***I/O控制装置直接进行管理与控制；通过本发明的做法，可降低维护***的成本、提高维护效率以及增加***的应用功能。
Description
技术领域
本发明涉及一种具有管理***I/O控制装置功能的***，尤指一种使用低接脚数总线(Low Pin Count Bus，LPC Bus)的具有管理***I/O控制装置功能的***。
背景技术
目前于计算机***的高档产品中，已逐渐以一种低接脚数总线(Low PinCount Bus，LPC Bus)取代现有外部***连接接口(例如，ISA总线规格)来作为南桥芯片组(South Bridge Chipset)与外部***输入/输出装置间的总线规格。另外，为提高计算机***的可靠度，通常于南桥芯片组处连接有一基板管理控制装置(Baseboard Management Controller，BMC)，其是用以负责监控计算机***的整体运作环境是否异常(例如，监控计算机***的散热风扇转速或感测整体环境温度与操作电压等等)，并于计算机***发生当机(Crash)的状态时，通过此基板管理控制装置来协助计算机***恢复至正常运作状态。
请参阅图1，其为现有计算机***中南桥芯片组与其***输入/输出装置或其它控制或储存装置间的组合架构示意图。于图1中，一计算机***10系至少包括有：一南桥芯片组11、一基板管理控制装置12、一基本输入/输出***内存(System BIOS)13以及一整合型输入/输出(Super I/O)控制装置14。且，于该基板管理控制装置12处，系以一般数据总线电连接有可供其独立使用的一管理控制内存121；至于图1中所示的该整合型输入/输出控制装置14，其至少可电连接一键盘141、一鼠标142、一软盘机143以及一通讯端口144等等***输入/输出组件。另外，该南桥芯片组11系通过低接脚数总线LPC而将该基板管理控制装置12、该基本输入/输出***内存13以及该整合型输入/输出控制装置14等组件予以电连接于一起。
换言之，因该管理控制内存121与该基本输入/输出***内存13系都为一种快闪式(Flash)内存，故于该管理控制内存121中，可储存包括有供该基板管理控制装置12读取并执行的数个管理控制指令的固件(Firmware)。而且，以上述所举例而言，该基板管理控制装置12可通过电连接的散热风扇或温度或电压感测电路(因散热风扇或温度或电压感测电路都为现有技术，故图未示出)来运行监控该计算机***10的环境运作温度或电压是否出现异常状况。又，该基板管理控制装置12也可于该计算机***10当机后，使该计算机***10进行重新激活或重新开/关机的程序。
另外，该基本输入/输出***内存13也为一种快闪式内存，其可用以储存一基本输入/输出***(BIOS)固件(Firmware)，并通过该南桥芯片组11来提供给该计算机***10使用。至于该计算机***10要进行一输入/输出作业时，其则可通过该南桥芯片组11以对该整合型输入/输出控制装置14进行该输入/输出作业。
图1所示现有做法的缺陷在于，该南桥芯片组11与该基板管理控制装置12(及其所电连接的该管理控制内存121)、该基本输入/输出***内存13或该整合型输入/输出控制装置14等组件间的各别传输与控制信号(图1中标示S12、S13、S14者)，系以一种上对下的单向Bus(总线)控制型态来架构。易言的，该基板管理控制装置12、该基本输入/输出***内存13或该整合型输入/输出控制装置14等组件，彼此间并无法进行横向联系；造成此现象的因素，乃系因为该管理控制内存121、该基本输入/输出***内存13或该整合型输入/输出控制装置14的制造商，为节省制造成本，往往仅使用该低接脚数总线LPC规格中下传(Down Stream)传输模式，如此一来，形成只允许该南桥芯片组11发出控制指令的上对下单向Bus(总线)控制模式，同时也不支持横向的联系(即不提供Peer-to-Peer传输模式)；一旦，该南桥芯片组11发生当机现象而无法运作时，该南桥芯片组11显即无法再通过该些传输与控制信号S12、S13、S14而分别与该基板管理控制装置12、该基本输入/输出***内存13或该整合型输入/输出控制装置14进行任何纵向联系，且，受限该基板管理控制装置12、该基本输入/输出***内存13或该整合型输入/输出控制装置14间无法进行横向的联系，此更将使得该计算机***10整个陷入停摆状态。
举例而言，一旦该基本输入/输出***内存13中所储存的该基本输入/输出***固件发生毁损而使该南桥芯片组11发生当机时，因为此时该南桥芯片组11已无法运作，且该基板管理控制装置12也无法以Peer-to-Peer的传输协议与该基本输入/输出***内存13有任何横向联系，故现有做法仅能以人工方式对该基本输入/输出***内存13进行更新。此等情形如果是发生在该计算机***10位处于远程(remote terminal)(通常为客户端处)时，因本地端(local terminal)(通常为***厂商或主机板制造商处)无法以远程登入方式通过该基板管理控制装置12来对该基本输入/输出***内存13进行更新作业，除非派专人至该远程或于该远程处安排专门的维修人员，否则将无法更新已毁损的该基本输入/输出***固件。如此结果，该计算机***10的维护成本将难以降低，而维护效率也无法提升。
发明内容
本发明的主要目的，在于提供一种可进行远程控制以降低***维护成本与提高维护效率的具有管理***I/O控制装置功能的***。
本发明的另一目的，在于提供一种可增加***的应用范围的具有管理***I/O控制装置功能的***。
本发明公开一种具有管理***I/O控制装置功能的***，包括一***芯片以及一***I/O控制装置，该***更可包括：一管理控制装置，电连接于该***芯片以及该***I/O控制装置之间，且依序形成一串接架构；其中，该管理控制装置可直接输出一第一处理信号至该***I/O控制装置处，以管理该***I/O控制装置。
依据本发明上述的构想，其中该管理控制装置可为一基板管理控制装置(Baseboard Management Controller，BMC)。
依据本发明上述的构想，其中该***芯片、该管理控制装置以及该***I/O控制装置依序形成的串接架构，其所使用的总线规格可为一低接脚数总线(Low Pin Count Bus，LPC Bus)。
依据本发明上述的构想，其中该***芯片可为一南桥芯片组(SouthBridge Chipset)。
依据本发明上述的构想，其中该***I/O控制装置可至少包括一管理控制内存、供该***使用的一***基本输入/输出***(System BIOS)内存，以及一整合型输入/输出(Super I/O)控制装置。
依据本发明上述的构想，其中该管理控制内存，或供该***使用的该基本输入/输出***内存，都可为一快闪式(Flash)内存。
依据本发明上述的构想，其中该整合型输入/输出控制装置系至少可用以控制一键盘、一鼠标、一软盘机以及一通讯端口等***输入/输出组件。
依据本发明上述的构想，其中该第一处理信号可为该管理控制装置用以接收并响应一外部控制信号而产生的输出信号。
依据本发明上述的构想，其中该外部控制信号可为一远程基本输入/输出***更新请求(Remote BIOS Update Request)信号，以使该管理控制装置对于该***I/O控制装置中所包括供该***使用的一基本输入/输出***内存(System BIOS)进行一BIOS更新动作，俾将处于一当机状态的该***回复至一正常运作状态。
依据本发明上述的构想，其中该外部控制信号可为一远程整合型输入/输出控制(Remote Super I/O Control)信号，以使该管理控制装置对于该***I/O控制装置中所包括的一整合型输入/输出控制装置进行一输入/输出控制动作。
依据本发明上述的构想，其中该第一处理信号可为该管理控制装置用以接收并响应自该***芯片处所输入的一***控制信号而产生的输出信号。
依据本发明上述的构想，其中该第一处理信号可为该管理控制装置用以独立控制该***I/O控制装置而产生的输出信号。
依据本发明上述的构想，其中该管理控制装置可输出一第二处理信号至该***芯片处，以供该***芯片使用。
依据本发明上述的构想，其中该第一及第二处理信号可分别为一下传(Down Stream)与上传(Up Stream)处理信号。
依据本发明上述的构想，其中该第二处理信号可为该管理控制装置用以接收并响应另一外部控制信号而产生的输出信号。
依据本发明上述的构想，其中该另一外部控制信号可为一远程仿真控制(Remote Simulation Control)信号，其是用以仿真该***I/O控制装置中所包括的一整合型输入/输出控制装置的一输入/输出控制动作的控制信号。
依据本发明上述的构想，其中该第二处理信号可为该管理控制装置用以接收并响应自该***I/O控制装置处所输入的一支持装置信号而产生的输出信号。
依据本发明上述的构想，其中该第二处理信号可为该管理控制装置用以独立提供该***芯片使用而产生的输出信号。
依据本发明上述的构想，其中该***可为一计算机***。
本发明通过下列附图及详细说明得以更深入的了解。
附图说明
图1为现有计算机***中南桥芯片组与其***输入/输出装置或其它控制或储存装置间的组合架构示意图；
图2(a)为本发明的较佳实施例中使用低接脚数总线LPC规格的下传(DownStream)模式时的结构与运作示例图；
图2(b)为本发明的较佳实施例中使用低接脚数总线LPC规格的上传(UpStream)模式时的结构与运作示例图。
图1中所包含的各组件列示如下：
计算机***10 低接脚数总线LPC
南桥芯片组11 基板管理控制装置 12
管理控制内存121 基本输入/输出***内存13
整合型输入/输出控制装置14
键盘141 鼠标142 软盘机143
通讯端口144 传输与控制信号S12、S13、S14
图2(a)、(b)中所包含的各组件列示如下：
计算机***20 低接脚数总线LPC
***芯片21 ***I/O控制装22
管理控制内存221 基本输入/输出***内存222
整合型输入/输出控制装置 223
键盘2231 鼠标2232 软盘机2233
通讯端口2234 管理控制装置23
第一处理信号 S1(包括标示S2211、S2221、S2231者)
外部控制信号 S01***控制信号Sc
第二处理信号 S2另一外部控制信号S02
***I/O控制装置信号Sb(包括标示S2212、S2222、S2232)
具体实施方式
由于快闪式内存与***装置的制造商为节省制造成本，而仅提供使用低接脚数总线LPC规格中下传与上传的传输模式，且其不提供Peer-to-Peer的横向传输模式，所以，在此前提下，本发明拟提出一种如图2(a)、(b)所示本发明的较佳实施概念示例图，以解决现有做法的缺陷。
本发明于图2(a)、(b)中所示计算机***20的较佳实施架构，包括有：一***芯片21、一***I/O控制装置22以及电连接于该***芯片21与该***I/O控制装置22间的一管理控制装置23(较佳者，其可为一基板管理控制装置)。其中，该***芯片21、该基板管理控制装置23以及该***I/O控制装置22等组件以一低接脚数总线LPC而依序串接于一起。又，该***芯片21可为一南桥芯片组，而该***I/O控制装置22则可至少包括有：供该基板管理控制装置23独立使用的一管理控制内存221、用以储存一基本输入/输出***(BIOS)固件(Firmware)并通过该***芯片21以及该基板管理控制装置23来提供给该计算机***20使用的一基本输入/输出***内存222、以及可电连接数个***输入/输出组件的一整合型输入/输出(Super I/O)控制装置223。当然，该管理控制内存221与该基本输入/输出***内存222都可为一快闪式(Flash)内存，而该整合型输入/输出控制装置223则可至少电连接一键盘2231、一鼠标2232、一软盘机2233以及一通讯端口2234等等***输入/输出组件。
为更进一步公开本发明的实施精神，先分别配合低接脚数总线LPC规格中的下传模式与上传模式作一详细说明。请参阅图2(a)，其为本发明的较佳实施例中使用该低接脚数总线LPC规格的下传模式时的结构与运作示例图。于图2(a)中，由于该基板管理控制装置23位于该***I/O控制装置22的上方，因此，通过该低接脚数总线LPC规格的下传模式，该基板管理控制装置23可直接输出一第一处理信号S1至该***I/O控制装置22处，以管理该***I/O控制装置22。因此，该***I/O控制装置22所包括的该管理控制内存221、该基本输入/输出***内存222以及该整合型输入/输出控制装置223都将直接受到该基板管理控制装置23的管理或控制。
举例而言，当该第一处理信号S1为该基板管理控制装置23用以接收并响应一外部控制信号S01而产生的输出信号(如图2(a)中S2221)，且该外部控制信号S01为一远程基本输入/输出***更新请求(Remote BIOS UpdateRequest)信号时，该基板管理控制装置23将可对于该基本输入/输出***内存222进行一BIOS更新动作，以将处于一当机状态的该计算机***20及/或该***芯片21回复至一正常运作状态。此等不必通过该***芯片21而可直接用远程登入方式进行维护或更新固件的作业方式，不论在成本或效率方面，显然比现有做法好。
又，如果该第一处理信号S1为该基板管理控制装置23用以接收并响应该外部控制信号S01而产生的输出信号(如图2(a)中S2231)，且该外部控制信号S01为一远程整合型输入/输出控制(Remote Super I/O Control)信号时，该基板管理控制装置23将可直接对于该整合型输入/输出控制装置223进行一输入/输出控制动作。
由于本发明将该基板管理控制装置23设于该***芯片21与该***I/O控制装置22间，因此除上述可进行远程基本输入/输出***更新或远程超级输入/输出控制外，该基板管理控制装置23也会将来自该***芯片21处所输出的一***控制信号Sc转为该第一处理信号S1而以该下传模式输出至该***I/O控制装置22处。当然，该基板管理控制装置23如欲以该下传模式控制或管理该***I/O控制装置22时，该第一处理信号S1即为该管理控制装置21用以独立控制该***I/O控制装置22而产生的输出信号。另外，由于本发明将该管理控制内存221直接设置于该基板管理控制装置23下方并可对其进行独立管理与控制(如图2(a)中S2211)，此一新的接法将可减少总线的使用数量，故本发明可比现有做法节省体积与成本。
再请参阅图2(b)，其为本发明的较佳实施例中使用该低接脚数总线LPC规格的上传模式时的结构与运作示例图。如同图2(a)所示，图2(b)中的该基板管理控制装置23通过该低接脚数总线LPC规格的上传模式，该基板管理控制装置23可直接输出一第二处理信号S2至该***芯片21处，以供该***芯片21使用。因此，该***I/O控制装置22所输出的一***I/O控制装置信号Sb(包括图2(b)中所示的S2222、S2232)即可通过该基板管理控制装置23而与该***芯片21取得联系。当然，该***I/O控制装置信号Sb也可为来自该管理控制内存221处的信号(图2(b)中所示的S2212者)，以提供该基板管理控制装置23可直接对其进行独立管理与控制。另外，该第二处理信号S2也可为该基板管理控制装置23用以独立提供给该***芯片21使用而产生的输出信号。
又，本发明中的该第二处理信号S2，可为该基板管理控制装置23用以接收并响应另一外部控制信号S02而产生的输出信号，且该另一外部控制信号S02为一远程仿真控制(Remote Simulation Control)信号；其中，该另一外部控制信号S02可用以仿真该整合型输入/输出控制装置223的输入/输出控制动作。
综上所述，以本发明所示的新架构，不但可提高***维护的效率与降低成本，且该具弹性的新架构也可增加本发明的应用领域。
Claims (13)
1、一种具有管理***I/O控制装置功能的***，包括一***芯片以及一***I/O控制装置，该***I/O控制装置具有存储功能及I/O控制功能，其特征在于，该***还包括：
一管理控制装置，电连接于该***芯片以及该***I/O控制装置之间，且依序形成一串接架构；其中，该管理控制装置可直接输出一第一处理信号至该***I/O控制装置处，以管理该***I/O控制装置。
2、如权利要求1所述的具有管理***I/O控制装置功能的***，其特征在于，该管理控制装置可为一基板管理控制装置。
3、如权利要求1所述的具有管理***I/O控制装置功能的***，其特征在于，该***芯片、该管理控制装置以及该***I/O控制装置依序形成的串接架构，其所使用的总线规格可为一低接脚数总线。
4、如权利要求1所述的具有管理***I/O控制装置功能的***，其特征在于，该***芯片可为一南桥芯片组。
5、如权利要求1所述的具有管理***I/O控制装置功能的***，其特征在于，该***I/O控制装置包括一管理控制内存、供该***使用的一基本输入/输出***内存，以及一整合型输入/输出控制装置，该管理控制内存中存储包括有供该管理控制装置读取并执行的数个管理控制指令的固件，而该整合型输入/输出控制装置可电连接数个***输入/输出组件。
6、如权利要求5所述的具有管理***I/O控制装置功能的***，其特征在于，该管理控制内存和该基本输入/输出***内存，均为一快闪式内存。
7、如权利要求1所述的具有管理***I/O控制装置功能的***，其特征在于，该第一处理信号可为该管理控制装置用以接收并响应一外部控制信号而产生的输出信号。
8、如权利要求7所述的具有管理***I/O控制装置功能的***，其特征在于，该外部控制信号可为一远程基本输入/输出***更新请求信号，以使该管理控制装置对于该***I/O控制装置中所包括供该***使用的一基本输入/输出***内存进行一BIOS更新动作，以将处于一当机状态的该***回复至一正常运作状态。
9、如权利要求7所述的具有管理***I/O控制装置功能的***，其特征在于，该外部控制信号可为一远程整合型输入/输出控制信号，以使该管理控制装置对于该***I/O控制装置中所包括的一整合型输入/输出控制装置进行一输入/输出控制动作。
10、如权利要求1所述的具有管理***I/O控制装置功能的***，其特征在于，该管理控制装置可输出一第二处理信号至该***芯片处，以供该***芯片使用。
11、如权利要求10所述的具有管理***I/O控制装置功能的***，其特征在于，该第一及第二处理信号可分别为一下传与上传处理信号。
12、如权利要求10所述的具有管理***I/O控制装置功能的***，其特征在于，该第二处理信号可为该管理控制装置用以接收并响应另一外部控制信号而产生的输出信号。
13、如权利要求12所述的具有管理***I/O控制装置功能的***，其特征在于，该另一外部控制信号可为一远程仿真控制信号，其是用以仿真该***I/O控制装置中所包括的一整合型输入/输出控制装置的一输入/输出控制动作的控制信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02150429 CN1225707C (zh) | 2002-11-12 | 2002-11-12 | 具有管理***i/0控制装置功能的*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02150429 CN1225707C (zh) | 2002-11-12 | 2002-11-12 | 具有管理***i/0控制装置功能的*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1414488A CN1414488A (zh) | 2003-04-30 |
| CN1225707C true CN1225707C (zh) | 2005-11-02 |
Family
ID=4751811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02150429 Expired - Lifetime CN1225707C (zh) | 2002-11-12 | 2002-11-12 | 具有管理***i/0控制装置功能的*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1225707C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100388255C (zh) * | 2004-10-10 | 2008-05-14 | 中兴通讯股份有限公司 | 一种接口转换模块和对fpga进行配置的方法 |
| WO2012140669A2 (en) * | 2011-04-11 | 2012-10-18 | Ineda Systems Pvt. Ltd | Low pin count controller |
| US9984652B2 (en) | 2013-08-22 | 2018-05-29 | Intel Corporation | Topology and bandwidth management for IO and inbound AV |
-
2002
- 2002-11-12 CN CN 02150429 patent/CN1225707C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1414488A (zh) | 2003-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1129056C (zh) | 节电操作的远程控制方法和信息处理设备 | |
| CN1264100C (zh) | 基于通用串行总线的pc闪存盘的体系结构 | |
| CN1276362C (zh) | 用于多处理器***中的片上数据传输的方法和*** | |
| CN1151449C (zh) | 允许服务器远程访问未通电的客户计算机***资产信息的数据处理***和方法 | |
| CN1831802A (zh) | 将模块耦合到互连上的管理控制器的方法和装置 | |
| CN1648842A (zh) | 具有多个接口的存储装置 | |
| CN101051279A (zh) | ***设备运行方法、***设备及主机 | |
| CN1220948C (zh) | 获取计算机硬件信息的方法 | |
| CN100352199C (zh) | 分区环境中的远程加电功能 | |
| CN1959643A (zh) | 用于重新分配客户端的设备、***和方法 | |
| CN101051242A (zh) | 用于一计算机***的电源供应控制方法及装置 | |
| CN1317846C (zh) | 实现内外网络物理隔离的方法及其装置 | |
| CN1225707C (zh) | 具有管理***i/0控制装置功能的*** | |
| CN1801086A (zh) | 应用于Java操作***中设备支持的实现方法 | |
| CN1690966A (zh) | 控制装置 | |
| CN101048749A (zh) | 监控多处理器***中的存储单元的方法和设备 | |
| CN1147774C (zh) | 电脑装置及其由省电模式进入运作模式的方法 | |
| CN1178130C (zh) | 控制方法和电子装置 | |
| CN1078682C (zh) | 风扇控制方法与装置 | |
| CN1848103A (zh) | 实现中央控制单元对单板集中控制的方法和*** | |
| CN1127243C (zh) | 远程访问客户***个别初始化设定的数据处理***和方法 | |
| CN1093661C (zh) | 反向恢复型输入输出控制装置和输入输出控制方法 | |
| CN1636171A (zh) | 用于可编程控制器的通用功能电路和通用单元 | |
| CN1547088A (zh) | 中断信号控制方法 | |
| CN1300467C (zh) | 风扇*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20051102 |
|
| CX01 | Expiry of patent term |