CN1220415C - 制作多层电路板的方法 - Google Patents

制作多层电路板的方法 Download PDF

Info

Publication number
CN1220415C
CN1220415C CN 03110189 CN03110189A CN1220415C CN 1220415 C CN1220415 C CN 1220415C CN 03110189 CN03110189 CN 03110189 CN 03110189 A CN03110189 A CN 03110189A CN 1220415 C CN1220415 C CN 1220415C
Authority
CN
China
Prior art keywords
layer
conducting material
blind hole
electric conducting
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 03110189
Other languages
English (en)
Other versions
CN1447639A (zh
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 03110189 priority Critical patent/CN1220415C/zh
Publication of CN1447639A publication Critical patent/CN1447639A/zh
Application granted granted Critical
Publication of CN1220415C publication Critical patent/CN1220415C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种制作增层式多层电路板的方法,包含提供一多层板,该多层板具有一导电层于一表面上;形成一图案化光阻层于该导电层上并暴露出部分该导电层;印刷一第一导电材料于部分该图案化光阻层中覆盖部分该暴露出的导电层;以回焊方式处理该第一导电材料,使得该第一导电材料自行对位于该部分该图案化光阻层中,以作为一导通盲孔;以该图案化光阻层与该导通盲孔为一遮罩,蚀刻移除该暴露出的导电层以形成一线路于该图案化光阻层之下;及剥除该图案化光阻层以暴露出该线路。

Description

制作多层电路板的方法
技术领域
本发明涉及一种制作多层电路板的方法,特别是一种制作增层式多层电路板的方式,利用导电材料自行对准的性质制作盲孔。
背景技术
印刷电路板(Printed Circuit Board,PCB)向有电子***产品之母之称,嵌载各式电子零组件,提供中继传输平台,是所有电子产品的必备零组件。印刷电路板可略分为单面板、双面板及多层板,由于近年来电子产品走向小型、轻量、薄型、高速、高机能、高密度、低成本化,以及电子封装技术亦朝向高脚数、精致化(fine)与集成化发展,因此印刷电路板亦走向高密度布线、细线小孔化、复合多层化、薄板化发展。在层数上最主要应用技术为增层式多层板技术(build up)及高密度互连技术(High Density Interconnection,HDI)。
所谓增层法,是在传统压合的多层板外面,再以背胶铜箔(RCC)或铜箔加胶片增层,其与内在线路板的互连采Microvia微盲孔的途径。图1A至图1E为传统制作增层式多层板的剖面示意图。如图1A所示,提供一多层板,包含一介电层126介于两铜箔板124之间。利用适当的方式,例如机械钻孔方式,制作若干贯穿多层板的通孔123。之后,于通孔123中镀上孔铜121。接着,参照图1B,在本现有技术中,以树脂塞孔(resin plugging)的方式,填满通孔123(pass through hole,PTH),再镀上面铜125。之后,先于面铜125上形成光阻层,将具有内层线路的图案移转至光阻层上,蚀刻面铜125与铜箔板124后,剥除光阻层,残留的面铜125与铜箔板124即构成内层线路,如图1C所示。接着,参照图1D,先形成介电层127,覆盖整个多层板上。然后,利用适当的方式,例如激光钻孔方式,先于多层板的上表面、于通孔123上方及下方形成盲孔128(blind via)。再者,如图1E所示,以电镀导电层覆盖于多层板上与填满盲孔128中。最后,对于导电层进行图案移转与蚀刻,以形成线路130与导电盲孔129。
然而,传统增层式多层板技术存在若干待改进之处。首先,考虑机械钻孔精度等因素,因此传统盲孔需利用激光钻孔的方式制作,激光钻孔设备昂贵,使得制程成本增加。其次,传统通孔或盲孔的导通,需以电镀化铜等湿制程方式制作,湿制程的步骤繁冗,通孔与盲孔的导通亦需分开制作,增加制程上的复杂性。再者,传统增层多层板的盲孔垫需预留额外的空间以供激光钻孔的对位误差,亦造成电路设计上及布线密度上的若干限制。
发明内容
本发明的目的在于克服现有技术的不足与缺陷,提供一种制作增层式多层板的方法,以光阻直接形成盲孔图案,取代传统的激光钻孔制程,节省盲孔制程的成本。
本发明的另一目的在于提供一种制作增层式多层板的方法,以光阻直接形成盲孔图案,利用进行焊锡印刷与回焊的方式制作盲孔的导通。
本发明的再一目的在于提供一种制作多层电路板的方法,利用进行导电塞孔的方式制作通孔的导通,利用进行焊锡印刷与回焊的方式制作盲孔的导通,舍弃一般的湿制程导通制程,同时亦可节省盲孔与通孔所占之面积。
为达上述目的,本发明提供一种制作增层式多层电路板的方法,其包含步骤:
(a)提供一多层板,该多层板具有一导电层于一表面上;
(b)形成一图案化光阻层于该导电层上并暴露出部分该导电层;
(c)印刷一第一导电材料于部分该图案化光阻层中覆盖部分该暴露出导电层;
(d)以回焊方式处理该第一导电材料,使得该第一导电材料自行对位于该部分该图案化光阻层中,以作为一导通盲孔;
(e)以该图案化光阻层与该导通盲孔为一遮罩,蚀刻移除该暴露出的导电层以形成一线路于该图案化光阻层之下;及
(f)剥除该图案化光阻层以暴露出该线路。
进一步,该(a)步骤更包含:
移除部分该多层板以形成至少一通洞于该多层板中;
以一第二导电材料塞孔方式填满该通洞以作为电性导通之用;及
电镀一第三导电材料于该通洞与该表面上,其中该第三导电材料作为该导电层的一部分。
该(e)步骤更包含移除部分该第三导电材料。
该第一导电材料为一焊锡材料、或低熔点合金材料、或低熔点金属材料。
附图说明
图1A至图1E为传统制作增层式多层板的剖面示意图;
图2为本发明的制作增层式多层板的方法流程示意图;
图3A至图3E为根据本发明的制作增层式多层板的剖面示意图。
图中符号说明
10~22步骤    23导电通孔        24化铜
26介电层      28铜箔板          30盲孔垫
31线路        32光阻层          34绝缘层
38外层电路    40导电盲孔        121孔铜
123通孔       124铜箔板         125面铜
126介电层        127介电层       128盲孔
129导电盲孔      130线路
具体实施方式
本发明用示意图详细描述如下,在详述本发明实施例时,表示多层电路板的剖面图会不依一般比例作局部放大以利说明,然不应以此作为有限定的认知。此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
本发明提供一种制作多层板的方法,应用于一印刷电路板,包含提供两导电层与一第一介电层,其中第一介电层位于两导电层之间。形成两光阻层分别于两导电层上,此两光阻层暴露出部分两导电层。形成一导电材料于部分被暴露的两导电层上,再以回焊方式处理导电材料,使得导电材料形成至少一导电盲孔(conductive blind via post)于任一两导电层上。
图2为本发明的制作增层式多层板的方法流程示意图。参照图2,本发明提供一多层板(步骤10)。在一实施例中,多层板包含一介电层介于两铜箔板中。接着,通过适当的方式,例如机械钻孔,于多层板上钻出贯洞(through hole)(步骤12)。之后,进行贯洞的导通与两铜箔板的镀铜制程(步骤14)。于本发明中,利用导电材料塞孔(plugging)方式塞满贯洞,取代原有湿制程镀孔铜,简化贯洞的导通制程。
接着,本发明方法,利用光阻直接形成盲孔垫与线路图案以制作盲孔及线路(步骤16)。在一实施例中,以任何适当的方式,分别于两铜箔板上形成光阻层,再将具有线路与盲孔垫的图案移转至光阻层上,如此的光阻图案便可作为直接形成盲孔。接下来,在具有盲孔图案的光阻层上印刷一导电材料,并进行此导电材料的回焊(reflow)(步骤18)。在本发明中,利用选择性印刷的方式,于盲孔图案的位置上印刷导电材料,此导电材料可以为一低熔点金属或合金,在一实施例中,导电材料为焊锡(solder)。再者,本发明的特征之一,在于利用导电材料具有自行对准(self-alignment)的特性,于回焊时,导电材料可流回至盲孔位置,弥补印刷时精度的问题。经由此一步骤,可直接形成盲孔的导通,因此本发明的特征之一,在于以光阻及具有自行对准的导电材料之设计,经过印刷与回焊,即完成导通盲孔,不需经过传统激光钻孔及湿制程导通制程。
之后,以适当的方式,例如蚀刻方式,处理两铜箔板以蚀刻出两铜箔板上的线路图案(步骤20),并剥除光阻。再利用适当的方式,于多层板上形成绝缘层与外层导电层,并于外层导电层做出外层线路(步骤22)。
图3A至图3E为根据本发明之制作增层式多层板的剖面示意图。参照图3A,提供一多层板,包含一介电层26介于两铜箔板28之间,与若干贯穿多层板的通孔23。在本发明中,多层板可作为多层电路板的内层之用,但不限于此应用,而利用适当的方式,例如机械钻孔方式,制作通孔23。接着,参照图3B,在本发明中,以导电材料塞孔的方式,取代传统湿制程方式,使得通孔23因导电塞孔而具有电性导通的导电通孔23。本发明的特征之一,在于利用导电材料塞孔,简化制作导电通孔的制程。要注意的是,只要适合作为印刷电路板的导电材料,皆不脱本发明应用范围。之后,利用一般镀铜方式,于两铜箔板28上镀上一层化铜24以作为后续之用。
参照图3C,于化铜24上先形成一光阻层32,再将具有线路31与盲孔垫30的图案移转至光阻层32上。在本发明中,通孔23已经由导电材料塞满,并有化铜24于其上,可提供位置设计盲孔。因此,本发明的盲孔与通孔23可以重叠,位于上下关系的位置,如此节省盲孔与通孔23所占用的面积,增进电路设计的弹性。本发明的特征之一,在于利用具有线路与盲孔垫图案的光阻层以暴露出盲孔垫,而不需购置昂贵的激光钻孔机台。
参照图3D,将导电材料,以选择性印刷的方式先涂布于光阻层32上的盲孔垫30的位置,再利用回焊(reflow)的方式,使导电材料自行对准于盲孔垫30的位置。本发明的特征之一,在于利用回焊时,导电材料熔成液体,此液状的导电材料的内聚力会使得导电材料聚集。再者,盲孔垫30的材料,也就是暴露出的化铜24,对于导电材料有拉力作用,使得其对位于盲孔位置。在本发明中,导电材料可以是低熔点的金属或是合金,例如焊锡(solder),只要可应用于塞孔制程,皆属于本发明应用范围。本发明的特征之一,在于此导电材料于回焊时具有自行对准的特性,即使选择性印刷时的若干偏差,造成导电材料残留于光阻上时,可通过回焊时对准于盲孔垫30的位置,完成导电盲孔40。因此,本发明的特征之一,在于利用印刷与回焊导电材料,取代一般激光钻孔及湿制程制作导电盲孔。此外,利用焊锡的特性,使得本发明的导电盲孔的热传导亦较传统盲孔佳。并且,因导电材料自行对准的性质,盲孔垫所需面积较现有激光钻孔制程所需的盲孔垫面积小,故可提高多层板内层线路之布线密度。
接着,如图3E所示,以光阻层32及导电盲孔40为遮罩,对于铜箔板28与化铜24进行线路的蚀刻,再移除光阻层32,然后继续于多层板上依序形成绝缘层34与导电层,然后于导电层上制作外层电路38。在本发明中,考虑到导电盲孔40所造成的平坦度问题,可于绝缘层34形成后,先进行一磨平(polishing)步骤,再进行导电层的形成制作。本发明的特征之一,在于以导电材料自行对准形成导电盲孔40,具有一向上突起的形状,减少了导电盲孔40与形成外层电路38的导电层的接触面积。因此,导电盲孔40上方最外层的导电垫面积的减少,有助于外层电路38或组件的布局密度提高。
综上所述,本发明方法,利用导电材料塞孔,简化制作导电通孔的制程;利用具有线路与盲孔垫图案的光阻层形成盲孔垫,不需使用昂贵的激光钻孔机台;利用导电材料于回焊时具有自行对准的特性,制作导电盲孔;利用导电材料所形成的导电盲孔,具有较佳的热传导性与较小的上接触面积,可提高内层线路的布线密度,与可减少上方最外层导电垫面积。
以上所述的实施例仅为说明本发明的技术思想及特点,其目的在使熟悉此项技术的人士能够了解本发明的内容并据以实施,当不能以之限定本发明的保护范围,即大凡依本发明所揭示的精神所作的均等变化或修饰,仍应涵盖在本发明的权利要求书的范围内。

Claims (4)

1.一种制作增层式多层电路板的方法,其特征在于,包含步骤:
(a)提供一多层板,该多层板具有一导电层于一表面上;
(b)形成一图案化光阻层于该导电层上并暴露出部分该导电层;
(c)印刷一第一导电材料于部分该图案化光阻层中覆盖部分该暴露出的导电层;
(d)以回焊方式处理该第一导电材料,使得该第一导电材料自行对位于该部分该图案化光阻层中,以作为一导通盲孔;
(e)以该图案化光阻层与该导通盲孔为一遮罩,蚀刻移除该暴露出的导电层以形成一线路于该图案化光阻层之下;及
(f)剥除该图案化光阻层以暴露出该线路。
2.如权利要求1所述的制作增层式多层电路板的方法,其特征在于,该(a)步骤更包含:
移除部分该多层板以形成至少一通洞于该多层板中;
以一第二导电材料塞孔方式填满该通洞以作为电性导通之用;及
电镀一第三导电材料于该通洞与该表面上,其中该第三导电材料作为该导电层的一部分。
3.如权利要求2所述的制作增层式多层电路板的方法,其特征在于,该(e)步骤更包含移除部分该第三导电材料。
4.如权利要求1所述的制作增层式多层电路板的方法,其特征在于,该第一导电材料为一焊锡材料、或低熔点合金材料、或低熔点金属材料。
CN 03110189 2003-04-15 2003-04-15 制作多层电路板的方法 Expired - Lifetime CN1220415C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03110189 CN1220415C (zh) 2003-04-15 2003-04-15 制作多层电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03110189 CN1220415C (zh) 2003-04-15 2003-04-15 制作多层电路板的方法

Publications (2)

Publication Number Publication Date
CN1447639A CN1447639A (zh) 2003-10-08
CN1220415C true CN1220415C (zh) 2005-09-21

Family

ID=28050264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03110189 Expired - Lifetime CN1220415C (zh) 2003-04-15 2003-04-15 制作多层电路板的方法

Country Status (1)

Country Link
CN (1) CN1220415C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101472403B (zh) * 2007-12-26 2011-11-09 无锡江南计算技术研究所 印刷线路板及其制作方法
CN101511151B (zh) * 2009-03-02 2011-03-23 汕头超声印制板公司 Pcb的盲孔加工方法
TWI487041B (zh) * 2012-08-08 2015-06-01 Subtron Technology Co Ltd 封裝載板及其製作方法

Also Published As

Publication number Publication date
CN1447639A (zh) 2003-10-08

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP4767269B2 (ja) 印刷回路基板の製造方法
KR101006619B1 (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
US8633392B2 (en) Circuit board with high-density circuit patterns
US20110058340A1 (en) Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US7754598B2 (en) Method for manufacturing coreless packaging substrate
KR20040085908A (ko) 병렬적 다층 인쇄회로기판 제조 방법
CN1691314A (zh) 倒装球栅阵列封装基板及其制作工艺
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
JP2006310421A (ja) 部品内蔵型プリント配線板とその製造方法
CN101076229A (zh) 用于印刷电路板的导孔的制作方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
CN207099433U (zh) 线路板结构
CN1220415C (zh) 制作多层电路板的方法
CN101567356A (zh) 电路板结构及其制造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
CN2617121Y (zh) 多层板的结构
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
CN102686052A (zh) 软性印刷电路板及其制造方法
CN2626190Y (zh) 多层基板
KR20110093407A (ko) 인쇄회로기판 및 그 제조방법
CN1747629A (zh) 双面印刷电路板的制作方法
JP4534330B2 (ja) アライメント方法
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050921

CX01 Expiry of patent term