CN1206467A - 集成电路设备测试器 - Google Patents
集成电路设备测试器 Download PDFInfo
- Publication number
- CN1206467A CN1206467A CN 97191480 CN97191480A CN1206467A CN 1206467 A CN1206467 A CN 1206467A CN 97191480 CN97191480 CN 97191480 CN 97191480 A CN97191480 A CN 97191480A CN 1206467 A CN1206467 A CN 1206467A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- light
- measuring head
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
在用于对与测试头连接的IC设备进行测试的IC设备测试器中,测试器主***与测试头之间的所有信号交换都采用光信号交换,它们之间的信号传输线都由光纤构成,因此,连接测试器主***与测试头的缆线组的直径可以做得很小,并且可以根据需要来延长缆线组的长度。
Description
本发明的背景
本发明涉及用于测试半导体集成电路设备(IC)或大规模集成电路设备(LSI)的集成电路设备测试器。
图1以方块形式示出了被广泛使用的集成电路设备测试器的基本结构。标号100代表测试头,200代表测试器主***(main frame)。测试头100上装有性能测试板101和转接电子线路(pin electronics)102。性能测试板101上具有安放被测设备(以后称之为DUT)的插座(没有画出),它建立了被测设备与测试器之间的电气连接关系。
转接电子线路102具有驱动器组103、模拟比较器组104和中继矩阵变换电路105,其中,驱动器组103用于驱动DUT,模拟比较器组104用于检查DUT的应答输出信号以便确定它们的H和L逻辑是否具有正常电压值,中继矩阵变换电路105用于对连接到DUT的各个端子上的设备组进行切换。
测试器主***中有模式发生器201,该模式发生器输出测试模式数据(数字信号)。该测试模式数据和来自定时信号发生器的定时信号被输入到格式器202中,格式器202产生被施加到DUT的每个端子上的模式信号(模拟波形信号)。该模式信号通过模式信号传输线301提供给测试头100,在测试头100中,模式信号经驱动器组103施加到DUT的每个端子上。顺便说一下,在模式信号传输线301上传送的模式信号中还含有定时信号。
模式比较器组104的比较结果通过应答信号传输线302被送回到测试器主***200中,并且在主***200中的逻辑比较器203上与来自模式发生器201的期望模式进行比较,以便测出它们之间的不匹配从而测出失效部件。标号204代表失效存储器,每当逻辑比较器203检测到不匹配时,代表失效的H或L逻辑就被写入到失效发生的地址中。
标号205代表定时信号发生器。关于定时信号发生器205,为便于以后对它说明,首先将说明现有的粗延时电路DY1和精确延时电路DY2,按照本发明,它们分别被独立安装在测试器主***200和测试头100中。
通常,定时信号发生器204对图2中A行所示的参考时钟CLK进行分频后得到决定测试间隔或周期T的标准脉冲(rate pulse)RAT(图2中的B行);除此之外,定时信号发生器204还使标准脉冲RAT延迟任意时间间隔,从而产生各种定时信号,如测试模式信号波形的上升定时信号和下降定时信号、模拟比较器组104的选通定时信号和逻辑比较器203的比较操作定时信号等。
因此,定时信号发生器202具有许多延时电路,这些延时电路可以在不超过测试周期T的范围或不超过几倍范围内使标准脉冲延时任意时间间隔;这些延时电路用于产生象图2中的C行和D行所示的定时信号T1和T2之类的各种定时信号,这些定时信号比参考定时信号滞后任意时间间隔。
定时信号发生器205中的这些延时电路是由粗延时电路DY1组和精确延时电路组DY2所组成的,其中,每个粗延时电路对时钟脉冲CLK进行计数并产生以时钟CLK周期τ1为单位的延时时间,每个精确延时电路对时钟CLK周期τ1的间隔进行细分从而确定延时时间;例如,这些延时电路能够使测试模式信号的上升定时时间和下降定时时间的分辨率达到皮秒级。
测试器主***200还包括DC测试部件206、负载测试部件207、第一参考电压源208、第二参考电压源209和电源部件211,其中,第一参考电压源208用于设置模式信号的H和L逻辑的电压值VIH和VIL,第二参考电压源用于提供模拟比较器组104的比较电压VOH和VOL,电源部件211用于给DUT提供工作电压。DC测试部件206、负载测试部件207、第一参考电压源208、第二参考电压源209、电源部件211、模式发生器201、格式器202、失效存储器204和定时信号发生器205的设置和操作完全由控制处理器10通过控制总线11来控制。
图3示出了测试头100与测试器主***200之间的连接关系。测试器主***200与测试头100通过缆线组300相互连接起来。由于测试器主***200与测试头100是通过前面在图1中提到的各种信号线连接起来的,因此缆线组300所包含的电缆数很多。
IC端子的数目随着IC的集成度的增加而增加。IC工作速度的增加也会使连接测试器主***200与测试头100的缆线组300的电缆数增加。例如,在具有对应于1000个IC端子的测试容量的测试器中,测试器主***200与测试头100之间交换的信号数量多达几万个;另外,由于在涉及高速、高精度和噪声阻抗等场合要用双绞线、同轴电缆、多封口线和类似的特殊电缆,因此导线的实际数量要比被处理的信号的数量大几倍,于是缆线组300形成了一大捆,因而很难移动测试头100(例如,安装到处理机上或从处理机上拆下来)。
已有技术的另一个缺点是:即使缆线组300的长度稍微增大一点也会造成电缆之间的相互干扰,从而降低测试精度。此外,传输这么大量的信号会消耗大量电能,这意味着增加了产生的热量因而导致冷却困难,同时也增加了终接电阻的数量。这些因素阻碍了***的小型化。
本发明的概述
因此,本发明的目的是提供一种能抑制信号之间的相互干扰的集成电路设备测试器,该测试器的测试主***与测试头之间的连接缆线组很小使得其测试头便于操作。
根据本发明,提供了一种IC设备测试器,它在控制处理器的控制下,由模式发生器产生模式数据和期望数据,由格式器将模式数据格式化成预定模式波形,由驱动器将模式波形以参考电压形式施加到被测IC设备上,由模拟比较器将来自被测IC设备的应答信号与参考逻辑电平进行比较后作出逻辑判断,由逻辑比较器将判定后的逻辑与来自模式发生器的期望数据进行比较后判定被测IC设备是次品还是合格品,将失效数据写入到失效存储器中。该IC设备测试器包括:
具有控制处理器的测试器主***;
装在测试器主***内的用于输出串行数据的第一串行数据收发器装置,它用于设置驱动器的参考电压和设置模拟比较器的参考逻辑电平;
装在测试器主***内的电/光转换器装置,它用于将串行数据转换成光波信号;
具有驱动器和模拟比较器的测试头,其中,驱动器用于将测试模式施加到被测IC设备上,模拟比较器用于判定IC设备的应答逻辑;
装在测试头内的光/电转换器装置,它用于将光波信号转换成电信号串行数据;
装在测试头内的第二串行数据收发器装置,它用于将串行数据转换成并行参考电压数据和并行参考逻辑电平数据;
D/A转换器装置,它用于将并行参考电压数据和并行参考逻辑电平数据分别转换成模拟参考电压和参考逻辑电平并把上述转换结果分别设置到模拟比较器和逻辑比较器上;和
光纤装置,它用于将电/光转换器装置与光/电转换装置耦合起来。
根据本发明,可以采用这样的结构:以光串行信号的方式从测试器主***向测试头传送为每个IC端子指定的数据或各种定时信号,测试头内的串行数据收发器装置接收上述数据或定时信号并将它们转换成供设置寄存器装置储存的并行信号,然后以光波信号方式将测出的数据或测出的结果送回到测试器主***中。
根据本发明,测试头内还设有模式存储器和格式器,模式发生器产生的数字测试模式数据以光串行信号的形式被传送到测试头内存入模式存储器。在开始测试的同时,从模式存储器中读出其中存储的测试模式数据,然后将被读出的测试模式数据(数字信号)由格式器格式成模拟模式信号,该模式信号再由驱动器施加到被测IC设备上。
对本发明的结构来说,即使采用塑料光纤,光传输线的直径也只有约200到500毫微米,并且与传输电信号的情况不同,每个通道不必要用双向导线;因此可以减小信号传输线的直径和重量。采用传送和接收光串行信号的结构,可以使所用的光纤特别少并且还可以使缆线组的直径和重量进一步减小。此外,由于光纤只沿着其中心部分传输光,因此不会发生相互干扰。于是,可以将缆线组做得长一些。
附图的简要说明
图1是用于说明已有技术的方框图;
图2是用于说明已有技术的工作的波形图;
图3是用于说明已有技术的透视图;
图4是本发明实施例的方框图;
图5是图4中转接部件结构的方框图;
图6是在图5所示实施例中所用的转接部件的构架的透视图;
图7是用于安装图6所示转接部件的构架的示例的透视图;
图8是图7所示光电组合板的示例的剖视图;
图9是本发明另一个实施例的方框图;
图10是图9所示实施例中的转接部件结构的方框图;
图11是本发明再一个实施例的方框图;和
图12是图11所示实施例中的转接部件结构的方框图。
优选实施例的详细说明
图4以方块形式示出了按照本发明的IC设备测试器的实施例。本发明采用光缆和电源线电缆来连接测试器主***200与测试头100。利用光缆可以传送各种测试数据、传送各种设置数据和传输各种定时信号。通过限制电缆的使用使它仅用在电源上以及通过采用尽可能多的光缆连接可以减小测试器主***200与测试头100之间的连接缆线的体积。
装在图1所示测试器主***200中的DC测试部件206、负载测试部件207和第一参考电压源208在该实施例中被移到测试头100内,串行数据收发器212和光输入/输出(I/O)模块213装在测试器主***200内。另一方面,转接部件110装在测试头100内,以后将参照图5对转接部件100专门进行说明。转接部件110中装有DC测量部件、负载测量部件和第一参考电压源以及转接电子线路等功能元件。光I/O模块213中含有电/光转换器2EO1到2EO5和光/电转换器2OE1到2OE5。该光I/O模块213通过光纤OPF1到OPF10和光耦合部件126连接到测试头100的转接部件110上。
串行数据收发器212向电/光转换器2EO1输出和提供各种设置电压数据、负载测试条件、DC测试设置数据、中继矩阵变换电路控制数据等,并通过光/电转换器2OE1接收来自测试头100的DC测试结果数据TX。格式器202将收到的测试数据模式格式化成预定形式并通过电/光转换器2EO2提供给测试头100。定时信号发生器205向格式器202提供定时沿信号,产生选通信号STRB-H和STRB-L并通过电/光转换器2EO4和2EO5将这些选通信号以光选通信号的形式施加到测试头100上。逻辑比较器203接收来自测试头100的被光/电转换器2OE4和2OE5转换成电信号的测试结果(在选通定时信号下通过判断模拟比较结果而得到的逻辑数据),然后将它们与期望数据EPD进行比较从而决定被测IC设备(以后称之为DUT)是否合格,并将失效数据写入到失效存储器204中。
图5以方块形式示出了图4实施例中的转换部件110的结构,该转接部件110向DUT的一个端子P提供模式信号并对来自端子P的输出信号作模拟比较,然后将比较结果送到测试主***200中。
在这个例子中,转接部件110包括转接电子线路102A、中继矩阵变换电路105、局部转接控制器111、DC测试部件116和光I/O模块113,其中,转接电子线路中装有用于驱动DUT的一个端子P的驱动器103A、模拟比较器104A和负载测试电路117。
光I/O模块113具有光/电转换器OE1到OE5和电/光转换器EO1到EO5,通过光/电转换器OE1到OE5它将来自测试器主***200的光信号转换成电信号,这些信号可以用来执行功能与DC测试。
局部转接控制器111由串行数据收发器111A、寄存器组111B、111C和111D、D/A转换器111E、和中断控制电路111F组成,其中,串行数据收发器111A通过光/电转换器OE1接收从光纤OPF1传来的串行信号,寄存器组111B、111C和111D读出由串行数据收发器111A接收到的用于各种设置的串行数据并以并行数据方式输出这些数据供各种设置使用,D/A转换器111E根据设置数据产生供驱动器103A用的电压信号VIH和VIL以及供模拟比较器104A用的比较电压信号VOH和VOL,中继控制电路111F根据来自寄存器组111D的中继控制用的并行数据控制中继矩阵变换电路105。
也就是说,供驱动器103A用的H逻辑电压VIH的电压值和L逻辑电压VIL的电压值以及供模拟比较器104A用的比较电压VOH和VOL储存在寄存器组111B中,寄存器组111B再将这些电压信号以并行数据的形式提供给D/A转换器111E从而转换成模拟电压值,然后这些模拟电压值被提供给驱动器103A和模拟比较器104A。此外,负载测试电路117的工作测试条件也储存在寄存器组111B中,因而从寄存器组111B读出的数据也可以用于负载测试。
储存在寄存器组111C中的是DC测试所必需的控制信号和DC测试结果,例如,在测试模式(外加电流的电压测量模式/外加电压的电流测量模式)中,控制信号控制外加电压/电流值的设置、测量范围设置、测量起始和终止等。当需要时,测试结果可以由串行数据收发器111A传送到电/光转换器EO1上转换成光信号TX,然后再传送到测试器主***200中。
储存在寄存器组111D中的是用于控制中继矩阵变换电路105的控制信号。该控制信号被输入到中继控制电路111F中去控制转接电子线路102A和中继矩阵变换电路105,从而使它们处于与被设置的测试模式相对应的状态。即,在工作测试过程中,驱动器103A和模拟比较器104A被连接到DUT的端子P上而DC测试部件116则与之断开。在DC测试过程中,转接电子线路102A与DUT的管脚部分开而DC部件116则连接到DUT的管脚P上。
这样,局部转接控制器111根据测试模式将每个端子P的条件设置在寄存器组111B、111C和111D中。由于待存入寄存器组111B、111C和111D中的数据是以光串行信号RX的形式发送的,因此只要用一根光纤OPF1作为它们的传输线就足够了,在光纤OPF1中传送的光信号RX被光/电转换器OE1转换成电信号后再输入到串行数据收发器111A中。
在这个例子中,当需要时可以从寄存器组111B、111C和111D中读出它们储存的各种设置数据,然后通过电/光转换器EO1将这些数据转换成光信号TX,再由光纤OPF2将光信号TX送回到测试器主***200中,在此过程中需要检查测试器的设置是否正确。
光纤OPF3是模式信号传输线,它以光信号PAT的形式传送被施加到端子P上的模式信号。模式信号PAT被光/电转换器OE2转换成电信号后再输入到装在转接电子线路102A内的驱动器103A上,从而输入到端子P上。
在光纤OPF4中传输的是驱动器控制信号DRE,该信号DRE用于控制驱动器103A在功能测试过程中的状态。在从DUT中读取应答信号的情况下,控制信号DRE使驱动器103A的输出端处在高阻状态,以便应答输出信号能被有效读入到模拟比较器104A中。
光纤OPF5和OPF6是选通脉冲传输线,它们分别以光信号STRB-H和STRB-L的形式传送模拟比较器104A的选通脉冲,其中选通脉冲用以确定H逻辑电平和L逻辑电平的比较时刻。光信号STRB-H是用于选通从DUT读出的信号的H逻辑周期的脉冲,光信号STRB-L是用于选通读出信号的L逻辑周期的脉冲。
光信号STRB-H和STRB-L被光/电转换器OE5和OE6转换成电信号后再作为选通脉冲施加到模拟比较器104A上。
光纤OPF7和OPF8是从测试头100向测试器主***200回送选通脉冲的传输线。被送回到测试器主***200的选通脉冲RSTRB-H和RSTRB-L由实际电路安排给出延时,在延时期间,它们在测试器主***200与模拟比较器104A之间移动,并被作为装在测试器主***200中的逻辑比较器的选通脉冲。即,模拟比较器104A的判断结果在转换成光信号之后从光纤OPF7和OPF8传送到测试器主***200内,并输入到逻辑比较器中;在这种情况下,为了使判断结果的传输延时时间和选通脉冲的延时时间彼此相符,可以使选通脉冲在测试器主***200与测试头100之间移动。光纤OPF9和OPF10是将模拟比较器104A的判断结果,即本例中DUT的功能测试结果以SH和SL形式送回到测试器主***200中的传输线。
如上所述,图4所示的实施例借助于10个对应于DUT的每个端子P的光纤来提供测试器主***与测试头100之间的信号交换。即使采用直径相对较大的500毫微米塑料光纤,10根光纤组成的光纤束的直径也是非常小的,甚至由对应于1000个IC端子的1000根光纤所组成的光纤束的直径也要比缆线组300(见图3)小得多。尽管以上用返回的选通脉冲RSTRB-H和RSTRBR-L为逻辑比较203提供比较定时,但还可以用定时信号发生器205产生逻辑比较定时信号并将它提供给逻辑比较器203,如虚线所示,这种情况不需要光纤OPF7和OPF8,于是能相应减少光纤的数量。另一方面,可以采用这样的结构:只用不带锁存功能的模拟比较器作为测试头100的模拟比较器104A,从而使它连续进行比较而不需要向它提供选通脉冲STRB-H和STRB-L,然后在选通脉冲STRB-H和STRB-L的定时时刻,在测试器主***200侧对比较结果进行采样,并将采样数据提供给逻辑比较器203。
图6示出了用于把图5所示的各个元件一起安装DUT的每个管脚的转接部件的构架。在机箱110A内的线路板110B上装有构成局部转接控制器111的集成电路元件、构成DC测试部件116的集成电路元件、含有驱动器103A和模拟比较器104A以及负载测试电路117的转接电子线路102A、中继矩阵变换电路105、光I/O模块113、供电源用的电气连接器114、用于与性能测试板连接或分开的连接器115。标号112表示散热片。
图7示出了一种用于将转接部件110安装到测试头100上的构件。标号121表示光电组合板。该光电组合板121具有图8所示的结构。多层电路层122的一个装配面内有一个光纤嵌入层123,内端如S1所示呈45°斜角的光纤OPF被并排埋置在光纤嵌入层123中;每根光纤的斜端面对着电路层122,以便光纤中的传播光能以与线路板表面垂直的方向被反射出来,装在转接部件110(图6)内的光I/O模块113被沿着反射方向放置,从而在光纤OPF与转接部件110内的光I/O模块113之间建立光耦合。
光纤OPF的另一端暴露在线路板的端面上。光缆124(见图7)通过光耦合从测试器主***200(图7中没有表示出)延伸到光纤OPF的露出端面S2上,测试器主***200和装在测试头100一侧的转接部件110可以通过光传输线连接起来。附带说一下,装在转接部件110(图6)中的电气连接器114是通过普通电气连接构件连接到电路层122上的,然后再通过电路层122连接到测试器主***200上。
图7中,标号125表示从测试器主***200延伸出来的电源电缆,标号126代表在光电组合板121表面形成的光耦合部件,标号127代表电气连接器。通过将光I/O模块113和转接部件110上的电气连接器114分别连接到光耦合部件126和电气连接器127上,可以使转接部件110连接到测试器主***200上。
在光电组合板121的表面有大量的光耦合部件126和电气连接器127,以便能安装所需数量的转接部件110。尽管在上述说明中将光电组合板121用于转接部件110与光缆124之间的连接,但不必总采用光电组合板121,在这种情况下也可以用装在电路层表面的光连接器将转接部件110与光缆124连接起来。另一方面,通过分别将光连接器和电气连接器分别连接到光缆124和电缆125的端部,可以使光缆124和电缆125直接连接到转接部件110上。
在图7中,标号128表示冷却***,它既能对转接部件110作机械支承,同时又具有冷却功能。该冷却***128具有一些部件安装孔128A,安装孔128A的四周比如可以是双层隔板,双层隔板之间可以作为冷却水通道。标号128B、128C分别代表冷却水的入口与出口。
在转接部件110的顶端面上竖着放置了电气连接器,转接部件110通过这些电气连接器连接到性能测试板101上。顺便说一下,图7示出了这样一种情况:多个用于连接被测IC设备的转接部件110-A被直接安装在性能测试板101的顶面以便减小电路的长度;因此,这种结构特别适合于测试高速IC设备。
图9示出了本发明的另一个实施例。装在图4所示实施例的测试器主***200中的格式器202和逻辑比较器203在这个实施例中被移到测试头100上,从而省去了测试器主***200与测试头100之间的选通信号交换,因而相应减少了所用光纤的数量。因此,模式发生器201产生的模式数据PAD通过电/光转换器2EO2转换成光信号,该光信号通过光纤OPF3输入到测试头100的转接部件100中,图10所示的波形或格式控制器130根据模式数据PAD产生实际波形的测试模式信号并将它施加到DUT上。来自DUT的应答信号在转接部件110中与期望值比较,比较结果(失效数据)FDAT被转接成光信号后通过光纤OPF7传送到主***200中,在主***200中,它又被光/电转换器2OE2转换成电信号,然后再被写入到失效存储器204中。
使图4所示定时信号发生器205产生比时钟周期短的延时时间的精确控制工作是在测试头一侧完成的。定时信号发生器205产生时钟信号CLK、以时钟周期为单位进行延迟控制的标准信号RATE和用于精确延时控制的精确延时控制数据DCT,这些信号由电/光转换器2EO4、2EO5和2EO3转换成光信号,这些光信号通过光纤OPF5、OPF6和OPF4传送给测试头100。
如图10所示,测试头100中装有波形或格式控制器130、局部转接控制器111和DC测试部件116,这种配置用格式控制器130产生模式信号和执行局部比较工作。即,格式控制器130中还配备了串行数据收发器131,串行数据收发器131对通过光纤OPF3传送的来自模式发生器201(图9)的测试模式数据PAD的串行信号进行接收,并把它提供给格式器132,格式器132产生模拟波形模式信号。
为了避免增加测试头100的尺寸,只是将图1中的精确延时电路DY2从图1的定时信号发生器133移到测试头一侧,以便减小测试头100中的定时信号发生器133的电路规模。因此,在这个实施例中,被粗延时电路DY1以时钟周期为单位作过粗延时的标准脉冲在测试器主***200中被电/光转换器2EO5转换成光信号,该光标准脉冲RATE通过光纤OPF4传送到转接部件110中。该光信号再由光/电转换器OE3转换成标准脉冲RATE,并以电标准脉冲RATE的形式被输入到定时信号发生器133中,定时信号发生器133对该标准脉冲RATE作精确延时并把它作为定时信号分配到相关部件上。精确延时控制数据DCT通过串行数据收发器131从光纤OPF5输入到定时信号控制器135中。定时信号控制器135根据该精确延时控制数据DCT对定时信号发生器133进行控制。
逻辑比较器134对输入到格式器132的测试模式数据PAD(数字信号)与来自DUT的应答信号进行逻辑比较,并将比较结果作为失效信号FDAT发送到串行数据收发器131,该比较结果由此又被发送到电/光转换器EO5以转换成光信号,然后通过光纤OPF7发送。
图11示出了本发明再一个实施例的方框图。该实施例进一步将模式发生器201、失效存储器204和定时信号发生器205移到图9所示的测试头一侧,并在测试器主***200中增加了串行数据收发器214,这种配置用光纤OPF4传送模式发生所必需的数据,以及用光纤OPF5接收测试结果。这种结构所用的光纤总量要比图9所示实施例所用的光纤总量少。
为了在测试头一侧产生模式信号,可以将定时存储器141、模式存储器142和失效存储器143与格式控制器130一起装在测试头100的转接部件110中,如图12所示。
串行数据收发器214预先通过光纤OPF4向模式存储器142发送串行信号形式的模式数据RXX以供它储存。此外,在空闲时间内串行数据收发器214通过光纤OPF5向定时存储器141发送延时控制数据(定时数据)以供它储存。因此,在测试开始之前就可以将供DUT的所有端子使用的数据从测试器主***200传送到测试头200中的各个转接部件110中储存起来。
在开始测试的同时,模式数据PAD被从模式存储器142中读出来并被提供给格式器132,再由格式器132转换成模拟波形模式信号。在模式数据PAD被读出的同时,延时控制数据PAD也被从定时存储器中读出来并被提供给定时信号发生器133,定时信号发生器133再根据时钟信号CLK产生代表测试周期的标准信号RATE。标准信号RATE延迟相应于延迟控制数据DCT的非常短的时间间隔,从而产生定时信号,这些定时信号被提供给格式器32、模拟比较器104A和逻辑比较器134从而确定各个比较时刻和模式信号的上升与下降时刻等。
例如,每当逻辑比较器134检测到代表失效的不匹配情况时,H逻辑信号就被写入到失效存储器143中的失效发生地址中。在测试空闲期间或在测试结束时,如此储存在失效存储器143中的失效数据(测试结果)通过存储器总线MBUS和串行数据收发器131被传送到电/光转换器EO2上转换成光信号TXX,该光信号再通过光纤OPF5传送到测试器主***200中。本发明的作用
如上所述,按照本发明,在测试器主***200与测试头100之间交换的数据、时钟和其它信号都是用光纤传送的。这种光纤的直径最大的为500毫微米,它要比电缆直径小得多。因此,即使所用的光纤数量与一般电缆的数量相同,光纤束的直径也要比电缆束的直径小得多。此外,由于光纤比电缆轻,因此光纤束的重量很轻便于使用。
通过采用图9或图11所示的串行数据收发器111A和131可以减少缆线的数量。具体地讲,在具有如图11所示的模式存储器142、定时存储器141和失效存储器143的情况下可以在公共光纤中传输不同的信号。因此,DUT的每个端子所用的光纤数量可以减少到大约六根,如图11所示。这使得连接测试器主***200与测试头100的缆线组300的直径减小了。
由于光纤不会对光产生大的衰减以及没有光泄漏,因此测试器主***200与测试头100可以相隔很远距离。于是,可以将产生大量热的测试器主***200与测试头100放置在不同的地方,或者例如,只把测试头放置在洁净室内。除此之外,由于用光信号交换各种信号,因此不需要为每根传输线提供终接电阻。这也有助于减少测试器所产生的热量。
显然,在本发明的新的思想范围内可以作许多修改和变动。
Claims (14)
1.一种集成电路设备测试器,它在控制处理器的控制下,由模式发生器产生模式数据和期望数据,由格式器将所述模式数据格式化成预定模式波形,由驱动器将所述模式波形以参考电压形式施加到被测IC设备上,由模拟比较器将来自所述被测IC设备的应答信号与参考逻辑电平进行比较,然后作出逻辑判断,由逻辑比较器将判定后的逻辑与来自所述模式发生器的期望数据进行比较,以判定所述被测IC设备是次品还是合格品,并将失效数据写入到失效存储器中,所述IC设备测试器包括:
装有所述控制处理器的测试器主***;
装在所述测试器主***内的用于输出串行数据的第一串行数据收发器装置,它用于为所述驱动器设置所述参考电压和为所述模拟比较器设置所述参考逻辑电平;
装在所述测试器主***内的电/光转换器装置,它用于将所述串行数据转换成光信号;
具有所述驱动器和模拟比较器的测试头,其中,所述驱动器用于将测试模式施加到所述IC设备上,模拟比较器用于判定所述IC设备的应答逻辑;
装在所述测试头内的光/电转换器装置,它用于将所述光信号转换成电信号的串行数据;
装在所述测试头内的第二串行数据收发器装置,它用于将所述串行数据转换成并行参考电压数据和并行参考逻辑电平数据;
装在所述测试头内的D/A转换器装置,它用于将所述并行参考电压数据和所述并行参考逻辑电平数据分别转换成模拟参考电压和参考逻辑电平,并把这些转换结果分别设置到所述驱动器和所述模拟比较器上;和
光纤装置,它用于将所述电/光转换器装置与所述光/电转换器装置耦合起来。
2.根据权利要求1所述的测试器,其中所述第二串行数据收发器装置包括用于保存所接收到的串行数据和用于以各种设置并行数据形式输出这些信号的寄存器装置。
3.根据权利要求2所述的测试器,还包括装在所述测试头内的DC测试部件,在测试器内,所述测试器主***将控制信号以光串行信号的形式传送到所述DC测试部件上,从而控制所述DC测试部件对被测IC设备进行DC测试。
4.根据权利要求3所述的测试器,其中所述第二串行数据收发器装置在所述测试头内的所述寄存器装置中储存了为每个端子设置的数据和DC测试结果,并将所述设置数据和所述DC测试结果以光串行信号形式传送到所述测试器主***中。
5.根据权利要求4所述的测试器,其中:待被施加到所述被测IC设备上的模式信号作为对所述被测IC设备的每个端子的光信号的形式从所述测试器主***输入到所述测试头上,并通过装在所述测试头内的所述驱动器施加到所述被测IC设备上;从所述被测IC设备中读出的信号由所述模拟比较器来检查以便确定该信号是否具有正常的H或L逻辑电平;和为所述被测IC设备的所述每个端子所作的判断结果由所述电/光转换器装置转换成光串行信号,并通过所述光纤装置传送给所述测试器主***。
6.根据权利要求3所述的测试器,其中:第三串行数据收发器装置、所述格式器和所述逻辑比较器相应于所述被测IC设备的每根端子引线即被设置在所述测试头内;供所述每个端子使用的数字模式数据被以光串行信号形式从所述测试器主***传送到所述测试头上,并被所述第三串行数据收发器装置接收和转换成并行模式数据;所述并行模式数据被所述格式器转换成模拟模式信号;所述模式信号通过所述驱动器被施加到所述每个端子上;从所述被测IC设备读出来的信号由所述模拟比较器来检测以便确定其逻辑电平是否正常;该判断结果与来自所述测试器主***的数字期望模式数据在所述逻辑比较器上进行逻辑比较;和逻辑比较结果通过所述第三串行数据收发器装置以光串行信号的形式传送到所述测试器主***中。
7.根据权利要求6所述的测试器,其中:所述测试头内设有定时信号发生器;以光串行信号形式传送的数字定时数据在被所述第三串行数据收发器装置转换成并行信号以后被提供给所述定时信号发生器;并且,所述格式器、所述逻辑比较器和所述模拟比较器的工作受来自所述定时信号发生器的定时信号的控制。
8.根据权利要求3所述的测试器,其中:所述测试头内设有模式存储器、失效存储器和定时存储器;以光信号形式从所述测试器主***传送到所述模式存储器和所述定时存储器中的模式数据和定时数据被预先储存在这些存储器内;在测试开始的同时,所述模式数据和所述定时数据被从所述模式存储器和所述定时存储器中读取出来并被提供给所述格式器和所述定时信号发生器,再由它们产生模式信号和定时信号;所述IC设备的功能测试是用所述模式信号和所述定时信号来进行的;所述功能测试的结果由所述逻辑比较器获得并被储存在所述失效存储器中;和所述储存数据被以光信号的形式传送到所述测试器主***中。
9.一种集成电路设备测试器,它在控制处理器的控制下,由模式发生器产生模式数据和期望数据,由格式器将所述模式数据格式化成预定模式波形,由驱动器将所述模式波形以参考电压形式施加到被测IC设备上,由模拟比较器将来自所述被测IC设备的应答信号与参考逻辑电平进行比较以作出逻辑判断,由逻辑比较器将判定后的逻辑与来自所述模式发生器的期望数据进行比较,以判定所述被测IC设备是次品还是合格品,将失效数据写入到失效存储器中,所述IC设备测试器包括:
具有所述控制处理器、所述模式发生器、所述格式器、所述逻辑比较器和所述失效存储器的测试器主***;
装在所述测试器主***内的第一电/光转换器装置,它用于将所述格式器输出的测试模式波形转换成光信号;
具有所述驱动器和所述模拟比较器的测试头;
装在所述测试头内的第一光/电转换器装置,它用于将以光信号形式提供给它的测试模式波形转换成电信号形式的测试模式波形,并将后者施加到所述驱动器上;
装在所述测试头内的第二电/光转换器装置,它用于将所述模拟比较器的比较结果转换成光信号;
装在所述测试器主***内的第二光/电转换器装置,它用于将以所述光信号形式提供给它的所述比较结果转换成电信号,并将后者施加到所有逻辑比较器上;
连接所述第一电/光转换器装置的输出端与所述第一光/电转换器装置的输入端的第一光纤装置,它用于从前者向后者传送测试模式光信号;和
连接所述第二电/光转换器装置的输出端与所述第二光/电转换器装置的输入端的第二光纤装置,它用于从前者向后者传送比较结果光信号。
10.根据权利要求9所述的测试器,还包括:
装在所述测试器主***内的第一串行数据收发器装置,它用于以串行数据形式输出供所述驱动器用的设定所述参考电压的数据和设定供所述模拟比较器用的所述参考逻辑电平的数据;
装在所述测试器主***内的第三电/光转换器装置,它用于将所述串行数据转换成光信号;
装在所述测试头内的第三光/电转换器装置,它用于将所述光信号转换成电信号串行数据;
装在所述测试头内的第二串行数据收发器装置,它用于接收所述串行数据并将该数据以并行参考电压数据和以并行参考逻辑电平数据的形式输出;
装在所述测试头内的D/A转换器装置,它用于将所述并行参考电压数据和所述并行参考逻辑电平数据分别转换成模拟参考电压和参考逻辑电平,并把这些转换结果分别设置到所述驱动器和所述模拟比较器上;和
连接所述第三电/光转换器装置与所述第三光/电转换器装置的第三光纤装置。
11.根据权利要求10所述的测试器,其中所述第二串行数据收发器装置包括用于保存所接收到的串行信号数据和用于以各种设置的并行数据形式输出这些信号的寄存器装置。
12.根据权利要求11所述的测试器,还包括装在所述测试头内的DC测试部件,在测试器内,所述测试器主***将控制信号以光串行信号的形式传送到所述DC测试部件上,从而控制所述DC测试部件对被IC设备进行DC测试。
13.根据权利要求12所述的测试器,其中所述第二串行数据收发器装置在所述测试头内的所述寄存器装置中储存了为所述被测IC设备的每个端子设置的数据和DC测试结果,并将所述设置数据和所述DC测试结果以光串行信号形式传送到所述测试器主***中。
14.根据权利要求3、4、12或13所述的测试器,还包括设在所述测试头内的中继矩阵变换电路,它用于有选择地将所述驱动器的输出端和所述DC测试部件的输出端连接到所述被测IC设备上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 97191480 CN1206467A (zh) | 1996-11-15 | 1997-11-13 | 集成电路设备测试器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP304933/96 | 1996-11-15 | ||
CN 97191480 CN1206467A (zh) | 1996-11-15 | 1997-11-13 | 集成电路设备测试器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1206467A true CN1206467A (zh) | 1999-01-27 |
Family
ID=5178982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 97191480 Pending CN1206467A (zh) | 1996-11-15 | 1997-11-13 | 集成电路设备测试器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1206467A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100432689C (zh) * | 2003-03-31 | 2008-11-12 | 爱德万测试株式会社 | 测试装置以及测试方法 |
CN100465656C (zh) * | 2004-10-14 | 2009-03-04 | 横河电机株式会社 | 集成电路测试装置 |
CN101738578A (zh) * | 2009-12-24 | 2010-06-16 | 成都市华为赛门铁克科技有限公司 | 集成电路能耗测量方法、装置及*** |
-
1997
- 1997-11-13 CN CN 97191480 patent/CN1206467A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100432689C (zh) * | 2003-03-31 | 2008-11-12 | 爱德万测试株式会社 | 测试装置以及测试方法 |
CN100465656C (zh) * | 2004-10-14 | 2009-03-04 | 横河电机株式会社 | 集成电路测试装置 |
CN101738578A (zh) * | 2009-12-24 | 2010-06-16 | 成都市华为赛门铁克科技有限公司 | 集成电路能耗测量方法、装置及*** |
CN101738578B (zh) * | 2009-12-24 | 2012-12-19 | 成都市华为赛门铁克科技有限公司 | 集成电路能耗测量方法、装置及*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100295548B1 (ko) | 집적회로디바이스시험장치 | |
US7757139B2 (en) | Boundary scan method, system and device | |
CN209299281U (zh) | 一种多功能电缆网自动测试装置 | |
CN101071155A (zh) | 一种可实现边界扫描多链路测试的装置及方法 | |
CN1809176A (zh) | 基于数字配线架的对线方法及其对线装置 | |
CN1206467A (zh) | 集成电路设备测试器 | |
CN112711504B (zh) | 测试***和测试方法 | |
CN104579490B (zh) | 一种高度集成的olt光模块 | |
US6628137B2 (en) | Apparatus and method for testing semiconductor integrated circuit | |
CN214154518U (zh) | 一种基于400g光模块的测试电路 | |
CN108803566A (zh) | 汽车发动机冷却风扇控制器通用测试平台 | |
CN109765480A (zh) | 一种测试装置和测试设备 | |
CN1283050C (zh) | 基于维护总线的联合测试行动小组链的数据透明传输*** | |
CN114301526B (zh) | 一种基于PXIe的一对多光纤通讯板卡 | |
CN114646861A (zh) | 一种针对多时钟域集成电路中单固定故障模型的捕获方式 | |
CN111709203B (zh) | 一种面向维护***星型拓扑结构的fpga优化方法及*** | |
CN113949654A (zh) | 一种用于m.2接口的测试治具及其使用方法 | |
CN1928578A (zh) | 测试电路及其测试方法 | |
US7688087B2 (en) | Test apparatus | |
CN1475810A (zh) | 一种电缆测试装置及方法 | |
Kojima et al. | 8Gbps CMOS pin electronics hardware macro with simultaneous bi-directional capability | |
CN209949080U (zh) | 一种adc电路的模数混合测试通道 | |
CN215956387U (zh) | 误码测试装置 | |
CN1141645C (zh) | 总线高频信号的时序检测电路及方法 | |
CN110470971B (zh) | 一种spi量测治具及量测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |