CN1205618C - 跟踪和保持放大器 - Google Patents

跟踪和保持放大器 Download PDF

Info

Publication number
CN1205618C
CN1205618C CNB018013880A CN01801388A CN1205618C CN 1205618 C CN1205618 C CN 1205618C CN B018013880 A CNB018013880 A CN B018013880A CN 01801388 A CN01801388 A CN 01801388A CN 1205618 C CN1205618 C CN 1205618C
Authority
CN
China
Prior art keywords
transistor
during
feedback
emitter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018013880A
Other languages
English (en)
Other versions
CN1381058A (zh
Inventor
G·胡扎德
E·C·迪克曼斯
R·L·J·鲁维斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1381058A publication Critical patent/CN1381058A/zh
Application granted granted Critical
Publication of CN1205618C publication Critical patent/CN1205618C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

使用在模数转换器中的一种跟踪和保持放大器，包括连续的输入缓存器、pn结开关和保持电容器。在该保持电容器和该输入缓存器之间提供一个反馈以及提供有在该保持模式期间禁止该反馈的装置。

Description

跟踪和保持放大器
本发明涉及一种跟踪和保持放大器，包括一个输入缓存器，用于接收输入信号并且把该接收的输入信号传送到pn结开关的第一端子，该pn结开关的第二端子被连接到一个保持电容；以及把一个切换信号加到该pn结开关的所说第一端子上的装置，用于在一个跟踪模式期间把缓存的输入信号通过开关pn结转移到该保持电容，以及在一个保持状态期间阻断这种转移。这种跟踪和保持放大器可从文章″A 12-b，60-Msample/s Cascaded Folding and Interpolating ADC″得知，作者是P.Vorenkamp和R.Roovers，发表在1997年12月的″IEEEJournal of Solid State Circuits，第32卷，No 12″的1876-1886页上。
跟踪和保持放大器常常使用在模-数转换器的输入端上，以便将取样操作与量化操作分离。当前的多级AD结构具有不同时操作的若干个比较器。但是，所有的比较器必需参考同一个模拟信号值。该跟踪和保持放大器的功能是确定该跟踪和保持放大器取样瞬间的该输入信号的电压电平，并且在一个确定时间周期中保持此值，以便保证所有的比较器参考同一个模拟输入值。而且，每一个比较器具有其输入电容使得将要被比较的输入的信号电平仅在一些延迟之后达到正确的电平。因此，如果没有一个跟踪和保持放大器，该比较器将比较一个不正确的信号电平，尤其是在较高的信号频率时。该跟踪和保持放大器以正确值取样该输入信号并且在该保持状态期间保持此值，使得该比较器输入端具有足够的时间达到其正确的信号电平，用于随后的量化。
上述已有技术的跟踪和保持放大器的缺陷是在该跟踪模式期间有较大的电流流入该保持电容器，尤其在还要高的信号频率时。这些较大电流通过pn结开关流入该保持电容。这将导致大的线性信号失真并且导致不正确的信号抽样。由pn结引起该信号失真可能容易达到几十个毫伏的值，这对于总信号幅度不大于1伏特的调制解调器应用来说是太大了。
本发明的目的是克服已有技术的跟踪和保持放大器的此缺陷，并且本发明的跟踪和保持放大器的特征是，一个从该pn结开关的第二终点到该输入缓存器的一个反馈连接以及在该跟踪模式期间启动该反馈而在该保持模式期间禁止该反馈的装置。从该pn结开关的第二终点到输入缓存器的反馈降低了在此第二端子的信号失真并且把该失真转移到该pn结开关的第一端子，在该pn结开关的第一端子该失真没有害处。但是，该反馈对于放大器的保持馈通具有不利影响，因为该输入信号能够通过此反馈路径达到该保持电容。因此该反馈在保持模式期间被禁止。该反馈可以通过例如切断通过该输入缓存器的电流而在保持模式期间被禁止。但是这样做尤其具有的缺点是该放大器的输入阻抗随该跟踪和保持切换信号而改变。因此根据本发明的一个最佳设计的特征在于，所说的在该跟踪模式期间启动该反馈而在保持模式期间禁止该反馈的装置包括在所说的反馈连接之内的一个第二pn结开关以及把切换信号提供到该第二pn结开关的第二装置。
所说的把该切换信号提供到第二pn结开关的装置可以引起在该输入缓存器和该第二pn结开关之间的该反馈连接一部分上的一个大电压跳变。此电压跳变可以通过该第二pn结开关的结电容引起保持电容器的电压干扰。本发明的进一步的目的是限制此干扰，并且本发明的跟踪和保持放大器的进一步的特征是，具有连接到在输入缓存器和该第二pn结开关之间的该反馈连接一部分的箝位装置。
本发明的另一目的是提供一个跟踪和保持放大器，其特征在于具有在该第一pn结开关的第二端子和该保持电容器之间的电阻装置，用于增加该反馈路径的稳定性。
将参照附图进一步说明本发明的这些和其它方面。其中示出：
图1是本技术领域已知的一个跟踪和保持放大器的实施例，
图2是根据本发明的一个跟踪和保持放大器的第一实施例，和
图3是根据本发明的一个跟踪和保持放大器的第二实施例。
图1的已有技术的跟踪和保持放大器包括一个输入缓存器IB，具有第一发射极耦合晶体管对T1-T2和共发射极电流源S1。晶体管T2具有互连的集电极和基极以及集电极负载电流源S2。这种公知设计把加到晶体管T1的基极的输入的信号电压Vi转换为晶体管T2基极的基本相等的电压，特别是当电流源S1的电流是电流源S2电流的两倍时。通过接点P，输入缓存器的输出端被耦合到一个开关发射极跟随器晶体管T3的基极。晶体管T3的发射极被连接到一个保持电容器CH以及连接到输出缓冲器OB的输入端。这种输出缓冲器包括一个第二发射极耦合晶体管对T4-T5，具有一个共发射极电流源S3。晶体管T5具有互连的集电极和基极以及集电极负载电流源S4。而且一个DC转移晶体管T6与集电极和基极互连，***在晶体管T5的集电极和电流源S4之间。电流源S4和DC转移晶体管T6之间的互连构成了跟踪和保持放大器的输出O。
该电路设计进一步包括一个第三发射极耦合的晶体管对T7-T8，具有共发射极电流源S5。晶体管T7的集电极被连接到发射极跟随器晶体管T3的基极而晶体管T8的集电极被连接到晶体管T3的发射极。晶体管T7和T8的基极接收一个跟踪和保持开关脉冲T/H，使得在跟踪模式期间的T8的基极高而晶体管T7的基极低，相反在保持模式期间使得晶体管T8的基极低而晶体管T7的基极高。
操作中，在跟踪模式期间的电流源S5的电流通过晶体管T8进入发射极跟随器晶体管T3的发射极。结果是，通过输入缓存器加到晶体管T3基极的信号电压Vi以低阻抗出现并且结电压Vbe在保持电容器CH和输出缓冲器OB的输入端变得更低。与输入缓存器相同，特别当电流源S3的电流是电流源S4电流的两倍时，通过晶体管T4和T5的电流是相等的，使得晶体管T5的基极(和集电极)电压等于晶体管T4的基极电压。通过晶体管T6把缓存的信号向上移动一个结电压Vbe，以便补偿由发射极跟随器晶体管T3引起的向下的电压移动，并且随后加到放大器的输出端O。结果是，在跟踪模式期间，该跟踪和保持放大器的输出信号基本上等于该输入信号。
在保持模式期间，电流源S5的电流流经晶体管T7并且下拉点P的电压。现在该晶体管T3被断开，晶体管T4的基极电压以及因此在端子O的输出电压由保持电容器的电压确定在其该跟踪模式结束具有的电平。注意，该P点的电压下降在截止方向上偏置晶体管T2发射结。因此该输入缓存器的功能除了降低在该跟踪模式期间该输入端的阻抗级以外，还使点P在该保持模式期间与该输入信号源隔离，以使点P的电压被下拉。
图1的设计还具有一个箝位晶体管T9，其基极连接到输出端子O而发射极连接到点P。在跟踪模式期间，点P的电压和输出端子O电压实质上相等，以使箝位晶体管T9被截止而不工作。然而在保持模式期间，如果点P被下拉一个以上Vbe结电压，则晶体管T9变成导通，从而把点P的电压下降限制到一个Vbe结电压。采用这种措施是因为在输出电压中的一个太大的瞬时脉冲将通过晶体管T3的基极-发射极的寄生容量在点P将产生太大的电压降。
图1已有技术电路的一个缺陷是，在跟踪模式期间信号变化引起流入保持电容器CH的大电流，尤其在例如20MHz的较高信号频率时。这些大电流通过发射极跟随器晶体管T3流入该保持电容器从而引起此晶体管的该线性发射结两端的大的非线性电压变化，使得该跟踪和保持放大器实际上采样保持一个失真的信号电平。
图2的设计试图避免上述的描述的失真，其中与图1对应的电路元件具有相同的标号。在本设计中，晶体管T2的基极，不是耦合到此晶体管的集电极，而是耦合到晶体管T10，到T3的发射极，因此构成从晶体管T2的集电极通过晶体管T3的发射结以及通过晶体管T10到晶体管T2基极的一个反馈环路。虽然该输入缓存器试图使得T2的基极电压基本上等于输入电压，但是该反馈环路试图使得晶体管T3的发射极电压基本上等于晶体管T2的基极电压，结果是使得晶体管T3的发射极电压提供基本上没有失真的输入电压。事实上，由晶体管T3的发射结引起的失真现在出现在其晶体管的基极而不是出现在发射极。
当晶体管T2的基极和晶体管T3的发射极将直接被彼此连接时，在该保持模式期间将引起问题。在此模式期间，晶体管T3截止，使得晶体管T2的基极跟随该保持电容器CH的保持电压。当在保持模式期间输入电压Vi上升时，晶体管T2的发射结阻断，但是当输入电压降低时，晶体管T2的发射结导通一个大电流，其(de)充电该保持电容器，使得该保持电压失真。通过在T3的发射极和T2的基极之间的反馈路径***一个pn结开关，防止这种不希望的保持模式的馈通。在图2的设计中，由晶体管T10实现此开关，其具有互连的基极和集电极，因此工作为一个二极管。将要工作此切换，图2的电路进一步包括连接到晶体管T10的集电极/基极的一个电流源S6和具有发射极电流源S7的第四个发射极耦合的晶体管对T11-T12晶体管T11的集电极连接到晶体管T10的基极而晶体管T12的集电极连接到晶体管T10的发射极。与晶体管对T7-T8的情况相同，晶体管T11和T12的基极接收一个跟踪和保持开关脉冲T/H。在该跟踪模式期间，电流源S6的电流通过晶体管T10和T12，使得晶体管T10的发射结导通。另一方面，在该保持模式以及提供的电流源S7的电流大于电流源S6的电流的过程中，电流源S6的电流通过晶体管T11，晶体管T10的基极发射极结被截止，并且避免了上述不希望的保持模式的馈通。
可以看到，由图1的电路设计中的晶体管T3的基极发射极结的导通引起的原始跟踪模式失真不是由图2设计中的晶体管T10的基极发射极结的导通引起的类似失真所替代。这是因为通过T10导通的基极发射极结的基本上只有直流电流，而通过此结的交流信号电流是可以忽略的。
进一步观察该保持模式期间的情况，该导通的晶体管T11下拉Q点的电压，即下拉晶体管T2和T10的基极互连点的电压。此下拉可以通过进一步箝位晶体管T13而被限制，其晶体管T13的基极连接到输出端子O而其发射极连接到点Q。点Q的电压下拉不仅截止晶体管T10而且截止晶体管T2，其引起保持模式馈通的进一步降低。如果在点Q的电压下拉不是足够大到使得该晶体管T2对于输入电压Vi的所有值都截止，则能够通过在箝位晶体管T13的发射极引线中***一个适当值的电阻(R1)来增加此下拉电压。
另外一个电阻R2包括在开关发射极跟随器晶体管T3的发射极和保持电容器CH之间。此电阻有三重功能：
-晶体管T3的发射极提供一个电感性阻抗，以大的保持电容CH构成一个LC回路。电阻R2衰减此LC回路的不希望的回路。
-电阻R2过滤来自达到保持电容CH信号的KT/C噪音。
-电阻R2把保持电容CH与反馈环路T3、T10、T2分离。这将提高此反馈环路的稳定性。
图3示出一个可选的设计方案，其中对应于图1和2的单元具有相同的标号。如图2的设计那样，此设计也具有从晶体管T3的发射极到晶体管T2的基极的反馈连接，但是在此电路设计中省略了开关晶体管T10。为了禁止在保持模式期间的反馈，输入缓存器的电流源S1已经由具有共发射极电流源S8的一个发射极耦合的晶体管对T14-T15替代。晶体管T15的集电极连接到晶体管对T1-T2的共同发射极，而晶体管T14的集电极连接到正电源。进一步的电流源S9连接在正电源和T1和T2的共发射极之间。晶体管对T14-T15的基极接收该跟踪和保持开关脉冲T/H，使得在该跟踪模式期间的T15的基极为高电平而使得T14的基极在保持模式期间为高电平。
操作中，在跟踪模式期间，伴随晶体管T15导通和晶体管T14截止，T1和T2的耦合的发射极传送的是电流源S8电流减电流源S9电流。由于S8的电流大于S9的电流，所以该电流差具有与图1和2的设计方案中的电流源S1的电流相同的功能，并且晶体管T1和T2操作照常用于缓存该输入的信号。在保持模式期间，晶体管T15被截止而晶体管T14导通该电流源S8的电流。电流源S9的电流提高T1和T2两个晶体管发射极的电位，从而截止这两个晶体管。由于晶体管T2的截止，禁止了从晶体管T3的发射极到晶体管T2的反馈，并且大大防止了通过此连接的保持模式的馈通。因此，在图3的电路设计方案中，晶体管T2已经取代了图2电路中的晶体管T10的功能。晶体管T1的同时截止有助于该保持模式馈通的降低。
为了降低在晶体管对T1-T2共同发射极的该电压脉冲的幅度，具有互连基极和集电极的一个箝位晶体管(二极管)T16连接在该输入缓存器T1-T2的共同发射极和输出缓冲器T4-T5的共同发射极之间。在该跟踪模式期间，两个共同发射极具有实质相同的电位，即该输入的信号电压Vi减一个Vbe结电压。箝位晶体管T16在该保持模式期间导通并且避免T1和T2的发射极的电压超越输入信号的电压Vi。在图3的电路设计方案中，该输出端O连接在晶体管T5和T6之间，因为在此电路设计中，由于不存在晶体管T10，输出缓冲器的输入端的电压比图2方案中高一个Vbe结电压。
在实践中，图2的设计可能优于图3的设计，因为后者从直流电源消耗更少的能量。而且图3设计方案的一个缺点是该电路的输入阻抗随着跟踪和保持切换而改变，因为晶体管T1在该跟踪模式期间导通而在该保持模式期间截止。

Claims (4)

1.一种跟踪和保持放大器，包括：一个输入缓存器(IB)，用于接收一个输入信号并且把该接收的输入信号传输到一个pn结开关(T3)的第一端子，该pn结开关(T3)的第二端子连接到一个保持电容器(CH)；和用于提供一个切换信号到所说pn结开关第一端子(P)的装置(T7，T8)，用于在一个跟踪模式期间通过该切换pn结把该缓存的输入信号转移到该保持电容器并且用于在一个保持模式期间阻断这种转移，其特征在于，从该pn结开关(T3)的第二端子到该输入缓存器(IB)的一个反馈连接以及在该跟踪模式期间启动该反馈而在该保持模式期间禁止该反馈的装置。
2.按照权利要求1的跟踪和保持放大器，其特征在于，所说的在该跟踪模式期间启动该反馈而在保持模式期间禁止该反馈的装置包括在所说的反馈连接之内的第二pn结开关(T10)以及把切换信号提供到该第二pn结开关(T10)的第二装置(T11，T12)。
3.按照权利要求2的跟踪和保持放大器，其特征在于，箝位装置(T13，R1)，连接到在输入缓存器(IB)和第二pn结开关(T10)之间的该反馈连接部分。
4.按照权利要求1的跟踪和保持放大器，其特征在于，在该第一pn结开关(T3)的第二端子和该保持电容器(CH)之间的电阻装置(R2)，用于增加该反馈路径的稳定性。
CNB018013880A 2000-03-28 2001-03-14 跟踪和保持放大器 Expired - Fee Related CN1205618C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00201119 2000-03-28
EP00201119.5 2000-03-28

Publications (2)

Publication Number Publication Date
CN1381058A CN1381058A (zh) 2002-11-20
CN1205618C true CN1205618C (zh) 2005-06-08

Family

ID=8171266

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018013880A Expired - Fee Related CN1205618C (zh) 2000-03-28 2001-03-14 跟踪和保持放大器

Country Status (8)

Country Link
US (1) US6489814B2 (zh)
EP (1) EP1198798B1 (zh)
JP (1) JP4923308B2 (zh)
KR (1) KR100747808B1 (zh)
CN (1) CN1205618C (zh)
AT (1) ATE450046T1 (zh)
DE (1) DE60140593D1 (zh)
WO (1) WO2001073789A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916994B2 (ja) * 2002-04-26 2007-05-23 富士通株式会社 差動回路、ピークホールド回路及びコンパレータ
DE60212958T2 (de) * 2002-07-26 2006-12-28 Alcatel Schnelle Abtast- und Halte Spitzenwertdetektorschaltung
US6888382B2 (en) * 2002-12-18 2005-05-03 Bae Systems Information And Electronic Systems Integration Inc. High speed track and hold amplifier for direct digital down-conversion
WO2004086408A1 (en) 2003-03-28 2004-10-07 Koninklijke Philips Electronics N.V. Track and hold circuit
US7088148B2 (en) * 2003-08-14 2006-08-08 Telasic Communications, Inc. Sample and hold circuit and bootstrapping circuits therefor
JP4247181B2 (ja) 2004-11-30 2009-04-02 富士通株式会社 サンプルホールド回路
FR2913807B1 (fr) * 2007-03-13 2013-01-18 E2V Semiconductors Echantillonneur-bloqueur protege contre des parasites de commutation
US7782096B2 (en) 2007-08-08 2010-08-24 Texas Instruments Incorporated Track-and-hold circuit with low distortion
US7804336B2 (en) 2007-10-23 2010-09-28 Texas Instruments Incorporated Track-and-hold circuit with low distortion
US20110156759A1 (en) * 2008-09-17 2011-06-30 Hidemi Noguchi Sample and hold circuit and method for controlling the same
US8575970B2 (en) * 2010-01-28 2013-11-05 Mediatek Inc. Track and hold circuit and related receiving device with track and hold circuit employed therein
CN103916106A (zh) * 2014-04-14 2014-07-09 中国电子科技集团公司第二十四研究所 跟踪保持电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622289A (en) * 1979-08-01 1981-03-02 Hitachi Ltd Analog memory circuit
JPS592433A (ja) * 1982-06-28 1984-01-09 Toshiba Corp サンプル回路
JPS6095796A (ja) * 1983-10-28 1985-05-29 Hitachi Ltd サンプル・ホ−ルド回路
US4806790A (en) * 1987-02-16 1989-02-21 Nec Corporation Sample-and-hold circuit
JPS63269399A (ja) * 1987-04-28 1988-11-07 Yokogawa Electric Corp トラツクホ−ルド回路
EP0394506B1 (de) * 1989-04-24 1994-06-22 Siemens Aktiengesellschaft Schnelle Abtast-Halte-Schaltungsanordnung
JP2522084B2 (ja) * 1989-11-02 1996-08-07 日本電気株式会社 サンプルホ―ルド回路
US5315170A (en) * 1992-06-23 1994-05-24 Raytheon Company Track and hold circuit
JP2570185B2 (ja) * 1994-07-08 1997-01-08 日本電気株式会社 サンプルホールド回路
US5457418A (en) * 1994-12-05 1995-10-10 National Semiconductor Corporation Track and hold circuit with an input transistor held on during hold mode
KR100200691B1 (ko) * 1995-12-15 1999-06-15 윤종용 상관이중 샘플링 장치
JP2845819B2 (ja) * 1996-06-27 1999-01-13 日本電気アイシーマイコンシステム株式会社 サンプルホールド回路
US6028459A (en) 1998-04-20 2000-02-22 National Semiconductor Corporation Track and hold circuit with clamp
JP2003518858A (ja) * 1999-12-24 2003-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トラックアンドホールド増幅器用のダブル入力バッファ

Also Published As

Publication number Publication date
DE60140593D1 (de) 2010-01-07
JP4923308B2 (ja) 2012-04-25
EP1198798A1 (en) 2002-04-24
WO2001073789A1 (en) 2001-10-04
EP1198798B1 (en) 2009-11-25
US6489814B2 (en) 2002-12-03
ATE450046T1 (de) 2009-12-15
KR100747808B1 (ko) 2007-08-08
CN1381058A (zh) 2002-11-20
US20010045847A1 (en) 2001-11-29
JP2003529258A (ja) 2003-09-30
KR20020053034A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
CN1205618C (zh) 跟踪和保持放大器
US5084634A (en) Dynamic input sampling switch for CDACS
EP1315291B1 (en) Wide-band amplifier
US6417793B1 (en) Track/attenuate circuit and method for switched current source DAC
CN101685314A (zh) 自适应电压定位直流稳压器及其控制方法
US7782096B2 (en) Track-and-hold circuit with low distortion
US8710896B2 (en) Sampling switch circuit that uses correlated level shifting
US5177451A (en) Unity gain amplifier with high slew rate and high bandwidth
US4893036A (en) Differential signal delay circuit
US20090251194A1 (en) Dc common mode level shifter
US5457418A (en) Track and hold circuit with an input transistor held on during hold mode
US4805079A (en) Switched voltage converter
US7804337B2 (en) Method and apparatus of SFDR enhancement
US8305114B2 (en) Track-and-hold circuit with low distortion
CN1172465C (zh) 一种实时检测信号丢失报警的电路及其实现方法
US5134403A (en) High speed sampling and digitizing system requiring no hold circuit
US6954168B2 (en) Active load clamp for a track-and-hold circuit
US4533844A (en) Peak storage amplifier
CN2508464Y (zh) 一种利用开关电容技术的采样接口电路的结构
CN1221512A (zh) 一种在数字双极性互补型金属氧化物半导体器件(BiCMOS)处理中用于处理采样模拟信号的方法和设备
JPS63103506A (ja) 能動フィルタ装置
US7471222B2 (en) Providing input signal through a sample and hold circuit with reduced distortion
Caiulo et al. On the design of high-speed high-resolution track and holds
US4745303A (en) DC-DC impedance transformer charge pump
US4876464A (en) Sampled data circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070907

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070907

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050608

Termination date: 20170314