CN1205545A - 测量图形设置和测量电路图形尺寸精度和重叠精度的方法 - Google Patents

Abstract

一种测量图形设置包括在打算作为本测量的基础的下层上形成的第1图形;和在本身是该电路图形的相同层次的上层上形成的第2图形。将该第2图形配置成靠近该第1图形。测量第1和第2图形的尺寸,以便同时计算第2图形相对于其设计值的尺寸误差和第2图形相对于第1图形的重叠误差。根据上述被计算的尺寸误差和重叠误差来计算该电路图形的尺寸精度和重叠精度。

Description

测量图形设置和测量电路图形尺寸精度和重叠精度的方法

本发明涉及半导体装置制造中的光刻工艺。更详细地说，涉及测量图形设置和用于测量被转移到衬底表面上的电路图形的尺寸精度和重叠精度的方法。

在半导体集成电路的制造过程中，为了改善半导体集成电路的质量，光刻工艺是重要的。这种光刻工艺使用投影式光刻机来进行。

在常规情况下，使用投影式光刻机将原版上形成的电路图形重复地转移到诸如晶片的半导体衬底上。相对于设计要求来测量晶片上的被转移的电路图形的尺寸，也测量相对于下层内的图形的重叠精度。

在常规的方法中，该电路图形设有专门用于图形测量的测量图形。这种测量图形通过专门的测量装置来检测，将该测量的尺寸与其设计值比较，以提供该电路图形的尺寸误差。根据该尺寸误差，确定该电路图形是否在尺寸精度标准的预定可容许范围内。当该尺寸误差在尺寸精度标准范围内时，该电路图形是可以接受的。另一方面，当该电路图形的尺寸误差在标准范围之外时，就将包括该不能接受的电路图形的芯片作为有缺陷的产品而舍弃。

为了检测相对于下层上的图形的电路图形的位置，使用另一个专门的测量图形。在下层上也形成另一个专门的测量图形。这两个在顶层和下层的测量图形通过重叠测量装置来检测。将在顶层和下层上的两个专门的测量图形之间的位置之差与重叠精度标准来比较。

如上所述，当根据尺寸精度标准和重叠精度标准被转移到晶片上的电路图形被确定为可以接受时，该晶片移到下一个工序。

但是，上面描述的常规方法具有下述的问题。

(1)为了测量电路图形的尺寸精度和重叠精度，需要两种不同的专门装置。

(2)为了测量电路图形的尺寸精度和重叠精度，需要在衬底上形成两种不同的专门的测量图形。

(3)使用不同的装置来确定尺寸精度和重叠精度，因此进行测量过程要耗费较长的时间。

(4)因为按照不同的标准来确定尺寸精度和重叠精度，故需要进行另一个计算以便确定该电路图形的总体精度(图形质量)。一般来说，在总体精度测量的过程中，如电路图形是在尺寸精度标准的范围内，则重叠精度的可以容许的范围可以变宽。

因此，本发明的一个目的是提供一种测量图形设置，采用该设置可容易地在短的时间内确定电路图形的尺寸精度和重叠精度。

本发明的另一个目的是提供一种用于测量电路图形的尺寸精度和重叠精度的方法，采用该方法可容易地在短的时间内确定电路图形的尺寸精度和重叠精度。

本发明的再一个目的是提供一种用于测量电路图形的尺寸精度和重叠精度的装置，采用该装置可容易地使用简单的结构来确定电路图形的尺寸精度和重叠精度。

本发明的另外的目的、优点和新颖的特征将在下面的描述中提出，对于本专业的人员在分析下述内容中将变得很明显，或可从本发明的实践中被理解。本发明的目的和优点可借助于特别在后附的权利要求书中指出的手段及其综合来实现和获得。

按照本发明的第1方面的测量图形设置包括：在打算作为本测量的基础的下层上形成的第1图形；和在本身是该电路图形的相同层次的上层上形成的第2图形。将该第2图形配置成靠近该第1图形。测量第1和第2图形的尺寸，以便同时计算第2图形相对于其设计值的尺寸误差和第2图形相对于第1图形的重叠误差。根据上述被计算的尺寸误差和重叠误差来计算该电路图形的尺寸精度和重叠精度。

在按照本发明的第2方面的方法中，在打算作为本测量的基础的下层上形成第1图形。然后，在本身是该电路图形的相同层次的上层上形成第2图形，其中将该第2图形配置成靠近该第1图形。其次，测量第1和第2图形的尺寸，以便同时计算第2图形相对于其设计值的尺寸误差和第2图形相对于第1图形的重叠误差。然后，根据上述被计算的尺寸误差和重叠误差来计算该电路图形的尺寸精度和重叠精度。

按照本发明的第3方面的装置包括同时测量第1和第2图形的尺寸的测量装置。在下层上形成第1图形，在本身是该电路图形的相同层次的上层上形成第2图形。该装置还包括同时计算第2图形相对于其设计值的尺寸误差和第2图形相对于第1图形的重叠误差并总计尺寸误差和重叠误差的计算单元。该装置还设有确定单元，该单元将第2图形的尺寸误差和重叠误差的和与预定的参照值比较，以确定该电路图形的总体图形质量是否在标准的范围内。

按照本发明，电路图形的尺寸精度和重叠精度可用单一的测量装置来确定。

在本发明中，第1和第2图形的每一个都可设计成同时测量在X和Y方向上的尺寸。可同时测量该图形的在X和Y方向上的尺寸，可对于每个方向独立地确定电路图形的图形质量。

再有，第1图形可包括一对分别在不同的层上在X和Y方向上延伸的线图形。在这种情况下，可对于每个方向独立地确定相对于不同层的电路图形的图形质量。

另外，第1图形可包括一对分别在两个不同的层上在X方向上延伸的一条线的两侧配置的线图形；和另一对分别在另两个不同的层上在Y方向上延伸的一条线的两侧配置的线图形，从而相对于这四个不同的层的每一个来测量重叠精度。在这种情况下，可相对于在X方向上的两个不同的工艺(层)来确定电路图形的图形质量，也可相对于在Y方向上的另两个不同的工艺(层)来确定电路图形的图形质量。即，可相对于四个不同的工艺(层)来确定图形质量。

图1是示出按照本发明的、用于测量被转移到晶片上的电路图形的尺寸精度和重叠精度的装置的说明性的图。

图2是示出本发明的第1优选实施例的测量图形设置的平面图。

图3是示出使用图2中示出的测量图形设置来确定电路图形的图形质量的操作流程图。

图4是示出本发明的第2优选实施例的测量图形设置的平面图。

图5是示出本发明的第3优选实施例的测量图形设置的平面图。

图6是示出本发明的第4优选实施例的测量图形设置的平面图。

图1是用于测量被转移到晶片2上的电路图形(未示出)的尺寸精度和重叠精度的装置，该晶片2被放置在晶片台4上。该装置包括光检测器6、连接到光检测器6的计算单元7和连接到计算单元7的确定单元8。该光检测器6包括图象传感器，在该传感器中当来自晶片2的芯片区的光被聚焦在其表面上时引入电荷。即，该光检测器6检测转移到晶片2的芯片区上的第1和第2测量图形(11和12)，以同时测量这些图形的尺寸(“a”、“b”和“c”)。在晶片2的每个芯片区中以一个在另一个之上的方式转移多个电路图形。

图2示出按照本发明的第1优选实施例的被转移到晶片2的表面上的测量图形设置。该测量图形设置包括第1线图形11和第2线图形12，这些图形可被转移到芯片区中的电路图形之外。第1线图形11是在下层(参照层)上形成的刻蚀图形，该下层打算作为重叠精度测量的基础。第2线图形12是在重叠在下层上的上层上形成的抗蚀剂图形。将第1和第2线图形11和12配置在互相邻近的位置处。

再参照图1，计算单元7同时计算第2测量图形12相对于其设计值的尺寸误差和第2测量图形12相对于第1测量图形11的重叠误差。该计算单元7也总计尺寸误差和重叠误差。确定单元8将从计算单元7提供的尺寸误差和重叠误差的和与预定的参照值比较，以确定该电路图形的总体图形质量是否在标准的范围内。

第1线图形11是专门用于尺寸测量的图形，将该图形设计成具有尺寸(宽度)“a”。第2线图形12也是专门用于尺寸测量的图形，将该图形设计成具有尺寸(宽度)“c”。将第1和第2线图形11和12配置成具有距离“b”，以便在其形成中不产生问题。线图形11和12之间的距离“b”是任意设计的。例如，上述的尺寸“a”、“b”和“c”可以分别是0．5微米、1微米和0．5微米。如上面所提到的，通过图1中示出的光检测器6来测量第1线图形11的尺寸“a”、线图形11和12之间的距离“b”和第2线图形12的“c”。

图3示出用于确定电路图形的尺寸精度的重叠精度的步骤。计算单元7基于上面测量的值“a”、“b”和“c”如下述那样来确定电路图形的精度：

(1)首先计算单元7确定第2线图形12的测量值“c”是否在可以容许的标准范围内。当它在可以容许的标准范围内时，计算偏离其设计值的差(尺寸误差)Δc。如它在标准范围之外时，对晶片2进行重新加工。

(2)其次计算单元7计算第2线图形12相对于第1线图形11的重叠误差。按照下述的等式计算重叠误差“A”：

重叠误差(A)=测量值[(a／2)+b+(c／2)]-设计值[(a／2)+b+(c／2)]

在形成第2线图形12之前已测量了第1线图形11的尺寸“a”，该尺寸总是在可以容许的范围内。假定第1线图形11相对于其设计值的尺寸误差是Δa’。

按照下述公式来确定重叠精度：

B≥a’+Δc+A

其中“B”是重叠精度的标准范围。

若满足上述公式，则电路图形即可接受。

按照上述的方法，同时测量第1和第2线图形11和12的尺寸，从而可用单一测量装置(6、7和8)来确定电路图形的尺寸精度和重叠精度。

图4示出按照本发明的第2优选实施例的转移到晶片2的表面上的测量图形设置。该测量图形设置包括在下层(参照层)上形成的第1测量图形21和在上层上形成的第2测量图形22。该下层作为上层的重叠精度测量的基础。将第1和第2测量图形21和22的形状各作成正方形的框。将第2测量图形22配置成在中心包围第1测量图形。

将第1测量图形21设计成具有适合于尺寸控制的“c”、“d”、“i”和“j”的框宽度，并具有足够长的长度以便测量尺寸“c”、“d”、“i”和“j”。将第1测量图形21的框宽度“c”、“d”、“i”和“j”设计成合适的尺寸，不太大也不太小，从而使该尺寸接近于同一层(上层)上形成的电路图形的尺寸。

以与第1实施例相同的方式形成第2测量图形22。第2测量图形22是抗蚀剂图形，将其设计成具有“a”、“f”、“g”和“l”的框宽度，以便提供尺寸目标。将第2测量图形22的框宽度“a”、“f”、“g”和“l”设计成合适的尺寸，不太大也不太小，从而使该尺寸接近于同一层(上层)上形成的电路图形的尺寸。

将第1和第2测量图形21和22配置成具有任意的距离“b”、“e”、“h”和“k”，从而可在不对第1测量图形21产生任何影响的情况下形成第2测量图形22。在本实施例中，将第1和第2测量图形21和22设计成符合“c=d=i=j”、“a=f=g=l”和“b=e=h=k”的关系。例如，将第1测量图形21设计成具有1至2微米的内宽度D。

为了提供电路图形的尺寸精度和重叠精度，首先测量这样形成的第1和第2测量图形21和22的每一个尺寸。在该测量图形设置中，假定水平方向是X和垂直方向是Y。在单一平面内同时测量配置在X-X’和Y-Y’的区域内的第1和第2测量图形21和22的每一个尺寸。

按照该测量的结果，如下述那样来计算第2测量图形22在X方向上相对于其设计值的尺寸误差Δ22x：

Δ22x=(a+f)／2

现在假定第1测量图形21在X方向上相对于其设计值的尺寸误差是Δ21x，该值已提前被测量。按照下述公式来计算在X方向上第1和第2测量图形21和22之间的重叠误差Δx：

(Δx)=测量值[(a／2)+b+(c／2)+(d／2)+e+(f／2)]／2-设计值[(a／2)+b+(c／2)+(d／2)+e+(f／2)]／2

当上述计算值Δ21x、Δ22x和Δx符合下述的关系(公式)时，即确定该电路图形是可以接受的，其中“x”是总体精度标准的预定范围：

x≥Δ21x+Δx+Δ22x

以与X方向相同的方式，进行在Y方向上的第2测量图形22的测量。采用第2实施例的图形配置，可在X和Y方向上同时进行测量，因而可在每个方向上独立地提供电路图形的图形精度数据。

 在本实施例中，虽然从图形的右侧和左侧取尺寸数据，但可只使用一侧的尺寸数据来确定图形精度而具有相同的优点。以与第1优选实施例相同的方式，利用在图1中示出的装置来进行图形21和22的测量、尺寸误差和重叠误差的计算过程和该电路图形的图形质量的确定过程。

如以上所述，按照第2优选实施例，可在X和Y方向上同时测量第1和第2测量图形21和22的每一个尺寸，因而可容易地对每个方向确定该电路图形的图形质量。

图5示出按照本发明的第3优选实施例的转移到晶片2的表面上的测量图形设置。在本实施例中，分别使用对于X和Y方向的不同的参照层来确定电路图形的重叠精度。该测量图形设置包括第1对测量图形31、第2对测量图形32和第3测量图形33。将第1对测量图形31设计成在Y方向上延伸，将第2对测量图形32设计成在X方向上延伸。将第3测量图形33形成为正方形的框。

分别在本身是最低层的第1层和在第1层上的第2层上形成第1和第2对测量图形31和32。在顶层上形成第3层33，在该顶层上也转移有电路图形。以与在第1和第2优选实施例中描述的图形相同的方式形成第1对测量图形31。

以与第2优选实施例相同的方式计算测量图形31相对于其设计值的尺寸误差Δ31x、测量图形33相对于其设计值的尺寸误差Δ33x和测量图形31和33之间的重叠误差Δx。按照下述公式在X方向上确定电路图形的图形精度：

x≥Δ31x+Δx+Δ33x

其中“x”是该电路图形的总体精度标准的预定范围。

在Y方向上，以与X方向上相同的方式进行图形31至33的测量以及尺寸精度和重叠精度的计算。在不同的层内形成第1和第2对测量图形31和32，因此可分别相对于两个不同的层独立地确定在顶层上的电路图形的重叠精度。

以与第1优选实施例相同的方式利用图1中示出的装置进行图形31至33的测量、尺寸误差和重叠误差的计算过程以及电路图形的图形质量的确定过程。

按照第3优选实施例，可在X和Y方向上同时测量测量图形31至33的每一个尺寸，因而可容易地相对于不同的层对每个方向确定该电路图形的图形质量。

图6示出按照本发明的第4优选实施例的转移到晶片2的表面上的测量图形设置。在本实施例中，分别使用两个对于X和Y方向各不同的层来确定电路图形的重叠精度。该测量图形设置包括第1至第5测量图形41至45。将第1和第2测量图形41和42设计成分别在线Y-Y’的右侧和左侧在Y方向上延伸。将第3和第4测量图形43和44设计成分别在线X-X’的上侧和下侧在X方向上延伸。将第5测量图形45形成为正方形的框，被第1至第4测量图形41至44所包围。

按从最低到顶的顺序在不同的层上形成第1至第5测量图形41至45。用第5测量图形45在顶层形成电路图形。将第1和第2测量层41和42用于测量在X方向上的电路图形的重叠精度。将第3和第4测量层43和44用于测量在Y方向上的电路图形的重叠精度。

为了测量测量图形41至45，首先测量在X方向(X-X’)上的每一个尺寸。在形成这些图形时预先得到第1测量图形41相对于其设计值的尺寸误差Δa和第2测量图形42相对于其设计值的尺寸误差Δf。按照在X方向上的测量结果，计算第5测量图形45的尺寸“c”和“d”的平均值，然后相对于其设计值计算第5测量图形45的尺寸误差Δ45。

按照公式“Δ(41-45)=(a／2)+b+(c／2)”计算在第1和第5测量图形41和45之间的重叠误差Δ(41-45)。因此，按照下述公式确定图形45相对于图形41的总体精度(图形质量)：

x1≥Δa+Δ(41-45)+Δ45

其中“x1”是精度标准的可以容许的范围。

图形45相对于图形41的总体精度意味着在顶层上形成的电路图形相对于在其上形成第1测量图形41的最低层的图形质量。

以同样的方式，按照公式“Δ(42-45)=(d／2)+e+(f／2)”计算在第2和第5测量图形42和45之间的重叠误差Δ(42-45)。因此，按照下述公式确定第5测量图形45相对于第2测量图形42的总体精度：

x2≥Δf+Δ(42-45)+Δ45

其中“x2”是精度标准的可以容许的范围。图形45相对于图形42的总体精度意味着在顶层上形成的电路图形相对于在其上形成第2测量图形42的下层的图形质量。

在Y方向上，测量测量图形43、44和45的每一个的尺寸误差，分别测量第5测量图形45相对于第3和第4测量图形43和44的重叠精度。按照该测量的结果，确定电路图形的图形质量。

以与第1优选实施例相同的方式利用图1中示出的装置进行图形41至45的测量、尺寸误差和重叠误差的计算过程以及电路图形的图形质量的确定过程。

按照第4优选实施例，可在X方向上相对于两个不同的工艺(层)确定电路图形的图形质量，也可在Y方向上相对于另两个不同的工艺(层)确定电路图形的图形质量。即，可同时在X和Y方向上对测量图形进行测量，可相对于四个不同的工艺(层)来确定电路图形的图形质量。如在测量图形41和42之外形成其他图形，则可增加确定图形质量的工序数目。

虽然为了完整清楚地公开本发明已参照特定的实施例对其进行了叙述，但并不因此限制了后附的权利要求，而将其认为是对本领域的专业人员可作出的、很好地落入这里提出的基本内容的所有的修正和其他可能结构的实施。

Claims (14)

1．一种用于测量被转移到衬底表面的电路图形的尺寸精度和重叠精度的测量图形设置，包括：

在打算作为本测量的基础的下层上形成的第1图形；和

在本身是该电路图形的相同层次的上层上形成的第2图形，将该第2图形配置成靠近该第1图形，其中

测量第1和第2图形的尺寸，以便同时计算第2图形相对于其设计值的尺寸误差和第2图形相对于第1图形的重叠误差，然后根据上述被计算的尺寸误差和重叠误差来计算该电路图形的尺寸精度和重叠精度。

2．如权利要求1所述的测量图形设置，其中

总计尺寸误差和重叠误差，将该和与预定的参照值比较，以便确定电路图形的总体图形质量是否在标准范围内。

3．如权利要求1所述的测量图形设置，其中

将第1和第2图形都设计成可同时测量在X和Y方向上的尺寸。

4．如权利要求3所述的测量图形设置，其中

第1图形包括一对分别在不同层上的、在X和Y方向上延伸的线图形。

5．如权利要求4所述的测量图形设置，其中

第1图形包括一对分别在两个不同层上在X方向上延伸的一条线的两侧配置的线图形；和另一对分别在另两个不同的层上在Y方向上延伸的一条线的两侧配置的线图形，从而相对于这四个不同的层的每一个来测量重叠精度。

6．一种用于测量被转移到衬底表面的电路图形的尺寸精度和重叠精度的方法，包括：

在打算作为本测量的基础的下层上形成第1图形；

在本身是该电路图形的相同层次的上层上形成第2图形，其中将该第2图形配置成靠近该第1图形；

测量第1和第2图形的尺寸，以便同时计算第2图形相对于其设计值的尺寸误差和第2图形相对于第1图形的重叠误差；和

根据上述被计算的尺寸误差和重叠误差来计算该电路图形的尺寸精度和重叠精度。

7．如权利要求6所述的方法，其中

总计尺寸误差和重叠误差，将该和与预定的参照值比较，以便确定电路图形的总体图形质量是否在标准范围内。

8．如权利要求6所述的方法，其中

在形成第1和第2图形的步骤中，设计第1和第2图形的每一个，以便同时测量在X和Y方向上的尺寸，和

在形成第1和第2图形的步骤中，同时在X和Y方向上测量第1和第2图形，以便提供在每一个方向上的尺寸精度和重叠精度。

9．如权利要求8所述的方法，其中

在形成第1图形的步骤中，形成一对线图形以便分别在不同的层上在X和Y方向上延伸，从而相对于这两个不同的层测量重叠精度。

10．如权利要求9所述的方法，其中

在形成第1图形的步骤中，将一对线图形分别配置在两个不同层上在X方向上延伸的一条线的两侧；和另一对线图形分别配置在另两个不同层上在Y方向上延伸的一条线的两侧，从而相对于这四个不同的层的每一个来测量重叠精度。

11．一种用于测量被转移到衬底表面的电路图形的尺寸精度和重叠精度的装置，包括：

同时测量第1和第2图形尺寸的测量装置，其中在下层上形成第1图形，在本身是该电路图形的相同层次的上层上形成第2图形；

计算单元，同时计算第2图形相对于其设计值的尺寸误差和第2图形相对于第1图形的重叠误差并总计尺寸误差和重叠误差；和

确定单元，该单元将第2图形的尺寸误差和重叠误差的和与预定的参照值比较，以确定该电路图形的总体图形质量是否在标准的范围内。

12．如权利要求11所述的装置，其中

设计第1和第2图形的每一个，以便同时测量在X和Y方向上的尺寸，和

该测量装置同时在X和Y方向上测量第1和第2图形，以便提供在每一个方向上的尺寸精度和重叠精度。

13．如权利要求12所述的装置，其中

第1图形包括一对在不同的层上在X和Y方向上延伸的线图形，从而相对于这两个不同的层测量重叠精度。

14．如权利要求13所述的装置，其中

第1图形包括一对分别在两个不同层上在X方向上延伸的一条线的两侧配置的线图形；和另一对分别在另两个不同层上在Y方向上延伸的一条线的两侧配置的线图形，从而相对于这四个不同的层的每一个来测量重叠精度。

Images