CN1197238A - ***设备互联总线*** - Google Patents

Abstract

在由启动设备和目标设备组成的PCI总线***中,响应来自启动设备的存取请求,目标设备发送的数据通过PCI总线传输,由存取请求到数据传送之间所需要的时间间隔被作为等待执行信息存储在目标设备中。响应来自启动设备的存取请求,这一等待执行信息由目标设备发送到启动设备。启动设备由此等待执行信息确定发出下一次存取请求的时间。因此,PCI总线占用时间由于存取请求的反复提出而可缩短。

Description

***设备互联总线***

本发明涉及PCI总线***其启动设备与目标设备通过PCI(***设备互联)总线相互连接。

一般说，在已问世的这类PCI总线***中，CPU(中央处理单元)，通过PCI主桥路(仲裁电路)与PCI总线相连接，PCI设备也同PCI总线相连。在这种PCI总线***中，扩展总线桥路常常是同PCI总线连接的，而扩展设备通过扩展总线与扩展总线桥路相连接。

在这种PCI总线***中，数据在连接CPU和PCI主总线桥的主总线之间以一定的同步时钟—例如66MHz—进行传输。另一方面，数据同样通过通过PCI装置或在PCI装置与和33MHz时钟同步的扩展总线桥路间提供的PCI总线进行传输。如果扩展总线是由ISA总线组成的，则数据在扩展总线上与8MHz时钟同步地传输。

在如此构成的***中，主总线上数据传输的速度约为扩展总线上数据传输速度的8倍，PCI总线上的传输数据的速度约是扩展总线上传输速度的4倍。

在这类PCI总线***中，由启动设备到目标设备的存取操作包括由CPU到PCI总线设备或扩展总线设备的存取和由PCI设备至扩展总线设备的存取操作。由于各操作的速度不同，操作的整体传输性能受到低速传输设备的限制。各目标设备需要等待一段较长的时间，直到发送给启动设备的数据已做好立即发送的准备。例如，如果把扩展总线设备用作为目标设备，假设由发出存取请求到扩展总线设备发送数据仅需3个时钟周期，则这一时钟数在主总线上便相当于24时钟计数的较长时间。因此，在数据传输之前，主总线将会长期处于被目标设备占用的状态。

从接收来自启动设备的数据读取请求到开始进行数据输出经常需要一段时间(等待执行)，即使这段时间较长，总线也会处于被目标设备占用的状态。

为此提出了一种延迟交易业务的PCI总线***，如果总线处于无理占用状态，则目标设备向启动设备输出一重试请求，并使总线得到暂时释放。在这一***中，当由启动设备向目标设备实施存取操作并在已取得仲裁器允许使用PCI总线的权力后，启动设备向目标设备发送地址信息。如果目标设备当时处于不能进行响应此存取操作的状态，会向启动设备输出一个应答信号，同时也向启动设备发送一暂缓数据传输的重试请求。

在这种情况下，启动设备在接收到重试请求并在规定的时间间隔过去之后将再次对目标设备实施同样的存取操作。当再次进行存取操作时，不必要假定目标设备已处于允许传输数据的状态；因而，即使在实施再存取操作时，目标设备也仍可能向启动设备再次发送重试请求。结果，在采用延迟交易业务时，由于接收重试请求的启动设备不知道何时会再次提出业务交易请求，在启动设备和目标设备之间将反复进行存取请求和重试请求的重复过程。

在上述任何一种情况下，这些因素及其组合会带来缺欠—即PCI总线常常处于无理占用状态，传输的速度低性能差。

本发明的一个目标是提供一PCI总线***，它能提高PCI总线的利用效率，改善目标设备向启动设备的数据传输性能。

本发明的另一个目标是提供一个PCI总线***，它采用延迟交易业务以改善PCI总线的利用效能。

本发明的再一个目标是提供一种目标设备，它具有保存和发送从存取至数据传输之时间间隔—即等待执行信息—的功能。

按本发明的实施例，在包含启动设备和通过来自启动设备的存取向启动设备传输数据的目标设备所组成的PCI总线***中，所提出的PCI总线***的目标设备具有存储等待执行信息的手段，等待信息表明接收启动设备的存取至发送数据之间需要的时间，当接收到来自启动设备的存取请求后，等待执行信息被发送到启动设备。

本发明实施例的另一点是提供一目标设备，它具有将在收到启动设备的访问后到数据传输之间所需的时间间隔作为等待执行信息进行存储的功能，与存取操作相对应将此信息发送出去。

图1为一框图，用以图解说明应用本发明的PCI总线***；

图2为一框图，用以具体描述图1中PCI总线***的操作过程；

图3框图描述本发明实施例中PCI总线***中的一种结构模式；

图4为一流程图，说明图3中PCI总线***中发动设备的操作过程；

图5为一流程图，说明图3中PCI总线***中目标设备的操作过程；

图6为一波形图，用以说明涉及本发明的等待执行信息传输方法的一个实例。

现在，参阅附图，叙述本发明实施例中的PCI总线***的实施例。如图1所示，PCI总线***由CPU11、存储器12、用于控制存储器12的存储控制器13等组成，CPU11和存储控制器13与主总线14相互连接。

此外，PCI桥路15也同主总线14相接，并可作为仲裁器进行运作。PCI总线16同主PCI桥15相连，同时还与一些PCI设备171和172相连接。

在上述实施例中，还配置了扩展总线18。在PCI总线16和扩展总线18之间连接有一扩展总线桥路19，扩展总线设备20与扩展总线18相连。在这种结构中，PCI总线用于在设备171、172，20及PCI总线***配置的其它***设备之间的相互连接。

桥路连接用得较多，其包含主PCI桥15和扩展总线桥路19，其目的在于使PCI总线***不依赖于具体的CPU，而易与其它总线***相互配合。

在PCI总线***中，在PCI总线16上进行数据传输的主设备叫做启动设备，接收读写请求的设备被称之为目标设备。在上述实施例中，CPU11、PCI主桥15、PCI设备171和172以及扩展总线桥19可作为启动设备，扩展总线桥19、PCI设备171和172以及扩展总线设备20同时还可作为目标设备。

假定上述PCI总线***采用仲裁原理，在任一时刻仅有一个设备可作为启动设备进行运作。启动设备将对PCI总线16的使用请求传送到仲裁器(主桥15通常起这种作用)。只有在接收到仲裁器的允许时，通过PCI总线16的数据传输才可开始。

在数通过PCI总线16和扩展总线18分别与33MHz和8MHz的时钟序列同步传输时，数据被以与66MHz的时钟序列同步传送到主总线14。

假设CPU11和扩展总线设备20被分别当作目标设备，并且假定由CPU11存取请求到数据开始通过扩展总线设备20进行传输之间的时间(按时钟数计)等于扩展总线18上的计数3。在这种情况下，在总线14将浪费掉24个时钟周期。由启动设备发出存取请求到目标设备开始传输数据之间的时差被称之为等待时间。

现参阅图2对上述PCI总线***的运作进行说明。在图2中，为使叙述普遍化，将对启动设备21、目标设备22和仲裁器23之间的操作给以解释。首先，启动设备21置1-比特REQ^#对仲裁器23有效(即，请求状态)，从而请求使用PCI总线的权力，当REQ^#有效时，仲裁器23驱动1-比特GNT^#进入有效(请求)状态，允许发动设备21使用PCI总线。

响应这一允许，启动设备21将目标设备的地址作为32比特的AD信号发送出去。在此，AD信号为时分多路复用信号。在这种情况下，考虑到相位，地址和数据相互交替。地址信号由启动设备21发出，以驱动预期的目标设备22。在这种情况下，启动设备21使FRAME^#保持在有效状态，宣布PDCI总线被占用。

其次，目标设备22置DEVSEL^#为有效，以表明目标设备22响应启动设备21的传输请求。在这种情况下，当启动设备21和目标设备22均处于可进行数据传输的状态时，它们使IRDY^#和TRDY^#进入有效状态。在这种情况下，数据可以进行传输。这意味着，启动设备21和目标设备22均对时间有决定作用。

这样，目标设备22通过TRDY^#可决定传输时间，另一方面，当目标设备22在一定时间内不能对交易业务做出响应时，即认为出错。考虑到这一点，目标设备22产生DEVSEL^#，表示它可对交易业务做出响应。此外，目标设备22可通过发出STOP^#请求中断交易业务。

通常情况下，可以上述方式开始启动设备21到目标设备22的交易业务。另一方面，启动设备置FRAME^#为有效，宣布PCCI总线被占用。此时，即便目标设备22由于目标设备22中的间隔而不能马上响应FRAME^#，目标设备22仍可对启动设备的信号做了回答：置DRVSEL^#为有效或通过STOP^#请求中断。目标设备22向启动设备21发出的中断请求表现为重试请求，即要求重复进行该项交易业务。

在实施重试请求的过程中，采用称之为“延迟交易”的方法作为描述操作过程的一项标准。按此标准，当目标设备需要有一段较长时间才能响应发送设备、进行交易业务时，它将请求重试。此外，目标设备还会暂时放弃对PCI总线的占用。此后，在收到启动装置的重试请求和完成准备之后，目标设备会对其做出响应，进行数据传送。

因此，按照这种延迟交易标准，收到重试请求的启动设备21将在上述时间间隔过去之后再次重复其请求。

这样，即使在进行延迟交易处理的过程中，启动设备21下一次重试的时间也没有给定。因此，启动设备21要在上述每一个时间间隔之后多次重复重试操作，直到目标设备22已进入可进行响应操作的状态。因此，目标设备22的重试请求和启动设备21的重试操作在PCI总线上多次重复，这导致在总线上浪费了重复时间。

参阅图3本发明的最佳实施例，PCI总线***如图1包含CPU11、主PCI桥路15、PCI总线16，PCI设备171和172，扩展总线桥19，扩展总线18，以及扩展总线设备20。在进行说明的例子中，为使叙述简明，CPU11和PCI桥15被作为启动设备，而PCI设备171、172及扩展总线桥路19被作为目标设备操作。在这种结构中，扩展总线设备20通过扩展总线18同扩展总线桥19相连接、并受扩展总线桥19的控制。

作为目标设备进行操作的171、172和19配置有等待执行寄存器30，以指明重试请求发出后该设备的等待时间，由收到存取请求(换言之，即业务请求)直至开始进行数据传输之间所需要的时间作为等待执行信息以一定数目时钟的形式存储在每一等待执行寄存器30之中。在此等待执行寄存器30可以借用装置中原有的配置寄存器的未定义区段(空位)，或者采用另外的寄存器。

一般而言，每一目标设备从收到存取请求到开始进行数据传输的时间间隔是彼此相等的，即使在读操作与写操作分开的情况下亦是如此，由此，在说明的实施例中，这一时间间隔作为等待执行信息以特定时钟数的形式存储在寄存器30中。

在这种结构下，启动***时，例如合上个人计算机的电源，CPU11，桥路15和其它启动设备读出目标设备的等待执行信息，并将其作为启动设备操作周期的参考。

即使启动设备的操作周期建立在等待执行信息的基础之上，当它提出重试请求时，目标设备将其等待执行寄存器30中的等待执行信息传送给启动设备。此时在PCI总线上，目标设备向启动设备传送的等待执行信息同时与STOP#信号进行传送。

启动设备收到目标设备的等待执行信息后，按等待执行信息指明的时间进行等待，然后进行重试—即再次提出业务请求。

现参阅图4，针对本发明的一种实施例，就启动设备PCI总线***中的启动设备予以说明。启动设备中包括各种处理设备，如CPU11等，所述过程即是由在启动设备中提供的处理装置进行执行的，首先，在步骤S1，对目标设备设置一个存取请求；在S2阶段，它对是否有来自目标设备的重试信息做出判断。如果没有重试信息，则过程进入S3阶段，数据开始由目标设备向启动设备进行传输，直到转输完毕。

另一方面，如果在S2阶段中有来自目标设备的重试信息，则启动设备的操作进入S4阶段。在S4阶段，启动设备根据目标设备发出的等待执行信息设置其内部定时，按等待执行信息指定的时间进行重试，即在指定的时间间隔之后，启动设备重新回到S1阶段，向目标设备再次发送存取请求。在上述指定的时间间隔之中，PCI总线被释放，启动设备可以向另外的目标设备传输数据。

其次，将对目标设备的操作给出说明。首先，在如上所述的简单的目标设备中，将从收到启动装置的存取请求到数据传输的时间看成一样不会出现什么问题。在这种情况下，目标设备中应事先配备包含等待执行信息的等待执行寄存器。另一方面，在扩展总线设备20通过扩展总线桥路19进行连接的情况下，与扩展总线18相连的每个扩展设备20的有关信息存储在扩展总线桥19之中，扩展总线桥19根据这一信息对每一扩展总线设备20进行控制。

下边，参阅图5，叙述采用扩展总线桥19的操作情况。在这种情况下，如SS1步骤所示，同与扩展总线桥19相连接的扩展总线设备20相关的设备信息放在扩展总线桥19配置的寄存器之中。根据扩展总线协定等信息在扩展总线桥19中的此寄存器内人工设定设备信息。

此时，如果对某一扩展总线设备20产生一存取请求，则相应扩展总线桥19在SS2步骤中认为存取请求到来，计算与此存取相关的等待执行信息，然后转入SS3步骤。当启动设备提出重试请求时，计算出的等待执行信息被传送给启动设备。

其次，在SS3步骤中，扩展总线桥19判断是否要求连续重试，如果过程不再继续，则进入SS4步骤。但是，如果扩展总线桥19确认要继续进行重试，在SS5步骤中它将向启动设备发出重试请求，同时输出等待执行信息，使操作过程继续下去。

如果有关重试的操作过程不再继续，在SS4步骤中，扩展总线桥19要确认它是已经完成了重试操作过程呢还是处于等待下一次重试的状态。如果它不是处于等待重试状态，则操作过程进入SS6步骤，重试请求同等待执行信息一道被传送到启动设备，需要的操作过程继续，返回到SS2步骤。

如果产在步骤SS4中确认扩展总线桥19处于重试等待状态，则它将重试请求同缺省的等待执行信息一道发送给启动设备，过程返回到SS2步骤。

在两种情况下，如果收到来自不同设备的存取请求，扩展总线桥19将其数值发送出去，直至完成所进行的业务为止，换句话说，传送给启动设备的数值决定存取的优先顺序。

目标设备发送的等待执行信息按下述方式计算。首先，如果目标设备为PCI总线设备171和172，则与每一PCI设备相应的本征等待执行信息存储在其等待执行寄存器之中，如果目标设备为扩展总线桥19，则将用于从扩展装置中读出所需数据值的时间周期的总和作为该桥的等待执行信息。

这种等待执行信息存储在PCI设备171和172之中，或存储在扩展总线桥路19之中；当有来自启动设备的重试请求的操作尚未完成时，它被用作参考信息。首先，如果目标设备为一PCI设备，则本征等待执行信息被传送至启动设备；如果目标设备为一扩展总线桥19，等待执行信息用重试信号到达至完成读取所余数据所需要的时间来进行计算，并将计算结果作为等待执行信息输出到启动设备。

以上叙述主要涉及由目标设备读取数据的情况，因为在存写数据时可采用存写缓冲器，因而对性能的影响较小。因此，一个实际***的结构仅考虑读取数据时由目标设备向启动设备传送等待执行信息的情况。

在上述实施例中，叙述仅涉及到等待执行信息以特定数值的形式一例如时钟数等—传输的***。

此外，在一个PCI总线***中，因为母板上可使用称之为边带信号的独立信号，故可采用通过这些边带信号传送等待执行信息的组合结构。还有一种选择，即使用PCI总线协议中的未定义区，在此参阅图6就使用PCI总线协议未定义区的情况予以说明。首先，如上述，以时分方式使用AD线，并使其进入地址阶段(即to-t1)和数据阶段(即t3-t4)。在由目标设备读取数据的情况下，AD线在数据相由目标设备驱动，而在重试期阶段(t3-t4)，通常会有某种无意义信息传送给AD线。利用这段读出时间(t3-t4)。在由目标设备向AD线输出等待执行信息的同时，通过使TRDY#在t3-t4期间失效和发出STOP#信号，同时等待执行信息可被从目标设备输出至AD线，如图6所示，等待执行信息可被传送到启动设备以这种方式使TRDY#失效，即会产生与正常数据读取不同的差异。

当然，涉及本发明的PCI总线***还包括可使目标设备有效发出再发动请求的***。

如上所述，在依照本发明的PCI总线***中，目标设备响应启动设备的存取请求而传送数据，通过存储表明由存取请求到数据传送所需时间的等待执行信息并将其传送给启动设备，可以缩短PCI总线被占用的时间，从而获得提高PCI总线性能的好处。

Claims (7)

1、一个包含启动设备和目标设备的PCI总线***，其特征在于，所说目标设备响应所说启动设备的存取请求，通过PCI总线将数据传送给所说的启动设备，其中所说的目标设备具有：

用于存储表明收到所说启动设备的存取请求后至所说的数据被发送出去之间所需时间间隔的等待执行信息的装置；在收到来自所说启动设备的存取请求时，将所说的等待执行信息传送给所说的启动设备的装置。

2、如权利要求1提出的PCI总线***，其特征在于：其中所说目标设备将重试请求和所说的等待执行信息一起传送给所说的启动设备，在所说等待执行信息标明的时间间隔度过之后，所说的启动设备再次向所说的目标设备提出存取请求。

3、如权利要求1提出的PCI总线***，其特征在于：

其中所说的启动设备是一CPU，它通过接口与所说的PCI总线相连，该接口可作为主PCI桥路进行操作，所说的目标设备为同所说的PCI总线相连接的PCI设备。

4、如权利要求1提出的PCI总线***，其特征在于：其中所说的目标设备为一同所说PCI总线相连接的扩展总线桥路。

5、如权利要求1所述的PCI总线***，其特征在于：

其中扩展总线设备通过扩展总线同所说的扩展总线桥路相连接。

6、如权利要求1提出的PCI总线***，其特征在于：

当所说的启动设备接收到来自所说目标设备的的所说的等待执行信息时，所说的启动设备在由所说的等待执行信息表明的时间间隔内暂缓向所说的目标设备发出存取请求。

7、一个同PCI总线相连接的目标设备，其特征在于：它具有存储装置，可存储表明从接收由所说PCI总线传送的存取请求到数据传输二者之间时间间隔的等待执行信息；同时具有将等待执行信息在通过所说的PCI总线上进行传输的装置。

Images