CN1195929A - 信号处理器 - Google Patents

Abstract

把1－比特信号(44)分成一系列n－比特字并按照它们出现的概率对它们进行编码来压缩(40,41)该1－比特信号。

Description

信号处理器

本发明的一个方面涉及处理1-比特信号的信号处理器。本发明的另一个方面涉及1-比特信号的信号处理器，该处理器包括一第n阶Δ-∑调制器，n≥1。本发明的优选实施例涉及处理音频信号，在此相对于音频信号处理器描述本发明，但本发明不限于音频信号处理器。

现在将参看附图中的图1、2和3举例说明本发明的背景技术，其中图1是公知Δ-∑调制器的方框图，图2是以前建议的作为一第n阶滤波器进行设计的Δ-∑调制器，图3表示噪声整形特性。

以至少奈硅斯特速率取样模拟信号而把该摸拟信号变换为数字形式和以m个比特编码取样值的幅值已是公知的。于是，如果m＝8，就说取样值以8比特精度被量化。一般来说，m可以是等于或大于1的任何数。

为了进行仅1比特的量化，已知可以使用称为“Δ-∑ADC”或“Δ-∑ADC”的模一数变换器(ADC)。在此使用“Δ-∑”这一术语。在例如TexasInstruments于1993年出版的Craig Marven和Gillian Ewers所著的《数字信号处理的简单方法》(ISBN 0-904.047-00-8)中描述了这种ADC。

参看图1，在这种ADC的一个例子中，模拟输入信号和1-比特输出信号的积分(∑)的差(Δ)输入给1-比特量化器3。输出信号包括分别表示实际值-1和+1的逻辑值0和1的比特。积分器2累积1-比特输出，使其内存储的值能跟随模拟信号的值。量化器3在产生每一个比特时把累积值增加(+1)或减少(-1)1-比特。该ADC需要非常高的取样率来产生输出比特流，输出比特流的累积值跟随模拟信号。

在以下描述和在权利要求书中使用的术语“1-比特”指例如由Δ-∑ADC所产生的被以1个数字比特精度量化的信号。

N.M.Casey和James A.S.Angus在提交给1993年10月7日-10日在美国纽约召开的“美国电子学会(AES)大会”的论文“音频信号的-比特数字处理”(英国，York Yo1 55D，Heslington，York大学，电子学系，音频研究小组，信号处理)中提出了作为第n阶滤波四部分进行设计的直接处理1-比特信号的Δ-∑调制器(DSM)。图2表示这种DSM滤波四部分的第3阶(n＝3)形式。

参看图2，该DSM具有供1-比特信号输入用的一输入端4和产生被处理的1-比特信号的一输出端5。1-比特信号的各个位在未示出的时钟设备定时下在该DSM内被传送。输出的1-比特信号是由1-比特量化器Q产生，该1-比特量化器Q例如是具有零阈值电平的比较器。该DSM具有三个级，每一个级包括连接至输入端4的第-1比特乘法器a1、a2、a3、连接至输出端5的第二1-比特乘法器C1、C2、C3、一加法器G1、G2、G3以及一积分器F1、F2、F3。

这些1-比特乘法器把接收的1-比特信号乘以R比特的系数A1、A2、A3、C1、C2、C3，产生被加法器G1、G2、G3求和约R比特被乘数，和被传送给积分器7。中级间的加法器62、63还求和前一级的积分器的输出。末级包括与输入端连接的把输入信号乘以R比特系数A4的另一个1-比特乘法器A4和把被乘数与前一级的积分器F3的输出相加的加法器64和被传送给量化器Q。

在该DSM内，用2的补码算术逻辑表示正和负的P比特数。量化器Q的输入可以是正的，在输出端被量化为+1(逻辑1)，也可以是负的，在输出端被量化为-1(逻辑0)。

如Casey和Angus所注意到的，“一比特处理器将产生包含音频信号的一比特输出，噪声使该音频信号模糊不清到不可接受的程度，因此势必要对量化噪声恰当地进行整形”。使音频信号模糊不清的噪声是量化器Q产生的量化噪声。

可把量化器Q设计为一加法器，该加法器具有接收音频信号的第一输入端和接收与该音频信号基本上不相关的随机比特流(量化噪声)的第二输入端。在这样设计的基础上，在输入端4接收的音频信号被乘法器a1、a2、a3、a4前馈给输出端5，从该输出端5被乘法器C1、C2、C3反馈。于是系数A1至A4确定音频信号E变换的传递函数的零点，而系数C1-C3确定该音频信号的传递函数的极点。

但是，噪声信号从量化器被乘法器C1-C3反馈，所以系数C1-C3也确定噪声信号的传递函数的极点。

选择系数A1至A4和C1至C3来提供连同其它所需要的特性一道的电路稳定性。

如例如图3中用实线31所示，选择系数C1-C3来提供噪声整形，以便使音频频段内的量化噪声最小。

还根据所希望的音频信号处理特性来选择系数A1-A4和C1-C3。

可以如下地选择系数A1-A4和C1-C4：

a)确定具有所希望的滤波器特性一例如噪声整形函数的Z变换H(ア)；

b)把H(ア)变换成为系数。

可以利用在R.W.Adams等人的“第5阶∑A/D变换器的理论和实际设计”(Journal of Audio Engineering Socjety，1991年7/8月第39卷第7/8期)和在上述Angus和Casey的论文中描述的方法根据本领域普通技术人员的知识进行这种选择。产生系数的一种方法在附录A中给出。

根据本发明的一个方面，提供了处理1-比特信号流的信号处理器，它包括把1-比特流分成一系列n-比特字(n＞＞1)的装置，以及把这些n-比特字编码成为少于n-比特的编码字的装置。

1-比特信号的位流-尤其是由DSM产生的1-比特信号的位流近似于一随机序列，因为在其内不存在信号各部分之间的冗余或相关，所以它似乎对利用这种冗余和/或相关的压缩技术不作出响应。但是，根据本发明，已认识到某些位序列比其它位序列更不可能出现，某些位序列实际上可以是极难得出现的，在音频信号中尤其如此。例如，因为持续很久的+1或-1的序列表示信号最大的正或负幅值，所以是非常不可能出现的。因此可以通过把位流分成n-比特的字(n＞＞1)和根据这些字的出现概率对它们进行编码来对其进行压缩。

在一个实施例中，这些n-比特字可以包括互不相交的n比特的集合。在另一个实施例中，使1-比特信号流连续地通过-n-比特窗口。对该窗口内的每一个相继的不同的n-比特集合进行编码。

可以使用其它编码方案。一种编码方案采用预测编码：可以使用长(n-1)比特的窗口。位流连续地通过该窗口。用该窗口内的n-1个比特预测第n个比特。在另一种编码方案中，使用Q比特宽的窗口，利用Q个比特内的在n个比特之前和之后的那些比特来编码Q个比特的n比特长的一子集。

根据本发明的另一个方面，提供处理1-比特信号的信号处理器，它包括：第n阶Δ-∑调制器(DSM)，其中n＞1，该DSM具有n个积分器级；以及减小该1-比特信号的位速率的编码器，该编码器响应n个积分器级的状态变量。

因为信号序列依赖于对信号所施加的处理，所以利用对产生1-比特信号的处理器的了解就能够改进对该信号的编码。使用用存储在DSM的积分器内的值表示的DSM的状态变量能够提高编码效率。

在另一个方面的一实施例中，提高1-比特信号的取样率。这就使量化噪声功率分布在更宽的频带宽度上，减小了信号频带内的噪声。在该实施例中，编码器编码速率更高的1-比特信号，以便减少该1-比特信号的数据量。这样就减少了把信号存储在例如磁带或盘上所需的存储容量或减小了在传输信道中传送信号所需的带宽。

根据本发明的再一个方面，提供了1-比特信号处理***，它包括：处理1-比特信号的信号处理装置；响应该信号处理装置的状态变量压缩被处理信号的编码器；以及耦合成从该编码器接收被处理和被编码信号的传输信道和/或存储装置。

本发明以这样的新的认识为基础：即尽管1-比特信号具有随机性质，但它是可压缩的。本发明的实施例涉及可用来控制压缩的数据源。

为了更好地理解本发明，现在作为例子参看附图中的图4至7，其中：

图4A是本发明一实施例的编译码装置的简要方框图；

图4B至4E是表示在本发明的实施例中使用的位集合和窗口的信号图示；

图5是本发明一实施例的另一个编译码装置的简要方框图；

图6是本发明的再一个编译码装置的简要方框图；以及

图7是根据本发明一个方面的信号处理***的方框图。

参看图4A，输入端44处的1-比特信号输入给编码器40。该编码器通过把位流分成n-比特字和按照出现概率的量度编码这些字来压缩该位流。概率量度由建立字出现频率的直方图的直方图电路41提供。编码位流提供给可以是磁带录象机或光盘机或传输信道的信道42。编码位流减少了所需的存储空间或减小了所需的带宽。译码器43和直方图电路46按照与编码处理互补的方式译码来自信道的编码字。直方图建立把接收的末被压缩的n-比特字映射至相应的少于n个比特的压缩字的表。

参看图4B，可以对互不相交的n-比特集合进行编码。如图4B所示，1-比特信号位流被分成比特集团a、b、c，每一个比特集团包括n个比特。编码器40和直方图电路41对例如第一个集合a进行压缩，然后对第二个集合b进行压缩，接着对第三个集合c进行压缩，以此类推。

参看图4C，可以对在n-比特宽的窗口W内的每一个相继的n-比特集合进行编码。位流连续地流过该窗口。于是如图4Ci和4Cii所示，—n-比特集合被编码，然后位流前移1个比特，包括上一集合的n-1个比特的下一个n-比特集合被编码。

参看图4D，窗口W可以是Q-比特宽，其中Q大于n，在该窗口中间的n-比特集合的编码是根据在该n-比特集合之前和之后的比特来进行进的。

如图4E所示，编码可以是预测编码，并根据用来预测接着的第M+1个比特的M-比特集合来进行。

参看图5，1-比特信号可以由以上所述的或在共同提交的申请9624674.9(I-96-16)、9624671.5(I-96-24)、9624673.1(I-96-25)(代理人案卷号分别是P/1508.GB、P/1509.GB和P/1510.GB)中描述的Δ-∑调制器(DSM)进行处理，该DSM用方框50来表示。该DSM具有至少一个相应于图2的方框71、72的积分四级，该积分四级包括一加法器52和一单位时间延迟器51，该单位时间延迟器51把延迟信号取样值传回给该加法器52。加法器52于是累积了信号的积分。每一积分器级的加法器52中的值是DSM的状态变量。在本实施例中，状态变量传送给编码器53协助编码处理。该编码器根据状态变量压缩位流。编码位流通过信道42传送给译码器54，译码器54再现原始1-比特信号，供译码用的信息被包括在编码位流中。

参看图6，1-比特信号在输入端60处具备64fs的取样率，f_s＝44.1或48KH2，是数字音频信号的标准取样率。

上变频器61通过重复取样值或通过在位流中***零来把取样率提高到例如128f_s。提供取样率使噪声功率分布在更大约带宽上。

在图6的例子中，1-比特信号被串联的一个或多个DSM62、63进行处理，并被编码器64根据DSM 63的状态变量进行编码，以便如参看图5所描述的那样压缩信号中的数据。

编码信号如参看图5所描述的那样提供给信道42。

该信道产生的信号被相应于编码器64的译码器65译码。

图7表示采用了本发明实施例的编码和译码的一音频信号处理***。在图7中，1-比特音频信号提供给包括了例如如图6所示的DSM的信号处理器70。压缩位流的编码器71与处理器70相关，压缩由处理器70的状态变量进行控制。压缩数据流然后提供给传输信道和/或存储设备72。压缩数据流从信道/存储设备72中被恢复在译码器73中被译码，以便被处理器74进一步处理。

通过使编码器71与处理器70相关就提高了编码效率。

就迄今施加给n-比特信号(n＞＞1)的普通处理而言，在71中的编码与在70的处理不相关，而是在传输信道和/或存储设备72处进行编码(和译码)，不参看在处理器70处的处理。

编码和译码器40、41；43、46；53、54、64、65没有进行详细描述。它们都在进行数据压缩的编码和译码技术领域的专家的知识范围内。这些编码器和译码器的例子的描述见：GB-A-1023029(IBM)，描述了能够为每一个相继的M-比特序列预测跟在该M-比特序列之后的最可能的N-比特序列；以及US-A-4516246(Prentice公司)，描述了利用确定字符在数据流内出现的频率的数据流的取样值的直方图以压缩方式编码基于字符的输入数据流。在编码器中产生字符M+1的代码，该代码的长度是字符M+1中的前面M个字符在取样值内出现的频率的逆函数。通过在译码器中形成可比较的取样值窗口就能够实现译码，向该窗口提供待译码输入字符的估算索引。附录

                    计算系数

本附录概述分析第5阶DSM和计算所希望的滤波器特性的系数的步骤。

图A所示的第5阶DSM具有系数a至f和A至E、加法器6以及积分器F。积分器7各提供一单位延迟。这些积分器的输出从左至右用S至W来表示。该DSM的输入是信号x(n)，其中[n]表示取样值的时钟序列中的一个取样值。量化器Q的输入用y(n)来表示，它也是该DSM的输出信号。分析基于假定量化器Q只是把随机噪声与被处理信号相加的加法器这样的操作模型。因此在这种分析中忽略该量化器。

信号y(n)＝fx(n)+w(n)，即取样值[n]的输出信号是被乘以系数f的输入信号x(n)加上前一积分器F的输出W(n)。

把同样原理应用于积分器F的各个输出信号得到方程组1：

                      y[n]＝fx[n]+w[n]

            w[n]＝w[n-1]+ex[n-1]+Ey[n-1]+v[n-1]

            v[n]＝v[n-1]+dx[n-1]+Dy[n-1]+u[n-1]

            u[n]＝u[n-1]+cx[n-1]+Cy[n-1]+t[n-1]

            t[n]＝t[n-1]+bx[n-1]+By[n-1]+s[n-1]

              s[n]＝s[n-1]+ax[n-1]+Ay[n-1]

如本领域中众所周的，把这些方程变换成为了变换方程，得到方程组2

                      y(z)＝fx(z)+W(z)

            W(Z)(1-z^-1)＝z^-1(eX(z)+EY(z)+V(z))

            V(Z)(1-z^-1)＝z^-1(dX(z)+(DY(z)+U(z))

           U(Z)(1-z^-1)＝z^-1(cX(z)+CY(z)+T(z))

           T(Z)(1-z^-1)-z^-1(bX(z)+BY(z)+S(z))

           S(Z)(1-z^-1)＝z^-1(aX(z)+AY(z))可以解Z变换方程来获得作为x(z)的单个正数的Y(z)(方程3) $Y\left(z\right)=\mathrm{fX}\left(Z\right)+\frac{Z}{(1-Z^1)}\left(\mathrm{eX}\right(z)+\mathrm{EY}(z)+$ $\frac{z}{1-z^{-1}}\left(\mathrm{dX}\right(z)+\mathrm{DY}(z)+$ $\frac{z}{1-z^{-1}}\left(\mathrm{cX}\right(z)+\mathrm{CY}(z)+$ $\frac{z}{1-z^{-1}}\left(\mathrm{bX}\right(z)+\mathrm{BY}(z)+$ $\frac{z}{1-z^{-1}}\left(\mathrm{aX}\right(z)+\mathrm{AY}(z\left)\right)\left)\right)\left)\right)$ 这可以再表示以下方程、即方程4的右侧。可以用 的级数形式表示所希望的DSM的传递函数，

在以下方程的左侧，与方程4的右侧相等。 $\frac{Y\left(z\right)}{X\left(z\right)}=\frac{{\mathrm{\α}}_0+{\mathrm{\α}}_{1}z+{\mathrm{\α}}_{2}z+{\mathrm{\α}}_{3}Z+{\mathrm{\α}}_{4}z+{\mathrm{\α}}_{5}z}{{\mathrm{\β}}_0+{\mathrm{\β}}_1{z}^{-1}+{\mathrm{\β}}_2{z}^{-2}+{\mathrm{\β}}_3{z}^{-3}+{\mathrm{\β}}_4{z}^{-4}+{\mathrm{\β}}_5{z}_{-5}}$ $=\frac{f(1-z^{-1})5+z^{-1}e{(1-z^{-1})}^4+z^{-2}d{(1-z^{-1})}^3+z^{-3}c(1-z^{-1})2+z^{-4}b(1-z^{-1})+z^{-5}a}{{(1-z^{-1})}^5-z^{-1}E{(1-z^{-1})}^4-z^{-2}D{(1-x^{-1})}^3-z^{-3}C{(1-z^{-1})}^2-z^{-4}B(1-z^{-1})-z^{3}A}$

可以如下地解方程4来根据系数α₀至α₅获得系数f至a和根据系数β₀至β₅获得系数E至A，注意按已知方式选择系数α_n和β_n来获得所希望的传递函数。

f是分子中唯一的z⁰项。因此，f＝α₀。

然后从左侧分子中减去项α₀(1-z^-1)⁵，得到被重新计算的α₀+α₁z^-1…+α₅z^-5-α₀(1-z^-1)⁵。

同样地从右侧分子中减去f(1-z^-1)⁵。然后e是唯一的z^-1项，可以等于在被重新计算的左侧分子中相应的α₁。

对分子中全部的项重复该处理。

对分母中全部的项重复该处理。

Claims (15)

1.处理1-比特信号的信号处理器，包括把1-比特流分成一系列n-比特字(n＞＞1)的装置，以及把这些n-比特字编码成为少于n-比特的编码字的装置。

2.权利要求1的处理器，其特征在于在该处理器内根据各个字的出现概率对它们进行编码。

3.权利要求2的处理器，其特征在于包括建立各个字的出现频率的直方图的装置和根据该直方图对各个字进行编码的装置。

4.权利要求1、2或3的处理器，其特征在于的n-比特字包括互不相交的位集合。

5.权利要求1、2或3的处理器，其特征在于的分割装置包括连续地通过比特位流的窗口，各个字包括在该窗口内的比特。

6.权利要求1的处理器，其特征在于分割装置包括连续地通过比特流的窗口，该窗口的长是Q比特，Q大于n，各个n-比特字是Q个比特的一个子集，并独立于该窗口内的在所述n-比特字之前和之后的其它Q-n个比特而被编码。

7.权利要求1的处理器，其特征在于在该处理器内用各个字的n-1个比特预测该字的第n个比特。

8.处理1-比特信号的信号处理器，其特征在于包括：第n阶Δ-Σ调制器(DSM)，n≥1，该DSM具有n个积分极；以及减小该1-比特信号的位速率的编码器，该编码器响应积分极的状态变量。

9.权利要求8的处理器，其特征在于还包括提高1-比特信号的取样率的装置，所述DSM对具有被提高了的取样率的1-比特信号执行操作，该编码器减少信号的数据量。

10.处理被权利要求1、2或3的编码器编码的1-比特信号的信号处理器，包括译码编码信号的装置。

11.权利要求10的处理器，其特征在于包括建立各个编码字的出现频率的直方图的装置和根据该直方图译码各个编码字的装置。

12.处理被权利要求8或9的处理器处理的1-比特信号的信号处理器，其特征在于包括译码被编码的1-比特信号的译码器和具有至少一个积器级的Δ-∑调制器，该译码器响应各积分极的内容。

13. 1-比特信号处理***，包括：处理1-比特信号的信号处理装置；响应该信号处理装置的状态变量压缩被处理信号的编码器；以及从该编码器接收被处理和被编码的信号的传输信道和/或存储装置。

14.权利要求13的***，其特征在于还包括：从信道接收被编码的1-比特信号的译码器和/或解压缩该1-比特信号的存储装置；以及使用该压缩1-比特信号的装置。

15.包括以上任一权利要求的信号处理器或***的音频信号处理器。

Images