CN1194596C - 制作内嵌有被动组件的多层电路板的方法 - Google Patents
制作内嵌有被动组件的多层电路板的方法 Download PDFInfo
- Publication number
- CN1194596C CN1194596C CNB01138638XA CN01138638A CN1194596C CN 1194596 C CN1194596 C CN 1194596C CN B01138638X A CNB01138638X A CN B01138638XA CN 01138638 A CN01138638 A CN 01138638A CN 1194596 C CN1194596 C CN 1194596C
- Authority
- CN
- China
- Prior art keywords
- circuit board
- film
- conductive foil
- embedded
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种制作内嵌有膜状被动组件的多层电路板的方法,该被动组件为电阻器、电容器或电感器等。在镶埋一电阻器或一电容器时,首先在一导电箔的一面上形成一被动单元,如电阻膜或电容膜;而在形成电感器时,则在一导电箔的一面上形成一软磁性膜;其中电容膜须覆上一层导电层作为电极。再将该带有被动单元的导电箔应用于多层电路板的制作中,使被动组件的电极、螺旋型线圈与电路图案同时形成于导电箔上,而另一软磁性膜也可形成于该螺旋型线圈的最上端以增进该电感器的性能。本发明方法所制作的多层电路板不仅具有高可靠度,而且其内嵌的膜状被动组件也具有高电性精确度。
Description
技术领域
本发明涉及一种制作多层电路板的方法,特别是指制作内嵌有被动组件的多层电路板的方法。
背景技术
随着电子产品提高性能和向小型化发展的趋势,电路板的叠层(lamination)技术也就必须具备厚度薄、多层数与高密度的特点。为能进一步缩小电路板的空间需求,于是发展出内嵌有被动组件的多层电路板,被动组件是指电阻器、电容器及电感器及压控石英震荡器(voltagecontrolled oscillators)等。
在一多层电路板整合制作多种膜状被动组件有多种不同的方法。举例来说,厚膜(thick film)电阻器可利用网印方式(screen printing)涂布再固化而形成,其材料可为银粉(silver powder)或碳颗粒(carbonparticle)散布于树脂中,或是氧化钌(RuO2)与玻璃粉末散布在一粘结剂(binder)中等。而以薄膜(thin film)电阻器则可利用溅镀(sputtering)、电镀(electroplating)或无电镀(electroless plating)等方式形成,其材料可为镍铬(Ni-Cr)、镍磷(Ni-P)、镍锡(Ni-Sn)、铬铝(Cr-Al)及氮化钛(TaN)合金等。选择使用厚膜电阻器或使用薄膜电阻器,则是根据制作多层电路板的成本及制作的被动组件所需的电性精确度来决定。
许多制作被动组件厚膜或薄膜材料的方法已是众所周知,但关键却是如何在电路板内嵌此类厚膜或薄膜被动组件,就多层电路板的制作方法而言,其关键在于薄膜被动组件的制作必须能够整合在多层电路板的制作方法之中。然而此领域的现有技术,例如美国专利U.S.patent No.3,857,683、5,243,320及5,683,928等,大都是在多层电路板制作过程中,在形成一新叠层之前,先在有机绝缘层表面以网印和/或光阻蚀刻(photoresist-etching)等方式形成厚膜或薄膜被动组件。然而这些方法却无法在同一光阻蚀刻步骤中,形成被动组件的金属电路图案(常为铜线路)和电极(常为铜电极),而且由于底部绝缘层表面粗糙不平的缘故,也使得电性精确度不够。
发明内容
因此,本发明要解决的主要技术问题为提供一种制作内嵌有被动组件的多层电路板的方法,尤其是在多层电路板中内嵌有优异电性精度的被动组件,且具优良可靠度的制作方法。
本发明要解决的另一技术问题为提供一种制作内嵌有被动组件的多层电路板的方法,该被动组件为膜状(film type)被动组件,如电阻器、电容器及电感器等,都可轻易地镶埋于多层电路板中。
本发明要解决的又一技术问题为提供一种制作内嵌有膜状被动组件的多层电路板的方法,将膜状被动组件内嵌在多层电路板中,且仍具有高可靠度。
为解决以上技术问题,本发明提供一种制作内嵌有被动组件的多层电路板的方法,该被动组件为一膜状电阻器,该方法首先在一导电箔的表面上形成一电阻膜,利用一单独的有机绝缘层作为粘着层,与一单位电路薄板(unit circuit sheet)叠合,且该单独的有机绝缘层位于该导电箔与该单位电路薄板之间,该电阻器与电路图案的电极形成于导电箔的同一层中,在一多层电路板中镶埋一膜状电阻器的制作于是完成。
为解决以上技术问题,本发明提供一种制作内嵌有被动组件的多层电路板的方法,该被动组件为一膜状电容器,该方法首先在一导电箔的表面上形成一覆有导电层的电容膜,利用一单独的有机绝缘层作为粘着层,与一单位电路薄板叠合,且该单独的有机绝缘层位于该导电箔与该单位电路薄板之间,该电阻器与电路图案的另一电极形成于导电箔的同一层中,在一多层电路板中镶埋一膜状电容器的制作于是完成。
为解决以上技术问题,本发明提供一种制作内嵌有被动组件的多层电路板的方法,该被动组件为一电感器,该方法首先在一导电箔层的表面上形成一软磁性膜,利用一单独的有机绝缘层作为粘着层,与一单位电路薄板叠合,且该单独的有机绝缘层位于该导电箔与该单位电路薄板之间,一螺旋型线圈、一电路图案及另一电极形成于导电箔层中,在一多层电路板中镶埋一电感器的制作于是完成。也可形成另一软磁性膜覆盖该螺旋型线圈,以增进该电感器的性能。
综上所述,本发明方法可在多层电路板中提供具优异电性精确度的被动组件,且电路板具有良好的可靠度,还可简化镶埋有被动组件的多层电路板的制作过程。
附图说明
图1及图2为本发明实施例中内嵌有膜状电阻组件的层叠式多层电路板制作方法的示意图。
图3为本发明实施例中在一导电箔设有一粗糙面及一表面,以及一被动组件膜沉积区的示意图。
图4及图5为本发明另一实施例中内嵌有膜状电容组件的层叠式多层电路板制作方法的示意图。
图6及图8为本发明另一实施例中内嵌有膜状电感组件的层叠式多层电路板制作方法的结构示意图。
本发明的图式仅为简单说明,并非依实际尺寸描绘,因此不能表示多层电路板结构中各层次的实际尺寸。
具体实施方式
本发明提出一种制作镶埋有被动组件的多层电路板的方法,利用一有机绝缘层作为粘着层,以利于叠层(laminate)覆上一导电箔。若干被动组件单位,例如电阻膜、电容膜、软磁性膜等,形成在该导电箔的一面上,该带有被动组件单位的导电箔则应用于多层电路板的制作;在叠合之后,电路图案及该被动组件的电极最后同时形成于该导电箔上,该方法的优点为可简化镶埋有被动组件的多层电路板的制作过程。
图1及图2为本发明的第一实施例的示意图。首先提供一有机绝缘层1,由环氧树脂(epoxy resin)、聚乙酰胺(polyimide)、双顺丁稀二酸酰亚胺/三氮阱(bismaleimide triazine-based)树脂,及其相似物所制成;该绝缘层1的表面设有图案化的电路层2,该电路层2由导电材料所组成,例如金属、导电聚合物(conductive polymer)、金属膏材(metal paste)或碳膏材(carbon paste)等;一导电箔3,该导电箔3至少一面较为平坦,由铜(Cu)、银(Ag)、铝(Al)、铂(Pt)、钯(Pd)或银钯(Ag-Pd)等所构成;以及一电阻膜4(resistive film),沉积在该导电箔3的较平坦一面上,并可以进行适当的加热使其硬化;一保护覆层5覆盖住电阻膜4,该电阻膜的电阻值可为0.1(ohm/square)以上,所述的保护覆层5可为绝缘有机材料或陶瓷材料,由环氧树脂(epoxy resin)、聚乙酰胺(polyimide)、双顺丁稀二酸酰亚胺/三氮阱(bismaleimide triazine-based)、氰酯(cyanate ester)、氧化铝(aluminum oxide)、玻璃或其相似物所制成,该保护覆层5可以溅镀(sputtering)、滚轮旋涂(roller coating)或印刷(printing)等技术形成,该保护覆层5由树脂所构成时,以部分交炼反应结构(partially crosslinked)为较佳,在叠合时,可再进一步与其它有机绝缘层反应。当该导电箔3与电阻膜4接合时,要先经过物理或化学粗化(roughen)等业界熟知技术,以增加其粘着性;一有机绝缘层6,可为环氧树脂、双顺丁稀二酸酰亚胺/三氮阱或纤维强化环氧树脂等,置于导电箔3与单位电路薄板7之间,该绝缘层6可为预浸材(prepreg)或涂布在电路薄板7表面的液状树脂;该电路薄板7可为包含覆有导电层2及绝缘层1的单层电路板或多层电路板。
借由热压步骤,将该导电箔3与该电路薄板7叠合在一起,而在叠合的过程中,对准的精确度必须良好地控制。经由光阻蚀刻步骤使导电箔3定义出电路图案9与电极10,其中导电箔3经蚀刻与电阻膜4组成者称之为组件载体导电箔(component-carrying conductive foil)8,如图2所示,电阻组件11镶埋在多层电路板上的制作于是完成,因此本实施例简化了在多层电路板镶埋电阻组件的方法。
而形成所述电阻膜4的方法包含有电镀(electroplating)、无电镀(electroless plating)、溅镀(sputtering)或印刷(printing)等方式。该电阻膜4由镍铬(Ni-Cr)、镍磷(Ni-P)、镍锡(Ni-Sn)、铬铝(Cr-Al)或氮化钛(Ta-N)合金等所组成时,可用电沉积(electrodeposited)或溅镀沉积(sputter-deposited)等方式形成;而对碳膏(carbon paste)、银膏(Ag paste)或氧化钌玻璃膏(RuO2-glasspaste)等材料可用印刷(printing)等方法沉积。其中所述的碳膏、银膏即是把碳或银散布在树脂(也可以为光硬化性)中形成的。然而,上述电阻膜4在沉积所述保护覆层5之前,需先以加热(heating)方式(对碳膏或银膏而言)或焙烧(firing)方式(对氧化钌玻璃膏而言)在大气或惰性气体环境下将其固化。
如图3所示,一导电箔12具有一粗糙面13及一表面14,该表面14可依需要设为粗糙面或平坦面。在该导电箔12上还可利用光阻微蚀刻(photoresist-microetching)或抛光(polish)等方法进行蚀刻及清除氧化物,形成一作为电阻膜沉积区的微粗糙区15。以本案来说,该微粗糙区15可使得后续电阻膜保持有良好的电性精确度,且同时提供电阻膜与该导电箔12间的良好粘着性。此外,因为在电阻膜4沉积之后叠合之前,该导电箔12不必再进行粗化步骤,因此使得如图1、图2所示的保护覆层5成为非必须的构成部分。
如图4所示,在一导电箔16的较平坦面上形成一电容膜17(capacitive film),所述电容膜可为相对介电常数在5.O以上的材质,该导电箔16由铜(Cu)、银(Ag)、铝(Al)、铂(Pt)、钯(Pd)或银钯(Ag-Pd)等构成。如有必要,可对所述的电容膜17适当的加热使其硬化。再沉积一导电膜18,并覆盖住部分电容膜17,该导电膜18可由铜(Cu)、银(Ag)、铝(Al)、金(Au)、铂(Pt)、钯、导电性高分子或银胶等构成。并以一保护覆层19覆盖整个电容膜17与导电膜18,该保护覆层19为绝缘有机材料或陶瓷材料,如环氧树脂、聚乙酰胺、双顺丁稀二酸酰亚胺/三氮阱、氰酯、氧化铝、玻璃或其相似物所制成。如该保护覆层19是由树脂所构成,则以部分交炼反应结构(partiallycrosslinked)为佳,在叠合时,可再进一步与有机绝缘层反应。
如图4及图5所示,导电箔16、电容膜17、导电膜18与保护覆层19所组成者称之为组件载体导电箔(component-carrying conductivefoil)20,该组件载体导电箔20以一有机绝缘层221作为粘着层,与一单位电路薄板21(unit circuit sheet)相叠合,该电路薄板21可包含一绝缘层22与导电层23所形成的单层或多层电路板。该绝缘层22由环氧树脂、双顺丁稀二酸酰亚胺/三氮阱、聚乙酰胺、氰酯、聚苯并环丁烯(polybenzocyclobutene)或其相似物所组成;而该导电层23则为一导电材料,如金属、导电聚合物、金属膏材或碳膏材等。该绝缘层221可为树脂,如环氧树脂、聚乙酰胺、双顺丁稀二酸酰亚胺/三氮阱、聚苯并环丁烯(polybenzocyclobutene)等,或是为纤维强化树脂或纤维强化环氧树脂等,电容组件内嵌于多层电路板的制作于是完成。其中,导电膜18与电极24叠对(overlap)的区域26即定义出有效电容区。由于电路图案25与电极24的材质即为导电箔,因此简化了在多层电路板内嵌电容组件的制作方法。
所述的电容膜17为高电介质材料,其相对介电值(relativedielectric constant)在5以上,并可用溅镀或印刷等方式形成。选用钛酸钡(Ba-titanate)、钛酸铅锆(Pb-Zr-titanate)、钛酸锶钡(Ba-Sr-titanate)非均质碳氢化合物等材料时,可用溅镀沉积;而用添加有钛酸钡的树脂膏材(Ba titanate-resin paste,例如钛酸钡粉末散布于环氧树脂中)及钛酸钡一玻璃膏材(Ba titanate-glass paste,例如钛酸钡粉末与玻璃粉末散布于有机媒介中)等材料时,可用印刷方式沉积。然而,电容膜17在沉积所述保护覆层19之前,需先以加热方式(对钛酸钡树脂膏材而言)或焙烧(firing)方式(对钛酸钡玻璃膏材而言),在大气或惰性气体环境下将其固化。
如图3所示,所述电容膜可以沉积在导电箔12上,该导电箔12具有一粗糙面13及一表面14,而该表面14可依需要设为粗糙面或平坦面。在该导电箔12上还可利用光阻微蚀刻(photoresist-microetching)或抛光(polish)等方法,进行蚀刻及清除氧化物,形成一作为电容膜沉积区的微粗糙区15。以本案来说,该微粗糙区15可使后续电容膜具有良好的电性精确度,且同时提供电容膜与该导电箔12间的良好粘着性。此外,因为电容膜沉积之后叠合之前,导电箔12不必再进行粗化步骤,因此使得如图4、图5所示的保护覆层19成为非必须的构成部分。
如图6所示,在一导电箔28的一较平坦面上形成一软磁性膜27(softmagnet material film),该导电箔28为铜(Cu)、银(Ag)、铝(Al)、铂(Pt)或钯等材质。并以一保护覆层29覆盖整个软磁性膜27,该保护覆层29为绝缘有机材料或陶瓷材料,由环氧树脂、聚乙酰胺、双顺丁稀二酸酰亚胺/三氮阱、氰酯、氧化铝、玻璃或其相似物所制成。如该保护覆层29是由树脂所构成,则以部分交炼反应结构(partiallycrosslinked)为佳。而由导电箔28、软磁性膜27与保护覆层29所组成者称之为组件载体导电箔(component-carrying conductive foil)30
如图7所示,该组件载体导电箔30以一有机绝缘层32作为粘着层,与一单位电路薄板31(unit circuit sheet)相叠合,而在叠合的过程中,对准的精确度必须良好地控制。该电路薄板31可为包含一绝缘层33与导电层34所形成的单层或多层电路板。该绝缘层33可为环氧树脂、双顺丁稀二酸酰亚胺/三氮阱、聚乙酰胺、氰酯、聚苯并环丁烯(polybenzocyclobutene)或其相似物所组成;而该导电层34则为一导电材料,如金属、导电聚合物、金属膏材或碳膏材等。该有机绝缘层32可为树脂,如环氧树脂、聚乙酰胺、双顺丁稀二酸酰亚胺/三氮阱、聚苯并环丁烯(polybenzocyclobutene)等所组成;或是为纤维强化树脂,如纤维强化环氧树脂等。在该导电箔28的同一面上形成有螺旋型线圈35与电路图案36,其中该螺旋型线圈35也可为圆形、椭圆形、正方形、矩形或其它多边形图案。而在该螺旋型线圈35的一端点设有一导通孔37;如图8所示,该螺旋型线圈35的另一端点38也形成于导电箔28的同一面上。最后,一软磁性膜39也可形成并覆盖住该螺旋型线圈35,以增大电感值(inductance)。
所述的软磁性膜27,39为导磁性(permeability)大于1的软磁性材质,其可以溅镀、旋涂(spin coating)或印刷等方式形成,如锰-锌铁氧磁体(Mn-Zn ferrite)、镍-锰-锌铁氧磁体(Ni-Mn-Zn ferrite)或四氧化三铁(magnetite)等,可以被溅镀沉积(sputter-deposited);而添加铁氧磁体-树脂膏材(ferrite-resin Opaste)则可以印刷方式沉积,其中该铁氧磁体-树脂膏材可用锰-锌铁氧磁体(Mn-Zn ferrite)粉末散布在树脂中制成。同样地,上述印刷成型的软磁性膜27在沉积所述保护覆层29之前,需先以固化方式适当将其硬化。
再回到图3,同理,所述软磁性膜也可以沉积在导电箔12上,该导电箔12具有一粗糙面13及一表面14,而该表面14可依需要设为粗糙面或平坦面。在导电箔12上还可利用光阻微蚀刻或抛光等方法,进行蚀刻及清除氧化物,形成一作为软磁性膜沉积区的微粗糙区15。以本案来说,该微粗糙区15可使得后续软磁性膜保有良好的电性精确度,且同时提供软磁性膜与该导电箔12间的良好粘着性。此外,因为软磁性膜沉积之后叠合之前,该导电箔12不必再进行粗化步骤,因此使得如图6、图7所示的保护覆层29成为非必须的构成部分。
本发明所公开的制作内嵌有被动组件的多层电路板的方法,其具有一特殊优点,即当被动组件镶埋于多层电路板的最外层时,由于被动组件位于电路层下方,因此该结构将不致影响如绿漆保护层(solder maskmaterial)等的涂布。
综上所述,本发明公开了一种制作内嵌有被动组件的多层电路板的方法,该方法可在多层电路板中提供具优异电性精确度的被动组件,且电路板具有良好的可靠度。
当然,以上所述仅为本发明制作内嵌有被动组件的多层电路板的方法的较佳实施例,并非用以限制本发明的实施范围,任何熟习该项技术者不违背本发明的精神所做的等同设计,均应属于本发明的范围。
Claims (13)
1、一种制作内嵌有膜状电阻组件的多层电路板的方法,其特征在于包括以下步骤:
(a)在一导电箔的一表面上形成一电阻膜;
(b)利用一单独的有机绝缘层作为粘着剂,将该带有电阻膜的导电箔与一单位电路薄板相叠合,且该单独的有机绝缘层位于该导电箔与该单位电路薄板之间;及
(c)在所述导电箔的另一表面上形成电极和电路图案。
2、如权利要求1所述制作内嵌有电阻组件的多层电路板的方法,其特征在于在形成电阻膜的步骤之后,还可包括形成一保护覆层以覆盖住该电阻膜的步骤。
3、如权利要求2所述制作内嵌有电阻组件的多层电路板的方法,其特征在于所述的保护覆层为绝缘树脂或陶瓷材料中的一种。
4、如权利要求1所述制作内嵌有电阻组件的多层电路板的方法,其特征在于该电阻膜的电阻值为0.1ohm/square以上。
5、一种制作内嵌有膜状电容组件的多层电路板的方法,其特征在于包括以下步骤:
(a)在一导电箔的一表面上形成一电容膜;
(b)在该电容膜上形成一导电膜,并部分覆盖住该电容膜,以作为该电容组件的电极;
(c)利用一单独的有机绝缘层作为粘着剂,将该带有电容膜的导电箔与一单位电路薄板相叠合,且该单独的有机绝缘层位于该导电箔与该单位电路薄板之间;及
(d)在所述的导电箔上形成电极和电路图案。
6、如权利要求5所述的制作内嵌有电容组件的多层电路板的方法,其特征在于所述步骤(b)之后,还可包括有一步骤:形成一保护覆层以覆盖住该电容膜与导电膜。
7、如权利要求6所述制作内嵌有电容组件的多层电路板的方法,其特征在于所述保护覆层为绝缘有机材料或陶瓷材料中的一种。
8、如权利要求5所述制作内嵌有电容组件的多层电路板的方法,其特征在于所述电容膜为相对介电常数在5.0以上的材质。
9、一种制作内嵌有电感组件的多层电路板的方法,其特征在于包括以下步骤:
(a)在一导电箔的一表面上形成一软磁性膜;
(b)利用一单独的有机绝缘层作为粘着剂,将该所述带有软磁性膜的导电箔与一单位电路薄板相叠合,且该单独的有机绝缘层位于该导电箔与该单位电路薄板之间;及
(c)在所述导电箔的另一面上形成螺旋型线圈和电路图案。
10、如权利要求9所述的制作内嵌有电感组件的多层电路板的方法,其特征在于形成软磁性膜的步骤之后,还可包括形成一保护覆层以覆盖住该软磁性膜的步骤。
11、如权利要求10所述制作内嵌有电感组件的多层电路板的方法,其特征在于所述保护覆层为绝缘有机材料或陶瓷材料中的一种。
12、如权利要求9所述的制作内嵌有电感组件的多层电路板的方法,其特征在于所述软磁性膜为导磁性大于1的软磁性材质。
13、如权利要求9或权利要求10所述的制作内嵌有电感组件的多层电路板的方法,其特征在于形成螺旋型线圈与电路图案的步骤之后,还可包括形成一软磁性膜覆盖该螺旋型线圈的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB01138638XA CN1194596C (zh) | 2001-12-28 | 2001-12-28 | 制作内嵌有被动组件的多层电路板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB01138638XA CN1194596C (zh) | 2001-12-28 | 2001-12-28 | 制作内嵌有被动组件的多层电路板的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1429065A CN1429065A (zh) | 2003-07-09 |
CN1194596C true CN1194596C (zh) | 2005-03-23 |
Family
ID=4674632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB01138638XA Expired - Fee Related CN1194596C (zh) | 2001-12-28 | 2001-12-28 | 制作内嵌有被动组件的多层电路板的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1194596C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100490612C (zh) * | 2005-07-15 | 2009-05-20 | 日月光半导体制造股份有限公司 | 内嵌无源组件的多层电路板的制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110049632B (zh) * | 2018-01-16 | 2022-04-15 | 鹏鼎控股(深圳)股份有限公司 | 内埋式柔性电路板及其制作方法 |
-
2001
- 2001-12-28 CN CNB01138638XA patent/CN1194596C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100490612C (zh) * | 2005-07-15 | 2009-05-20 | 日月光半导体制造股份有限公司 | 内嵌无源组件的多层电路板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1429065A (zh) | 2003-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1051670C (zh) | 可叠置的电路板层的制造方法 | |
CN1051668C (zh) | 包括电容器元件的电路板及其制造方法 | |
US6541137B1 (en) | Multi-layer conductor-dielectric oxide structure | |
CN1540692B (zh) | 镀覆接线端 | |
CN1254162C (zh) | 形成电路化叠层结构和多层印刷电路板的方法及嵌入式电路结构 | |
US6631551B1 (en) | Method of forming integral passive electrical components on organic circuit board substrates | |
CA2462849A1 (en) | Nickel coated copper as electrodes for embedded passive devices | |
CA2595302A1 (en) | Method of making multilayered construction for use in resistors and capacitors | |
CN1375840A (zh) | 电子元件及其制备方法 | |
WO1990001413A1 (en) | High dielectric constant flexible sheet material | |
US20020182374A1 (en) | Lamination method of embedding passive components in an organic circuit board | |
CN108154991B (zh) | 线圈组件及制造线圈组件的方法 | |
CN1783377A (zh) | 电容/电阻器件、电介质叠层和印刷电路板及其制造方法 | |
US6910264B2 (en) | Method for making a multilayer circuit board having embedded passive components | |
CN1541054A (zh) | 电子组件及其制造方法 | |
WO2005062803A2 (en) | Printed circuit dielectric foil and embedded capacitors | |
CN1194596C (zh) | 制作内嵌有被动组件的多层电路板的方法 | |
CN102176375B (zh) | 镀覆接线端 | |
CN1250059C (zh) | 内嵌有膜状电阻组件的增层电路板制造方法 | |
CN1198494C (zh) | 用于制作增层电路板的薄核心板的制法 | |
US20120223047A1 (en) | Method of forming multilayer capacitors in a printed circuit substrate | |
JP2004134421A (ja) | コンデンサ内蔵配線基板及びその製造方法 | |
JPH09270338A (ja) | 電子部品 | |
JP3261880B2 (ja) | チップ型電子部品の製造方法 | |
US20060258082A1 (en) | Structure Of Embedded Capacitors And Fabrication Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050323 Termination date: 20121228 |