CN118284127A - 显示装置 - Google Patents

Abstract

一种显示装置包括：基板，该基板包括包含多个子像素的显示区域和非显示区域；膜构件，该膜构件位于基板的下部上；粘合层，该粘合层位于膜构件与基板之间，以及绝缘层，该绝缘层位于基板上，其中，多个子像素各自包括设置有发光元件的发光区域以及设置有用于使发光元件工作的驱动电路的电路区域，其中，基板包括设置为与发光区域对应的多个第一基板图案和设置为与电路区域对应的第二基板图案，并且其中，多个第一基板图案和第二基板图案由不同的材料制成。因此，能够最小化基板的寄生电容，并且能够进一步提高显示装置的透射率。

Description

显示装置

相关申请的交叉引用

本申请要求于2022年12月29日在韩国知识产权局提交的韩国专利申请第10-2022-0188556号的优先权，其公开内容通过引用并入本文。

技术领域

本公开涉及一种显示装置，更具体地，涉及一种最小化寄生电容、具有提高的透射率并且最小化破裂的发生和扩展的显示装置。

背景技术

作为用于计算机的显示器、电视机、移动电话等的显示装置，具有配置为自发光的有机发光显示器(OLED)和需要单独的光源的液晶显示器(LCD)。

显示装置的应用范围是多样化的，从计算机的显示器和电视机到个人移动装置，并且正在对具有宽显示面积并具有减小的体积和重量的显示装置进行研究。

此外，近来，通过在由具有柔性的柔性塑料材料制成的基板上形成显示元件、线等而制成从而即使被折叠或卷起也可以显示图像的柔性显示装置作为下一代显示装置已经受到关注。

发明内容

本公开要实现的一个目的是提供一种使用由硅材料和透明导电氧化物材料或氧化物半导体材料制成的基板替代塑料基板的显示装置。

本公开要实现的另一个目的是提供一种最小化水分和氧气的渗透的显示装置。

本公开要实现的另一个目的是提供一种能够通过去除塑料基板来简化工艺并降低制造成本的显示装置。

本公开要实现的另一个目的是提供一种可以通过使用由硅材料和透明导电氧化物材料或氧化物半导体材料制成的基板来最小化寄生电容并提高透射率的显示装置。

本公开要实现的另一个目的是提供一种抑制破裂的发生和扩展的显示装置。

本公开要实现的另一个目的是提供一种具有提高的透射率的显示装置。

本公开的目的不限于上述目的，并且本领域技术人员可以通过下面的描述清楚地理解上面未提及的其他目的。

根据本公开的一个方面，一种显示装置包括：基板，该基板包括包含多个子像素的显示区域和非显示区域；膜构件，该膜构件位于基板的下部上；粘合层，该粘合层位于膜构件与基板之间；以及绝缘层，该绝缘层位于基板上，其中，多个子像素各自包括设置有发光元件的发光区域和设置有用于使发光元件工作的驱动电路的电路区域，其中，基板包括设置为与发光区域对应的多个第一基板图案和设置为与电路区域对应的第二基板图案，并且其中，多个第一基板图案和第二基板图案由不同的材料制成。

根据本公开的另一方面，一种显示装置包括：基板，该基板包括发光区域和设置有用于使发光元件工作的驱动电路的电路区域；发光元件，该发光元件设置在基板上和发光区域中；以及绝缘层，该绝缘层位于基板上，其中，基板包括：多个第一基板图案，该多个第一基板图案配置为与发光区域的一部分和电路区域的一部分重叠；第二基板图案，该第二基板图案配置为与电路区域重叠并由与多个第一基板图案的材料不同的材料制成；以及多个第三基板图案，该多个第三基板图案配置为与电路区域重叠并设置在多个第一基板图案与第二基板图案之间，多个第三基板图案由与多个第一基板图案的材料和第二基板图案的材料不同的材料制成。

示例性实施例的其他详细事项包括在具体实施方式和附图中。

根据本公开，与发光区域对应的基板由透明导电氧化物材料或氧化物半导体材料制成，与电路区域对应的基板由硅基材料制成。因此，能够最小化基板与显示装置的其他构成元件之间的寄生电容，并提高驱动可靠性。

根据本公开，通过将硅材料和透明导电氧化物材料或氧化物半导体材料用于显示装置的基板，能够容易地控制透湿性。

根据本公开，通过使用包括硅材料和透明导电氧化物材料或氧化物半导体材料的薄膜基板，能够提高显示装置的柔性。

根据本公开，显示装置的基板由硅材料、具有柔性或粘合性的材料以及薄膜透明导电氧化物材料或氧化物半导体材料制成。因此，能够减少当显示装置弯曲或卷起时产生的应力，从而减少显示装置中的破裂。

根据本公开，硅材料和透明导电氧化物材料或氧化物半导体材料可以用于显示装置的基板，从而减少基板上产生的静电并提高显示质量。

根据本公开的效果不限于上面举例说明的内容，并且在本说明书中包括更多不同的效果。

附图说明

通过结合附图的以下详细描述，将更清楚地理解本公开的上述和其他方面、特征和其他优点，在附图中：

图1是根据本公开的示例性实施例的显示装置的俯视平面图；

图2是根据本公开的示例性实施例的显示装置的示意性剖视图；

图3是根据本公开的示例性实施例的显示装置的子像素的电路图；

图4A至图4B是根据本公开的示例性实施例的显示装置的放大俯视平面图；

图5是沿着图4A中的线V-V′截取的剖视图；

图6A至图6E是示意性地示出根据本公开的示例性实施例的显示装置的制造方法的剖视图；

图7是根据本公开的另一示例性实施例的显示装置的剖视图；以及

图8A至图8F是示意性地示出根据本公开的另一示例性实施例的显示装置的制造方法的剖视图。

具体实施方式

通过参考下面详细描述的示例性实施例以及附图，本公开的优点和特征以及这些优点和特征的实现方法将变得清楚。然而，本公开不限于本文中公开的示例性实施例，而是将以各种形式实现。仅以示例的方式提供示例性实施例，使得本领域技术人员能够充分理解本公开的公开内容和本公开的范围。

在用于描述本公开的示例性实施例的附图中示出的形状、尺寸、比率、角度、数量等仅仅是示例，本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地模糊本公开的主题。本文中使用的诸如“包括”、“具有”和“由…组成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用可以包括复数。

即使没有明确说明，部件也被解释为包括普通误差范围。

当使用诸如“上”、“上方”、“下方”和“靠近”的术语来描述两个部分之间的位置关系时，一个或多个部分可以位于该两个部分之间，除非这些术语与术语“立即”或“直接”一起使用。

当一个元件或层设置在另一个元件或层“上”时，又一个层或又一个元件可以直接插设在该另一个元件上或它们之间。

虽然术语“第一”、“第二”等用于描述各种部件，但是这些部件不受这些术语的限制。这些术语仅用于将一个部件与其他部件区分开。因此，下面将要提及的第一部件在本公开的技术构思中可以是第二部件。

在整个说明书中，相同的附图标记通常表示相同的元件。

为了便于描述，示出附图中所示的每个部件的尺寸和厚度，并且本公开不限于所示部件的尺寸和厚度。

本公开的各个实施例的特征可以部分地或全部地彼此结合或组合，并且可以在技术上以各种方式相互关联和操作，并且可以彼此独立地或彼此相关联地执行这些实施例。

在下文中，将参照附图详细描述根据本公开的示例性实施例的显示装置。

图1是根据本公开的示例性实施例的显示装置的俯视平面图。图2是根据本公开的示例性实施例的显示装置的示意性剖视图。为了便于描述，图1仅示出显示装置100的各种构成元件中的基板110、多个柔性膜170和多个印刷电路板180。

参照图1和图2，基板110是用于支撑显示装置100的其它构成元件的支撑构件。基板110可以由硅材料和透明导电氧化物材料或氧化物半导体材料制成。更具体地，透明导电氧化物材料或氧化物半导体材料可以设置在与设置有发光元件的发光区域对应的区域中。硅材料可以设置在与设置有子像素的驱动电路的电路区域对应的区域中。

例如，构成基板110的透明导电氧化物材料可以是诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的一种或多种的材料。例如，构成基板110的硅基材料可以是氢化非晶硅和氢化并掺杂有杂质的非晶硅中的一种或多种。

此外，基板110可以由包含铟(In)和镓(Ga)的氧化物半导体材料(例如，诸如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)和铟锡锌氧化物(ITZO)的透明氧化物半导体中的一种或多种)制成。

然而，透明导电氧化物材料和氧化物半导体材料的材料和类型是示例性地提供的。基板110可以由本说明书中未公开的其他透明导电氧化物材料和氧化物半导体材料制成。然而，本公开不限于此。

同时，可以通过沉积具有非常小的厚度的透明导电氧化物或氧化物半导体来形成基板110。因此，由于基板110具有非常小的厚度，基板110可以具有柔性。此外，包括具有柔性的基板110的显示装置100可以被实现为即使显示装置100被折叠或卷起也可以显示图像的柔性显示装置100。例如，在显示装置100是可折叠显示装置的情况下，基板110可以围绕折叠轴折叠或展开。作为另一示例，在显示装置100是可卷曲显示装置的情况下，显示装置可以围绕滚轴卷起并保存。因此，根据本公开的示例性实施例的显示装置100可以通过使用具有柔性的基板110而实现为诸如可折叠显示装置或可卷曲显示装置的柔性显示装置100。

此外，根据本公开的示例性实施例的显示装置100可以通过使用由透明导电氧化物或氧化物半导体制成的基板110来执行激光剥离(laser-lift-off，LLO)工序。LLO工序是指在制造显示装置100的工序期间，通过使用激光将设置在基板110下方的临时基板与基板110分离的工序。因此，基板110是用于进一步促进LLO工序的层，因此基板110可以被称为功能薄膜、功能薄膜层或功能基板。下面将更详细地描述LLO工序。

基板110包括显示区域AA和非显示区域NA。

显示区域AA是显示图像的区域。为了显示图像，包括多个子像素的像素部120可以设置在显示区域AA中。例如，像素部120包括多个子像素，每个子像素包括设置有发光元件的发光区域和设置有驱动电路的电路区域。像素部120可以显示图像。

非显示区域NA是不显示图像的区域。设置有用于使设置在显示区域AA中的子像素工作的各种线、驱动IC等。例如，诸如栅极驱动器IC和数据驱动器IC的各种驱动IC可以设置在非显示区域NA中。

多个柔性膜170设置在基板110的一端。多个柔性膜170电连接到基板110的一端。多个柔性膜170中的每一个是设置在具有柔性的基膜上的具有各种类型的部件的膜，以向显示区域AA中的多个子像素供应信号。多个柔性膜170中的每一个的一端设置在基板110的非显示区域NA中，并且向显示区域AA中的多个子像素供应数据电压等。同时，图1示出四个柔性膜170。然而，可以根据设计不同地改变柔性膜170的数量。然而，本公开不限于此。

同时，诸如栅极驱动器IC和数据驱动器IC的驱动IC可以设置在多个柔性膜170上。驱动IC是配置为处理用于显示图像的数据并处理用于处理数据的驱动信号的部件。根据驱动IC如何安装，驱动IC可以以诸如玻上芯片(COG)方法、膜上芯片(COF)方法和带载封装(TCP)方法的方式设置。在本说明书中，为了便于描述，已经描述了驱动IC通过膜上芯片方法安装在多个柔性膜170上的配置。然而，本公开不限于此。

印刷电路板180连接到多个柔性膜170。印刷电路板180是用于向驱动IC供应信号的部件。用于向驱动IC供应诸如驱动信号、数据电压等各种驱动信号的各种类型的部件可以设置在印刷电路板180上。同时，图1示出两个印刷电路板180。然而，可以根据设计不同地改变印刷电路板180的数量。本公开不限于此。

参照图2，绝缘层IN设置在基板110上。绝缘层IN可以抑制从基板110的外部渗透的水分和/或氧气扩散。可以通过控制绝缘层IN的厚度或分层结构来控制显示装置100的透湿性。此外，绝缘层IN抑制由透明导电氧化物或氧化物半导体制成的基板110在与诸如像素部120的其他部件接触时短路。绝缘层IN可以由无机材料制成，例如绝缘层IN可以配置为由氧化硅(SiOx)或氮化硅(SiNx)制成的单层或多层。然而，本公开不限于此。

像素部120设置在绝缘层IN上。像素部120可以设置为对应于显示区域AA。像素部120包括多个子像素并且配置为显示图像。像素部120的多个子像素是构成显示区域AA的最小单位。发光元件和驱动电路可以设置在多个子像素中的每一个子像素中。例如，多个子像素中的每一个子像素的发光元件可以是包括阳极、有机发光层和阴极的有机发光元件，或者可以是包括N型半导体层、P型半导体层以及发光层的LED。然而，本公开不限于此。此外，用于使多个子像素工作的驱动电路可以包括诸如薄膜晶体管和存储电容器的驱动元件。然而，本公开不限于此。在下文中，为了便于描述，假设多个子像素中的每一个子像素的发光元件是有机发光元件。然而，本公开不限于此。

同时，根据从发光元件发射光的方向，显示装置100可以是顶部发光型显示装置或底部发光型显示装置。

顶部发光型显示装置使得从发光元件发射的光能够朝向基板110的设置有发光元件的上侧传播。顶部发光型显示装置可以具有形成在阳极的下部上的反射层，以使得从发光元件发射的光能够朝向基板110的上侧(即朝向阴极)传播。

底部发光型显示装置使得从发光元件发射的光能够朝向基板110的设置有发光元件的下侧传播。在底部发光型显示装置的情况下，阳极可以仅由透明导电材料制成，阴极可以由具有高反射率的金属材料制成，以使得从发光元件发射的光能够朝向基板110的下侧传播。

在下文中，为了便于描述，根据本公开的示例性实施例的显示装置100将被描述为底部发光型显示装置。然而，本公开不限于此。

密封层130设置为覆盖像素部120。密封层130可以密封像素部120并保护像素部120的发光元件免受外部水分、氧气、冲击等的影响。密封层130可以配置为其中多个无机材料层和多个有机材料层交替堆叠的薄膜封装(TFE)。例如，无机材料层可以由诸如氮化硅(SiNx)、氧化硅(SiOx)或氧化铝(A1Ox)的无机材料制成。有机材料层可以由环氧基聚合物或丙烯酸聚合物制成。然而，本公开不限于此。此外，密封层130可以配置为端面密封型密封层。例如，可以通过将紫外线固化或热固性密封剂涂敷到像素部120的整个表面上来形成密封层130。然而，密封层130可以具有各种结构并且可以由各种材料制成。然而，本公开不限于此。

同时，可以在密封层130上进一步设置密封基板。密封基板可以由具有高模量和高耐腐蚀性的金属材料制成。例如，密封基板可以由具有高达约200MPa至900MPa模量的材料制成。密封基板可以由诸如铝(Al)、镍(Ni)、铬(Cr)、铁(Fe)和易于加工成箔或薄膜的形式并具有高耐腐蚀性的镍合金的金属材料制成。因此，由于密封基板由金属材料制成，所以密封基板可以以超薄膜的形式实现并且具有非常抗外部冲击和刮擦的保护特性。

密封构件140设置为围绕像素部120和密封层130的侧表面。密封构件140可以设置在非显示区域NA中并且设置为围绕设置在显示区域AA中的像素部120。密封构件140可以设置为围绕像素部120的侧表面和密封层130的侧表面，从而最小化水分向像素部120的渗透。例如，密封构件140可以设置为覆盖绝缘层IN的顶表面的一部分，该部分与突出到像素部120的外侧的非显示区域NA重叠。密封构件140可以设置为覆盖密封层130的侧表面的一部分，其中，密封层130设置为围绕像素部120。密封构件140可以设置为覆盖密封层130的顶表面的一部分。

密封构件140可以由具有弹性的非导电材料制成，以密封像素部120的侧表面并增加显示装置100的侧表面的刚性。此外，密封构件140可以由具有粘合性的材料制成。此外，密封构件140还可以包括吸湿剂以吸收来自外部的水分和氧气并最小化水分通过显示装置100的侧部的渗透。例如，密封构件140可以由诸如聚酰亚胺(PI)、聚氨酯、环氧树脂或丙烯酸的材料制成。然而，本公开不限于此。

膜构件设置在基板110的下部。膜构件可以包括偏振板160和阻挡膜中的至少一个。例如，偏振板160设置在基板110的下方。偏振板160可以选择性地透射光并减少对进入基板110的外部光的反射。具体地，显示装置100具有形成在基板110上并涂敷到半导体元件、线和发光元件的各种金属材料。因此，进入基板110的外部光可以被金属材料反射。对外部光的反射可能降低显示装置100的可见性。在这种情况下，用于抑制对外部光的反射的偏振板160可以设置在基板110的下方，从而提高显示装置100的室外可见性。然而，根据显示装置100的实现方式，可以不包括偏振板160。

同时，阻挡膜可以与偏振板160一起设置在基板110的下部。可选择地，可以在不包括偏振板160的状态下设置阻挡膜。阻挡膜可以最小化存在于基板110外部的水分和氧气向基板110的渗透，从而保护包括发光元件的像素部120。然而，根据显示装置100的实现方式，可以不包括阻挡膜。然而，本公开不限于此。

粘合层150设置在膜构件与基板110之间。粘合层150可以由具有粘合性的材料制成。粘合层150可以是热固性或自然固化的粘合剂。例如，粘合层150可以是光学透明粘合剂(OCA)、压敏粘合剂(PSA)等。然而，本公开不限于此。

在下文中，将参照图3至图5更详细地描述像素部120的多个子像素。

图3是根据本公开的示例性实施例的显示装置的子像素的电路图。

参照图3，用于使多个子像素SP中的每一个子像素的发光元件OLED工作的驱动电路包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC。此外，多条线设置在基板110上以使驱动电路工作，并且多条线包括栅极线GL、数据线DL、高电位电源线VDD、感测线SL和基准线RL。

在单个子像素SP的驱动电路中包括的第一晶体管TR1、第二晶体管TR2和第三晶体管TR3各自包括栅极、源极和漏极。

此外，第一晶体管TR1、第二晶体管TR2和第三晶体管TR3各自可以是P型薄膜晶体管或N型薄膜晶体管。例如，在P型薄膜晶体管中，正空穴从源极流向漏极，使得电流可以从源极流向漏极。在N型薄膜晶体管中，电子从源极流向漏极，使得电流可以从漏极流向源极。在下文中，假设第一晶体管TR1、第二晶体管TR2和第三晶体管TR3各自可以是电流从漏极流向源极的N型薄膜晶体管。然而，本公开不限于此。

第一晶体管TR1包括第一有源层、第一栅极、第一源极和第一漏极。第一栅极连接到第一节点N1。第一源极连接到发光元件OLED的阳极。第一漏极连接到高电位电源线VDD。当第一节点N1的电压高于阈值电压时，第一晶体管TR1可以导通。当第一节点N1的电压低于阈值电压时，第一晶体管TR1可以截止。此外，当第一晶体管TR1导通时，驱动电流可以通过第一晶体管TR1传输到发光元件OLED。因此，配置为控制要供应给发光元件OLED的驱动电流的第一晶体管TR1可以被称为驱动晶体管。

第二晶体管TR2包括第二有源层、第二栅极、第二源极和第二漏极。第二栅极连接到栅极线GL。第二源极连接到第一节点N1。第二漏极连接到数据线DL。第二晶体管TR2可以基于来自栅极线GL的栅极电压而导通或截止。当第二晶体管TR2导通时，可以将来自数据线DL的数据电压充入第一节点N1。因此，配置为由栅极线GL导通或截止的第二晶体管TR2可以被称为开关晶体管。

第三晶体管TR3包括第三有源层、第三栅极、第三源极和第三漏极。第三栅极连接到感测线SL。第三源极连接到第二节点N2。第三漏极连接到基准线RL。第三晶体管TR3可以基于来自感测线SL的感测电压而导通或截止。此外，当第三晶体管TR3导通时，基准电压可以从基准线RL传输到第二节点N2和存储电容器SC。因此，第三晶体管TR3可以被称为感测晶体管。

同时，图3示出了栅极线GL和感测线SL是分开的线。然而，栅极线GL和感测线SL可以被实现为单条线。然而，本公开不限于此。

存储电容器SC连接在第一晶体管TR1的第一栅极与第一源极之间。也就是说，存储电容器SC可以连接在第一节点N1与第二节点N2之间。存储电容器SC可以通过保持第一晶体管TR1的第一栅极与第一源极之间的电位差来向发光元件OLED供应预定的驱动电流，使得发光元件OLED发光。存储电容器SC包括多个电容器电极。例如，多个电容器电极中的一个可以连接到第一节点N1，另一个电容器电极可以连接到第二节点N2。

发光元件OLED包括阳极、发光层和阴极。发光元件OLED的阳极连接到第二节点N2，阴极连接到低电位电源线VSS。发光元件OLED可以通过从第一晶体管TR1接收驱动电流来发光。

同时，图3示出根据本公开的示例性实施例的显示装置100的子像素SP的驱动电路具有包括三个晶体管和单个存储电容器SC的3T1C结构。然而，可以根据设计不同地改变晶体管的数量、存储电容器SC的数量以及晶体管与存储电容器之间的连接关系。本公开不限于此。

图4A至图4B是根据本公开的示例性实施例的显示装置的放大俯视平面图。图5是沿着图4A中的线V-V'截取的剖视图。图4A是构成单个像素的红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的放大俯视平面图。为了便于描述，图4A没有示出堤115，并且多个滤色器CF的边缘由粗实线表示。图4B是根据本公开的示例性实施例的显示装置100的基板110的放大俯视平面图。参照图4A至图4B和图5，根据本公开的示例性实施例的显示装置100包括基板110、绝缘层IN、缓冲层111、栅极绝缘层112、钝化层113、涂覆层114、堤115、粘合层150、偏振板160、第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、存储电容器SC、发光元件OLED、栅极线GL、感测线SL、数据线DL、基准线RL、高电位电源线VDD和多个滤色器CF。

参照图4A，多个子像素SP包括红色子像素SPR、绿色子像素SPG、蓝色子像素SPB和白色子像素SPW。例如，红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG可以沿行方向顺序地设置。然而，多个子像素SP的布置顺序不限于此。

多个子像素SP各自包括发光区域EA和电路区域CA。发光区域EA是可以独立地发射具有单一类型的颜色的光的区域。发光元件OLED可以设置在发光区域中。具体地，发光区域EA可以被限定为从堤115暴露的区域，并且配置为使得从发光元件OLED发射的光可以在多个滤色器CF和阳极121彼此重叠的区域中传播到外部。例如，一起参照图4A和图5，红色子像素SPR的发光区域EA可以是在红色滤色器CFR和阳极121彼此重叠的区域中的从堤115暴露的区域。绿色子像素SPG的发光区域EA可以是在绿色滤色器CFG和阳极121彼此重叠的区域中的从堤115暴露的区域。蓝色子像素SPB的发光区域EA可以是在蓝色滤色器CFB和阳极121彼此重叠的区域中的从堤115暴露的区域中发射蓝光的蓝色发光区域。在这种情况下，没有设置单独的滤色器CF的白色子像素SPW的发光区域EA可以是在与阳极121的从堤115暴露的部分重叠的区域中发射白光的白光发光区域。

电路区域CA是除发光区域EA之外的区域。多条线可以设置在电路区域中并将各种类型的信号传输到用于使多个发光元件OLED工作的驱动电路DP。此外，设置有驱动电路DP、多条线和堤115的电路区域CA可以是非发光区域。例如，在电路区域CA中，可以设置包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC的驱动电路DP、多条高电位电源线VDD、多条数据线DL、多条基准线RL、多条栅极线GL、感测线SL和堤115。

参照图3至图5，基板110包括多个第一基板图案110P1和第二基板图案110P2。

多个第一基板图案110P1可以设置为对应于发光区域EA。也就是说，多个第一基板图案110P1可以设置为与发光区域EA和电路区域CA中的发光区域EA重叠。因此，如图4B所示，多个第一基板图案110P1可以各自具有与各个发光区域EA相同的形状。然而，本公开不限于此。然而，多个第一基板图案110P1可以设置为对应于发光区域EA，同时各自具有与各个发光区域EA相同的形状。多个第一基板图案110P1可以各自具有比发光区域EA的宽度W1大的宽度W2。因此，多个第一基板图案110P1中的一部分可以与电路区域CA的一部分重叠。然而，本公开不限于此。多个第一基板图案110P1可以各自具有与各个发光区域EA相同的宽度，并且与各个发光区域EA完全重叠。多个第一基板图案110P1可以各自由透明导电氧化物材料或氧化物半导体制成。

多个第一基板图案110P1可以包括：第一图案P1，该第一图案P1设置在基板110上的平坦区域中；以及第二图案P2，该第二图案P2设置在第一图案P1的两个相对端处并向位于基板110的上部的绝缘层IN的方向突出，使得第二图案P2各自具有倾斜形状。也就是说，第二图案P2可以具有一种锥形形状。第一图案P1可以设置为与发光区域EA重叠。第二图案P2可以设置为与发光区域EA的部分区域和与发光区域EA相邻的电路区域CA的部分区域重叠。因此，发光区域EA与电路区域CA之间的边界可以与第二图案P2重叠。然而，本公开不限于此。发光区域EA与电路区域CA之间的边界可以设置为与第一图案P1重叠。通常，透射率随着光的入射角的增加而降低。因为多个第一基板图案110P1各自具有倾斜形状，所以沿对角线方向引入的光与从前表面引入的光具有相同的效果，这可以提高显示装置的透射率。

第二基板图案110P2可以设置为对应于电路区域CA。也就是说，第二基板图案110P2可以设置为不与发光元件OLED重叠。第二基板图案110P2可以设置为仅与配置为使发光元件OLED工作的多个薄膜晶体管TR1、TR2和TR3重叠并与设置有存储电容器SC和各种线的电路区域CA重叠。第二基板图案110P2可以由硅基材料制成。例如，第二基板图案110P2可以由与用于LLO工序的牺牲层相同的材料制成。如上所述，与电路区域CA重叠的第二基板图案110P2由硅基材料制成。因此，能够利用在电路区域CA中设置的多个薄膜晶体管TR1、TR2和TR3、存储电容器SC和各种线来抑制寄生电容的发生。

如图4B所示，在平面图中，多个第一基板图案110P1可以设置为被第二基板图案110P2围绕。在这种情况下，参照图5，在每一个第一基板图案110P1与第二基板图案110P2之间的空间中设置有间隙H。间隙H可以由多个第一基板图案110P1、第二基板图案110P2和粘合层150来限定。也就是说，间隙H是由多个第一基板图案110P1、第二基板图案110P2和粘合层150围绕的区域。间隙H可以设置在粘合层150上并与电路区域CA重叠。

同时，在本说明书中，已经描述了基板110包括多个第一基板图案110P1和第二基板图案110P2的配置。多个第一基板图案110P1和第二基板图案110P2可以不限定在基板上，而是可以限定在执行与基板类似功能的其他部件上。

一起参照图3至图5，粘合层150和偏振板160设置在基板110的下部。绝缘层IN设置在基板110上。多条高电位电源线VDD、多条数据线DL、多条基准线RL和遮光层LS设置在绝缘层IN上。

多条高电位电源线VDD、多条数据线DL、多条基准线RL和遮光层LS可以在基板110上设置在同一层上并且由相同的导电材料制成。例如，多条高电位电源线VDD、多条数据线DL、多条基准线RL和遮光层LS可以各自由诸如铜(Cu)、铝(A1)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

多条高电位电源线VDD是用于向多个子像素SP传输高电源电压的线。多条高电位电源线VDD可以在多个子像素SP之间沿列方向延伸。在行方向上彼此相邻的两个子像素SP可以共享多条高电位电源线VDD中的单条高电位电源线VDD。例如，一条高电位电源线VDD可以设置在红色子像素SPR的左侧并向红色子像素SPR和白色子像素SPW中的每一个的第一晶体管TR1供应高电位电源电压。另一条高电位电源线VDD可以设置在绿色子像素SPG的右侧并向蓝色子像素SPB和绿色子像素SPG中的每一个的第一晶体管TR1供应高电位电源电压。

多条数据线DL包括作为在多个子像素SP之间沿列方向延伸并向多个子像素SP传输数据电压的线的第一数据线DL1、第二数据线DL2、第三数据线DL3和第四数据线DL4。第一数据线DL1可以设置在红色子像素SPR与白色子像素SPW之间并且将数据电压传输到红色子像素SPR的第二晶体管TR2。第二数据线DL2可以设置在第一数据线DL1与白色子像素SPW之间并且将数据电压传输到白色子像素SPW的第二晶体管TR2。第三数据线DL3可以设置在蓝色子像素SPB与绿色子像素SPG之间并且将数据电压传输到蓝色子像素SPB的第二晶体管TR2。第四数据线DL4可以设置在第三数据线DL3与绿色子像素SPG之间并且将数据电压传输到绿色子像素SPG的第二晶体管TR2。

多条基准线RL是在多个子像素SP之间沿列方向延伸并将基准电压传输到多个子像素SP的线。构成单个像素的多个子像素SP可以共享单条基准线RL。例如，一条基准线RL可以设置在白色子像素SPW与蓝色子像素SPB之间并将基准电压传输到红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG中的每一个的第三晶体管TR3。

一起参照图4A和图5，遮光层LS设置在绝缘层IN上。遮光层LS可以设置为与多个晶体管TR1、TR2和TR3中的至少第一晶体管TR1的第一有源层ACT1重叠，并抑制光进入第一有源层ACT1。如果光被发射到第一有源层ACT1，则发生漏电流，这可能降低作为驱动晶体管的第一晶体管TR1的可靠性。在这种情况下，当由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的不透明导电材料制成的遮光层LS设置为与第一有源层ACT1重叠时，遮光层LS可以抑制光从基板110的下侧进入第一有源层ACT1，从而提高第一晶体管TR1的可靠性。然而，本公开不限于此。遮光层LS可以设置为与第二晶体管TR2的第二有源层ACT2和第三晶体管TR3的第三有源层ACT3重叠。

同时，图5示出遮光层LS是单层。然而，遮光层LS可以设置为多个层。例如，遮光层LS可以设置为多个层，该多个层被设置为与插设在它们之间的绝缘层IN、缓冲层111、栅极绝缘层112和钝化层113中的至少任何一个彼此重叠。

缓冲层111设置在多条高电位电源线VDD、多条数据线DL、多条基准线RL和遮光层LS上。缓冲层111可以减少水分或杂质通过基板110的渗透。例如，缓冲层111可以配置为由氧化硅(SiOx)或氮化硅(SiNx)制成的单层或多层。然而，本公开不限于此。此外，根据基板110的类型或晶体管的类型，可以不包括缓冲层111。然而，本公开不限于此。

第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC设置在多个子像素SP中的每一个子像素的缓冲层111上。

首先，第一晶体管TR1包括第一有源层ACT1、第一栅极GE1、第一源极SE1和第一漏极DE1。

第一有源层ACT1设置在缓冲层111上。第一有源层ACT1可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料制成，但是本公开不限于此。例如，在第一有源层ACT1由氧化物半导体制成的情况下，第一有源层ACT1可以包括沟道区、源极区和漏极区。源极区和漏极区可以是具有导电性的区域。然而，本公开不限于此。

栅极绝缘层112设置在第一有源层ACT1上。栅极绝缘层112可以是用于使第一栅极GE1与第一有源层ACT1绝缘并且由绝缘材料制成的层。例如，栅极绝缘层112可以配置为由氧化硅(SiOx)或氮化硅(SiNx)制成的单层或多层。然而，本公开不限于此。

第一栅极GE1设置在栅极绝缘层112上，以与第一有源层ACT1重叠。第一栅极GE1可以由例如铜(Cu)、铝(A1)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

第一源极SE1和第一漏极DE1设置在栅极绝缘层112上并且彼此间隔开。第一源极SE1和第一漏极DEl可以通过在栅极绝缘层112中形成的接触孔电连接到第一有源层ACT1。第一源极SE1和第一漏极DEl可以与第一栅极GEl设置在相同的层上并且由相同的导电材料制成。然而，本公开不限于此。例如，第一源极SE1和第一漏极DE1可以由铜(Cu)、铝(A1)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金制成。然而，本公开不限于此。

第一漏极DE1电连接到高电位电源线VDD。例如，红色子像素SPR和白色子像素SPW的第一漏极DE1可以电连接到红色子像素SPR的左侧的高电位电源线VDD。蓝色子像素SPB和绿色子像素SPG的第一漏极DE1可以电连接到绿色子像素SPG的右侧的高电位电源线VDD。

在这种情况下，为了将第一漏极DE1电连接到高电位电源线VDD，可以进一步设置辅助高电位电源线VDDa。辅助高电位电源线VDDa的一端电连接到高电位电源线VDD，另一端电连接到多个子像素SP中的每一个子像素的第一漏极DE1。例如，在辅助高电位电源线VDDa与第一漏极DE1设置在同一层上并且由相同的材料制成的情况下，辅助高电位电源线VDDa的一端可以通过在栅极绝缘层112和缓冲层111中形成的接触孔电连接到高电位电源线VDD，并且辅助高电位电源线VDDa的另一端可以延伸到第一漏极DE1并且与第一漏极DE1集成。

在这种情况下，电连接到同一条高电位电源线VDD的红色子像素SPR的第一漏极DE1和白色子像素SPW的第一漏极DE1可以连接到同一条辅助高电位电源线VDDa。蓝色子像素SPB的第一漏极DE1和绿色子像素SPG的第一漏极DE1也可以连接到同一条辅助高电位电源线VDDa。然而，第一漏极DE1和高电位电源线VDD可以通过其他方法电连接。然而，本公开不限于此。

第一源极SE1可以通过在栅极绝缘层112和缓冲层111中形成的接触孔电连接到遮光层LS。此外，第一有源层ACT1连接到第一源极SE1的一部分可以通过在缓冲层111中形成的接触孔电连接到遮光层LS。如果遮光层LS浮置，则第一晶体管TR1的阈值电压改变，这可能影响显示装置100的工作。因此，遮光层LS可以电连接到第一源极SE1，使得电压可以被施加到遮光层LS，并且第一晶体管TR1的工作不受影响。在本说明书中，已经描述了第一有源层ACT1和第一源极SE1二者都与遮光层LS接触的配置。然而，仅第一源极SE1和第一有源层ACT1中的任意一个可以与遮光层LS直接接触。本公开不限于此。

同时，图5示出栅极绝缘层112形成在基板110的整个表面上。然而，栅极绝缘层112可以被图案化为仅与第一栅极GE1、第一源极SE1和第一漏极DE1重叠。然而，本公开不限于此。

第二晶体管TR2包括第二有源层ACT2、第二栅极GE2、第二源极SE2和第二漏极DE2。

第二有源层ACT2设置在缓冲层111上。第二有源层ACT2可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料制成，但是本公开不限于此。例如，在第二有源层ACT2由氧化物半导体制成的情况下，第二有源层ACT2可以包括沟道区、源极区和漏极区。源极区和漏极区可以是具有导电性的区域。然而，本公开不限于此。

第二源极SE2设置在缓冲层111上。第二源极SE2可以与第二有源层ACT2集成并电连接到第二有源层ACT2。例如，可以通过在缓冲层111上形成半导体材料并使半导体材料的一部分导电来形成第二源极SE2。因此，半导体材料的未导电化的部分可以是第二有源层ACT2。半导体材料的导电化的部分可以是第二源极SE2。然而，第二有源层ACT2和第二源极SE2可以分开形成。然而，本公开不限于此。

第二源极SE2电连接到第一晶体管TR1的第一栅极GE1。第一栅极GE1可以通过在栅极绝缘层112中形成的接触孔电连接到第二源极SE2。因此，第一晶体管TR1可以响应于来自第二晶体管TR2的信号而导通或截止。

栅极绝缘层112设置在第二有源层ACT2和第二源极SE2上。第二漏极DE2和第二栅极GE2设置在栅极绝缘层112上。

第二栅极GE2设置在栅极绝缘层112上，以与第二有源层ACT2重叠。第二栅极GE2可以电连接到栅极线GL。第二晶体管TR2可以基于传输到第二栅极GE2的栅极电压而导通或截止。第二栅极GE2可以由例如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

同时，第二栅极GE2可以从栅极线GL延伸。也就是说，第二栅极GE2可以与栅极线GL集成。第二栅极GE2和栅极线GL可以由相同的导电材料制成。例如，栅极线GL可以由铜(Cu)、铝(A1)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金制成。然而，本公开不限于此。

栅极线GL是用于将栅极电压传输到多个子像素SP的线。栅极线GL可以在穿过多个子像素SP的电路区域的同时沿行方向延伸。栅极线GL可以沿行方向延伸，并且与沿列方向延伸的多条高电位电源线VDD、多条数据线DL和多条基准线RL相交叉。

第二漏极DE2设置在栅极绝缘层112上。第二漏极DE2可以通过在栅极绝缘层112中形成的接触孔电连接到第二有源层ACT2。第二漏极DE2可以通过在栅极绝缘层112和缓冲层111中形成的接触孔电连接到多条数据线DL中的一条。例如，红色子像素SPR的第二漏极DE2可以电连接到第一数据线DL1。白色子像素SPW的第二漏极DE2可以电连接到第二数据线DL2。例如，蓝色子像素SPB的第二漏极DE2可以电连接到第三数据线DL3。绿色子像素SPG的第二漏极DE2可以电连接到第四数据线DL4。第二漏极DE2可以由例如铜(Cu)、铝(A1)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

第三晶体管TR3包括第三有源层ACT3、第三栅极GE3、第三源极SE3和第三漏极DE3。

第三有源层ACT3设置在缓冲层111上。第三有源层ACT3可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料制成，但是本公开不限于此。例如，在第三有源层ACT3由氧化物半导体制成的情况下，第三有源层ACT3可以包括沟道区、源极区和漏极区。源极区和漏极区可以是具有导电性的区域。然而，本公开不限于此。

栅极绝缘层112设置在第三有源层ACT3上。第三栅极GE3、第三源极SE3和第三漏极DE3设置在栅极绝缘层112上。

第三栅极GE3设置在栅极绝缘层112上，以与第三有源层ACT3重叠。第三栅极GE3可以电连接到感测线SL。第三晶体管TR3可以基于传输到第三晶体管TR3的感测电压而导通或截止。第三栅极GE3可以由例如铜(Cu)、铝(A1)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

同时，第三栅极GE3可以从感测线SL延伸。也就是说，第三栅极GE3可以与感测线SL集成。第三栅极GE3和感测线SL可以由相同的导电材料制成。例如，感测线SL可以由铜(Cu)、铝(A1)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金制成。然而，本公开不限于此。

感测线SL是将感测电压传输到多个子像素SP并在多个子像素SP之间沿行方向延伸的线。例如，感测线SL可以在多个子像素SP之间的边界处沿行方向延伸，并与沿列方向延伸的多条高电位电源线VDD、多条数据线DL和多条基准线RL相交叉。

第三源极SE3可以通过在栅极绝缘层112中形成的接触孔电连接到第三有源层ACT3。第三源极SE3可以由例如铜(Cu)、铝(A1)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

同时，第三有源层ACT3的与第三源极SE3接触的部分可以通过在缓冲层111中形成的接触孔电连接到遮光层LS。也就是说，第三源极SE3可以电连接到遮光层LS，第三有源层ACT3插设在第三源极SE3与遮光层LS之间。因此，第三源极SE3与第一源极SE1可以通过遮光层LS彼此电连接。

第三漏极DE3可以通过在栅极绝缘层112中形成的接触孔电连接到第三有源层ACT3。第三漏极DE3可以由例如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料制成。然而，本公开不限于此。

第三漏极DE3可以电连接到基准线RL。例如，构成单个像素的红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的第三漏极DE3可以电连接到同一条基准线RL。也就是说，构成单个像素的多个子像素SP可以共享单条基准线RL。

在这种情况下，辅助基准线RLa可以设置为通过沿列方向延伸的基准线RL向沿行方向并排设置的多个子像素SP传输信号。辅助基准线RLa可以沿行方向延伸并且将基准线RL电连接到多个子像素SP中的每一个子像素的第三漏极DE3。辅助基准线RLa的一端可以通过在缓冲层111和栅极绝缘层112中形成的接触孔电连接到基准线RL。此外，辅助基准线RLa的另一端可以电连接到多个子像素SP中的每一个子像素的第三漏极DE3。在这种情况下，辅助基准线RLa可以与多个子像素SP中的每一个子像素的第三漏极DE3集成。基准电压可以通过辅助基准线RLa从基准线RL传输到第三漏极DE3。然而，辅助基准线RLa可以形成为与第三漏极DE3分离。然而，本公开不限于此。

存储电容器SC设置在多个子像素SP的电路区域CA中。存储电容器SC可以存储第一晶体管TR1的第一栅极GE1与第一源极SE1之间的电压，使得发光元件OLED可以在单个帧期间连续保持相同的状态。存储电容器SC包括第一电容器电极SC1和第二电容器电极SC2。

在多个子像素SP中的每一个子像素中，第一电容器电极SC1设置在绝缘层IN与缓冲层111之间。第一电容器电极SC1可以设置为在基板110上设置的导电构成元件中最靠近基板110。第一电容器电极SC1可以与遮光层LS集成。第一电容器电极SC1可以通过遮光层LS电连接到第一源极SE1。

缓冲层111设置在第一电容器电极SC1上。第二电容器电极SC2设置在缓冲层111上。第二电容器电极SC2可以设置为与第一电容器电极SC1重叠。第二电容器电极SC2可以与第二源极SE2集成并电连接到第二源极SE2或第一栅极GE1。例如，可以通过在缓冲层111上形成半导体材料并使半导体材料的一部分导电来形成第二源极SE2和第二电容器电极SC2。因此，半导体材料的未导电化的一部分可以用作第二有源层ACT2。半导体材料的导电化的一部分可以用作第二源极SE2或第二电容器电极SC2。此外，如上所述，第一栅极GE1通过在栅极绝缘层112中形成的接触孔电连接到第二源极SE2。因此，第二电容器电极SC2可以与第二源极SE2集成，并且电连接到第二源极SE2和第一栅极GE1。

总之，存储电容器SC的第一电容器电极SC1可以与遮光层LS集成并且电连接到遮光层LS、第一源极SE1和第三源极SE3。此外，第二电容器电极SC2可以与第二源极SE2或第二有源层ACT2集成，并电连接到第二源极SE2和第一栅极GE1。因此，彼此重叠的第一电容器电极SC1和第二电容器电极SC2(其间插设有缓冲层111)可以通过在发光元件OLED发光时持续保持第一晶体管TR1的第一栅极GE1和第一源极SE1的电压，来将发光元件OLED保持在恒定状态。

钝化层113设置在第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC上。钝化层113是用于保护在钝化层113的下部设置的部件的绝缘层。例如，钝化层113可以配置为由氧化硅(SiOx)或氮化硅(SiNx)制成的单层或多层。然而，本公开不限于此。此外，根据示例性实施例，可以不包括钝化层113。

多个滤色器CF设置在多个子像素SP的每一个子像素的发光区域EA中并设置在钝化层113上。如上所述，根据本公开的示例性实施例的显示装置100是使得从发光元件OLED发射的光能够传播到发光元件OLED和基板110的下侧的底部发光型显示装置。因此，多个滤色器CF可以设置在发光元件OLED的下方。可以通过穿过多个滤色器CF以具有各种颜色的光束的形式来实现从发光元件OLED发射的光。

多个滤色器CF包括红色滤色器CFR、蓝色滤色器CFB和绿色滤色器CFG。红色滤色器CFR可以设置在多个子像素SP中的红色子像素SPR的发光区域中。蓝色滤色器CFB可以设置在蓝色子像素SPB的发光区域中。绿色滤色器CFG可以设置在绿色子像素SPG的发光区域中。

涂覆层114设置在钝化层113和多个滤色器CF上。涂覆层114是用于使设置有第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、存储电容器SC、多条高电位电源线VDD、多条数据线DL、多条基准线RL、多条栅极线GL和多条感测线SL的基板110的上部平坦化的绝缘层。涂覆层114可以配置为由例如聚酰亚胺或聚丙烯酸的有机材料制成的单层或多层。然而，本公开不限于此。

发光元件OLED设置在多个子像素SP中的每一个子像素的发光区域中。发光元件OLED设置在多个子像素SP中的每一个子像素的涂覆层114上。发光元件OLED包括阳极121、发光层122和阴极123。

在发光区域EA中，阳极121设置在涂覆层114上。因为阳极121向发光层EL供应空穴，所以阳极121可以由具有高功函数的导电材料制成。例如，阳极121可以由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电材料制成，但是本公开不限于此。

同时，阳极121可以朝向电路区域CA延伸。阳极121的一部分可以从发光区域EA朝向电路区域CA中的第一源极SE1延伸，并且通过在涂覆层114和钝化层113中形成的接触孔电连接到第一源极SE1。因此，发光元件OLED的阳极121可以延伸到电路区域CA，并且电连接到第一晶体管TR1的第一源极SE1或存储电容器SC的第二电容器电极SC2。

在发光区域EA和电路区域CA中，发光层122设置在阳极121上。发光层122可以配置为多个子像素SP上方的单层。也就是说，多个子像素SP的发光层122可以彼此连接和集成。发光层122可以配置为单个发光层。发光层122可以具有堆叠有配置为发射具有不同颜色的光束的多个发光层的结构。发光层122还可以包括诸如空穴注入层、空穴传输层、电子传输层和电子注入层的有机层。

在发光区域EA和电路区域CA中，阴极123设置在发光层122上。因为阴极123向发光层122供应电子，所以阴极123可以由具有低功函数的导电材料制成。阴极123可以配置为多个子像素SP上方的单层。也就是说，多个子像素SP的阴极123可以彼此连接和集成。例如，阴极123可以由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电材料制成，或者由镱(Yb)的合金制成。阴极123还可以包括金属掺杂层。然而，本公开不限于此。同时，尽管在图4和图5中没有示出，然而发光元件OLED的阴极123可以电连接到低电位电源线VSS并接收低电位电源电压。

堤115设置在阳极121与发光层122之间。堤115设置为与显示区域AA重叠并覆盖阳极121的边缘。堤115可以设置在相邻的子像素SP之间的边界处并且减少从多个子像素SP中的每一个子像素的发光元件OLED发射的光束的颜色的混合。堤115可以由绝缘材料制成。例如，堤115可以由聚酰亚胺基树脂、丙烯基树脂或苯并环丁烯(BCB)基树脂制成。然而，本公开不限于此。

在下文中，将参照图6A至图6E描述根据本公开的示例性实施例的显示装置100的制造方法。

图6A至图6E是示意性地示出根据本公开的示例性实施例的显示装置的制造方法的剖视图。

首先，参照图6A，在临时基板101的上部形成临时绝缘层102。临时绝缘层102可以由例如氧化硅(SiOx)或氮化硅(SiNx)的无机材料制成。

接下来，在形成有临时绝缘层102的临时基板101的上部形成临时层103。在这种情况下，临时层103可以与基板110的多个第一基板图案110P1由相同的材料制成。例如，临时层103可以由例如铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的任何一种的透明导电氧化物材料制成。可选择地，临时层103可以由诸如铟镓锌氧化物(IGZO)、氧化铟镓物(IGO)和铟锡锌氧化物(ITZO)的透明氧化物半导体制成。

接下来，在形成有临时层103的临时基板101的上部形成临时第二基板图案110P2_T。临时第二基板图案110P2_T可以设置在发光区域EA和电路区域CA二者中。临时第二基板图案110P2_T可以在LLO工序期间由用作牺牲层的材料制成。例如，临时第二基板图案110P2_T可以包括诸如氢化非晶硅或氢化并掺杂有杂质的非晶硅的硅基材料。然而，本公开不限于此。

接下来，参照图6B，形成形状与发光区域EA对应的第一基板图案110P1。更具体地，第一基板图案110P1可以形成为包括设置在平坦区域中的第一图案P1，以及连接到第一图案P1的端部并从临时第二基板图案110P2_T的上部突出的第二图案P2。在这种情况下，在临时第二基板图案110P2_T的上部形成的第二图案P2可以设置为与临时层103重叠并具有倾斜形状。

接下来，参照图6C，在形成第一基板图案110P1之后，执行在从绝缘层IN的方向上在第一基板图案110P1的上部和临时第二基板图案110P2_T的上部依次形成构成元件的工序。

接下来，参照图6D，执行LLO工序，以将与临时基板101、临时绝缘层102、临时层103和发光区域EA对应的第二基板图案牺牲层110P2_S与第一基板图案110P1和第二基板图案110P2分离。在LLO工序期间，通过激光从包括第一基板图案110P1和第二基板图案110P2的基板110分离第二基板图案牺牲层110P2_S和临时层103。因此，临时基板101、临时绝缘层102、临时层103和第二基板图案牺牲层110P2_S可以沿图6D所示的箭头方向分离。

更具体地，如上所述，第二基板图案110P2可以由氢化非晶硅或氢化并掺杂有杂质的非晶硅制成。当用激光束照射临时基板101的下部时，临时第二基板图案110P2_T被脱氢，使得第二基板图案牺牲层110P2_S、临时层103、临时绝缘层102和临时基板101可以与基板110分离。在这种情况下，构成第一基板图案110P1和临时层103的透明导电氧化物材料或氧化物半导体材料是可以与第二基板图案牺牲层110P2_S和临时第二基板图案110P2_T一起进行LLO工序的材料。因此，即使第一基板图案110P1形成在与子像素SP的发光区域EA对应的基板110上并且第二基板图案110P2形成在与子像素SP的电路区域CA对应的基板110上，也能够容易地将基板110与临时基板101分离。在这种情况下，第二基板图案牺牲层110P2_S可以与基板110分离，以具有与第一基板图案110P1相同的形状。

接下来，参照图6E，偏振板160或阻挡膜可以通过粘合层150设置在包括第一基板图案110P1和第二基板图案110P2的基板110的底表面上。偏振板160抑制外部光的反射。阻挡摸抑制外部物质的渗透。因此，在第一基板图案110P1的第一图案P1与第二基板图案110P2之间可以形成间隙H。

在根据本公开的示例性实施例的显示装置100中，基板110的第一基板图案110P1由透明导电氧化物和氧化物半导体中的任何一种制成，使得显示装置100的厚度可以减小。在相关技术中，塑料基板主要用于显示装置的基板。然而，因为通过在高温下涂敷和固化基板材料而形成塑料基板，所以存在的问题在于需要大量的时间，并且难以将厚度减小到预定水平以下。相反，透明导电氧化物和氧化物半导体可以使得显示装置能够通过诸如溅射的沉积工艺而具有非常小的厚度。因此，在根据本公开的示例性实施例的显示装置100中，用于支撑显示装置100的一些部件的基板110的第一基板图案110P1由透明导电氧化物层或氧化物半导体层制成。因此，能够减小显示装置100的厚度并实现纤薄设计。

在根据本公开的示例性实施例的显示装置100中，基板110的第一基板图案110P1由透明导电氧化物或氧化物半导体制成，使得能够提高显示装置100的柔性或者减少由显示装置100的变形引起的应力。具体地，当基板110由透明导电氧化物层或氧化物半导体制成时，基板110的第一基板图案110P1可以形成为具有非常薄的膜。在这种情况下，基板110的第一基板图案110P1可以被称为第一透明薄膜层。因此，包括基板110的显示装置100可以具有高柔性。因此，显示装置100可以容易地弯曲或卷起。因此，在根据本公开的示例性实施例的显示装置100中，基板110的第一基板图案110P1由透明导电氧化物层和氧化物半导体层中的任何一种制成，使得能够提高显示装置100的柔性并减少由显示装置100的变形引起的应力。因此，能够最小化在显示装置100中形成的破裂。

此外，在根据本公开的示例性实施例的显示装置100中，基板110的第一基板图案110P1可以由透明导电氧化物层和氧化物半导体层中的任何一种制成，从而降低在基板110上发生静电的可能性。如果基板110由塑料制成并且产生静电，则基板110上的各种类型的线和驱动元件可能被静电损坏，或者静电可能影响线和部件的工作，这可能使显示质量劣化。相反，基板110的第一基板图案110P1由透明导电氧化物层或氧化物半导体层制成，能够最小化在基板110上产生的静电并简化用于阻挡并释放静电的配置。因此，在根据本公开的示例性实施例的显示装置100中，基板110的第一基板图案110P1由产生静电的可能性低的透明导电氧化物层或氧化物半导体层中的任何一种制成。因此，能够最小化由静电引起的显示质量的损坏或劣化。

此外，在根据本公开的示例性实施例的显示装置100中，基板110的第一基板图案110P1由透明导电氧化物和氧化物半导体中的一种制成。因此，能够最小化外部水分或氧气通过基板110向显示装置100的渗透。当基板110的第一基板图案110P1由透明导电氧化物层或氧化物半导体制成时，基板110形成在真空环境中，使得产生粒子的可能性非常低。此外，即使产生粒子，粒子的尺寸也非常小。因此，能够最小化水分和氧气向显示装置100的渗透。因此，在根据本公开的示例性实施例的显示装置100中，基板110的第一基板图案110P1由降低粒子产生的可能性并且在透湿性能上优异的透明导电氧化物或氧化物半导体制成。因此，能够提高显示装置100和包括有机层的发光元件OLED的可靠性。

诸如多条线和晶体管的各种类型的元件设置在基板上。此外，当电压被施加到各种类型的元件时，电流流动，并且可能通过电流的影响形成各种电场。在这种情况下，由透明导电氧化物或氧化物半导体层制成的基板受到各种电场的影响，使得电子可能聚集在基板的一部分上，并且正空穴可能聚集在基板的另一部分上。因此，可能产生极化，即另一个电场。此外，在基板上形成的电场可能影响在基板上设置的各种部件的性质。

因此，在根据本公开的示例性实施例的显示装置100中，基板110配置为使得与子像素SP的发光区域EA重叠的多个第一基板图案110P1各自由透明导电氧化物或氧化物半导体制成，并且与子像素SP的电路区域CA重叠的第二基板图案110P2由硅基材料制成。因此，能够最小化在基板与多个薄膜晶体管TR1、TR2和TR3、存储电容器以及各种线之间形成的寄生电容。

在根据本公开的示例性实施例的显示装置100中，与子像素SP的发光区域EA重叠的基板110的多个第一基板图案110P1的端部在绝缘层IN的方向上突出并且包括倾斜形状。因此，能够增加显示装置100的透射率。当光进入第一基板图案110P1的前表面时，透射率增加。随着入射角增加，透射率降低，反射率增加。在根据本公开的示例性实施例的显示装置100中，第一基板图案110P1倾斜地设置在发光区域EA的边界。因此，如果光进入平坦表面，则从发光元件OLED发射并且可以在显示装置100中被反射和捕获的光通常可以穿过第一基板图案110P1而不被第一基板图案110P1的倾斜部反射。因此，在根据本公开的示例性实施例的显示装置100中，从发光元件OLED发射的光的透射率可以增加。

图7是根据本公开的另一示例性实施例的显示装置的剖视图。图8A至图8F是示意性地示出根据本公开的另一示例性实施例的显示装置的制造方法的剖视图。除了基板710之外，图7至图8F中的显示装置700在配置上与图1至图6E中所示的显示装置100基本相同。因此，将省略相同部件的重复描述。

首先，参照图7，基板710可以包括形成为与发光区域EA对应的第一基板图案710P1、形成为与电路区域CA对应的第二基板图案710P2以及形成在第一基板图案710P1与第二基板图案710P2之间的第三基板图案710P3。

第一基板图案710P1可以包括配置为与发光区域EA重叠的第一图案P1，以及配置为与发光区域EA的一部分和电路区域CA的一部分重叠的第二图案P2。第二图案P2可以设置在第二基板图案710P2的上部和/或第三基板图案710P3的上部。第一图案P1和第二图案P2可以被集成。第二图案P2可以具有倾斜形状并且可以被称为突出图案。如上所述，包括第一图案P1和第二图案P2的第一基板图案710P1可以由透明导电氧化物材料或氧化物半导体材料制成。第一基板图案710P1的第一图案P1和第二图案P2可以与参照图1至图6E描述的第一基板图案110P1的第一图案P1和第二图案P2基本相同。

第二基板图案710P2可以设置在与电路区域CA重叠的区域中。第二基板图案710P2的侧表面可以邻接第三基板图案710P3，并且第二基板图案710P2的上部可以邻接第一基板图案710P1和绝缘膜IN。第二基板图案710P2可以由与用于LLO工序的牺牲层相同的材料制成。例如，第二基板图案710P2可以由诸如氢化非晶硅的硅基材料制成。然而，本公开不限于此。

第三基板图案710P3可以设置在基板710的与电路区域CA重叠的区域中。第三基板图案710P3可以设置在第一基板图案710P1与第二基板图案710P2之间。也就是说，第三基板图案710P3可以设置在由第一基板图案710P1、第二基板图案710P2和在基板710下部设置的粘合层150围绕的区域中。第三基板图案710P3可以由与涂覆层114相同的材料制成。例如，第三基板图案710P3可以由聚酰亚胺和聚丙烯酸中的一种或多种制成。此外，第三基板图案710P3可以由例如聚酰亚胺和聚氨酯中的一种或多种的柔性材料制成。然而，本公开不限于此。

将描述根据本公开的另一示例性实施例的显示装置700的制造方法。首先，参照图8A，在整个表面上设置有临时绝缘层102的临时基板101的上部设置临时层103。

此后，将临时第二基板图案材料涂敷到临时基板101的上部和临时层103的上部，然后对临时第二基板图案材料进行图案化。因此，具有临时第二基板图案的子图案710P2t设置在临时层103之间，并且第二基板图案710P2设置在临时层103上。

接下来，参照图8B，在具有临时第二基板图案的子图案710P2t上形成临时第三基板图案710P3T。

接下来，参照图8C，通过蚀刻临时第三基板图案710P3T来形成第三基板图案710P3。

此后，形成具有倾斜形状的第一基板图案710P1，以对应于第三基板图案710P3和临时第三基板图案710P3T被蚀刻并去除的区域。

接下来，参照图8D，在形成第一基板图案710P1之后，执行在从绝缘层IN的方向上在第一基板图案710P1的上部和第二基板图案710P2的上部依次形成构成元件的工序。

接下来，参照图8E，执行LLO工序，以将具有与临时基板101、临时绝缘层102、临时层103和发光区域EA对应的临时第二基板图案的子图案710P2t与包括第一基板图案710P1、第二基板图案710P2和第三基板图案710P3的基板710分离。在LLO工序期间，临时层103和具有临时第二基板图案的子图案710P2t通过激光从包括第一基板图案710P1、第二基板图案710P2和第三基板图案710P3的基板710分离。因此，临时基板101、临时绝缘层102、临时层103和具有临时第二基板图案的子图案710P2t可以沿图8E所示的箭头方向分离。

接下来，参照图8F，偏振板160或阻挡膜可以通过粘合层150设置在包括第一基板图案710P1、第二基板图案710P2和第三基板图案710P3的基板710的底表面上。偏振板160抑制外部光的反射。阻挡膜抑制外来物质的渗透。

在根据本公开的另一示例性实施例的显示装置700中，基板710配置为使得与子像素SP的发光区域EA重叠的多个第一基板图案710P1各自由透明导电氧化物或氧化物半导体制成，并且与子像素SP的电路区域CA重叠的第二基板图案710P2由硅基材料制成。因此，能够最小化在基板与多个薄膜晶体管TR1、TR2和TR3、存储电容器以及各种线之间形成的寄生电容。

在根据本公开的另一示例性实施例的显示装置700中，与子像素SP的发光区域EA重叠的基板710的多个第一基板图案710P1的端部在绝缘层IN的方向上突出并且包括倾斜形状。因此，能够增加显示装置700的透射率。当光进入第一基板图案110P1的前表面时，透射率增加。随着入射角增加，透射率降低，反射率增加。在根据本公开的另一示例性实施例的显示装置700中，第一基板图案710P1倾斜地设置在发光区域EA的边界。因此，从发光元件OLED发射并且如果光进入平坦表面则可以在显示装置700中被反射和捕获的光通常可以穿过第一基板图案710P1而不被第一基板图案710P1的倾斜部反射。因此，在根据本公开的另一示例性实施例的显示装置700中，从发光元件OLED发射的光的透射率可以增加。

在根据本公开的另一示例性实施例的显示装置700中，由具有柔性或可粘合性的材料制成的第三基板图案710P3可以形成在第一基板图案710P1与第二基板图案710P2之间，从而抑制显示装置700的构成元件中发生破裂。也就是说，能够抑制当在第一基板图案710P1与第二基板图案710P2之间存在空的空间时可能导致的显示装置700中发生破裂。

本公开的示例性实施例还可以描述如下：

根据本公开的一个方面，一种显示装置包括：基板，该基板包括包含多个子像素的显示区域和非显示区域；膜构件，该膜构件设置在基板的下部；粘合层，该粘合层设置在膜构件与基板之间；以及绝缘层，该绝缘层设置在基板上，其中，多个子像素各自包括设置有发光元件的发光区域和设置有用于使发光元件工作的驱动电路的电路区域，其中，基板包括设置为与发光区域对应的多个第一基板图案和设置为与电路区域对应的第二基板图案，并且其中，多个第一基板图案和第二基板图案由不同的材料制成。

多个第一基板图案中的每一个第一基板图案的宽度可以等于或大于发光区域的宽度。

多个第一基板图案可以包括配置为与发光区域重叠的第一图案和与第一图案集成并设置在与第二基板图案相邻的部分处的第二图案，并且其中，第二图案的至少一部分可以与电路区域重叠。

第二图案可以具有倾斜部分，并且发光区域的端部可以与第一图案重叠或与第二图案的倾斜部分重叠。

多个第一基板图案可以由透明导电材料或氧化物半导体材料制成，第二基板图案可以由硅基材料制成。

在多个第一基板图案与第二基板图案之间可以设置有间隙。

显示装置还可以包括：第三基板图案，该第三基板图案设置在间隙中并由聚丙烯酸酯、聚酰亚胺和聚氨酯中的任何一种制成。

间隙可以设置在被多个第一基板图案、第二基板图案和粘合层围绕的位置处。

绝缘层可以包括设置在多个第一基板图案和第二基板图案上的无机绝缘层。

膜构件可以包括偏振板和阻挡膜中的至少一个。

根据本公开的另一方面，一种显示装置包括：基板，该基板包括发光区域和设置有用于使发光元件工作的驱动电路的电路区域；发光元件，该发光元件设置在基板上并设置在发光区域中；以及绝缘层，该绝缘层设置在基板上，其中，基板包括：多个第一基板图案，该多个第一基板图案配置为与发光区域的一部分和电路区域的一部分重叠；第二基板图案，该第二基板图案配置为与电路区域重叠并由与多个第一基板图案的材料不同的材料制成；以及多个第三基板图案，该多个第三基板图案配置为与电路区域重叠并设置在多个第一基板图案与第二基板图案之间，多个第三基板图案由与多个第一基板图案的材料和第二基板图案的材料不同的材料制成。

多个第一基板图案各自可以包括设置在第一基板图案的两个相对端处的突出图案，并且突出图案可以设置在第二基板图案和多个第三基板图案中的至少一个上。

多个第三基板图案中的每一个第三基板图案的一个侧表面和顶表面邻接多个第一基板图案，并且多个第一基板图案各自可以具有倾斜形状。

多个第一基板图案可以各自由透明导电氧化物材料或氧化物半导体材料制成，第二基板图案可以由非晶硅材料制成，并且多个第三基板图案可以各自由聚丙烯酸、聚酰亚胺和聚氨酯中的任何一种制成。

尽管已经参照附图详细描述了本公开的示例性实施例，但是本公开不限于此，并且在不脱离本公开的技术构思的情况下可以以多种不同的形式实施。因此，提供本公开的示例性实施例仅用于说明目的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应该理解，上述示例性实施例在所有方面上都是说明性的且并不限制本公开。本公开的保护范围应该基于所附权利要求来解释，并且其等同范围内的所有技术构思应该被解释为落入本公开的范围内。

Claims (20)

1.一种显示装置，包括：

基板，所述基板包括多个子像素，

其中，所述多个子像素各自包括设置有发光元件的发光区域和设置有用于使所述发光元件工作的驱动电路的电路区域，

其中，所述基板包括设置为与所述发光区域对应的多个第一基板图案和设置为与所述电路区域对应的第二基板图案，并且

其中，所述多个第一基板图案和所述第二基板图案由不同的材料制成。

2.根据权利要求1所述的显示装置，其中，所述多个第一基板图案中的每一个第一基板图案的宽度等于或大于所述发光区域的宽度。

3.根据权利要求2所述的显示装置，其中，所述多个第一基板图案包括：

第一图案，所述第一图案配置为与所述发光区域重叠；以及

第二图案，所述第二图案与所述第一图案连接并设置在与所述第二基板图案相邻的部分处，并且

其中，所述第二图案的至少一部分与所述电路区域重叠。

4.根据权利要求3所述的显示装置，其中，所述第二图案具有倾斜部分，并且所述发光区域的边缘与所述第一图案重叠或与所述第二图案的所述倾斜部分重叠。

5.根据权利要求1所述的显示装置，其中，所述多个第一基板图案由透明导电氧化物材料或氧化物半导体材料制成，并且所述第二基板图案由硅基材料制成。

6.根据权利要求5所述的显示装置，其中，所述透明导电氧化物材料为铟锡氧化物、铟锌氧化物和铟锡锌氧化物中的一种或多种，

其中，所述氧化物半导体材料为铟镓锌氧化物、铟镓氧化物和铟锡锌氧化物中的一种或多种，并且

其中，所述硅基材料为氢化非晶硅和氢化并掺杂有杂质的非晶硅中的一种或多种。

7.根据权利要求1所述的显示装置，其中，在所述多个第一基板图案与所述第二基板图案之间设置有间隙。

8.根据权利要求7所述的显示装置，还包括：

第三基板图案，所述第三基板图案设置在所述间隙中并由聚丙烯酸、聚酰亚胺和聚氨酯中的任何一种制成。

9.根据权利要求7所述的显示装置，还包括：

膜构件，所述膜构件位于所述基板下方；以及

粘合层，所述粘合层位于所述膜构件与所述基板之间，

其中，所述间隙设置在被所述多个第一基板图案、所述第二基板图案和所述粘合层围绕的位置处。

10.根据权利要求1所述的显示装置，还包括绝缘层，所述绝缘层位于所述基板上方。

11.根据权利要求10所述的显示装置，其中，所述绝缘层包含无机材料，并且设置在所述多个第一基板图案和所述第二基板图案上。

12.根据权利要求1所述的显示装置，还包括膜构件，所述膜构件位于所述基板的下方。

13.根据权利要求12所述的显示装置，其中，所述膜构件包括偏振板和阻挡膜中的至少一个。

14.根据权利要求1所述的显示装置，其中，所述第二基板图案围绕所述多个第一基板图案。

15.一种显示装置，包括：

基板，所述基板包括发光区域和设置有用于使发光元件工作的驱动电路的电路区域，

其中，所述基板包括：

多个第一基板图案，所述多个第一基板图案配置为与所述发光区域的一部分和所述电路区域的一部分重叠；

第二基板图案，所述第二基板图案配置为与所述电路区域重叠，并且由与所述多个第一基板图案的材料不同的材料制成。

16.根据权利要求15所述的显示装置，还包括多个第三基板图案，所述多个第三基板图案配置为与所述电路区域重叠并设置在所述多个第一基板图案与所述第二基板图案之间，所述多个第三基板图案由与所述多个第一基板图案的材料和所述第二基板图案的材料不同的材料制成。

17.根据权利要求16所述的显示装置，其中，所述多个第一基板图案中的每一个第一基板图案包括：突出图案，所述突出图案设置在所述第一基板图案的两个相对端处，并且所述突出图案设置在所述第二基板图案和所述多个第三基板图案中的至少一个上。

18.根据权利要求17所述的显示装置，其中，所述多个第三基板图案中的每一个第三基板图案的一个侧表面和顶表面邻接所述多个第一基板图案，并且所述多个第一基板图案各自具有倾斜形状。

19.根据权利要求18所述的显示装置，其中，所述多个第一基板图案各自由透明导电氧化物材料或氧化物半导体材料制成，所述第二基板图案由非晶硅材料制成，并且所述多个第三基板图案各自由聚丙烯酸、聚酰亚胺和聚氨酯中的一种或多种制成。

20.根据权利要求15所述的显示装置，还包括绝缘层，所述绝缘层位于所述基板上方。