CN118276660A - 一种复位电路模块、复位电路装置及车辆 - Google Patents
一种复位电路模块、复位电路装置及车辆 Download PDFInfo
- Publication number
- CN118276660A CN118276660A CN202410460215.5A CN202410460215A CN118276660A CN 118276660 A CN118276660 A CN 118276660A CN 202410460215 A CN202410460215 A CN 202410460215A CN 118276660 A CN118276660 A CN 118276660A
- Authority
- CN
- China
- Prior art keywords
- reset
- circuit
- level signal
- power
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000012360 testing method Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 102000012337 SAF domains Human genes 0.000 description 1
- 108050002971 SAF domains Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本申请提供一种复位电路模块、复位电路装置及车辆，包括：电源电路单元，包括至少两路电源电路，每路电源电路用于提供第一电平信号或第二电平信号；复位电路，与电源电路单元连接；当电源电路单元中至少一路电源电路提供第二电平信号时，复位电路输出复位信号，被测复位电路基于复位信号执行复位；其中，第一电平信号表示逻辑真值为真或有效的逻辑电平信号，第二电平信号表示逻辑真值为假或无效的逻辑电平信号。本申请在域控制器、跨域控制器复杂***中能够有效解决多复位源、不同电压的复位问题。而且本申请对于不同电压的单路复位信号，不用额外增加电平转换芯片，节省了硬件成本。本申请硬件逻辑简单，能够降低软件开发成本。
Description
技术领域
本申请涉及电子电路技术领域，特别是涉及一种复位电路模块、复位电路装置及车辆。
背景技术
随着汽车电子电气架构由分布式向集成式的发展趋势，域集中式架构甚至是跨域融合架构被越来越多的车厂采用。在集中式架构中，单个控制器内部集成的芯片数量成倍增加，除了基本的MCU(Microcontroller Unit，微控制单元，简称MCU)芯片之外，还需要算力和集成度更高的SoC(System on Chip，片上***，简称SoC)芯片，使得芯片之间的复位控制逻辑也逐渐复杂起来。例如，在某个***中可能存在两个主要的处理器芯片，通常主控***会选择MCU芯片，它的端口电压为3.3V，而后级处理及运算能力比较强的SoC芯片端口电压为1.8V，如果要用MCU芯片直接来复位SoC芯片的话，不同的电压域接口直接接在一起会有漏电风险，严重时还将会损坏芯片。此外SoC芯片端口众多，在相同供电电压情况下，不同的功能域也需要不同的上电时序，相对应的电源芯片所触发的复位信号也需要互相隔离，防止互相漏电，影响复位逻辑，从而整个***的复位控制逻辑将变得十分复杂。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种复位电路模块、复位电路装置及车辆，用于解决现有技术中存在的技术问题。
为实现上述目的及其他相关目的，本申请提供一种复位电路模块，包括有：
电源电路单元，包括至少两路电源电路，每路电源电路用于提供第一电平信号或第二电平信号；其中，所述第一电平信号表示逻辑真值为真或有效的逻辑电平信号，所述第二电平信号表示逻辑真值为假或无效的逻辑电平信号，所述第一电平信号的电压值大于第二电平信号；
复位电路，与所述电源电路单元连接；当所述电源电路单元中至少一路电源电路提供第二电平信号时，所述复位电路输出复位信号；其中，被测复位电路基于所述复位信号执行复位。
于本申请的一实施例中，所述电源电路单元包括：分别由一个处理器芯片及电源芯片构成的第一路电源电路和第二路电源电路、以及电压转换电路；
其中，所述电压转换电路用于将所述第一路电源电路的端口电压与所述第二路电源电路的端口电压转换至相同电压。
于本申请的一实施例中，若所述第一路电源电路由MCU芯片构成，所述第二路电源电路由SoC芯片供电电源芯片构成，则所述电压转换电路包括将所述MCU芯片的端口电压降低至所述SoC芯片的端口电压。
于本申请的一实施例中，所述SoC芯片包括多个功能域端，对每个功能域端进行供电的电源芯片不同。
于本申请的一实施例中，所述第二路电源电路还包括与门电路，所述与门电路用于关联所述SoC芯片供电电源芯片的电源指示信号；
其中，所述与门电路包括：单路与门电路和/或多路与门电路。
于本申请的一实施例中，当所述SoC芯片中至少一个功能域端出现供电故障时，所述第二路电源电路输出第二电平信号；
和/或，当所述MCU芯片输出复位信号时，所述第一路电源电路输出第二电平信号。
于本申请的一实施例中，所述SoC芯片的多个功能域端的上电时序的优先级不同。
于本申请的一实施例中，所述复位电路包括有多个二极管，所述SoC芯片中每个功能域端对应的复位信号连接至少一个二极管。
本申请还提供一种复位电路装置，所述装置包括有如上述中任一所述的复位电路模块。
本申请还提供一种车辆，包括有如上述所述的复位电路装置。
如上所述，本申请提供一种复位电路模块、复位电路装置及车辆，具有以下有益效果：本申请在域控制器、跨域控制器复杂***中能够有效解决多复位源、不同电压的复位问题。而且本申请对于不同电压的单路复位信号，不用额外增加电平转换芯片，节省了硬件成本。此外，本申请硬件逻辑简单，能够让软件开发效率得到大幅度提升，从而降低软件开发成本。
附图说明
图1为本申请中一实施例提供的两个不同复位源的复位原理连接示意图；
图2为本申请中一实施例提供的复位电路模块的硬件结构示意图；
图3为本申请中一实施例提供的复位电路模块的原理连接示意图；
图4为本申请中一实施例提供的复位电路模块的电路连接示意图。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，遂图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
图1示出了MCU芯片和SoC芯片分别作为复位源时的复位原理连接示意图。如图1所示，如果一个***中有MCU芯片和SoC芯片，则在该***中如果利用MCU芯片直接来复位SoC芯片的话，不同的电压域接口直接接在一起会有漏电风险，严重时还将会损坏芯片。而且由于SoC芯片端口众多，在相同供电电压情况下，如果不同的功能域相对应的电源芯片所触发的复位信号不进行隔离，则有可能出现互相漏电，从而影响复位逻辑，导致整个***的复位控制逻辑变得十分复杂。
基于上述问题，在一示例性实施例中，如图2所示，该实施例提供一种复位电路模块，包括有：
电源电路单元，包括至少两路电源电路，每路电源电路用于提供第一电平信号或第二电平信号；其中，第一电平信号表示逻辑真值为真或有效的逻辑电平信号，第二电平信号表示逻辑真值为假或无效的逻辑电平信号，第一电平信号的电压值大于第二电平信号。作为示例，本实施例中的第一电平信号也可以被称为高电平信号，第二电平信号也可以被称为低电平信号。
复位电路，与电源电路单元连接；当电源电路单元中至少一路电源电路提供第二电平信号时，复位电路输出复位信号；其中，被测复位电路基于复位信号执行复位。在本实施例中，被测复位电路可以是一个或多个被复位域。
由此可知，本实施例在域控制器、跨域控制器复杂***中能够有效解决多复位源、不同电压的复位问题。
根据上述记载，在一示例性实施例中，电源电路单元包括有：分别由一个处理器芯片及电源芯片构成的第一路电源电路和第二路电源电路、以及电压转换电路；其中，电压转换电路用于将第一路电源电路的端口电压与第二路电源电路的端口电压转换至相同电压。作为一示例，若第一路电源电路由MCU芯片构成，第二路电源电路由SoC芯片供电电源芯片构成，则电压转换电路包括将MCU芯片的端口电压降低至SoC芯片的端口电压。具体地，如图3所示，本实施例中的电压转换电路可以由74AUP1G125GW芯片构成，即本实施例可以通过74AUP1G125GW芯片将3.3V的电平信号转化为1.8V的电平信号，并生成对应的复位信号来控制SoC和Norflash的复位。其中，本实施例中的74AUP1G125GW芯片是一个具有三态输出的单路低功耗缓冲器，其输入和输出的真值表如下表1所示。此外，本实施例中的三态输出缓冲器芯片可以换成同功能的其他型号芯片。
表1输入和输出的真值表
在表1中，H表示高电平信号，L表示低电平信号，X表示H或L，Hi-Z表示高阻抗。其中，OE端：Output Enable，输出使能端，用于控制芯片的输出是否有效。A端：Data Input，表示为输入端口，用于输入地址信息或控制信号。Y端：Data Output，表示为输出端口，用于输出数据或信号。具体地，74AUP1G125GW芯片的输入管脚A被常拉低，当输入OE为低电平信号时，输出Y保持低电平信号，当输入OE为高电平信号时，输出Y为高阻抗，其电平状态可由后级的1.8V电源拉到SoC端口电平。利用这个原理，MCU芯片和SoC芯片之间可不用电源转换芯片即可完成不同电压域的复位控制逻辑。在本实施例中，当MCU芯片输出复位信号时，第一路电源电路输出第二电平信号。如图3和图4所示，MCU_SoC_RST是MCU芯片对应的复位信号。
根据上述记载，在一示例性实施例中，SoC芯片包括多个功能域端，对每个功能域端进行供电的电源芯片不同。如图3和图4所示，RTC_PMIC_PG、SAF_PMIC_PG、AP_PMIC_PG分别是给SoC芯片中的RTC域、SAF域、AP域供电的三个不同电源芯片的Power Good信号(简称PG信号或电源指示信号)。当出现供电故障时，PG信号会拉低，即当SoC芯片中至少一个功能域端出现供电故障时，第二路电源电路输出第二电平信号。在本实施例中，SoC芯片的多个功能域端的上电时序的优先级不同。作为示例，本实施例中SoC芯片的上电时序优先级可以是RTC>SAF>AP。SoC芯片中，RTC、SAF和AP是指不同的功能域：RTC：Real-Time Clock(实时时钟)域通常包含实时时钟和定时器功能。实时时钟用于跟踪时间和日期，通常用于记录***事件、时间戳和定时操作。定时器功能用于生成定时中断或执行特定时间间隔的操作。SAF：SafetyDomain(SoC安全域)域通常包含一些功能安全相关模块，如有功能安全需求的GPIO(通用输入输出)、PWM(脉冲宽度调制)、UART(通用异步收发传输)、SPI(串行外设接口)等。这些功能模块通常用于与外部设备进行通信或控制。AP：Application Processor(应用处理器)域通常包含主要的处理器核心和与应用相关的功能模块，如内存控制器、外设接口、加速器等。应用处理器负责执行主要的计算任务和应用程序，通常是整个SoC芯片的核心部分。
根据上述记载，在一示例性实施例中，第二路电源电路还包括与门电路，与门电路用于关联SoC芯片供电电源芯片的电源指示信号；其中，与门电路包括：单路与门电路和/或多路与门电路。如图3和图4所示，本实施例可以通过两个与门芯片74HC1G08GW将这三个功能域端的PG信号互相关联起来：三个供电芯片中有任意一个PG信号拉低都能触发SoC芯片及其Norflash的复位效果。
根据上述记载，在一示例性实施例中，复位电路包括有多个二极管，SoC芯片中每个功能域端对应的复位信号连接至少一个二极管。如图3和图4所示，SoC_RTC_RST、SoC_SAF_RST、SoC_AP_RST分别是SoC芯片RTC、SAF、AP三个功能域对应的三个复位信号，且这三个复位信号分别用二极管隔离，防止依次上电时互相漏电。当SoC芯片功能域端检测到任意一个复位信号为低时，整个SoC芯片应该同时复位；Norflash_RST为SoC的Norflash复位信号，在本实施例中通常也是伴随着SoC芯片一起复位。
综上所述，本申请提供一种复位电路模块，在域控制器、跨域控制器复杂***中能够有效解决多复位源、不同电压的复位问题。而且本申请提供的复位电路模块，对于不同电压的单路复位信号，不用额外增加电平转换芯片，节省了硬件成本。此外，本申请提供的复位电路模块，硬件逻辑简单，能够让软件开发效率得到大幅度提升，从而降低软件开发成本。
在本申请另一示例性实施例中，该实施例还提供一种复位电路装置，该复位电路装置包括有如上述中任一实施例中描述的复位电路模块。需要说明的是，本实施例所提供复位电路装置与上述实施例所提供的复位电路模块属于同一构思，其中复位电路模块执行操作的具体方式已经在上述实施例中进行了详细描述，此处不再赘述。上述实施例所提供的复位电路模块在实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将复位电路装置的内部结构划分成不同的功能模块，以完成上述方法实施例描述的全部或者部分功能，本处也不对此进行限制。
在本申请另一示例性实施例中，该实施例还提供一种车辆，包括有如上述所述的复位电路装置。需要说明的是，本实施例所提供车辆与上述实施例所提供的复位电路装置属于同一构思，所以本实施例在此不再对车辆的技术功能进行赘述。
应当理解的是，尽管在本申请实施例中可能采用术语第一、第二、第三等来描述电平信号等，但这些电平信号不应限于这些术语。这些术语仅用来将电平信号彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一电平信号也可以被称为第二电平信号，类似地，第二电平信号也可以被称为第一电平信号。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。
Claims (10)
1.一种复位电路模块，其特征在于，所述复位电路模块包括有：
电源电路单元，包括至少两路电源电路，每路电源电路用于提供第一电平信号或第二电平信号；其中，所述第一电平信号表示逻辑真值为真或有效的逻辑电平信号，所述第二电平信号表示逻辑真值为假或无效的逻辑电平信号，所述第一电平信号的电压值大于第二电平信号；
复位电路，与所述电源电路单元连接；当所述电源电路单元中至少一路电源电路提供第二电平信号时，所述复位电路输出复位信号；其中，被测复位电路基于所述复位信号执行复位。
2.根据权利要求1所述的复位电路模块，其特征在于，所述电源电路单元包括：分别由一个处理器芯片及电源芯片构成的第一路电源电路和第二路电源电路、以及电压转换电路；
其中，所述电压转换电路用于将所述第一路电源电路的端口电压与所述第二路电源电路的端口电压转换至相同电压。
3.根据权利要求2所述的复位电路模块，其特征在于，若所述第一路电源电路由MCU芯片构成，所述第二路电源电路由SoC芯片供电电源芯片构成，则所述电压转换电路包括将所述MCU芯片的端口电压降低至所述SoC芯片的端口电压。
4.根据权利要求3所述的复位电路模块，其特征在于，所述SoC芯片包括多个功能域端，对每个功能域端进行供电的电源芯片不同。
5.根据权利要求4所述的复位电路模块，其特征在于，所述第二路电源电路还包括与门电路，所述与门电路用于关联所述SoC芯片供电电源芯片的电源指示信号；
其中，所述与门电路包括：单路与门电路和/或多路与门电路。
6.根据权利要求4或5所述的复位电路模块，其特征在于，当所述SoC芯片中至少一个功能域端出现供电故障时，所述第二路电源电路输出第二电平信号；
和/或，当所述MCU芯片输出复位信号时，所述第一路电源电路输出第二电平信号。
7.根据权利要求4或5所述的复位电路模块，其特征在于，所述SoC芯片的多个功能域端的上电时序的优先级不同。
8.根据权利要求6所述的复位电路模块，其特征在于，所述复位电路包括有多个二极管，所述SoC芯片中每个功能域端对应的复位信号连接至少一个二极管。
9.一种复位电路装置，其特征在于，所述装置包括有如权利要求1至8中任一所述的复位电路模块。
10.一种车辆，其特征在于，包括有如权利要求9所述的复位电路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410460215.5A CN118276660A (zh) | 2024-04-17 | 2024-04-17 | 一种复位电路模块、复位电路装置及车辆 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410460215.5A CN118276660A (zh) | 2024-04-17 | 2024-04-17 | 一种复位电路模块、复位电路装置及车辆 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118276660A true CN118276660A (zh) | 2024-07-02 |
Family
ID=91646749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410460215.5A Pending CN118276660A (zh) | 2024-04-17 | 2024-04-17 | 一种复位电路模块、复位电路装置及车辆 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118276660A (zh) |
-
2024
- 2024-04-17 CN CN202410460215.5A patent/CN118276660A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639454B2 (en) | Multiple circuit blocks with interblock control and power conservation | |
| US10318447B2 (en) | Universal SPI (Serial Peripheral Interface) | |
| US8330518B2 (en) | Low consumption flip-flop circuit with data retention and method thereof | |
| US20090121756A1 (en) | Pseudo-synchronous small register designs with very low power consumption and methods to implement | |
| US6928586B1 (en) | Method and apparatus for saving peripheral device states of a microcontroller | |
| US9954534B2 (en) | Methods and circuits for preventing hold time violations | |
| US20070240094A1 (en) | Partially gated mux-latch keeper | |
| US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
| CN118276660A (zh) | 一种复位电路模块、复位电路装置及车辆 | |
| US6954879B1 (en) | Method and apparatus for communicating configuration data for a peripheral device of a microcontroller via a scan path | |
| CN110011656B (zh) | 一种无毛刺时钟振荡器电路 | |
| KR100265148B1 (ko) | 반도체 기판에 있어서 스위칭 전류 노이즈로부터 노이즈 센시티브 회로를 격리하는 방법 및 장치 | |
| US7046069B2 (en) | Method to reduce inductive effects of current variations by internal clock phase shifting | |
| CN217932650U (zh) | 上电控制模块及机箱 | |
| CN221225483U (zh) | 一种PXIe零槽控制器 | |
| CN220709296U (zh) | 一种动态可重构低成本的通用验证基板 | |
| CN216351084U (zh) | 通用电路板测试装置及测试设备 | |
| CN108594695A (zh) | 一种分模块化管理的fpga低功耗架构 | |
| CN216286563U (zh) | 一种供电电路与主板 | |
| US10230374B1 (en) | Methods and circuits for preventing hold violations | |
| CN116800234A (zh) | 片上电源开关的控制方法 | |
| CN113741274A (zh) | 一种spi扩展电路 | |
| CN113110727A (zh) | 一种龙芯3a4000供电***、设计方法及处理器*** | |
| CN112583246A (zh) | 一种芯片使能电路 | |
| Song et al. | Implementation of Speed Match Circuit Design between DSP and Peripheral Chips Using CPLD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |