CN118262776A - Lpddr的dbi功能测试方法、装置、设备及介质 - Google Patents
Lpddr的dbi功能测试方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN118262776A CN118262776A CN202410458972.9A CN202410458972A CN118262776A CN 118262776 A CN118262776 A CN 118262776A CN 202410458972 A CN202410458972 A CN 202410458972A CN 118262776 A CN118262776 A CN 118262776A
- Authority
- CN
- China
- Prior art keywords
- data
- function
- lpddr
- read
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims abstract description 19
- 230000006870 function Effects 0.000 claims abstract description 103
- 238000012360 testing method Methods 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000012795 verification Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 230000006399 behavior Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种LPDDR的DBI功能测试方法、装置、设备及介质。该方法包括：获取突发数据，将突发数据写入LPDDR芯片，得到背景数据；通过使能信号与模式寄存器，开启LPDDR芯片的DBI功能，DBI功能包括WDBI功能和RDBI功能；对背景数据进行改写，对背景数据的翻转信号进行翻转，得到第一读出数据，根据背景数据与第一读出数据确定WDBI功能的测试结果；根据LPDDR芯片的内部数据确定第二读出数据，根据第二读出数据设置期望数据，根据期望数据与第二读出数据确定RDBI功能的测试结果。本申请可以确保LPDDR内存***在功耗、性能和可靠性等方面的预期行为。
Description
技术领域
本发明涉及DRAM芯片测试技术领域，尤其涉及一种LPDDR的DBI功能测试方法、装置、设备及介质。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种计算机主存储器类型，用于暂时存储数据以供中央处理器(Central Processing Unit，CPU)和其他硬件组件使用。LPDDR(Low Power Double Data Rate)是一种用于移动设备和嵌入式***的动态随机存取存储器。相对于传统的DDR(Double Data Rate)芯片具有更低功耗，主要应用于移动设备、嵌入式***和其他对功耗和空间要求较高的场景，如智能手机、平板电脑等。随着LPDDR技术的不断发展，对其内部组件的功能进行有效验证变得至关重要，以确保在各种应用场景下能够稳定可靠地运行。
DBI(Data Bus Inversion)功能对LPDDR的数据处理与降低数据传输功耗具有重要作用，DBI是一种数据总线反转技术，通过减少总线的翻转次数，从而降低总线功耗，使能后的写操作将总线上的数据进行翻转后再传入芯片，而读的翻转操作是根据功耗大小对芯片读出的数据进行翻转。现有的DBI功能测试方法验证复杂度低，导致验证结果准确率低。
发明内容
有鉴于此，本发明的目的是为了克服现有技术中的不足，提供一种LPDDR的DBI功能测试方法、装置、设备及介质。
本发明提供如下技术方案：
第一方面，本公开实施例中提供了一种LPDDR的DBI功能测试方法，所述方法包括:
获取突发数据，通过突发写操作将所述突发数据写入LPDDR芯片，得到背景数据；
通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，其中，所述DBI功能包括WDBI功能和RDBI功能；
对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果；
根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果。
进一步地，所述背景数据包括第一突发子数据、第二突发子数据、对应于所述第一突发子数据的第一翻转信号和对应于所述第二突发子数据的第二翻转信号。
进一步地，所述通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，包括：
通过所述使能信号将所述LPDDR芯片的DMI管脚置高；
给所述LPDDR芯片下发模式寄存器写命令，其中，所述模式寄存器写命令包括第一写命令和第二写命令，所述第一写命令用于向所述LPDDR芯片传入所述模式寄存器的地址，所述第二写命令用于向所述LPDDR芯片传入所述模式寄存器的赋值数据。
进一步地，所述对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，包括：
分别对所述第一突发子数据和所述第二突发子数据的值进行改写；
对改写后的第一突发子数据和第二突发子数据进行逐行遍历，利用所述第一翻转信号和所述第二翻转信号将改写后的第一突发子数据和第二突发子数据进行翻转，得到所述第一读出数据。
进一步地，所述根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果，包括：
判断所述背景数据与所述第一读出数据是否相反；
若所述背景数据与所述第一读出数据相反，则确定所述WDBI功能的测试结果为正常；
若所述背景数据与所述第一读出数据一致，则确定所述WDBI功能的测试结果为异常。
进一步地，所述根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，包括：
当所述LPDDR芯片的内部数据为第一预设十六进制数值时，读出初始数据，将所述初始数据作为所述第二读出数据；
当所述LPDDR芯片的内部数据为第二预设十六进制数值时，读出所述初始数据，将所述初始数据按位翻转，将按位翻转后的初始数据作为所述第二读出数据；
获取所述第二读出数据中第一数值和第二数值的数量，根据所述第一数值和所述第二数值的数量确定所述期望数据。
进一步地，所述根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果，包括：
判断所述期望数据与所述第二读出数据是否相反；
若所述期望数据与所述第一读出数据相反，则确定所述RDBI功能的测试结果为异常；
若所述期望数据与所述第二读出数据一致，则确定所述RDBI功能的测试结果为正常。
第二方面，本公开实施例中提供了一种LPDDR的DBI功能测试装置，所述装置包括：
写入模块，用于获取突发数据，通过突发写操作将所述突发数据写入LPDDR芯片，得到背景数据；
开启模块，用于通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，其中，所述DBI功能包括WDBI功能和RDBI功能；
第一验证模块，用于对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果；
第二验证模块，用于根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果。
第三方面，本公开实施例中提供了一种计算机设备，所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现第一方面中所述的LPDDR的DBI功能测试方法的步骤。
第四方面，本公开实施例中提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现第一方面中所述的LPDDR的DBI功能测试方法的步骤。
本申请的有益效果：
本申请实施例提供的LPDDR的DBI功能测试方法，方法包括：获取突发数据，通过突发写操作将所述突发数据写入LPDDR芯片，得到背景数据；通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，其中，所述DBI功能包括WDBI功能和RDBI功能；对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果；根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果。本申请可以确保LPDDR内存***在功耗、性能和可靠性等方面的预期行为。本申请可以确保LPDDR内存***在功耗、性能和可靠性等方面的预期行为。
为使本发明的上述目的、特征和优点能更明显和易懂，下文特举较佳实施例，并配合所附附图，做详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在各个附图中，类似的构成部分采用类似的编号。
图1示出了本申请实施例提供的一种LPDDR的DBI功能测试方法的流程图；
图2示出了本申请实施例提供的一种背景数据的具体写入展示图；
图3示出了本申请实施例提供的一种背景数据写入方式的说明示意图；
图4示出了本申请实施例提供的一种使能DBI功能的WDBI操作与突发读操作的示意图；
图5示出了本申请实施例提供的一种WDBI数据与Burst Read数据的翻转示意图；
图6示出了本申请实施例提供的另一种WDBI数据与Burst Read数据的翻转示意图；
图7示出了本申请实施例提供的一种RDBI功能的验证示意图；
图8示出了本申请实施例提供的一种LPDDR的DBI功能测试装置的结构示意图；
图9示出了本申请实施例提供的一种计算机设备的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在模板的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
如图1所示，为本申请实施例中的一种LPDDR的DBI功能测试方法的流程图，本申请实施例提供的LPDDR的DBI功能测试方法包括以下步骤：
步骤S110，获取突发数据，通过突发写操作将所述突发数据写入LPDDR芯片，得到背景数据。
在本实施例中，通过正常的突发写操作对LPDDR芯片写入突发数据，作为背景数据。背景数据包括第一突发子数据TP1和第二突发子数据TP2，第一翻转信号D1为对应于第一突发子数据TP1的翻转信号，第二翻转信号D2为对应于第二突发子数据TP2的翻转信号，即D1＝TP1，D2＝TP2，/D1＝TP1，/D2＝TP2，以下带有#表示16进制。
其中TP1＝#0000，TP2＝#0000，如图2所示，为背景数据写入后的具体展示，如图3所示，为背景数据写入方式的说明。
步骤S120，通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，其中，所述DBI功能包括WDBI功能和RDBI功能。
具体地，DBI功能的开启需要通过使能信号将LPDDR芯片的DMI管脚置高，并对模式寄存器(Mode Register)的值进行写入修改，即在上电过程中给LPDDR芯片下发模式寄存器写(Mode Register Write)命令，其中，模式寄存器写命令包括第一写命令和第二写命令，第一写命令用于向LPDDR芯片传入模式寄存器的地址，第二写命令用于向LPDDR芯片传入模式寄存器的赋值数据，进而使能LPDDR芯片的DBI功能。
需要说明的是，对于LPDDR4芯片，其DBI功能支持常规的突发读、突发写、写数据掩码、寄存器数据写入与读出操作。
步骤S130，对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果。
可以理解的是，基于当下的DRAM颗粒的制造工艺，除了单个存储单元Cell本身出现的缺陷影响外，以阵列式分布的存储单元也会相互产生影响，为了最大程度地将缺陷拦截，并验证芯片的可靠性，因此可在每次突发过程中，分别对第一突发子数据和第二突发子数据的值进行改写，并对改写后的第一突发子数据和第二突发子数据进行逐行遍历，利用第一翻转信号和第二翻转信号将改写后的第一突发子数据和第二突发子数据进行翻转，得到第一读出数据。在数据的多次切换中有助于WDBI功能的验证更加准确可靠。
如图4所示，为使能DBI功能的WDBI操作与突发读操作(Burst Read)，常规的突发写过程中打开DBI功能，总线的按位翻转与写入数据中的0和1数量无关。例如，对读出数据写入#1F1F，读出数据在写入芯片前会翻转成#E0E0。
示例性的，以BL(Burst Lengths，突发长度)＝16为例：
Step1：设置TP1＝#0000，TP2＝#0000，逐行遍历时，将数据进行翻转，如图5所示，为WDBI数据与Burst Read数据，此时BL＝16；
Step2：设置TP1＝#FFFF，TP2＝#0000，与Step1数据写入遍历方式一致，如图6所示，为WDBI数据与Burst Read数据，此时BL＝16；
Step3：设置TP1＝#A5A5，TP2＝#5A5A，打开DBI功能后，在每次突发写操作时利用D1和D2信号，对TP1和TP2进行翻转。
在WDBI完成写入数据后，用常规的Burst Read操作将数据读出，得到第一读出数据。将背景数据与第一读出数据进行比对可以发现，背景数据在写入到芯片前完成了翻转。如无其他故障，则Burst Read操作突发过程中的第一读出数据应与WDBI写入的背景数据相反，因此通过判断背景数据与第一读出数据是否相反可以验证WDBI功能是否正常。若背景数据与第一读出数据相反，则确定WDBI功能的测试结果为正常；若背景数据与第一读出数据一致，则确定WDBI功能的测试结果为异常。
通过上述方法能够覆盖此前的功能测试并验证LPDDR芯片特性功能的可靠性，提升产品良率。
步骤S140，根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果。
具体地，在常规的读过程中打开RDBI功能，LPDDR芯片内部会考虑到功耗问题，当LPDDR芯片的内部数据为第一预设十六进制数值时，读出初始数据，将初始数据作为第二读出数据；当LPDDR芯片的内部数据为第二预设十六进制数值时，读出初始数据，将初始数据按位翻转，将按位翻转后的初始数据作为第二读出数据。
需要说明的是，在本实施例中，第一预设十六进制数值为#E0E0，第二预设十六进制数值为#1F1F，翻转后的初始数据为#E0E0。
进一步地，获取第二读出数据中第一数值和第二数值的数量，根据第一数值和第二数值的数量确定期望数据。
需要说明的是，在本实施例中，第一数值为1，第二数值为0。
示例性的，如图7所示，以BL＝16为例：
Step1：假设突发数据TP1＝#ABAB，TP2＝#ABAB，BL＝16，通过D1和D2的翻转，根据第二读出数据中多“1”与多“0”的情况进行验证，16次突发的数据翻转情况如图7的BurstWrite Data；
Step2：Burst Write写入数据，BL＝16；
Step3：根据第二读出数据中多“1”与多“0”的情况，设置期望数据如图7的RDBI_Data。
进一步地，通过读操作中的比较环节判断期望数据与第二读出数据是否相反；若期望数据与第一读出数据相反，则确定RDBI功能的测试结果为异常；若期望数据与第二读出数据一致，则确定RDBI功能的测试结果为正常。
上述方式时间复杂度低，适用于量产测试，且可适用于DDR以及LPDDR各代产品，可以确保LPDDR内存***在功耗、性能和可靠性等方面的预期行为。
本申请实施例提供的LPDDR的DBI功能测试方法，通过获取突发数据，通过突发写操作将所述突发数据写入LPDDR芯片，得到背景数据；通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，其中，所述DBI功能包括WDBI功能和RDBI功能；对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果；根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果。本申请可以确保LPDDR内存***在功耗、性能和可靠性等方面的预期行为。
实施例2
如图8所示，为本申请实施例中的一种LPDDR的DBI功能测试装置800的结构示意图，其装置包括：
写入模块810，用于获取突发数据，通过突发写操作将所述突发数据写入LPDDR芯片，得到背景数据；
开启模块820，用于通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，其中，所述DBI功能包括WDBI功能和RDBI功能；
第一验证模块830，用于对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果；
第二验证模块840，用于根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果。
本申请实施例提供的LPDDR的DBI功能测试装置，可以确保LPDDR内存***在功耗、性能和可靠性等方面的预期行为。
实施例3
本申请实施例还提供一种计算机设备。具体请参阅图9，图9为本实施例计算机设备基本结构框图。
所述计算机设备9包括通过***总线相互通信连接存储器91、处理器92、网络接口93。需要指出的是，图中仅示出了具有组件91-93的计算机设备9，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。其中，本技术领域技术人员可以理解，这里的计算机设备是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(ApplicationSpecific Integrated Circuit，ASIC)、可编程门阵列(Field－Programmable GateArray，FPGA)、数字处理器(Digital Signal Processor，DSP)、嵌入式设备等。
所述计算机设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述计算机设备可以与用户通过键盘、鼠标、遥控器、触摸板或声控设备等方式进行人机交互。
所述存储器91至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或D插槽兼容性测试存储器等)、随机访问存储器(RAM)、静态随机访问存储器(SRAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、可编程只读存储器(PROM)、磁性存储器、磁盘、光盘等。在一些实施例中，所述存储器91可以是所述计算机设备9的内部存储单元，例如该计算机设备9的硬盘或内存。在另一些实施例中，所述存储器91也可以是所述计算机设备9的外部存储设备，例如该计算机设备9上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(SecureDigital,SD)卡，闪存卡(Flash Card)等。当然，所述存储器91还可以既包括所述计算机设备9的内部存储单元也包括其外部存储设备。本实施例中，所述存储器91通常用于存储安装于所述计算机设备9的操作***和各类应用软件，例如插槽兼容性测试方法的计算机可读指令等。此外，所述存储器91还可以用于暂时地存储已经输出或者将要输出的各类数据。
所述处理器92在一些实施例中可以是中央处理器(Central Processing Unit，CPU)、控制器、微控制器、微处理器、或其他LPDDR的DBI功能测试芯片。该处理器92通常用于控制所述计算机设备9的总体操作。本实施例中，所述处理器92用于运行所述存储器91中存储的计算机可读指令或者处理数据，例如运行所述插槽兼容性测试方法的计算机可读指令。
所述网络接口93可包括无线网络接口或有线网络接口，该网络接口93通常用于在所述计算机设备9与其他电子设备之间建立通信连接。
本实施例中提供的计算机设备可以执行上述LPDDR的DBI功能测试方法。此处LPDDR的DBI功能测试方法可以是上述各个实施例的LPDDR的DBI功能测试方法。
实施例4
本实施例还提供一种计算机可读存储介质，计算机可读存储介质其上存储有计算机程序，计算机程序被处理器执行时实现实施例中LPDDR的DBI功能测试方法的步骤。
本实施例中，计算机可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、随机访问存储器(RAM)、静态随机访问存储器(SRAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、可编程只读存储器(PROM)、磁性存储器、磁盘、光盘等。在一些实施例中，计算机可读存储介质可以是计算机设备的内部存储单元，例如该计算机设备的硬盘或内存。在另一些实施例中，计算机可读存储介质也可以是计算机设备的外部存储设备，例如该计算机设备上配备的插接式硬盘，智能存储卡(Smart Media Card，简称为SMC)，安全数字(Secure Digital，简称为SD)卡，闪存卡(Flash Card)等。当然，计算机可读存储介质还可以既包括计算机设备的内部存储单元也包括其外部存储设备。本实施例中，计算机可读存储介质通常用于存储安装于计算机设备的操作***和各类应用软件。此外，计算机可读存储介质还可以用于暂时地存储已经输出或者将要输出的各类数据。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和结构图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。
另外，在本发明各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是智能手机、个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质可以是非易失性存储介质，也可以是易失性存储介质，例如所述存储介质可以为：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种LPDDR的DBI功能测试方法，其特征在于，所述方法包括：
获取突发数据，通过突发写操作将所述突发数据写入LPDDR芯片，得到背景数据；
通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，其中，所述DBI功能包括WDBI功能和RDBI功能；
对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果；
根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果。
2.根据权利要求1所述的LPDDR的DBI功能测试方法，其特征在于，所述背景数据包括第一突发子数据、第二突发子数据、对应于所述第一突发子数据的第一翻转信号和对应于所述第二突发子数据的第二翻转信号。
3.根据权利要求1所述的LPDDR的DBI功能测试方法，其特征在于，所述通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，包括：
通过所述使能信号将所述LPDDR芯片的DMI管脚置高；
给所述LPDDR芯片下发模式寄存器写命令，其中，所述模式寄存器写命令包括第一写命令和第二写命令，所述第一写命令用于向所述LPDDR芯片传入所述模式寄存器的地址，所述第二写命令用于向所述LPDDR芯片传入所述模式寄存器的赋值数据。
4.根据权利要求2所述的LPDDR的DBI功能测试方法，其特征在于，所述对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，包括：
分别对所述第一突发子数据和所述第二突发子数据的值进行改写；
对改写后的第一突发子数据和第二突发子数据进行逐行遍历，利用所述第一翻转信号和所述第二翻转信号将改写后的第一突发子数据和第二突发子数据进行翻转，得到所述第一读出数据。
5.根据权利要求1所述的LPDDR的DBI功能测试方法，其特征在于，所述根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果，包括：
判断所述背景数据与所述第一读出数据是否相反；
若所述背景数据与所述第一读出数据相反，则确定所述WDBI功能的测试结果为正常；
若所述背景数据与所述第一读出数据一致，则确定所述WDBI功能的测试结果为异常。
6.根据权利要求1所述的LPDDR的DBI功能测试方法，其特征在于，所述根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，包括：
当所述LPDDR芯片的内部数据为第一预设十六进制数值时，读出初始数据，将所述初始数据作为所述第二读出数据；
当所述LPDDR芯片的内部数据为第二预设十六进制数值时，读出所述初始数据，将所述初始数据按位翻转，将按位翻转后的初始数据作为所述第二读出数据；
获取所述第二读出数据中第一数值和第二数值的数量，根据所述第一数值和所述第二数值的数量确定所述期望数据。
7.根据权利要求1所述的LPDDR的DBI功能测试方法，其特征在于，所述根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果，包括：
判断所述期望数据与所述第二读出数据是否相反；
若所述期望数据与所述第一读出数据相反，则确定所述RDBI功能的测试结果为异常；
若所述期望数据与所述第二读出数据一致，则确定所述RDBI功能的测试结果为正常。
8.一种LPDDR的DBI功能测试装置，其特征在于，所述装置包括：
写入模块，用于获取突发数据，通过突发写操作将所述突发数据写入LPDDR芯片，得到背景数据；
开启模块，用于通过使能信号与模式寄存器，开启所述LPDDR芯片的DBI功能，其中，所述DBI功能包括WDBI功能和RDBI功能；
第一验证模块，用于对所述背景数据进行改写，并对所述背景数据的翻转信号进行翻转，得到第一读出数据，根据所述背景数据与所述第一读出数据确定所述WDBI功能的测试结果；
第二验证模块，用于根据所述LPDDR芯片的内部数据确定第二读出数据，根据所述第二读出数据设置期望数据，根据所述期望数据与所述第二读出数据确定所述RDBI功能的测试结果。
9.一种计算机设备，其特征在于，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现权利要求1-7中任一项所述的LPDDR的DBI功能测试方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-7中任一项所述的LPDDR的DBI功能测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410458972.9A CN118262776A (zh) | 2024-04-17 | 2024-04-17 | Lpddr的dbi功能测试方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410458972.9A CN118262776A (zh) | 2024-04-17 | 2024-04-17 | Lpddr的dbi功能测试方法、装置、设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118262776A true CN118262776A (zh) | 2024-06-28 |
Family
ID=91608791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410458972.9A Pending CN118262776A (zh) | 2024-04-17 | 2024-04-17 | Lpddr的dbi功能测试方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118262776A (zh) |
-
2024
- 2024-04-17 CN CN202410458972.9A patent/CN118262776A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI387023B (zh) | 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置 | |
| US9570183B1 (en) | Method and controller for managing memory device | |
| CN108039190B (zh) | 一种测试方法及装置 | |
| CN110765032A (zh) | 基于***管理总线接口对i2c存储器进行读写的方法 | |
| CN107045423B (zh) | 存储器装置及其数据存取方法 | |
| US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
| TWI506438B (zh) | 資料儲存裝置及其管理方法 | |
| US20130159604A1 (en) | Memory storage device and memory controller and data writing method thereof | |
| CN114327258B (zh) | 一种固态硬盘处理方法、***、设备及计算机存储介质 | |
| JP4180757B2 (ja) | シミュレーション装置 | |
| US20170103797A1 (en) | Calibration method and device for dynamic random access memory | |
| CN118262776A (zh) | Lpddr的dbi功能测试方法、装置、设备及介质 | |
| CN107168650B (zh) | 一种对bios的存储器中的数据的处理方法及装置 | |
| US8832358B2 (en) | Data writing method, memory controller and memory storage apparatus | |
| US11720276B2 (en) | Memory system and controller for managing write status | |
| KR20230037255A (ko) | 이벤트 로그 관리 방법, 컨트롤러 및 저장 장치 | |
| JP3497066B2 (ja) | フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 | |
| CN114003431B (zh) | 一种Nvme固态硬盘非4k对齐Trim数据校验方法、***及装置 | |
| CN116610269B (zh) | 数据存储方法、装置、存储介质和控制器 | |
| CN114637626B (zh) | 减少eeprom数据读写出错的方法、装置、设备及可读存储介质 | |
| CN114063918B (zh) | 数据存取方法、存储器存储装置及存储器控制器 | |
| JPS623520B2 (zh) | ||
| CN116820849A (zh) | 内存spd读写测试方法、装置、电子设备和存储介质 | |
| CN118155673A (zh) | 分段上电恢复方法、装置、计算机设备及可读存储介质 | |
| JP4324149B2 (ja) | エミュレータ及びそれを用いた開発支援システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |