CN118231431A - 一种图像传感器及其制作方法 - Google Patents

Abstract

本发明公开了一种图像传感器及其制作方法，属于半导体技术领域，所述图像传感器包括：衬底；光电感应区，设置在所述衬底中；以及载流子抑制层，设置在所述衬底中，且所述载流子抑制层覆盖部分或全部所述光电感应区，和/或覆盖部分存储节点；其中，所述载流子抑制层中包括第一物质和第二物质获取，所述第一物质与所述衬底中的悬空键结合，形成化学键，所述第二物质抑制所述第一物质向外扩散。通过本发明提供的一种图像传感器及其制作方法，可提高图像传感器的电性性能。

Description

一种图像传感器及其制作方法

技术领域

本发明属于半导体技术领域，特别涉及一种图像传感器及其制作方法。

背景技术

互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像传感器的曝光模式包括卷帘曝光模式和全局曝光模式。卷帘曝光模式图像传感器的特点是一帧图像各行的曝光时刻不同，上一行曝光时刻早于下一行。全局曝光模式下整幅图像的每一行都在同一时间曝光，然后将电荷信号同时传输并存储在像素单元的存储节点，最后将存储节点的信号逐行读出。

在图像传感器中，会在衬底中注入离子，形成光电感应区或存储节点。在在光电感应区或存储节点表面未被栅极覆盖的硅表面，易产生载流子，进而导致图像传感器的性能下降。若使用不同类型的掺杂区抑制载流子产生，则会导致光电感应区和其他掺杂区之间产生电子残留，进一步影响图像传感器的性能。

发明内容

本发明的目的在于提供一种图像传感器及其制作方法，能解决不同掺杂区之间的载流子溢出问题，进而提高图像传感器的性能。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种图像传感器，包括：

衬底；

光电感应区，设置在所述衬底中；以及

载流子抑制层，设置在所述衬底中，且所述载流子抑制层覆盖部分或全部所述光电感应区，和/或覆盖部分存储节点；

其中，所述载流子抑制层中包括第一物质和第二物质获取，所述第一物质与所述衬底中的悬空键结合，形成化学键，所述第二物质抑制所述第一物质向外扩散。

在本发明一实施例中，所述第一物质包括氟元素、氯元素、溴元素、碘元素或氢元素。

在本发明一实施例中，所述第二物质包括碳元素或锡元素。

在本发明一实施例中，所述图像传感器还包括：

存储节点，所述存储节点设置在所述衬底中，且所述存储节点位于所述光电感应区一侧；

第一栅极，设置在所述衬底上，所述第一栅极位于所述光电感应区和所述存储节点之间，且所述第一栅极在所述衬底上的正投影覆盖部分所述光电感应区和部分所述存储节点；

第二栅极，设置在所述衬底上，所述第二栅极位于所述存储节点远离所述光电感应区的一侧，且所述第二栅极在所述衬底上的正投影与所述存储节对齐或交迭。

在本发明一实施例中，所述载流子抑制层覆盖所述第一栅极和所述第二栅极之间的所述存储节点，且所述载流子抑制层的一边缘与所述存储节点的边缘重叠，所述载流子抑制层的另一边缘延与所述第一边缘对齐或交迭。

在本发明一实施例中，所述图像传感器还包括隔离层，所述隔离层设置在所述衬底中，且所述隔离层覆盖所述第一栅极一侧的所述光电感应区。

在本发明一实施例中，所述载流子抑制层覆盖所述第一栅极和所述第二栅极之间的所述存储节点，以及所述第一栅极一侧的所述光电感应区。

在本发明一实施例中，所述图像传感器还包括第二栅极，设置在所述衬底上，所述第二栅极位于所述所述光电感应区一侧，且所述第二栅极在所述衬底上的正投影覆盖部分所述光电感应区和靠近所述光电感应区的部分所述衬底。

在本发明一实施例中，所述载流子抑制层覆盖全部所述光电感应区，且所述隔离层的边缘延伸出所述光电感应区。

在本发明一实施例中，所述载流子抑制层覆盖部分所述光电感应区，且所述载流子抑制层位于靠近所述第二栅极的一侧。

在本发明一实施例中，所述图像传感器还包括隔离层，所述隔离层设置在所述光电感应区中，且所述隔离层覆盖远离所述第二栅极一侧的所述光电感应区。

本发明还提供一种图像传感器的制作方法，包括以下步骤：

提供一衬底；

在所述衬底中形成光电感应区；

在所述衬底中形成载流子抑制层，且所述载流子抑制层覆盖部分或全部所述光电感应区，和/或覆盖部分存储节点；

其中，所述载流子抑制层中包括第一物质和第二物质获取，所述第一物质与所述衬底中的悬空键结合，形成化学键，所述第二物质抑制所述第一物质向外扩散。

在本发明一实施例中，在形成所述载流子抑制层之前，所述图像传感器的制作方法还包括：

在所述衬底中形成隔离阱；

在所述衬底上形成栅极；以及

在所述栅极两侧形成侧墙。

综上所述，本发明提供的一种图像传感器及其制作方法，通过在光电感应区或存储节点上形成载流子抑制层，在不产生电子暂留的情况下，抑制硅表面产生载流子，进而提高图像传感器的性能。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中形成光电感应区和存储节点的结构示意图。

图2为一实施例中形成隔离阱的结构示意图。

图3为一实施例中形成栅极的结构示意图。

图4为一实施例中形成侧墙的结构示意图。

图5为一实施例中形成载流子抑制层的结构示意图。

图6为一实施例中形成隔离层的结构示意图。

图7为一实施例中形成浮置扩散区的结构示意图。

图8为另一实施例中形成载流子抑制层的结构示意图。

图9为另一实施例中形成浮置扩散区的结构示意图。

图10为再一实施例中形成光电感应区的结构示意图。

图11为再一实施例中形成隔离阱的结构示意图。

图12为再一实施例中形成栅极的结构示意图。

图13为再一实施例中形成侧墙的结构示意图。

图14为再一实施例中形成载流子抑制层的结构示意图。

图15为再一实施例中形成浮置扩散区的结构示意图。

图16为又一实施例中形成载流子抑制层的结构示意图。

图17为又一实施例中形成隔离层和浮置扩散区的结构示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。

图像传感器按照曝光模式可以分为两种，一种是卷帘曝光模式(rollingshutter)，一种是全局曝光模式(global shutter)。卷帘曝光模式图像传感器一般应用在手机摄像头，数码相机和家用的安防设备等设备上。卷帘曝光模式图像传感器的特点是一帧图像各行的曝光时刻不同，上一行曝光时刻早于下一行，得到的图像并不是被拍摄物体在某一时刻的真实反映。因此在拍摄高速运动的物体时，图像容易发生拖影现象。全局曝光模式图像传感器在工业、车载、道路监控和高速相机等领域得到广泛应用。全局曝光模式下整幅图像的每一行都在同一时间曝光，然后将电荷信号同时传输并存储在像素单元的存储节点，最后将存储节点的信号逐行读出。由于全局曝光模式整幅图像所有行在同一时间进行曝光，所以不会造成拖影现象。

请参阅图7、图9、图15和图17所示，本申请提供一种图像传感器，设置有像素阵列。像素阵列是图像传感器的像素区域，图像传感器中还设置有除像素区域以外的逻辑区域，逻辑区域可对像素阵列输出的电信号进行处理。其中，像素阵列包括多个像素单元，且每个像素单元中包括光光电二极管(Photo-Diode，PD)和多个晶体管。每个光电二极管形成一个像素点，景物通过成像透镜聚焦到图像传感器的像素阵列上，光电二极管可将表面的光强转换为电信号，并通过多个晶体管配合，控制光电二极管的光转换，控制电性号的存储与输出。在全局曝光模式图像传感器中，为了将光电二极管中的电荷转移，设置有传输管和转移管。其中。传输管设置在光电感应区102和存储节点103之间，可以控制光电感应区102中的电荷转移到存储节点103中。而转移管设置在存储节点103和浮置扩散区111之间，控制存储节点103的复位和电荷转移。其中，光电感应区102即可形成光电二极管。而在卷帘曝光模式图像传感器中，未设置存储节点103，故在光电感应区102和浮置扩散区111之间，仅设置有转移管，来控制光电感应区102内电荷的转移。

请参阅图7和图9所示，在本发明一实施例中，图像传感器为全局曝光模式图像传感器，该图像传感器包括衬底100，设置在衬底100中的光电感应区102和存储节点103，设置在光电感应区102和存储节点103上的隔离阱，设置在衬底100上且位于光电感应区102和存储节点103之间的传输管，设置在存储节点103远离光电感应区102一侧的转移管，设置在光电感应区102和存储节点103中的载流子抑制层109。

请参阅图1所示，在本发明一实施例中，衬底100可以为任意适用的半导体材料，例如可以为硅、绝硅锗、缘体上硅，绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗，或这些半导体构成的叠层结构。在本实施例中，衬底100使用掺杂有杂质的单晶硅制成，且可通过在硅衬底100中注入离子形成。其中，衬底100中杂质的掺杂类型依据需要形成的半导体的类型设置。在本实施例中，衬底100例如为P型衬底，则可以通过在硅衬底中掺杂硼等三价离子形成P型衬底。在其他实施例中，衬底100也可以是N型衬底，则可以通过在硅衬底中掺杂磷等五价离子形成N型衬底。

请参阅图1所示，在本发明一实施例中，在衬底100上，设置有氧化层101。氧化层101可以作为栅极氧化层，也可以作为离子注入时的缓冲层。在本申请中，可通过热氧化法或原位水汽生长法等方法在衬底100上形成氧化层101。

请参阅图1所示，在本发明一实施例中，在衬底100中，设置有光电感应区102和存储节点103。其中，光电感应区102和存储节点103为第一类型掺杂区。第一类型掺杂区的掺杂类型与衬底100的掺杂类型相反。在本实施例中，第一类型掺杂区为N型掺杂区，且为N型轻掺杂区。在本申请中，可在形成氧化层101后，以氧化层101为离子注入缓冲层，向衬底100中注入磷(P)或砷(As)等N型杂质，形成光电感应区102和存储节点103。

请参阅图1所示，在本发明一实施例中，光电感应区102和存储节点103并排设置在衬底100中，且光电感应区102和存储节点103之间具有预设间距。在图像传感器的生长方向上，光电感应区102和存储节点103的一侧与衬底100表面接触，光电感应区102和存储节点103的另一侧向着衬底100底部延伸。且在本实施例中，光电感应区102的深度大于存储节点103的深度。可在形成光电感应区102和存储节点103时，通过控制离子注入时，注入能量的大小控制光电感应区102和存储节点103的深度。

请参阅图2所示，在本发明一实施例中，在衬底100中，还设置有隔离阱。在本申请中，隔离阱包括位于光电感应区102表面的第一隔离阱104，以及位于存储节点103表面的第二隔离阱105。第一隔离阱104和第二隔离阱105的深度可以相同，也可以不同。其中，隔离阱为第二类型掺杂区，第二类型掺杂区的掺杂类型与衬底100的掺杂类型相同。在本实施例中，第二类型掺杂区为P型掺杂区。在本申请中，向衬底100中注入硼(B)等P型杂质，形成隔离阱。

请参阅图2所示，在本发明一实施例中，第一隔离阱104位于光电感应区102表面，第一隔离阱104的深度远小于光电感应区102的深度，第一隔离阱104的宽度等于光电感应区102的宽度。其中，第一隔离阱104为P型掺杂区，且第一隔离阱104中的杂质浓度略高于光电感应区102中的杂质浓度。通过设较高掺杂浓度的第一隔离阱104，避免光电感应区102向衬底100表面扩展，进而降低衬底100表面悬空键导致的暗电流。

请参阅图2所示，在本发明一实施例中，第二隔离阱105位于存储节点103表面，且第二隔离阱105的深度远小于存储节点103的深度，第二隔离阱105的宽度等于存储节点103的宽度。其中，第二隔离阱105为P型掺杂区，且第二隔离阱105中的杂质浓度略高于存储节点103中的杂质浓度。设置在存储节点103上的掺杂类型不同的第二隔离阱105，在减小暗电流的同时，不影响电子转移。

请参阅图3所示，在本发明一实施例中，在衬底100上，还设置有多个栅极，包括形成传输管的第一栅极106和形成转移管的第二栅极107。其中，像素中其他晶体管，例如复位管、源极跟随器和行选择管的栅极也可以同步形成。在本申请中，可在氧化层101上形成栅极材料层(图中未显示)，栅极材料层可以为多晶硅或金属材料等材料。多晶硅可以为重掺杂多晶硅层，金属材料可以为镁、铝、镍、铜、金、银、TiAl基合金、碳化钛、碳化钽或硅化钨等，也可以是几种材料的合金。在形成栅极材料层后，在栅极材料层上形成图案化的光阻层(图中未显示)，以图案化的光阻层为掩膜，例如采用干法刻蚀刻蚀栅极材料层，形成多个栅极。

请参阅图3所示，在本发明一实施例中，第一栅极106位于光电感应区102和存储节点103之间，且第一栅极106在衬底100上的正投影覆盖部分光电感应区102和部分存储节点103。第二栅极107设置在存储节点103的远离光电感应区102的一侧，第二栅极107在衬底100上的正投影与存储节点103对齐或交迭。

请参阅图4所示，在本发明一实施例中，在栅极两侧，还设置有侧墙108。在本发明一实施例中，侧墙108设置在第一栅极106和第二栅极107两侧。其中，侧墙108可以是氧化硅侧墙，可以是氮化硅侧墙，也可以是氧化硅和氮化硅层叠设置在侧墙。在形成侧墙108时，可以先在栅极上沉积一层材料层，所述材料层可以是氧化层、氮化层或氧化层和氮化层叠层。之后，在对材料层进行蚀刻，仅保留第一栅极106和第二栅极107侧壁上的材料层，形成侧墙108。

请参阅图5至图9所示，在本发明一些实施例中，在存储节点103和/或光电感应区102中，还设置有载流子抑制层109。载流子抑制层109的一侧与衬底100表面贴合，且载流子抑制层109的深度与第一隔离阱104或第二隔离阱105的深度相等。具体的，在形成载流子抑制层109时，可同时向衬底100中注入第一物质和第二物质，其中，第一物质可以与衬底100中的悬空键结合，形成化学键。第二物质可以抑制第一物质向外扩散。其中，第一物质可以为氟、氯、溴和碘等ⅦA族元素，以及氢元素。第二物质可以为与硅同族的物质，例如包括碳和锡。在一具体实施例中，第一物质例如为氟，第二物质例如为碳，则第一物质和衬底100中的悬空键结合，形成Si-F化学键。而第二物质例如为碳，在完成第一物质和第二物质的注入后，在后续退火的过程中，碳可以抑制氟的扩散。

请参阅图5所示，在本发明一实施例中，载流子抑制层109覆盖第一栅极106和第二栅极107之间的存储节点103，且载流子抑制层109的深度与第二隔离阱105的深度相等。载流子抑制层109的一边缘与存储节点103的边缘重叠，与存储节点103同时向着第二栅极107的底部延伸，与第二栅极107边缘对齐或交迭。载流子抑制层109的另一边缘向着第一栅极106底部延伸，与第一栅极106边缘对齐或交迭。此时，第二隔离阱105与存储节点103中的载流子抑制层109并排设置，且第二隔离阱105位于第一栅极106底部。在形成该载流子抑制层109时，由于侧墙108的遮挡，可通过调整离子注入的角度，使得载流子抑制层109向着第一栅极106和第二栅极107底部延伸。在存储节点103中形成的载流子抑制层109可以抑制第一栅极106和第二栅极107之间的硅表面产生载流子，且存储节点103和浮置扩散区111之间也不会产生势垒，进而避免电子残留的产生。

请参阅图6所示，在本发明一实施例中，当载流子抑制层109仅覆盖第一栅极106和第二栅极107之间的存储节点103时，在光电感应区102中，还设置有隔离层110。隔离层110位于衬底100中，隔离层110的一侧与衬底100表面贴合，且隔离层110的深度与第一隔离阱104的深度相等。具体的，隔离层110为第二类型掺杂区。在本实施例中，第二类型掺杂区为P型掺杂区。在形成隔离层110时，可通过向第二隔离阱105中注入硼(B)等P型杂质，形成隔离层110。

请参阅图6所示，在本发明一实施例中，隔离层110覆盖第一栅极106一侧的光电感应区102，且隔离层110的一边缘与光电感应区102的边缘重合，另一边缘与第一栅极106一侧的侧墙108边缘对齐或交迭。此时，第一隔离阱104与隔离层110并排设置，且第一隔离阱104位于第一栅极106底部。由于隔离层110中P型杂质的含量远高于第一隔离阱104中P型杂质的含量，高掺杂浓度的隔离层110可避免光电感应区102向衬底100表面扩展，进而降低衬底100表面悬空键导致的暗电流。

请参阅图7所示，在本发明一实施例中，在衬底100中还设置有浮置扩散区111。其中，浮置扩散区111的掺杂类型与光电感应区102的掺杂区类型相同，为第一类型掺杂区。在本实施例中，浮置扩散区111为N型重掺杂区。在本申请中，可在形成隔离层110后，向衬底100中注入磷(P)或砷(As)等N型杂质，形成浮置扩散区111。在本实施例中，浮置扩散区111位于第二栅极107远离存储节点103的一侧。浮置扩散区111位于衬底100表面，浮置扩散区111的深度大于第二隔离阱105，且远小于存储节点103的深度。

请参阅图8所示，在本发明另一实施例中，载流子抑制层109覆盖第一栅极106和第二栅极107之间的存储节点103，以及第一栅极106一侧的光电感应区102。且位于第二隔离阱105中的载流子抑制层109的深度与第二隔离阱105的深度相等，位于第一隔离阱104中的载流子抑制层109的深度与第一隔离阱104的深度相等。此时，在存储节点103中，载流子抑制层109的一边缘与存储节点103的边缘重叠，与存储节点103同时向着第二栅极107的底部延伸，与第二栅极107边缘对齐或交迭；载流子抑制层109的另一边缘向着第一栅极106底部延伸，与第一栅极106边缘对齐或交迭。在光电感应区102中，载流子抑制层109的一边缘与光电感应区102的边缘重叠，另一边缘与第一栅极106一侧的侧墙108边缘对齐或交迭。在形成两个位置的载流子抑制层109时，可以调整离子注入的角度，使得载流子抑制层109延向着第一栅极106和第二栅极107底部延伸。此时，位于光电感应区102中的载流子抑制层109可以起到与隔离层110相同的作用，且相对于形成隔离层110，在光电感应区102中设置载流子抑制层109可以节约一个光罩，同时更有利于电子传输，避免形成电子残留。

请参阅图9所示，在本发明另一实施例中，在衬底100中还设置有浮置扩散区111。其中，浮置扩散区111的掺杂类型与光电感应区102的掺杂区类型相同，为第一类型掺杂区。在本实施例中，浮置扩散区111为N型重掺杂区。在本申请中，可在形成载流子抑制层109后，向衬底100中注入磷(P)或砷(As)等N型杂质，形成浮置扩散区111。在本实施例中，浮置扩散区111位于第二栅极107远离存储节点103的一侧。浮置扩散区111位于衬底100表面，浮置扩散区111的深度大于第二隔离阱105，且远小于存储节点103的深度。

请参阅图15和图16所示，在本发明再一实施例中，图像传感器为卷帘曝光模式图像传感器，该图像传感器包括衬底100，设置在衬底100中的光电感应区102，设置在光电感应区102中的隔离阱，设置在衬底100上且位于光电感应区102一侧的转移管，设置在光电感应区102中的载流子抑制层109。

请参阅图10所示，在本发明再一实施例中，衬底100可以为任意适用的半导体材料，例如可以为硅、绝硅锗、缘体上硅，绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗，或这些半导体构成的叠层结构。在本实施例中，衬底100使用掺杂有杂质的单晶硅制成，且可通过在硅衬底100中注入离子形成。其中，衬底100中杂质的掺杂类型依据需要形成的半导体的类型设置。在本实施例中，衬底100例如为P型衬底，则可以通过在硅衬底中掺杂硼等三价离子形成P型衬底。在其他实施例中，衬底100也可以是N型掺杂衬底，则可以通过在硅衬底中掺杂磷等五价离子形成N型衬底。

请参阅图10所示，在本发明再一实施例中，在衬底100上，设置有氧化层101。氧化层101可以作为栅极氧化层，也可以作为离子注入时的缓冲层。在本申请中，可通过热氧化法或原位水汽生长法等方法在衬底100上形成氧化层101。

请参阅图10所示，在本发明再一实施例中，在衬底100中，设置有光电感应区102。其中，光电感应区102为第一类型掺杂区，第一类型掺杂区为N型掺杂区，且为N型轻掺杂区。在本申请中，可在形成氧化层101后，以氧化层101为离子注入缓冲层，向衬底100中注入磷(P)或砷(As)等N型杂质，形成光电感应区102。形成的光电感应区102的一侧与衬底100表面接触，另一侧向着衬底100底部延伸。

请参阅图11所示，在本发明再一实施例中，在衬底100中，还设置有隔离阱。在本申请中，隔离阱包括位于光电感应区102表面的第一隔离阱104。其中，隔离阱为第二类型掺杂区。在本实施例中，第二类型掺杂区为P型掺杂区。在本申请中，可通过向衬底100中注入硼(B)等P型杂质，形成隔离阱。

请参阅图11所示，在本发明再一实施例中，第一隔离阱104位于光电感应区102表面，第一隔离阱104的深度远小于光电感应区102的深度，第一隔离阱104的宽度等于光电感应区102的宽度。其中，第一隔离阱104为P型掺杂区，且第一隔离阱104的杂质浓度大于光电感应区102中的杂质浓度。通过设置高掺杂浓度的第一隔离阱104，避免光电感应区102向衬底100表面扩展，进而降低衬底100表面悬空键导致的暗电流。

请参阅图12所示，在本发明再一实施例中，在衬底100上，还设置有栅极，包括传输管的第二栅极107。其中，像素中其他晶体管，例如复位管、源极跟随器和行选择管的栅极也可以同步形成。在本申请中，可在氧化层101上形成栅极材料层(图中未显示)，栅极材料层可以为多晶硅或金属材料等材料。多晶硅可以为重掺杂多晶硅层，金属材料可以为镁、铝、镍、铜、金、银、TiAl基合金、碳化钛、碳化钽或硅化钨等，也可以是几种材料的合金。在形成栅极材料层后，在栅极材料层上形成图案化的光阻层(图中未显示)，以图案化的光阻层为掩膜，例如采用干法刻蚀刻蚀栅极材料层，形成多个栅极。其中，形成的第二栅极107位于光电感应区102一侧，且第二栅极107在衬底100上的正投影覆盖部分光电感应区102和靠近光电感应区102的部分衬底100。

请参阅图13所示，在本发明再一实施例中，在栅极两侧，还设置有侧墙108。在本发明一实施例中，侧墙108设置在第二栅极107两侧。其中，侧墙108可以是氧化硅侧墙，可以是氮化硅侧墙，也可以是氧化硅和氮化硅层叠设置在侧墙。在形成侧墙108时，可以先在栅极上沉积一层材料层，所述材料层可以是氧化层、氮化层或氧化层和氮化层叠层。之后，在对材料层进行蚀刻，仅保留第二栅极107侧壁上的材料层，形成侧墙108。

请参阅图14至图16所示，在本发明另一些实施例中，载流子抑制层109设置在光电感应区102中。载流子抑制层109的一侧与衬底100表面贴合，且载流子抑制层109的深度与第一隔离阱104的深度相等。具体的，在形成载流子抑制层109时，可同时向衬底100中注入第一物质和第二物质，其中，第一物质可以与衬底100中的悬空键结合，形成化学键。第二物质可以抑制第一物质向外扩散。其中，第一物质可以为氟、氯、溴和碘等ⅦA族元素，以及氢元素。第二物质可以为与硅同族的物质，例如包括碳和锡。在一具体实施例中，第一物质例如为氟，第二物质例如为碳，则第一物质和衬底100中的悬空键结合，形成Si-F化学键。而第二物质例如为碳，在完成第一物质和第二物质的注入后，在后续退火的过程中，碳可以抑制氟的扩散。

请参阅图14所示，在本发明再一实施例中，载流子抑制层109设置在光电感应区102中，且载流子抑制层109覆盖全部的光电感应区102，载流子抑制层109的深度与第一隔离阱104的深度相等。此时，在光电感应区102中，载流子抑制层109覆盖第一隔离阱104，且载流子抑制层109的两边缘延伸出光电感应区102，且载流子抑制层109的一边缘向着第二栅极107的底部延伸，与第二栅极107边缘对齐或交迭。在形成该载流子抑制层109时，可以调整离子注入的角度，使得载流子抑制层109延向着第二栅极107底部延伸。载流子抑制层109可以抑制光电感应区102的硅表面产生载流子。此时，不需要在光电感应区102上形成隔离层110，节约了一道离子注入的流程，且可以更好的避免电子残留的产生。

请参阅图15所示，在本发明再一实施例中，在衬底100中还设置有浮置扩散区111。其中，浮置扩散区111的掺杂类型与光电感应区102的掺杂区类型相同，为第一类型掺杂区。在本实施例中，浮置扩散区111为N型重掺杂区。在本申请中，可在形成载流子抑制层109后，向衬底100中注入磷(P)或砷(As)等N型杂质，形成浮置扩散区111。在本实施例中，浮置扩散区111位于第二栅极107远离光电感应区102的一侧。浮置扩散区111位于衬底100表面，浮置扩散区111的深度大于载流子抑制层109，且远小于光电感应区102的深度。

请参阅图13至图17所示，在本发明又一实施例中，载流子抑制层109覆盖部分光电感应区102，且载流子抑制层109的深度与第一隔离阱104的深度相等。此时，在光电感应区102中，载流子抑制层109靠近第二栅极107设置。载流子抑制层109的一边缘向着第二栅极107的底部延伸，与第二栅极107边缘对齐或交迭，载流子抑制层109的另一边缘向着光电感应区102中间位置延伸。此时，在载流子抑制层109相对于第二栅极107一侧的衬底100中，第一隔离阱104与载流子抑制层109并排设置。在形成该载流子抑制层109时，可以调整离子注入的角度，使得载流子抑制层109延向着第二栅极107底部延伸。载流子抑制层109可以抑制光电感应区102的硅表面产生载流子。

请参阅图16和图17所示，在本发明又一实施例中，当载流子抑制层109覆盖部分光电感应区102时，在光电感应区102中，还设置有隔离层110。隔离层110的一侧与衬底100表面贴合，且隔离层110的深度与载流子抑制层109的深度相等。具体的，隔离层110为第二类型掺杂区。在本实施例中，第二类型掺杂区为P型掺杂区。在形成隔离层110时，可通过向第二隔离阱105中注入硼(B)等P型杂质，形成隔离层110。

请参阅图16和图17所示，在本发明又一实施例中，隔离层110覆盖远离第二栅极107一侧的光电感应区102。具体的，隔离层110的一边缘延伸出光电感应区102，另一边缘与载流子抑制层109接触。此时，载流子抑制层109与隔离层110并排设置，载流子抑制层109位于靠近第二栅极107的一侧。由于隔离层110中P型杂质的含量远高于第一隔离阱104中P型杂质的含量，高掺杂浓度的隔离层110可避免光电感应区102向衬底100表面扩展，进而降低衬底100表面悬空键导致的暗电流。

请参阅图16和图17所示，在本发明又一实施例中，采用隔离层110和载流子抑制层109覆盖光电感应区102，且载流子抑制层109位于光电感应区102至浮置扩散区111之间电子传输的关键位置，可以避免电子残留的影响。同时，采用隔离层110覆盖部分光电感应区102，可以更好的抑制暗电流。

请参阅图16和图17所示，在本发明又一实施例中，在衬底100中还设置有浮置扩散区111。其中，浮置扩散区111的掺杂类型与光电感应区102的掺杂区类型相同，为第一类型掺杂区。在本实施例中，浮置扩散区111为N型重掺杂区。在本申请中，可在形成隔离层110后，向衬底100中注入磷(P)或砷(As)等N型杂质，形成浮置扩散区111。在本实施例中，浮置扩散区111位于第二栅极107远离光电感应区102的一侧。浮置扩散区111位于衬底100表面，浮置扩散区111的深度大于载流子抑制层109，且远小于光电感应区102的深度。

请参阅图请参阅图7、图9、图15和图17所示，在本申请中，在形成光电感应区102、存储节点103、隔离阱、隔离层、浮置扩散区111等掺杂区之后，都会对掺杂区进行退火，以修复晶格结构。本申请在完成光电感应区102和存储节点103的其他掺杂之后，再形成载流子抑制层109，可以降低退火对载流子抑制层109的影响。

本发明提供的一种图像传感器，包括形成卷帘曝光模式的图像传感器和全局曝光模式的图像传感器。在全局曝光模式的图像传感器中，在全部或部分光电感应区和传输管和转移管之间的存储节点中形成载流子抑制层。在卷帘曝光模式的图像传感器中，在全部或部分光电感应区中形成载流子抑制层。通过在光电感应区和存储节点上形成载流子抑制层，在不形成电子残留的情况下，抑制载流子的形成。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (13)

1.一种图像传感器，其特征在于，包括：

衬底；

光电感应区，设置在所述衬底中；以及

载流子抑制层，设置在所述衬底中，且所述载流子抑制层覆盖部分或全部所述光电感应区，和/或覆盖部分存储节点；

其中，所述载流子抑制层中包括第一物质和第二物质获取，所述第一物质与所述衬底中的悬空键结合，形成化学键，所述第二物质抑制所述第一物质向外扩散。

2.根据权利要求1所述的图像传感器，其特征在于，所述第一物质包括氟元素、氯元素、溴元素、碘元素或氢元素。

3.根据权利要求1所述的图像传感器，其特征在于，所述第二物质包括碳元素或锡元素。

4.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括：

存储节点，所述存储节点设置在所述衬底中，且所述存储节点位于所述光电感应区一侧；

第一栅极，设置在所述衬底上，所述第一栅极位于所述光电感应区和所述存储节点之间，且所述第一栅极在所述衬底上的正投影覆盖部分所述光电感应区和部分所述存储节点；

第二栅极，设置在所述衬底上，所述第二栅极位于所述存储节点远离所述光电感应区的一侧，且所述第二栅极在所述衬底上的正投影与所述存储节对齐或交迭。

5.根据权利要求4所述的图像传感器，其特征在于，所述载流子抑制层覆盖所述第一栅极和所述第二栅极之间的所述存储节点，且所述载流子抑制层的一边缘与所述存储节点的边缘重叠，所述载流子抑制层的另一边缘延与所述第一边缘对齐或交迭。

6.根据权利要求5所述的图像传感器，其特征在于，所述图像传感器还包括隔离层，所述隔离层设置在所述衬底中，且所述隔离层覆盖所述第一栅极一侧的所述光电感应区。

7.根据权利要求4所述的图像传感器，其特征在于，所述载流子抑制层覆盖所述第一栅极和所述第二栅极之间的所述存储节点，以及所述第一栅极一侧的所述光电感应区。

8.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括第二栅极，设置在所述衬底上，所述第二栅极位于所述所述光电感应区一侧，且所述第二栅极在所述衬底上的正投影覆盖部分所述光电感应区和靠近所述光电感应区的部分所述衬底。

9.根据权利要求8所述的图像传感器，其特征在于，所述载流子抑制层覆盖全部所述光电感应区，且所述隔离层的边缘延伸出所述光电感应区。

10.根据权利要求8所述的图像传感器，其特征在于，所述载流子抑制层覆盖部分所述光电感应区，且所述载流子抑制层位于靠近所述第二栅极的一侧。

11.根据权利要求10所述的图像传感器，其特征在于，所述图像传感器还包括隔离层，所述隔离层设置在所述光电感应区中，且所述隔离层覆盖远离所述第二栅极一侧的所述光电感应区。

12.一种图像传感器的制作方法，其特征在于，包括以下步骤：

提供一衬底；

在所述衬底中形成光电感应区；

在所述衬底中形成载流子抑制层，且所述载流子抑制层覆盖部分或全部所述光电感应区，和/或覆盖部分存储节点；

其中，所述载流子抑制层中包括第一物质和第二物质获取，所述第一物质与所述衬底中的悬空键结合，形成化学键，所述第二物质抑制所述第一物质向外扩散。

13.根据权利要求12所述的图像传感器的制作方法，其特征在于，在形成所述载流子抑制层之前，所述图像传感器的制作方法还包括：在所述衬底中形成隔离阱；

在所述衬底上形成栅极；以及

在所述栅极两侧形成侧墙。