CN118119885A - 显示基板和显示装置 - Google Patents
显示基板和显示装置 Download PDFInfo
- Publication number
- CN118119885A CN118119885A CN202280003471.0A CN202280003471A CN118119885A CN 118119885 A CN118119885 A CN 118119885A CN 202280003471 A CN202280003471 A CN 202280003471A CN 118119885 A CN118119885 A CN 118119885A
- Authority
- CN
- China
- Prior art keywords
- electrode
- insulating layer
- transistor
- pixel
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 147
- 238000009413 insulation Methods 0.000 claims abstract description 3
- 238000012546 transfer Methods 0.000 claims description 35
- 230000000149 penetrating effect Effects 0.000 claims description 32
- 239000010410 layer Substances 0.000 description 201
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 1
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供一种显示基板，包括：衬底，包括第一区域和位于所述第一区域周边的第二区域；设置在所述衬底上的多条栅线和多条数据线，所述多条栅线和所述多条数据线交叉设置，以在所述第一区域限定出多个像素区；所述多个像素区包括：多个常规像素区和位于所述多个常规像素区周边的多个冗余像素区；其中，所述常规像素区中设置有第一像素电极和第一晶体管，所述冗余像素区中设置有第二像素电极和第二晶体管，所述第一晶体管的栅极与所述栅线连接，所述第一晶体管的源极与所述数据线连接，所述第一晶体管的漏极与所述第一像素电极连接；所述第二像素电极与所述第二晶体管之间绝缘间隔。本公开还提供一种显示装置。
Description
本公开涉及显示技术领域，具体涉及一种显示基板和显示装置。
电子显示产品目前已成为人们在日常办公、学习等各方面获取信息的重要工具，随着显示产品的更新换代，高品质的电子产品将会具有更大的市场竞争力。显示面板是影响显示产品显示品质的重要部分，目前，常用的显示面板包括LCD面板(液晶显示面板)和OLED(有机电致发光)面板等。
发明内容
本公开实施例提供了一种显示基板和显示装置。
本公开提供一种显示基板，包括：
衬底，包括第一区域和位于所述第一区域周边的第二区域；
设置在所述衬底上的多条栅线和多条数据线，所述多条栅线和所述多条数据线交叉设置，以在所述第一区域限定出多个像素区；所述多个像素区包括：多个常规像素区和位于所述多个常规像素区周边的多个冗余像素区；
其中，所述常规像素区中设置有第一像素电极和第一晶体管，所述冗余像素区中设置有第二像素电极和第二晶体管，所述第一晶体管的栅极与所述栅线连接，所述第一晶体管的源极与所述数据线连接，所述第一晶体管的漏极与所述第一像素电极连接；
所述第二像素电极与所述第二晶体管之间绝缘间隔。
在一些实施例中，所述显示基板还包括：
第一绝缘层，位于所述第一晶体管远离所述衬底的一侧；
第二绝缘层，位于所述第一绝缘层远离所述衬底的一侧；
其中，所述第一像素电极通过贯穿所述第一绝缘层和所述第二绝缘层的第一过孔与所述第一晶体管的漏极连接。
在一些实施例中，所述显示基板还包括：
公共电极，位于所述第一绝缘层与所述第二绝缘层之间，所述公共电极对应于所述第一晶体管的漏极的位置设置有第一镂空部；所述第一过孔在所述衬底上的正投影位于所述第一镂空部在所述衬底上的正投影范围内。
在一些实施例中，所述多个冗余像素区包括第一冗余像素区，所述第一冗余像素区中设置有连接部，所述连接部与所述第二晶体管的源极、漏极同层设置，且与所述第二晶体管的源极、漏极绝缘间隔开；
在所述第一冗余像素区中，所述第二像素电极位于所述第二绝缘层远离所述衬底的一侧，并通过贯穿所述第一绝缘层和所述第二绝缘层的第二过孔与所述连接部电连接。
在一些实施例中，所述第一像素电极与所述第二像素电极同层设置。
在一些实施例中，所述显示基板还包括：
公共电极，位于所述第一绝缘层与所述第二绝缘层之间，所述公共电极对应于所述连接部的位置设置有第二镂空部；所述第二过孔在所述衬底上的正投影位于所述第二镂空部在所述衬底上的正投影范围内。
在一些实施例中，所述多个冗余像素区包括至少一个第二冗余像素区，所述第二冗余像素区中的所述第二像素电极与公共电极电连接。
在一些实施例中，所述公共电极位于所述第一绝缘层与所述第二绝缘层之间，在所述第二冗余像素区中，所述第二像素电极位于所述第二绝缘层远离所述衬底的一侧，并通过所述第二绝缘层上的第三过孔与所述公共电极连接。
在一些实施例中，所述第一晶体管的源极和漏极位于所述第一晶体管的栅极远离所述衬底的一侧，且所述第一晶体管的源极、漏极与所述栅极 之间设置有栅绝缘层；
所述显示基板还包括：
公共电极，设置在所述第一绝缘层与所述第二绝缘层之间，且所述公共电极上设置有第三镂空部；
第一公共电极线，与所述第一晶体管的栅极同层设置；
第一转接电极，与所述第一像素电极同层设置；
第二转接电极，与所述第一晶体管的源极、漏极同层设置；
所述第一转接电极通过贯穿所述第二绝缘层的第四过孔与所述公共电极连接，并通过贯穿所述第一绝缘层和所述第二绝缘层的第五过孔与所述第二转接电极连接，所述第二转接电极通过贯穿所述栅极绝缘层的第六过孔与所述第一公共电极线连接；
其中，所述第五过孔在所述衬底上的正投影位于所述第三镂空部在所述衬底上的正投影范围内。
在一些实施例中，所述第四过孔和所述第五过孔连通。
在一些实施例中，每个所述像素区中均设置有所述第一转接电极和所述第二转接电极。
在一些实施例中，所述公共电极对应于所述第一晶体管的漏极的位置设置有第一镂空部；至少一个所述常规像素区中的所述第三镂空部与所述第一镂空部连通。
在一些实施例中，所述多个冗余像素区包括第一冗余像素区，所述第一冗余像素区中设置有连接部，所述公共电极对应于所述连接部的位置设置有第二镂空部；至少一个所述第一冗余像素区中的所述第三镂空部与所述第二镂空部连通。
在一些实施例中，所述栅线沿第一方向延伸，所述数据线沿第二方向延伸，所述第一方向与所述第二方向交叉；
所述第二区域包括绑定区，所述绑定区位于所述第一区域沿所述第二 方向的一侧，所述第一区域远离所述绑定区的一侧、以及沿所述第一方向的相对两侧均设置有所述冗余像素区。
在一些实施例中，所述显示基板还包括：
第二公共电极线，位于所述第二区域，且与所述第一晶体管的栅极同层设置；
公共电极，位于所述第一绝缘层与所述第二绝缘层之间，所述公共电极上设置有第四镂空部；
第三转接电极，与所述第一像素电极同层设置；
第四转接电极，与所述第一晶体管的源极、漏极同层设置；
所述第三转接电极通过贯穿所述第二绝缘层的第七过孔与所述公共电极连接，并通过贯穿所述第一绝缘层和所述第二绝缘层的第八过孔与所述第四转接电极连接，所述第四转接电极通过贯穿栅绝缘层的第九过孔与所述第二公共电极线连接；
其中，所述第八过孔在所述衬底上的正投影位于所述第四镂空部在所述衬底上的正投影范围内。
在一些实施例中，所述第七过孔、所述第八过孔、所述第九过孔到所述多个常规像素区所在区域之间的距离均大于100μm。
在一些实施例中，所述第一像素电极包括相连的电极主体部和电极连接部，所述电极主体部上设置有多个狭缝，所述电极连接部与所述第一晶体管的漏极连接。
在一些实施例中，所述第二晶体管的源极和漏极在所述衬底上的正投影均与所述第二晶体管的栅极在所述衬底上的正投影存在交叠。
本公开实施例还提供了一种显示装置，包括上述的显示基板。
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分， 与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为一个示例中提供的显示基板的示意图。
图2为一个示例中提供的显示面板的示意图。
图3为本公开的一些实施例中提供的显示基板的示意图。
图4为本公开的一些实施例中提供的常规像素区的结构平面图。
图5为沿图4中A-A’线的剖视图。
图6为沿图4中沿B-B’线的剖视图。
图7为图4中的栅金属层的平面图。
图8为图4中的栅金属层和半导体层的叠加平面图。
图9为图4中的栅金属层、半导体层和源漏金属层的叠加平面图。
图10为图4中的第一透明导电层的示意图。
图11为图9与图10所示结构的叠加平面图。
图12为图4中的第二透明导电层的示意图。
图13为本公开的一些实施例中提供的第一冗余像素区的结构平面图。
图14为沿图13中C-C’线的剖视图。
图15为图13中的栅金属层、半导体层和源漏金属层的叠加平面图。
图16为图13中的第一透明导电层的叠加平面图。
图17为图16与图15的叠加平面图。
图18为图13中的第二透明导电层的平面图。
图19为本公开的一些实施例中提供的第二冗余像素区的结构平面图。
图20为沿图19中D-D’线的剖视图。
图21为图19中的栅金属层、有源层和源漏金属层的叠加平面图。
图22为图19中的第一透明导电层的平面图。
图23为图21与图19的叠加平面图。
图24为图19中的第二透明导电层的平面图。
图25为第一区域远离绑定区一侧的区域中第二公共电极线和第四转接电极的平面图。
图26为图25与公共电极的叠加平面图。
图27为图26与第一转接电极的叠加平面图。
图28为沿图27中E-E’线的剖视图。
图29为第一区域左侧/右侧的区域中的第一公共电极线和第四转接电极的平面图。
图30为图29与公共电极的叠加平面图。
图31为图30与第一转接电极的叠加平面图。
图32为沿图31中F-F'线的剖视图。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置 关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为一个示例中提供的显示基板的示意图，如图1所示，显示基板包括：衬底10和设置在衬底10上的多条栅线GL和多条数据线DL。衬底10包括第一区域S1和位于第一区域S1周边的第二区域S2，多条栅线GL和多条数据线DL交叉设置，以在第一区域S1限定出多个像素区。每个像素区设置有像素电极11p和薄膜晶体管T，薄膜晶体管T的栅极与栅线GL连接，源极与数据线DL连接，漏极与像素电极11p连接。当栅线GL上施加扫描信号时，栅线GL所连接的薄膜晶体管开启，即，薄膜晶体管T的源极和漏极导通。
在一个示例中，显示基板可以应用于液晶显示面板，此时，图2为一个示例中提供的显示面板的示意图，如图2所示，显示基板100和对盒基板200相对设置，且二者之间设置有液晶层300。显示基板100朝向液晶层300的一侧以及对盒基板200朝向液晶层300的一侧均设置有取向层(未示出)，用于对液晶层300进行取向。在显示面板进行显示时，向栅线GL逐条提供扫描信号，从而使薄膜晶体管逐行开启。并且，每向一条栅线GL提供扫描信号，均向多条数据线DL通过数据信号，从而使得薄膜晶体管将数据信号传输至像素电极11p。显示基板或对盒基板上还设置有公共电极15，公共电极15用于加载公共电压信号，从而在公共电极15与像素电极11p之间形成电场驱动液晶偏转，进而调节像素区的出光量，实现显示。
在显示基板的生产过程中以及在使用过程中，第一区域S1的边缘位置容易发生静电，从而导致栅线GL与数据线DL容易发生短接，进而影响像素区的正常显示。
为了改善因静电导致的像素区异常显示的问题，在另一个示例中，将第一区域S1中，将靠近第一区域S1左右两侧的像素区作为冗余像素区DP，在驱动显示面板进行显示时，当冗余像素区DP对应的栅线GL接收扫描信 号时，不再为冗余像素区DP对应的数据线DL提供数据信号，使冗余像素区DP不再显示。这样，即使第一区域S1的边缘位置发生静电，该静电影响的像素区将是冗余像素区DP。
但是，发明人发现，在显示面板的显示过程中，栅线GL上的电压在高电平(例如18V)和低电平(例如-8V)之间不断发生切换，且一帧画面的显示时间段内，栅线GL上的电压长期处于低电平。当冗余像素区DP所对应的栅线GL和数据线DL之间发生短路时，则冗余像素区DP中的像素电极长期被写入低电平电压，从而使冗余像素区DP长期处于高电压差偏置状态，而靠近冗余像素区DP的常规像素区NP也会受到冗余像素区DP的电场影响。在显示基板长期工作后，如图2所示，冗余像素区DP以及相邻的常规像素区NP的边缘处的液晶发生极化，从而导致常规像素区NP的边缘发亮。例如，当图1中最左侧一列常规像素区NP为红色像素区，最右侧一列常规像素区NP为蓝色像素区，这时，显示图像的左右两侧将出现红蓝线等异常显示。
图3为本公开的一些实施例中提供的显示基板的示意图，如图3所示，显示基板包括：衬底10和设置在衬底10上的多条栅线GL和多条数据线DL，衬底10包括第一区域S1和位于所述第一区域S1周边的第二区域S2。多条栅线GL和多条数据线DL交叉设置，以在第一区域S1限定出多个像素区；多个像素区包括：多个常规像素区NP和位于所述多个常规像素区NP周边的多个冗余像素区DP。在一个示例中，第一区域S1中的多个常规像素区NP排成多行多列，在每一行中的多个常规像素区NP组成多个重复单元，每个重复单元至少包括三个不同颜色的像素区，例如每个重复单元包括红色像素区、绿色像素区和蓝色像素区。
其中，每个常规像素区NP中设置有第一像素电极11和第一晶体管T1，第一晶体管T1的栅极与栅线GL连接，第一晶体管T1的源极与数据线DL连接，第一晶体管T1的漏极与第一像素电极11连接，当栅线GL加载扫 描信号时，第一晶体管T1的源极和漏极导通，从而将数据线DL上的数据信号传输至第一像素电极11。冗余像素区DP中设置有第二像素电极12和第二晶体管T2，第二晶体管T2与第二像素电极12绝缘间隔。需要说明的是，第二晶体管T2与第二像素电极12绝缘间隔是指，第二晶体管T2与第二像素电极12之间不存在电性连接。即，第二晶体管T2与第二像素电极12的各极(栅极、有源层、源极、漏极)之间均不存在电性连接。例如，第二晶体管T2与第二像素电极12之间被绝缘层间隔开。
在本公开实施例中，冗余像素区DP中的第二晶体管T2和第二像素电极12绝缘间隔，因此，即使冗余像素区DP对应的栅线GL和数据线DL因静电而发生短路，也不会短路后的栅线GL和数据线DL与第二像素电极12导通，从而不会使第二像素电极12上长时间加载高电平或低电平信号，进而防止常规像素区NP中的液晶受到冗余像素区DP的电场影响，以保证显示效果。
图4为本公开的一些实施例中提供的常规像素区的结构平面图，图5为沿图4中A-A’线的剖视图，图6为沿图4中沿B-B’线的剖视图，图7为图4中的栅金属层的平面图，图8为图4中的栅金属层和半导体层的叠加平面图，图9为图4中的栅金属层、半导体层和源漏金属层的叠加平面图，图10为图4中的第一透明导电层的示意图，图11为图9与图10所示结构的叠加平面图，图12为图4中的第二透明导电层的示意图。
如图4至图11所示，栅线GL和第一晶体管T1的栅极同层设置，均位于栅金属层中。栅线GL沿第一方向延伸。需要说明的是，在本公开实施例中，沿某方向延伸是指信号线的整体趋势是沿该方向延伸的，并不表示信号线一定是直线。
其中，第一晶体管T1的栅极和栅线GL可以形成为一体结构。栅金属层M1的材料可以包括例如金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等。例如，栅金属层M1以包括金、金的合金、银、银的合金、 铝、铝的合金、氮化铝、钨、氮化钨、铜、铜的合金、镍、铬、氮化铬、钼、钼的合金、钛、氮化钛、铂、钽、氮化钽、钕、钪、氧化锶钌、氧化锌、氧化锡、氧化铟、氧化镓、氧化铟锡、氧化铟锌等。栅金属层M1可以具有单层或多层。
在一些实施例中，显示基板还可以包括第一公共电极线CL1，用于为公共电极15提供公共电压信号。第一公共电极线CL1可以位于栅金属层M1中，且沿上述第一方向延伸。
如图5至图6所示，栅绝缘层GI位于栅金属层M1远离衬底10的一侧，栅绝缘层GI材料可以包括例如硅化合物、金属氧化物。例如，栅绝缘层GI的材料可以包括氮氧化硅、氧化硅、氮化硅、碳氧化硅、氮碳化硅、氧化铝、氮化铝、氧化钽、氧化铪、氧化锆、氧化钛等。栅绝缘层GI可以形成为单层或多层。
半导体层Ma位于栅绝缘层GI远离衬底10的一侧，半导体层Ma包括各个第一晶体管T1的有源层T1a，有源层T1a包括沟道部和位于该沟道部两侧的源极连接部和漏极连接部，源极T1s搭接在源极连接部上，漏极T1d搭接在漏极连接部上。源极连接部和漏极连接部均可以掺杂有比沟道部的杂质浓度高的杂质(例如，N型杂质或P型杂质)。沟道部与薄膜晶体管T1的栅极T1g正对，当栅极T1g加载的电压信号达到一定值时，沟道部中形成载流子通路，使源极连接部和漏极连接部导通。
如图5至图11所示，第一晶体管T1的源极T1s和漏极T1d设置在有源层远离衬底10的一侧，源极T1s与源极T1s连接部接触，漏极T1d与漏极T1d连接部接触。第一晶体管T1的源极T1s和漏极T1d均与数据线DL同层设置，且位于源漏金属层M2中。其中，数据线DL沿第二方向延伸，第二方向与第一方向交叉，例如，第二方向与第一方向垂直。第一晶体管T1的源极T1s和数据线DL可以形成为一体结构。需要说明的是，数据线DL沿第二方向延伸是指，数据线DL大体上的延伸趋势是沿第二方向的， 并不表示数据线DL一定是直线，如图4中所示，数据线DL可以为弯折状，但整体上是沿第二方向延伸的。源漏金属层M2中还设置有第二转接电极14，第二转接电极14在衬底10上的正投影与第一公共电极线CL1在衬底10上的正投影存在交叠。源漏金属层M2的材料可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等，源极T1s和漏极T1d可以为金属构成的单层或多层。
第一绝缘层IL1位于第一晶体管T1远离衬底10的一侧，其中，第一绝缘层IL1可以覆盖常规像素区NP和冗余像素区DP。在一些示例中，第一绝缘层IL1包括第一钝化层PVX和平坦化层PLN，平坦化层PLN设置在第一钝化层PVX远离衬底10的一侧。第一钝化层PVX的材料可以包括例如氮氧化硅、氧化硅、氮化硅等。平坦化层PLN设置在第一钝化层PVX远离衬底10的一侧，平坦化层PLN可以采用有机绝缘材料制成，例如，该有机绝缘材料包括聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。
公共电极15设置在第一绝缘层IL1远离衬底10的一侧，公共电极15位于第一透明导电层M3中，其材料可以包括氧化铟锡等透明导电材料。公共电极15层对应于第一晶体管T1的漏极T1d的位置设置有第一镂空部h1，该第一镂空部h1在衬底10上的正投影与第一晶体管T1的漏极T1d在衬底10上的正投影存在交叠。本公开实施例对第一镂空部h1的形状不做具体限定，例如，第一镂空部h1在衬底10上的正投影可以为矩形、圆形、椭圆形或其他形状。
第二绝缘层IL2设置在公共电极15远离衬底10的一侧，第二绝缘层IL2的材料可以包括例如氮氧化硅、氧化硅、氮化硅等。
在一些实施例中，第一像素电极11设置在第二绝缘层IL2远离衬底10的一侧，其材料可以包括氧化铟锡等透明导电材料。第一像素电极11通过贯穿第一绝缘层IL1和第二绝缘层IL2的第一过孔V1与第一晶体管T1的 漏极连接。其中，第一过孔V1在衬底10上的正投影位于第一镂空部h1在衬底10上的正投影范围内，从而防止第一像素电极11与公共电极15之间发生短路。
在一些示例中，如图12所示，第一像素电极11可以包括相连的第一电极主体部11a和第一电极连接部11b，第一电极主体部11a上设置有多个狭缝SL，第一电极主体部11a通过第一过孔V1与第一晶体管T1的漏极连接。其中，第一电极主体部11a上的每个狭缝SL可以包括多个子狭缝，相邻两个子狭缝的延伸方向相同。同一个狭缝中的多个子狭缝可以连通，也可以不连通。
如图5至图12所示，第二绝缘层IL2远离衬底10的一侧还设置有第一转接电极13，第一转接电极13和第一像素电极11同层设置，均位于第二透明导电层M4中。第一转接电极13通过贯穿第二绝缘层IL2的第四过孔V4与公共电极15连接，并通过贯穿第一绝缘层IL1和第二绝缘层IL2的第五过孔V5与第二转接电极14连接，第二转接电极14通过贯穿栅极绝缘层的第六过孔V6与第一公共电极线CL1连接。
其中，如图10至图12所示，公共电极15上还设置有第三镂空部h3，第五过孔V5在衬底10上的正投影位于第三镂空部h3在衬底10上的正投影范围内，以便于第一转接电极13与第二转接电极14的连接。本公开实施例对第三镂空部h3的形状不做限定，例如，第三镂空部h3在衬底10上的正投影可以为多边形、圆形、椭圆形或其他形状。
在一些实施例中，至少一个常规像素区NP中的第三镂空部h3与第一镂空部h1连通，从而形成面积较大的镂空部，以便于制作。
在一个示例中，如图10所示，第一镂空部h1在第二方向上的尺寸可以大于第三镂空部h3在第二方向上的尺寸。
在一些实施例中，第四过孔V4和第五过孔V5连通，从而使得两个过孔可以同步形成，简化制作工艺。其中，过孔可以通过光刻构图工艺(包 括曝光、显影和刻蚀)形成，在制作第四过孔V4和第五过孔V5时，可以先在第二绝缘层IL2上形成光刻胶层，并对光刻胶层进行曝光和显影，以使得待形成第四过孔V4和第五过孔V5的位置的光刻胶被去除，之后，对第二绝缘层IL2和第一绝缘层IL1进行干法刻蚀。由于刻蚀气体不会对公共电极15造成刻蚀，因此，在待形成第四过孔V4的位置，刻蚀气体只能刻蚀掉第二绝缘层IL2，从而形成第四过孔V4。而在待形成第五过孔V5的位置，刻蚀气体可以将第一绝缘层IL1和第二绝缘层IL2一并刻蚀掉，从而形成第五过孔V5。
另外，上述第一过孔V1也是同时贯穿第一绝缘层IL1和第二绝缘层IL2的，因此，第四过孔V4和第五过孔V5可以与第一过孔V1同步形成，并且，第一转接电极13可以与第一像素电极11同步形成，第二转接电极14可以与公共电极15同步形成，从而可以在不增加工艺步骤的情况下，使得将公共电极15与第一公共电极线CL1连接。
在一些实施例中，每个像素区P中均设置有第一转接电极13和第二转接电极14，即，在每个像素区中，公共电极15均与第一公共电极线CL1连接，从而可以使公共电极15上的电压分布得更加均匀。
在一些实施例中，第一电极主体部11a在衬底10上的正投影以及同一个像素区P中的第二转接电极14在衬底10上的正投影，沿第一方向依次设置。
如图3所示，多个冗余像素区DP包括多个第一冗余像素区DP1和多个第二冗余像素区DP2。图13为本公开的一些实施例中提供的第一冗余像素区的结构平面图，图14为沿图13中C-C’线的剖视图，图15为图13中的栅金属层、半导体层和源漏金属层的叠加平面图，图16为图13中的第一透明导电层的叠加平面图，图17为图16与图15的叠加平面图，图18为图13中的第二透明导电层的平面图。
如图13至图18所示，在第一冗余像素区DP1中，第二晶体管T2的栅 极T2g与栅线GL连接并同层设置，且第二晶体管T2的栅极与栅线GL可以形成为一体结构。栅绝缘层GI可以覆盖第一冗余像素区DP1。
第二晶体管T2的有源层T2a位于栅绝缘层远离衬底10的一侧，并与第一晶体管T1的有源层T1a同层设置，即，位于半导体层Ma中。第二晶体管T2的源极和漏极设置在有源层T2a远离衬底10的一侧，并与第一晶体管T1的源极T1s和漏极T1d、数据线DL同层设置。第二晶体管T2的源极T2s与有源层T2a的源极连接部连接，第二晶体管T2的漏极T2d与有源层的T2a漏极连接部连接。其中，第二晶体管T2的源极T2s可以与相应的数据线DL形成为一体结构。
在一些示例中，第二晶体管T2的源极T2s、漏极T2d在衬底10上的正投影均与第二晶体管T2的栅极T2g在衬底10上的正投影存在交叠。例如，第二晶体管T2的源极T2s、漏极T2d在衬底10上的正投影均位于栅极T2g在衬底10上的正投影范围内。
在至少一个第一冗余像素区DP1中，还设置有连接部16，连接部16与第二晶体管T2的源极T2s、漏极T2d同层设置，并且与第二晶体管T2的源极T2s、漏极T2d绝缘间隔开。
另外，如图17所示，在第一冗余像素区DP1中，也可以设置有上述第二转接电极14，第二转接电极14位于源漏金属层M2中。
第一绝缘层IL1和第二绝缘层IL2均覆盖第一冗余像素区DP1，即，覆盖第一冗余像素区DP1中的第二晶体管T2。上述公共电极15的至少一部分还覆盖第一冗余像素区DP1，公共电极15上对应于连接部16的位置设置有第二镂空部h2。本公开实施例对第二镂空部h2的形状不做具体限定，例如，第二镂空部h2在衬底10上的正投影可以为圆形、椭圆形、多边形或其他形状。
如图13至图15所示，第二像素电极12设置在第二绝缘层IL2远离衬底10的一侧，并与第一像素电极11同层设置。在第一冗余像素区DP1中， 第二像素电极12通过贯穿第一绝缘层IL1和第二绝缘层IL2的第二过孔V2与连接部电连接。其中，第二过孔V2在衬底10上的正投影位于公共电极15上的第二镂空部h2在衬底10上的正投影范围内，以防止公共电极15对第二像素电极12与连接部之间的连接造成影响。
其中，在第一冗余像素区DP1中，第二像素电极12包括相连的第二电极主体部12a和第二电极连接部12b，第二电极主体部12a上设置有多个狭缝SL，第二电极连接部12b与连接部16连接。其中，第二电极主体部12a的形状可以与第一电极主体部11a的形状相同，第二电极连接部12b的形状可以与第一电极连接部11b的形状相同，以便于同时制作第一像素电极11和第二像素电极12。
在一些实施例中，如图13和图18所示，在第一冗余像素区DP1中，也可以设置有上述第一转接电极13，第一转接电极13与第一像素电极11同层设置。在第一冗余像素区DP1中，公共电极15、第一转接电极13、第二转接电极14和第一公共电极线CL的连接方式与图4中相同，第一转接电极13通过贯穿第二绝缘层IL2的第四过孔V4与公共电极15连接，并通过贯穿第一绝缘层IL1和第二绝缘层IL2的第五过孔V5与第二转接电极14连接，第二转接电极14通过贯穿栅绝缘层GI的第六过孔V6与第一公共电极线CL1连接。
在第一冗余像素区DP1中，第五过孔V5在衬底10上的正投影同样位于第三镂空部h3在衬底10上的正投影范围内，以便于第一转接电极13与第二转接电极14的连接。
在一些实施例中，在至少一个第一冗余像素区DP1中，公共电极15上的第三镂空部h3与第二镂空部h2连通，以便于制作。例如，在每个第一冗余像素区DP1中，第三镂空部h3均与第二镂空部h2连通。
其中，第二镂空部h2在第二方向上的尺寸可以大于第三镂空部h3在第二方向上的尺寸。例如第二镂空部h2的形状和大小可以与上述第一镂空 部h1相同。
图19为本公开的一些实施例中提供的第二冗余像素区的结构平面图，图20为沿图19中D-D’线的剖视图，图21为图19中的栅金属层、有源层和源漏金属层的叠加平面图，图22为图19中的第一透明导电层的平面图，图23为图21与图19的叠加平面图，图24为图19中的第二透明导电层的平面图。
如图19至图24所示，在第二冗余像素区DP2中，第二晶体管T2的栅极与栅线GL连接并同层设置，且第二晶体管T2的栅极与栅线GL可以形成为一体结构。栅绝缘层GI可以覆盖第二冗余像素区DP2。
第二冗余像素区DP2与第一冗余像素区DP1中的第二晶体管T2的结构、设置方式均相同，这里不再赘述。
另外，如图23所示，第二冗余像素区DP2中，也可以设置上述第二转接电极14，第二转接电极14位于源漏金属层中。第二冗余像素区DP2中，第二像素电极12不与第二晶体管T2的漏极T2d连接，第二晶体管T2的漏极T2d在衬底10上的正投影可以与第二像素电极12在衬底10上的正投影交叠，也可以不交叠。
第一绝缘层IL1和第二绝缘层IL2均覆盖第二冗余像素区DP2，即，覆盖第二冗余像素区DP2中的第二晶体管T2。上述公共电极15的至少一部分还覆盖第二冗余像素区DP2，公共电极15上对应于第二转接电极14的位置设置有第三镂空部h3。
如图19至图23所示，在第二冗余像素区DP2中，也可以设置有上述第一转接电极13，第一转接电极13与第一像素电极11、第二像素电极12同层设置。在第二冗余像素区DP2中，第一转接电极13通过贯穿第二绝缘层IL2的第四过孔V4与公共电极15连接，并通过贯穿第一绝缘层IL1和第二绝缘层IL2的第五过孔V5与第二转接电极14连接，第二转接电极14通过贯穿栅绝缘层GI的第六过孔V6与第一公共电极线CL1连接。在第二 冗余像素区DP2中，第五过孔V5在衬底10上的正投影同样位于第三镂空部h3在衬底10上的正投影范围内，以便于第一转接电极13与第二转接电极14的连接。
另外，在第二冗余像素区DP2中，第二像素电极12与公共电极15连接，相较于第二像素电极12处于浮置(floating)的状态而言，可以使得第二像素电极12与公共电极15保持相同的电压，从而使得第二冗余像素区DP2中的电场更稳定，不会受到其他信号的干扰，进而不会对相邻的常规像素区NP中的液晶造成影响。其中，第二像素电极12通过贯穿第二绝缘层IL2的第三过孔V3与公共电极15连接。
与第一像素电极11相似的，第二冗余像素区DP2中的第二像素电极12包括：第二电极主体部12a和第二电极连接部12b，第一电极主体部11a上设置有狭缝SL，第二电极主体部12a通过第三过孔V3与公共电极15连接。
如图3所示，第二区域S2包括绑定区S2a，绑定区S2a位于第一区域S1沿第二方向的一侧，第一区域S1远离绑定区S2a的一侧，以及第一区域S1沿第一方向的相对两侧均设置有冗余像素区DP。其中，绑定区S2a中可以设置有绑定电极PAD，该绑定电极PAD用于驱动电路板连接，从而接收驱动电路板提供的驱动信号。例如，绑定区S2a位于第一区域S1的下侧，第一方向为图3中的左右方向，则绑定区S2a的上侧、以及绑定区S2a的左右两侧均设置有冗余像素区DP。
由于冗余像素区DP的位置并不进行图像显示，因此，当冗余像素区DP的数量较多时，将会导致显示器的边框较宽。因此，在一些实施例中，在第一区域S1远离绑定区的一侧设置一行冗余像素区DP，第一区域S1沿第一方向的每一侧均设置一列冗余像素区DP，从而可以在改善显示效果的同时，防止显示器的边框宽度过大。当然，在另一些实施例中，第一区域S1远离绑定区的一侧可以设置两行、三行或其他行数的冗余像素区DP，在 第一区域S1沿第一方向的每一侧可以设置两列、三列或多列的冗余像素区DP。
在一个示例中，第一区域S1沿第一方向的每一侧中，设置的冗余像素区DP具体可以为第一冗余像素区DP1；第一区域S1远离绑定区S2a一侧的冗余像素区DP具体可以为第二冗余像素区DP2。
在一些实施例中，显示基板还包括位于第二区域S2的第二公共电极线CL2，第二公共电极线CL2可以与绑定区的绑定电极PAD连接，从而接收驱动电路板提供的公共电压信号。第一公共电极线CL1与第二公共电极线CL2连接。
图25为第一区域远离绑定区一侧的区域中第二公共电极线和第四转接电极的平面图；图26为图25与公共电极的叠加平面图，图27为图26与第一转接电极的叠加平面图；图28为沿图27中E-E’线的剖视图；图29为第一区域左侧/右侧的区域中的第一公共电极线和第四转接电极的平面图；图30为图29与公共电极的叠加平面图，图31为图30与第一转接电极的叠加平面图；图32为沿图31中F-F'线的剖视图。
如图25至图32所示，第二公共电极线CL2位于栅绝缘层GI与衬底10之间，其与栅线GL同层设置。第一绝缘层IL1、第二绝缘层IL2和公共电极15均延伸至第二区域S2，并且，公共电极15上设置有第四镂空部h4。
在第二区域S2还设置有第三转接电极17和第四转接电极18，其中，第三转接电极17与第一像素电极11同层设置；第四转接电极18与第一晶体管T1的源极、漏极同层设置。第三转接电极17通过贯穿第二绝缘层IL2的第七过孔V7与公共电极15连接，并通过贯穿第一绝缘层IL1和第二绝缘层IL2的第八过孔V8与第四转接电极18连接，第四转接电极18通过贯穿栅绝缘层GI的第九过孔V9与第二公共电极线CL2连接。本公开实施例对第七过孔V7、第八过孔V8和第九过孔V9在衬底10上的正投影不作限定，例如，可以为圆形、多边形等。另外，本公开实施例对第七过孔V7、 第八过孔V8和第九过孔V9的排列方式不作限定。
其中，第八过孔V8在衬底10上的正投影位于第四镂空部h4在衬底10上的正投影范围内。
在一些实施例中，第一区域S1的左右两侧以及第一区域S1远离绑定区的一侧均可以设置多个第四转接电极18。另外，在第一区域S1的左右两侧以及第一区域S1远离绑定区的一侧，第三转接电极17的数量可以为多个，也可以为一个。
在一些实施例中，如图26至图31所示，在第一区域S1远离绑定区S2a的一侧，可以设置一条或多条第二公共电极线CL2沿第一方向排列的多个第四转接电极18，第四转接电极18沿第二方向延伸。在第一区域S1的左右两侧，可以设置一条或多条第二公共电极线CL2。另外，通常在第一区域S1的左右两侧，可以设置信号传输线，该信号传输线用于连接栅极驱动电路和栅线GL，其中，信号传输线与第四转接电极18同层设置。为了防止信号传输线与第四转接电极18发生短接，在一些实施例中，可以在第一区域S1的左右两侧，设置多个第四转接电极18，上述信号传输线穿过第四转接电极18之间的间隔。
在相关技术中，当第二区域S2中用于连接公共电极15与第二公共电极线CL2的过孔排布较为密集时，容易导致取向层形成过程中，在过孔附近堆积取向液，使得最终形成的取向层在过孔附近出现膜层不均一的问题，进而影响液晶偏转，使显示图像的上边缘(即远离绑定区S2a的边缘)出现黑线或暗影。而本公开实施例中，多个常规像素区NP的周围设置有冗余像素区DP，从而增大了常规像素区NP与第二区域S2中的过孔之间的距离，防止过孔附近形成的不均匀的取向层影响常规像素区NP的液晶偏转。
在本公开的一些实施例中，第二区域S2的各过孔(即，第七过孔V7、第八过孔V8和第九过孔V9)在衬底10上的正投影到多个常规像素区NP所在区域之间的距离均大于100μm。例如，第二区域S2的各过孔衬底10 上的正投影到多个常规像素区NP所在区域之间的距离均大于120μm，或均大于140μm，或均大于150μm。
本公开实施例还提供一种显示装置，包括上述实施例中的显示基板。另外，显示装置还包括：与显示基板相对设置的对盒基板，以及位于显示基板与彩膜基板之间的液晶层。对盒基板包括衬底10和设置在衬底10上的彩膜层，彩膜层可以包括对应于上述红色像素区的红色色阻块、对应于上述绿色像素区的绿色色阻块和对应于上述蓝色像素区的蓝色色阻块。
在一些示例中，该显示装置可以为智能手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (19)
- 一种显示基板，包括：衬底，包括第一区域和位于所述第一区域周边的第二区域；设置在所述衬底上的多条栅线和多条数据线，所述多条栅线和所述多条数据线交叉设置，以在所述第一区域限定出多个像素区；所述多个像素区包括：多个常规像素区和位于所述多个常规像素区周边的多个冗余像素区；其中，所述常规像素区中设置有第一像素电极和第一晶体管，所述冗余像素区中设置有第二像素电极和第二晶体管，所述第一晶体管的栅极与所述栅线连接，所述第一晶体管的源极与所述数据线连接，所述第一晶体管的漏极与所述第一像素电极连接；所述第二像素电极与所述第二晶体管之间绝缘间隔。
- 根据权利要求1所述的显示基板，其中，所述显示基板还包括：第一绝缘层，位于所述第一晶体管远离所述衬底的一侧；第二绝缘层，位于所述第一绝缘层远离所述衬底的一侧；其中，所述第一像素电极通过贯穿所述第一绝缘层和所述第二绝缘层的第一过孔与所述第一晶体管的漏极连接。
- 根据权利要求2所述的显示基板，其中，所述显示基板还包括：公共电极，位于所述第一绝缘层与所述第二绝缘层之间，所述公共电极对应于所述第一晶体管的漏极的位置设置有第一镂空部；所述第一过孔在所述衬底上的正投影位于所述第一镂空部在所述衬底上的正投影范围内。
- 根据权利要求2所述的显示基板，其中，所述多个冗余像素区包括第一冗余像素区，所述第一冗余像素区中设置有连接部，所述连接部与所 述第二晶体管的源极、漏极同层设置，且与所述第二晶体管的源极、漏极绝缘间隔开；在所述第一冗余像素区中，所述第二像素电极位于所述第二绝缘层远离所述衬底的一侧，并通过贯穿所述第一绝缘层和所述第二绝缘层的第二过孔与所述连接部电连接。
- 根据权利要求4所述的显示基板，其中，所述第一像素电极与所述第二像素电极同层设置。
- 根据权利要求4所述的显示基板，其中，所述显示基板还包括：公共电极，位于所述第一绝缘层与所述第二绝缘层之间，所述公共电极对应于所述连接部的位置设置有第二镂空部；所述第二过孔在所述衬底上的正投影位于所述第二镂空部在所述衬底上的正投影范围内。
- 根据权利要求2至6中任一项所述的显示基板，其中，所述多个冗余像素区包括至少一个第二冗余像素区，所述第二冗余像素区中的所述第二像素电极与公共电极电连接。
- 根据权利要求7所述的显示基板，其中，所述公共电极位于所述第一绝缘层与所述第二绝缘层之间，在所述第二冗余像素区中，所述第二像素电极位于所述第二绝缘层远离所述衬底的一侧，并通过所述第二绝缘层上的第三过孔与所述公共电极连接。
- 根据权利要求2至8中任一项所述的显示基板，其中，所述第一晶体管的源极和漏极位于所述第一晶体管的栅极远离所述衬底的一侧，且所述第一晶体管的源极、漏极与所述栅极之间设置有栅绝缘层；所述显示基板还包括：公共电极，设置在所述第一绝缘层与所述第二绝缘层之间，且所述公共电极上设置有第三镂空部；第一公共电极线，与所述第一晶体管的栅极同层设置；第一转接电极，与所述第一像素电极同层设置；第二转接电极，与所述第一晶体管的源极、漏极同层设置；所述第一转接电极通过贯穿所述第二绝缘层的第四过孔与所述公共电极连接，并通过贯穿所述第一绝缘层和所述第二绝缘层的第五过孔与所述第二转接电极连接，所述第二转接电极通过贯穿所述栅极绝缘层的第六过孔与所述第一公共电极线连接；其中，所述第五过孔在所述衬底上的正投影位于所述第三镂空部在所述衬底上的正投影范围内。
- 根据权利要求9所述的显示基板，其中，所述第四过孔和所述第五过孔连通。
- 根据权利要求9所述的显示基板，其中，每个所述像素区中均设置有所述第一转接电极和所述第二转接电极。
- 根据权利要求9所述的显示基板，其中，所述公共电极对应于所述第一晶体管的漏极的位置设置有第一镂空部；至少一个所述常规像素区中的所述第三镂空部与所述第一镂空部连通。
- 根据权利要求9所述的显示基板，其中，所述多个冗余像素区包括第一冗余像素区，所述第一冗余像素区中设置有连接部，所述公共电极对应于所述连接部的位置设置有第二镂空部；至少一个所述第一冗余像素 区中的所述第三镂空部与所述第二镂空部连通。
- 根据权利要求1至13中任一项所述的显示基板，其中，所述栅线沿第一方向延伸，所述数据线沿第二方向延伸，所述第一方向与所述第二方向交叉；所述第二区域包括绑定区，所述绑定区位于所述第一区域沿所述第二方向的一侧，所述第一区域远离所述绑定区的一侧、以及沿所述第一方向的相对两侧均设置有所述冗余像素区。
- 根据权利要求2至14中任一项所述的显示基板，其中，所述显示基板还包括：第二公共电极线，位于所述第二区域，且与所述第一晶体管的栅极同层设置；公共电极，位于所述第一绝缘层与所述第二绝缘层之间，所述公共电极上设置有第四镂空部；第三转接电极，与所述第一像素电极同层设置；第四转接电极，与所述第一晶体管的源极、漏极同层设置；所述第三转接电极通过贯穿所述第二绝缘层的第七过孔与所述公共电极连接，并通过贯穿所述第一绝缘层和所述第二绝缘层的第八过孔与所述第四转接电极连接，所述第四转接电极通过贯穿栅绝缘层的第九过孔与所述第二公共电极线连接；其中，所述第八过孔在所述衬底上的正投影位于所述第四镂空部在所述衬底上的正投影范围内。
- 根据权利要求15所述的显示基板，其中，所述第七过孔、所述第八过孔、所述第九过孔到所述多个常规像素区所在区域之间的距离均大于 100μm。
- 根据权利要求1至16中任一项所述的显示基板，其中，所述第一像素电极包括相连的电极主体部和电极连接部，所述电极主体部上设置有多个狭缝，所述电极连接部与所述第一晶体管的漏极连接。
- 根据权利要求1至17中任一项所述的显示基板，其中，所述第二晶体管的源极和漏极在所述衬底上的正投影均与所述第二晶体管的栅极在所述衬底上的正投影存在交叠。
- 一种显示装置，包括权利要求1至18中任一项所述的显示基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/123386 WO2024065728A1 (zh) | 2022-09-30 | 2022-09-30 | 显示基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118119885A true CN118119885A (zh) | 2024-05-31 |
Family
ID=90475700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280003471.0A Pending CN118119885A (zh) | 2022-09-30 | 2022-09-30 | 显示基板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118119885A (zh) |
| WO (1) | WO2024065728A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161495B (zh) * | 2015-07-23 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN105161505B (zh) * | 2015-09-28 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN109671726B (zh) * | 2019-01-04 | 2021-01-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
| CN112582342B (zh) * | 2019-09-27 | 2024-03-01 | 京东方科技集团股份有限公司 | 阵列基板的制作方法 |
| CN210573114U (zh) * | 2019-11-28 | 2020-05-19 | 京东方科技集团股份有限公司 | 显示基板和显示面板 |
| CN111474781B (zh) * | 2020-04-13 | 2022-04-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN114721195B (zh) * | 2022-04-27 | 2023-07-04 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
-
2022
- 2022-09-30 CN CN202280003471.0A patent/CN118119885A/zh active Pending
- 2022-09-30 WO PCT/CN2022/123386 patent/WO2024065728A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024065728A1 (zh) | 2024-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220406875A1 (en) | Display substrate and display device | |
| US11327378B2 (en) | Array substrate, display panel and display device | |
| US20220384531A1 (en) | Display substrate and manufacturing method therefor, and display panel and display device | |
| US20220262889A1 (en) | Display motherboard and method for manufacturing display substrate | |
| US6710372B2 (en) | Thin film transistor array panel for liquid crystal display | |
| US20220319438A1 (en) | Display substrate and display device | |
| US20240231139A1 (en) | Array substrate and display device | |
| TW201131778A (en) | Semiconductor device and method for manufacturing the same | |
| KR20070101104A (ko) | 액정 디스플레이 제조 방법 | |
| US20070146611A1 (en) | Liquid crystal display device and fabrication method thereof | |
| WO2018068542A1 (zh) | 阵列基板及显示装置 | |
| WO2013135125A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| CN113534561B (zh) | 显示基板及其制造方法、显示装置 | |
| US20100128191A1 (en) | Increasing lcd aperture ratios | |
| US20230157099A1 (en) | Display substrate, preparation method thereof, and display device | |
| CN113467145B (zh) | 阵列基板及制作方法、显示面板 | |
| US20230165052A1 (en) | Display panel, method for manufacturing same, and display device | |
| US10788719B2 (en) | Liquid crystal display device | |
| CN111090196B (zh) | 像素阵列基板 | |
| CN113133324A (zh) | 阵列基板和显示装置 | |
| CN118119885A (zh) | 显示基板和显示装置 | |
| US20240219788A1 (en) | Display substrate, display module and display device | |
| CN215067646U (zh) | 显示基板、显示模组和显示装置 | |
| US20230354655A1 (en) | Display Substrate, Preparation Method Thereof, and Display Apparatus | |
| US20220399433A1 (en) | Display Substrate and Display Apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |