CN118102582A - 封装结构、封装基板及其制作方法 - Google Patents

封装结构、封装基板及其制作方法 Download PDF

Info

Publication number
CN118102582A
CN118102582A CN202211469490.0A CN202211469490A CN118102582A CN 118102582 A CN118102582 A CN 118102582A CN 202211469490 A CN202211469490 A CN 202211469490A CN 118102582 A CN118102582 A CN 118102582A
Authority
CN
China
Prior art keywords
lead
groove
layer
circuit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211469490.0A
Other languages
English (en)
Inventor
蓝志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202211469490.0A priority Critical patent/CN118102582A/zh
Priority to US18/125,684 priority patent/US20240170301A1/en
Publication of CN118102582A publication Critical patent/CN118102582A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请提供一种封装基板，包括线路板、填充胶体和至少一引线，所述引线包括引线本体和连接于所述引线本体一端的引线端子。所述线路板沿厚度方向贯穿设有通槽，所述线路板包括绝缘体和设于所述绝缘体一侧的第一线路层。所述填充胶体设于所述通槽，所述引线端子凸出于所述填充胶体的表面，所述引线本体背离所述引线端子的另一端电性连接所述线路板，所述填充胶体包覆所述引线本体。该封装基板通过设置引线端子取代传统的焊垫，能够进一步提高互连密度，且成本低，设计灵活，通过控制所述引线端子的间距和体积，可实现与外接元件灵活连接。本申请还提供一种封装基板的制作方法以及包括所述封装基板的封装结构。

Description

封装结构、封装基板及其制作方法
技术领域
本申请涉及一种电路板制作技术领域，尤其涉及一种封装结构、封装基板及其制作方法。
背景技术
为迎合现代高速信号传输和人工智能的发展需求，封装结构不断往高度集成和轻薄化发展，但由于电路板制程通常是由整块基板同时制作，因此在制造高密度基板时存在成本激增和产品良率问题。
针对上述问题，现有技术提出的嵌入重布线层(ReDistribution Layer，RDL)和英特尔(Intel)公司提出的嵌入多裸片互连桥(Embedded Multi-Die Interconnect Bridge，EMIB)技术均可通过单独的连接构件实现局部高密度互连需求。然而，由于封装基板嵌入的重布线层或者内埋的元件通常均为规整的平面，而外接的电子元件种类繁多，其对应具有的焊垫(I/O)设计也各有不同，焊接时所需的导电构件(例如，焊球)的大小也不尽相同，受限于制作难度和成本问题，现有的连接构件难以实现灵活连接。
发明内容
有鉴于此，有必要提供一种能够实现高密度集成化，设计灵活、制作成本低的封装基板及封装结构。
另外，本申请还提供一种上述封装基板的制作方法。
本申请提供了一种封装基板，包括线路板、填充胶体和至少一引线，所述引线包括引线本体和连接于所述引线本体一端的引线端子；
所述线路板沿厚度方向贯穿设有通槽，所述线路板包括绝缘体和设于所述绝缘体一侧的第一线路层；
所述填充胶体设于所述通槽，所述引线端子凸出于所述填充胶体的表面，所述引线本体背离所述引线端子的另一端电性连接所述线路板，所述填充胶体包覆所述引线本体。
本申请还提供一种封装基板的制作方法，包括以下步骤：
提供一载体；
于所述载体一侧设置线路板，所述线路板贯穿设有通槽，部分所述载体表面由所述通槽底部露出，所述线路板包括绝缘体和内嵌于所述绝缘体的第一线路层，所述第一线路层连接于所述载体；
贯穿部分所述载体开设至少一开孔，所述第一开孔连通所述通槽；
于所述通槽内设置至少一引线，所述引线包括引线本体与连接与所述引线本体一端的引线端子，所述引线端子设于所述开孔内，所述引线本体背离所述引线端子的另一端电性连接所述线路板；
于所述通槽内形成填充胶体，所述填充胶体包覆所述引线本体；
移除所述载体以暴露所述引线端子和所述第一线路层，获得封装基板。
本申请还提供一种包括上述封装基板的封装结构，包括至少一元件、第一连接件、第二连接件以及所述的封装基板，所述元件和所述线路板之间设有第一连接件，所述元件与所述填充胶体之间设有第二连接件，所述第一连接件电性连接所述第一线路层与所述元件，所述第二连接件电性连接所述引线端子和所述元件。
本申请提供的封装基板通过采用所述引线端子取代常规的焊垫，有利于提高所述封装基板的互连密度，并且成本低，设计灵活，通过控制所述引线端子的间距和体积，可实现与外接元件灵活连接。
附图说明
图1为本申请第一实施例提供的载体的截面示意图。
图2为于图1所示的载体表面设置第一线路层后的截面示意图。
图3为于图2所示的载体设有第一线路层的一侧压合单面覆铜板后的截面示意图。
图4为于图3所示的单面覆铜板开设第一槽部后的截面示意图。
图5为于图4所示的第一线路基板一侧设置第二线路基板后的截面示意图。
图6为于图5所示金属层设置第一部分和第一开口后的截面示意图。
图7为于图6所示的第一胶层设置第二部分后获得中间体的截面示意图。
图8为于图7所示的通槽内设置引线后的截面示意图。
图9为于图8所示的通槽内设置填充胶体后的截面示意图。
图10为于图9所示的填充胶体表面设置第四线路层后的截面示意图。
图11为移除图10所示的承载板和第一胶层后的截面示意图。
图12为移除图11所示的金属层后获得封装基板的截面示意图。
图13为本申请第一实施例提供的封装结构的截面示意图。
图14为本申请第二实施例提供的封装基板的截面示意图。
图15为于图2所示的载板一侧设置第一线路基板和第二线路基板并开设通槽后的截面示意图。
图16为本申请第三实施例提供的封装基板的截面示意图。
图17为本申请第四实施例提供的中间体的截面示意图。
图18为本申请第四实施例提供的封装基板的截面示意图。
主要元件符号说明
封装结构 1000
载体 10
开孔 11
承载板 12
第一胶层 14
第二开口 15
金属层 16
第一部分 162、144
第一开口 164
第二胶层 18
第二部分 142、182
第一线路层 20
第一焊垫 22
第一线路基板 30
单面覆铜板 30’
第一介质层 32
铜箔层 34’
第二线路层 34
第二焊垫 342
第一导通体 36
第一槽部 38
第二线路基板 40
第二介质层 42
第三线路层 44
第三焊垫 442
第二导通体 46
第二槽部 48
通槽 49、49’
中间体 40a、40b
线路板 40’
绝缘体 42’
引线 50
引线本体 51
引线端子 52
第一线部 53
第二线部 54
第一引线 60
第一引线端子 601
第一引线本体 602
第一分割部 603
第二分割部 604
第二引线 62
第二引线端子 621
第二引线本体 622
第三分割部 623
第四分割部 624
填充胶体 70
第一凸出部 701
第二凸出部 702
第四线路层 72
第四焊垫 722
封装基板 100、200、300、400
第一元件 80
第一本体 801
第一连接垫 802a、802b
第二元件 82
第二本体 821
第二连接垫 822a、822b
第一连接件 831
第二连接件 832
第三连接件 833
第三元件 84
第三本体 841
第三连接垫 842
第四连接件 85
厚度方向 L
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的所有的和任意的组合。
请参阅图1至图13，本申请第一实施例提供一种封装结构1000的制作方法，包括以下步骤：
步骤S1：请参阅图1，提供一载体10，所述载体10具有厚度方向L，所述载体10沿所述厚度方向L包括依次叠设的承载板12、第一胶层14以及金属层16。
所述载体10起承载作用，所述承载板12在满足一定硬度的前提下，所述承载板12的材质并不限制。所述第一胶层14的材质为聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate，PET)或聚四氟乙烯(Polytetrafluoroethylene，PTFE)。所述金属层16的材质可以是铜、银、镍等导电材质。
步骤S2：请参阅图2，于所述金属层16背离所述第一胶层14一侧设置第一线路层20，所述第一线路层20包括多个间隔设置的第一焊垫22。
步骤S3：请参阅图3，沿所述厚度方向L，于所述载体10设有多个第一线路层20的一侧压合一单面覆铜板30’，所述单面覆铜板30’包括第一介质层32和设于所述第一介质层32一侧的铜箔层34’，所述第一介质层32包覆所述第一线路层20。
其中，步骤S3还包括：
贯穿所述单面覆铜板30’设置第一导通体36，所述第一导通体36电性连接所述第一线路层20和所述铜箔层34’。
步骤S4：请参阅图4，蚀刻所述铜箔层34’以形成第二线路层34，沿所述厚度方向L，贯穿所述第一介质层32开设一第一槽部38。
其中，所述第一介质层32、第二线路层34以及所述第一导通体36组成第一线路基板30，所述第二线路层34包括多个间隔设置的第二焊垫342。部分所述金属层16由所述第一槽部38的底部露出。
步骤S5：请参阅图5，沿所述厚度方向L，于所述第一线路基板30背离所述载体10一侧设置第二线路基板40，所述第二线路基板40贯穿设有第二槽部48，所述第二槽部48与所述第一槽部38相连通以形成通槽49。
其中，所述第二线路基板40包括第二介质层42、设于所述第二介质层42背离所述第二线路层34一侧的第三线路层44，以及贯穿所述第二介质层42的第二导通体46，所述第二导通体46电性连接所述第二线路层34和第三线路层44，所述第三线路层44包括多个间隔设置的第三焊垫442。所述第一线路层20、所述第一线路基板30和所述第二线路基板40叠设组成一线路板40’，其中所述第一介质层32和所述第二介质层42叠设组成一绝缘体42’。
在本实施例中，所述第二槽部48的截面宽度大于所述第一槽部38的截面宽度，所述第二槽部48在所述第一线路基板30上的正向投影覆盖所述第一槽部38，从而所述第二槽部48和所述第一槽部38形成阶梯槽结构，部分所述第一介质层32以及至少一所述第二焊垫342由所述第二槽部48露出。
步骤S6：请参阅图6，于所述金属层16贯穿设置第一部分162和至少两个第一开口164，部分所述第一胶层14由所述第一部分162和所述第一开口164露出。
其中，可采用蚀刻或激光钻孔开设所述第一部分162和所述第一开口164。
步骤S7：请参阅图7，由所述第一部分162处，贯穿所述第一胶层14设置至少两个第二部分142，获得中间体40a。
其中，所述第一部分162和所述第二部分142共同形成第二开口15，所述第二开口15和所述第一开口164共同形成开孔11。其中，所述第一部分162的截面宽度大于所述第二部分142的截面宽度。
其中，可采用蚀刻或激光钻孔开设所述第二部分142。
可以理解地，在其他实施例中，也可部分贯穿所述金属层16以形成所述第一开口164。
步骤S8：请参阅图8，于所述通槽49内设置至少一引线50，所述引线50包括引线本体51和连接于所述引线本体51一端的引线端子52，所述引线端子52设于所述开孔11，所述引线本体51背离所述引线端子52的另一端电性连接所述线路板40’。
具体地，步骤S8包括：采用球形键合工艺，将所述引线50的一末端在电火花作用下熔融成球体；通过键合压力，将所述球体置于所述开孔11内，所述开孔11充当框架，使得所述球体成型为所述引线端子52；所述引线背离所述引线端子52的另一端在熔融后，通过键合压力将球体压扁，从而电性连接所述线路板40’。
在本实施例中，所述引线50包括两条第一引线60和两条第二引线62，每一所述第一引线60包括第一引线本体602和连接于所述第一引线本体602一端的第一引线端子601，每一所述第二引线62包括第二引线本体622和连接于所述第二引线本体622一端第二引线端子621，两个所述第一引线端子601分别设于一所述第二部分142内，两个所述第二引线端子621分别设于一所述第一开口164内。其中一所述第一引线本体602背离所述第一引线端子601的一端电性连接于所述第三线路层44，另一所述第一引线本体602背离所述第一引线端子601的一端电性连接所述第二线路层34。其中一所述第二引线本体622背离所述第二引线端子621的一端电性连接于所述第三线路层44，另一所述第二引线本体622背离所述第二引线端子621的一端电性连接于所述第二线路层34。
步骤S9：请参阅图9，于所述通槽49内设置填充胶体70。
其中，所述填充胶体70包覆所述引线50，且所述填充胶体70覆盖所述第三线路层44。
在一些实施例中，所述填充胶体70可选用热膨胀系数低的材料，以减小后续打件时产生的基板翘曲(参见图13)。例如，所述填充胶体70可为含有氧化铝或二氧化硅粒子的环氧树脂胶体。
步骤S10：请参阅图10，沿所述厚度方向L的相反方向，减薄所述填充胶体70，部分所述引线50被移除从而形成分离的第一线部53和第二线部54，并于所述填充胶体70背离所述通槽49的表面设置第四线路层72。
其中，所述第一线部53包括所述引线端子52，所述第一线部53背离所述引线端子52的另一端电性连接所述第四线路层72。所述第二线部54电性连接所述第四线路层72和所述第三线路层44。
在本实施例中，所述第四线路层72包括多个间隔设置的第四焊垫722。其中一条所述第一引线60被部分移除后形成第一分割部603和第二分割部604，其中一条所述第二引线62被部分移除后形成第三分割部623和第四分割部624。所述第一分割部603背离所述第一引线端子601的一端电性连接一所述第四焊垫722，所述第二分割部604电性连接一所述第三焊垫442和一所述第四焊垫722。所述第三分割部623背离所述第二引线端子621的一端电性连接一所述第四焊垫722，所述第四分割部624电性连接所述第三焊垫442和一所述第四焊垫722。
步骤S11：请参阅图11，移除所述承载板12和所述第一胶层14以暴露设于所述第二部分142内的一第一引线端子601。
步骤S12：请参阅图12，移除所述金属层16以暴露所述第一线路层20以及设于所述第一开口164内的第二引线端子621，并使得所述填充胶体70于所述第一部分162处形成第一凸出部701，获得封装基板100。
其中，所述第一凸出部701突出于所述线路板40’的表面，所述第一引线端子601设于所述第一凸出部701背离所述线路板40’的表面。
步骤S13：请参阅图13，于所述封装基板100设有所述第一线路层20的一侧间隔设置第一元件80和第二元件82，获得封装结构1000。
所述第一元件80包括第一本体801和电性连接所述第一本体801的第一连接垫802a、802b，所述第一连接垫802a和所述第一线路层20之间设有第一连接件831，所述第一连接垫802b与所述填充胶体70之间设有第二连接件832，所述第一元件80通过所述第一连接件831和所述第二连接件832电性连接所述封装基板100。所述第二元件82包括第二本体821和电性连接所述第二本体821的第二连接垫822a、822b，所述第二连接垫822a与所述第一线路层20之间设有第一连接件831，所述第二连接垫822b朝向所述第一凸出部701设置，所述第二连接垫822b和所述第一凸出部701之间设有第三连接件833，所述第二元件82通过所述第一连接件831和所述第三连接件833电性连接所述封装基板100。
其中，由于所述第一凸出部701突出于所述线路板40’的表面，因此所述第三连接件833的高度H3小于所述第一连接件831的高度H1，所述第一连接件831的高度H1与所述第二连接件832的高度H2大致相等，以使得所述第一元件80和所述第二元件82得以位于同一水平面。
在一些实施例中，步骤S13还包括：
于所述封装基板100设有第四线路层72的一侧设置第三元件84，所述第三元件84包括第三本体841和与所述第三本体841电性连接的第三连接垫842，所述第三连接垫842与所述第四焊垫722之间设有第四连接件85，所述第三元件84通过所述第四连接件85电性连接所述封装基板100。
在本实施例中，所述第一连接件831、第二连接件832、第三连接件833以及所述第四连接件85可为焊球。
请再次参阅图12和图13，本申请第一实施例还提供一种采用上述制作方法制作得到的封装结构1000，所述封装结构1000包括封装基板100、第一元件80、第二元件82、第三元件84、第一连接件831、第二连接件832、第三连接件833以及第四连接件85。
所述封装基板100包括线路板40’、多条引线50填充胶体70以及第四线路层72，所述线路板40’贯穿设有一通槽49，所述填充胶体70设于所述通槽49。所述引线50包括引线本体51和连接于所述引线本体51一端的引线端子52，所述引线端子52凸出于所述填充胶体70表面，所述填充胶体70包覆所述引线本体51。
其中，所述引线50包括两条第一引线60和两条第二引线62，每一所述第一引线60包括第一引线本体602和连接于所述第一引线本体602一端的第一引线端子601，每一所述第二引线62包括第二引线本体622和连接于所述第二引线本体622一端的第二引线端子621。所述填充胶体70具有一第一凸出部701，所述第一凸出部701凸出于所述线路板40’的表面，所述第一引线端子601和所述第二引线端子621间隔设于所述线路板40’的同一侧。
其中，所述第一引线端子601设于所述第一凸出部701，所述第二引线端子621设于所述填充胶体70与所述线路板40’平齐的表面。所述第四线路层72设于所述填充胶体70背离所述第一凸出部701的表面，所述第四线路层72具有多个间隔设置的第四焊垫722。
所述线路板40’包括绝缘体42’、设于所述绝缘体42’内的第一线路层20、第二线路层34、第一导通体36和第二导通体46以及设于所述绝缘体42’一侧的第三线路层44，所述第一线路层20的其中一表面与所述绝缘体42’的表面大致平齐，所述第一导通体36电性连接所述第一线路层20和所述第二线路层34，所述第二导通体46电性连接所述第二线路层34和所述第三线路层44。所述第一线路层20包括多个间隔设置的第一焊垫22，所述第二线路层34具有多个间隔设置的第二焊垫342，所述第三线路层44具有多个间隔设置的第三焊垫442。所述填充胶体70覆盖所述第三焊垫442。
在本实施例中，所述线路板40’具有厚度方向L，沿所述厚度方向L，所述通槽49包括第一槽部38和与所述第一槽部38连通的第二槽部48，所述第二槽部48的截面宽度大于所述第一槽部38的截面宽度，至少两个所述第二焊垫342由所述第二槽部48露出。
其中一条所述第一引线60包括第一分割部603和第二分割部604，其中一条所述第二引线62包括第三分割部623和第四分割部624。所述第一分割部603背离所述第一引线端子601的一端电性连接一所述第四焊垫722，所述第二分割部604电性连接一所述第三焊垫442和一所述第四焊垫722。所述第三分割部623背离所述第二引线端子621的一端电性连接一所述第四焊垫722，所述第四分割部624电性连接所述第三焊垫442和一所述第四焊垫722。
所述第一元件80包括第一本体801和电性连接所述第一本体801的第一连接垫802a、802b，所述第一连接垫802a和所述第一焊垫22之间设有第一连接件831，所述第一连接垫802b与第二引线端子621之间设有第二连接件832，所述第一元件80通过所述第一连接件831和所述第二连接件832电性连接所述封装基板100。所述第二元件82包括第二本体821和电性连接所述第二本体821的第二连接垫822a、822b，所述第二连接垫822a与所述第一焊垫22之间设有第一连接件831，所述第二连接垫821a朝向所述第一凸出部701设置，所述第二连接垫822b和所述第一引线端子601之间设有第三连接件833，所述第二元件82通过所述第一连接件831和所述第三连接件833电性连接所述封装基板100。
其中，由于所述第一凸出部701突出于所述线路板40’的表面，因此所述第三连接件833的高度H3小于所述第一连接件831的高度H1，所述第一连接件831的高度H1与所述第二连接件832的高度H3大致相等，以使得所述第一元件80和所述第二元件82得以位于同一水平面。
所述第三元件84包括第三本体841和与所述第三本体841电性连接的第三连接垫842，所述第三连接垫842与所述第四焊垫722之间设有第四连接件85，所述第三元件84通过所述第四连接件85电性连接所述封装基板100。
本申请第一实施例提供的封装结构1000通过采用所述引线端子52取代常规的焊垫，有利于提高所述封装基板100的互连密度。通过于所述封装基板100内开设通槽49并填充胶体70，于所述填充胶体70形成一第一凸出部701，并于所述第一凸出部701设置第一引线端子601，设计灵活，能够进一步提高所述封装结构1000的泛用性，适用于外接各种不同的元件。并且对应所需的第三连接件833的体积小，有利于进一步提高互连密度。
并且，所述第一引线端子601和第二引线端子621分别通过第一引线60和第二引线62与线路层(如第四线路层72)电连接以实现桥接，缩短第一、二引线端子的信号传输路径，有利于进一步减少寄生电容。
另外，通过将所述第一槽部38和所述第二槽部48设计为阶梯槽结构，使得部分所述第二焊垫342由所述第二槽部48露出，从而所述第二引线62可电性连接所述第二线路层34，有利于减少所述封装基板100上的布线密度需求。
另外，通过选用热膨胀系数低的材料形成所述填充胶体70，可减小打件时产生的基板翘曲。
请参阅图14，本申请第二实施例还提供另一种封装基板200，与所述封装基板100的区别之处在于，不进行所述步骤S10，即不减薄所述填充胶体70。
所述封装基板200中，其中一条所述第一引线60背离所述第一引线端子601的一端电性连接所述第三焊垫442，另一条所述第一引线60背离所述第一引线端子601的一端电性连接所述第二焊垫342。其中一条所述第二引线62背离所述第二引线端子621的一端电性连接所述第三焊垫442，另一条所述第二引线62背离所述第二引线端子621的一端电性连接所述第二焊垫342。所述第一引线60所述填充胶体70覆盖部分所述第三焊垫442。
请参阅图15和图16，本申请第三实施例还提供另一种封装基板300，与所述封装基板100的不同之处在于，在所述步骤S4和所述步骤S5中，首先叠设所述第一线路基板30和所述第二线路基板40后，再贯穿开设所述通槽49’，也即所述通槽49’并非阶梯槽结构。
并且步骤S10中，包括：减薄所述填充胶体70以同时移除两条所述第一引线60和两条所述第二引线62。所述第二引线62分割后形成第三分割部623和第四分割部624，所述第三分割部623背离所述第二引线端子621的一端电性连接一所述第四焊垫722，所述第四分割部624电性连接所述第三焊垫442和所述第四焊垫722。
请参阅图17和图18，本申请第四实施例还提供另一种封装基板400，与所述封装基板100的不同之处在于：
所述载体10还包括设于所述第一胶层14和所述承载板12之间的第二胶层18。
步骤S4中，所述第一槽部38贯穿所述第一介质层32以及所述金属层16。步骤S6中，于所述第一胶层14贯穿设置所述第一部分144和所述第一开口164。步骤S7中，由所述第一部分144，贯穿所述第二胶层18设置至少二第二部分182，获得中间体40b。从而步骤S12中，在移除所述金属层16后，于所述填充胶体70形成第一凸出部701和第二凸出部702，所述第一引线端子601设于所述第一凸出部701，所述第二引线端子621设于所述第二凸出部702。其中，所述第一凸出部701的高度高于所述第二凸出部702的高度。
以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。

Claims (12)

1.一种封装基板，其特征在于，包括线路板、填充胶体和至少一引线，所述引线包括引线本体和连接于所述引线本体一端的引线端子；
所述线路板沿厚度方向贯穿设有通槽，所述线路板包括绝缘体和设于所述绝缘体一侧的第一线路层；
所述填充胶体设于所述通槽，所述引线端子凸出于所述填充胶体的表面，所述引线本体背离所述引线端子的另一端电性连接所述线路板，所述填充胶体包覆所述引线本体。
2.根据权利要求1所述的封装基板，其特征在于，所述引线包括第一引线和第二引线，所述第一引线包括第一引线本体和连接于所述第一引线本体一端的第一引线端子，所述第二引线包括第二引线本体和连接于所述第二引线本体一端的第二引线端子，所述第一引线端子和所述第二引线端子间隔设于所述填充胶体的表面。
3.根据权利要求2所述的封装基板，其特征在于，所述填充胶体具有一凸出部，所述凸出部凸出所述线路板的表面，所述凸出部与所述第一线路层处于所述绝缘体的同一侧，所述第一引线端子设于所述凸出部表面。
4.根据权利要求1所述的封装基板，其特征在于，所述线路板还包括设于所述绝缘体内的第二线路层；
沿所述厚度方向，所述通槽包括第一槽部和连通所述第一槽部的第二槽部，所述第二槽部的宽度大于所述第一槽部，部分所述第二线路层由所述第二槽部露出；
所述引线本体背离所述引线端子的另一端电性连接于所述第二线路层。
5.根据权利要求1所述的封装基板，其特征在于，所述线路板还包括设于所述绝缘体背离所述第一线路层一侧的第三线路层，所述引线本体背离所述引线端子的另一端电性连接所述第三线路层。
6.根据权利要求2所述的封装基板，其特征在于，所述封装基板还包括第四线路层，所述第四线路层设于所述填充胶体背离所述引线端子的表面；
所述第一引线本体包括第一分割部和第二分割部，所述第二引线主体包括第三分割部和第四分割部，所述第一分割部的一端连接于所述第一引线端子，另一端电性连接所述第四线路层，所述第二分割部电性连接所述第四线路层和所述线路板；
所述第三分割部的一端连接于所述第二引线端子，另一端电性连接所述第四线路层，所述第四分割部电性连接所述第四线路层和所述线路板。
7.根据权利要求1所述的封装基板，其特征在于，所述第一线路层内嵌于所述绝缘体，所述第一线路层背离所述绝缘体的表面与所述绝缘体的表面大致平齐。
8.一种封装基板的制作方法，其特征在于，包括以下步骤：
提供一载体；
于所述载体一侧设置线路板，所述线路板贯穿设有通槽，部分所述载体表面由所述通槽底部露出，所述线路板包括绝缘体和内嵌于所述绝缘体的第一线路层，所述第一线路层连接于所述载体；
贯穿部分所述载体开设至少一开孔，所述开孔连通所述通槽；
于所述通槽内设置至少一引线，所述引线包括引线本体与连接于所述引线本体一端的引线端子，所述引线端子设于所述开孔，所述引线本体背离所述引线端子的另一端电性连接所述线路板；
于所述通槽内形成填充胶体，所述填充胶体包覆所述引线本体；
移除所述载体以暴露所述引线端子和所述第一线路层，获得封装基板。
9.根据权利要求8所述的制作方法，其特征在于，所述载体沿厚度方向包括依次叠设的承载板、胶层和金属层，所述金属层朝向所述线路板，
步骤“贯穿部分所述载体开设至少一开孔”包括：
贯穿所述胶层和所述金属层形成所述开孔，所述开孔包括贯穿所述金属层的第一部分和贯穿所述胶层的第二部分，所述第一部分的截面宽度大于所述第二部分的截面宽度；于所述通槽内设置所述引线，所述引线端子设于所述第二部分，所述引线本体背离所述引线端子的另一端电性连接所述线路板；
步骤“于所述通槽内形成填充胶体”包括：
于所述第一部分内填入所述填充胶体以形成凸出部，所述引线端子形成于所述凸出部表面。
10.根据权利要求8所述的制作方法，其特征在于，步骤“于所述载体一侧设置线路板”包括：
于所述载体表面形成第一线路层；
于所述载体表面形成第一线路基板，并贯穿所述第一线路基板开设第一槽部；所述第一线路基板包括第一介质层和设于所述第一介质层一侧的第二线路层，所述第一介质层覆盖所述第一线路层；
于所述第一线路基板表面设置第二线路基板，并贯穿所述第二线路基板开设第二槽部，所述第二槽部的宽度大于所述第一槽部以使得部分所述第二线路层由所述第二槽部露出，所述第二线路基板包括第二介质层和设于所述第二介质层一侧的第三线路层；
步骤“于所述通槽内设置所述引线”包括：
所述引线本体背离所述引线端子的另一端电性连接所述第二线路层；和/或
所述引线本体背离所述引线端子的另一端电性连接所述第三线路层。
11.根据权利要求8所述的制作方法，其特征在于，所述引线包括第一引线和第二引线，所述第一引线包括第一引线本体和连接于所述第一引线本体一端的第一引线端子，所述第二引线包括第二引线本体和连接于所述第二引线本体一端的第二引线端子，所述第一引线端子和所述第二引线端子间隔设于所述填充胶体的表面；
步骤“于所述通槽内形成填充胶体”后，还包括：
去除部分所述填充胶体以将所述第一引线分割为第一分割部和第二分割部，将所述第二引线分割为第三分割部和第四分割部；
于所述填充胶体背离所述第一引线端子和第二引线端子一侧设置第四线路层，所述第一分割部背离所述第一引线端子的一端电性连接所述第四线路层，所述第二分割部电性连接所述第四线路层和所述线路板，所述第三分割部背离所述第二引线端子的一端电性连接所述第四线路层，所述第四分割部电性连接所述第四线路层和所述线路板。
12.一种封装结构，其特征在于，包括至少一元件、第一连接件、第二连接件以及如权利要求1至7中任一项所述的封装基板，所述元件和所述线路板之间设有第一连接件，所述元件与所述填充胶体之间设有第二连接件，所述第一连接件电性连接所述第一线路层与所述元件，所述第二连接件电性连接所述引线端子和所述元件。
CN202211469490.0A 2022-11-22 2022-11-22 封装结构、封装基板及其制作方法 Pending CN118102582A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211469490.0A CN118102582A (zh) 2022-11-22 2022-11-22 封装结构、封装基板及其制作方法
US18/125,684 US20240170301A1 (en) 2022-11-22 2023-03-23 Packaging structure, packaging substrate, and manufacturing method of the packaging structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211469490.0A CN118102582A (zh) 2022-11-22 2022-11-22 封装结构、封装基板及其制作方法

Publications (1)

Publication Number Publication Date
CN118102582A true CN118102582A (zh) 2024-05-28

Family

ID=91080361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211469490.0A Pending CN118102582A (zh) 2022-11-22 2022-11-22 封装结构、封装基板及其制作方法

Country Status (2)

Country Link
US (1) US20240170301A1 (zh)
CN (1) CN118102582A (zh)

Also Published As

Publication number Publication date
US20240170301A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US6731014B2 (en) Semiconductor package substrate, semiconductor package
CN113745188B (zh) 内埋组件的基板结构及其制造方法
CN105280601A (zh) 封装结构及封装基板结构
KR100647090B1 (ko) 다수의 반도체 칩을 포함하는 반도체 소자
WO2007052476A1 (ja) 電子回路装置およびその製造方法
CN114388375A (zh) 形成芯片封装体的方法和芯片封装体
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
JPH1174420A (ja) 表面実装型チップ部品及びその製造方法
KR19990086915A (ko) 비지에이 반도체 패키지 및 그 제조방법
US20240234328A9 (en) Multi-chip interconnection package structure with heat dissipation plate and preparation method thereof
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH07106509A (ja) 多層構造半導体装置
CN118102582A (zh) 封装结构、封装基板及其制作方法
US6057594A (en) High power dissipating tape ball grid array package
KR20010063236A (ko) 적층 패키지와 그 제조 방법
CN111933623A (zh) 一种基于基板侧面焊盘的封装互连结构及方法
CN114731763A (zh) 内埋电路板及其制造方法
KR20010073345A (ko) 적층 패키지
CN113299626B (zh) 一种多芯片封装用的导电组件及其制作方法
TW202422800A (zh) 封裝結構、封裝基板及其製作方法
JP2612468B2 (ja) 電子部品搭載用基板
JPH06216492A (ja) 電子装置
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination