CN118098934A - 一种半导体结构的制备方法及半导体器件的制造方法 - Google Patents
一种半导体结构的制备方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN118098934A CN118098934A CN202311866607.3A CN202311866607A CN118098934A CN 118098934 A CN118098934 A CN 118098934A CN 202311866607 A CN202311866607 A CN 202311866607A CN 118098934 A CN118098934 A CN 118098934A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- mask layer
- forming
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 23
- 239000001301 oxygen Substances 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 22
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 29
- 238000010926 purge Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 3
- 239000000356 contaminant Substances 0.000 claims description 2
- 238000011161 development Methods 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 238000002310 reflectometry Methods 0.000 abstract description 4
- 230000008859 change Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000007774 longterm Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 229910006360 Si—O—N Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 239000002957 persistent organic pollutant Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本申请提供了一种半导体结构的制备方法及半导体器件的制造方法，上述半导体结构为用于刻蚀的硬掩膜层，该硬掩膜层为PE CVD方式形成的氮化硅材料层，其表面存在大量空位缺陷，在紫外光下通氧气吹扫赢掩膜层表面，O2在185nm紫外光下分解成O3，O3又在254nm紫外光下分解成O2和活性氧原子O，该活性氧原子会填充氮化硅表面的空位，形成SI‑O‑N，实现氮化硅表面的钝化，由此使得整个硬掩膜层具有稳定的物理特性，具有稳定的反射率和折射率，从而有利于光刻胶在曝光显影过程中的CD稳定。使硬掩膜层的尺寸不会随着时间变化发生大幅偏移，保证后续形成的多晶硅栅极的尺寸稳定性，有利于获得电学性能稳定的器件。
Description
技术领域
本申请涉及半导体器件制造加工技术领域，具体涉及一种半导体结构的制备方法及半导体器件的制造方法。
背景技术
在芯片制备环节，器件结构的刻蚀是刻蚀工艺中的关键工艺，随着器件尺寸的不断缩小，光刻胶厚度受到限制，而需要刻蚀的器件结构的刻蚀厚度没有太大的减小，使光刻胶不能满足作为刻蚀掩膜层的厚度要求，所以在130nm技术节点后，广泛采用氮化硅/氧化硅硬质掩膜技术来进行刻蚀。基于硬质掩膜技术来进行的刻蚀首先需要使用光刻胶作为掩模层对硬质掩模进行刻蚀，硬质掩模刻蚀完成后，去除剩余的光刻胶，然后进行多晶硅刻蚀。
刻蚀结构的CD(尺寸)大小直接决定了器件的电学性能。刻蚀结构的光刻图形是保证刻蚀结构尺寸的最基础的一道，其ADI(显影后检测(After Develop Inspection)CD(光刻尺寸)直接关系到最终刻蚀尺寸的大小。
硬掩膜层通常为氮化硅材料层，其的长期光刻尺寸稳定性较差，不能稳定在所需的尺寸范围内，这不利于获得最终器件的稳定的电学性能。目前解决这一问题常用的方法是，在硬掩膜层上方经化学气相沉积形成一层抗反射介质层，一般为SiON层，通过该抗反射介质层调节衬底的反射率，降低驻波效应的影响，由此提高硬掩膜层的光刻尺寸的长期稳定性。然而这一方法也存在明显的缺点：该方法需要经化学气相沉积工艺形成上述抗反射介质层，使得工艺的成本升高，工艺难度增大。
因此，急需一种能够保证硬掩膜层的光刻尺寸的长期稳定性，又不会增加工艺难度及复杂性的方案。
发明内容
为了解决多晶硅栅极形成中存在的上述问题及缺陷，本申请提供一种半导体结构的制备方法及半导体器件的制造方法，以解决上述一个或多个问题。
为了达到上述目的，本申请的一个方面提供一种半导体结构制备方法，其包括以下步骤：
形成位于衬底上方的待刻蚀结构层；
形成位于所述待刻蚀结构层上方的硬掩膜层；
采用紫外光照射工艺，并采用氧气吹扫所述硬掩膜层，以使所述硬掩膜层的表面钝化；
形成位于硬质掩膜层上表面的图案化的光刻胶层；
经所述图案化的光刻胶层刻蚀所述硬掩膜层，以形成具有开口图案的硬掩膜层。
可选地，所述硬掩膜层为氮化硅层，采用紫外光照射工艺，并采用氧气吹扫所述硬掩膜层，以使所述硬掩膜层的表面钝化包括以下步骤：
提供波长为150nm～280nm的紫外光；
在所述紫外光的照射下使得O2形成为O3；
所述O3在所述紫外光的照射下分解为O2和活性氧原子O；
所述活性氧原子O占据在所述氮化硅层表面的空位形成SI-O-N健。
可选地，通入的所述氧气的流量为15000sccm～25000sccm；通入时长为30s～60s。
可选地，所述硬掩膜层的钝化深度为1nm～10nm。
可选地，使所述硬掩膜层的表面钝化之前，在所述紫外光的照射下，通入O2，以去除所述硬掩膜层表面的污染物。
可选地，所述半导体结构制备方法还包括：
灰化去除所述光刻胶层。
可选地，所述硬掩膜层的厚度介于100nm～200nm。
本申请的另一方面提供一种半导体器件的制造方法，其包括以下步骤：
形成位于衬底上的器件层；
形成位于所述器件层上方的具有开口图案的硬掩膜层；
经所述具有开口图案的硬掩膜层刻蚀所述器件层，形成刻蚀结构；
其中所述具有开口图案的硬掩膜层经本申请所述的半导体结构制备方法形成。
可选地，形成位于衬底上的器件层包括：
形成位于所述衬底中的有源区，所述有源区包括源极和漏极；
形成位于所述有源区上方的栅介质层；
形成位于所述栅介质层上方的多晶硅层，所述具有开口图案的硬掩膜层形成在所述多晶硅层上方。
可选地，经所述具有开口图案的硬掩膜层刻蚀所述器件层包括：经所述具有开口图案的硬掩膜层的开口向下依次刻蚀所述多晶硅层及所述栅介质层，以形成位于所述有源区上方的多晶硅栅极，所述多晶硅栅极位于所述源极和所述漏极之间。
如上所述，本申请的半导体结构制备方法及半导体器件的制造方法，具有以下有益效果：
本申请的半导体结构为用于刻蚀的硬掩膜层，该硬掩膜层为PE CVD方式形成的氮化硅材料层，其表面存在大量空位缺陷，在紫外光下通氧气吹扫衬底表面，O2在185nm紫外光下分解成O3，O3又在254nm紫外光下分解成O2和活性氧原子O，该活性氧原子会填充氮化硅表面的空位，形成SI-O-N，实现氮化硅表面的钝化，由此使得整个硬掩膜层具有稳定的物理特性，具有稳定的反射率和折射率，从而有利于光刻胶在曝光显影过程中的CD稳定。使硬掩膜层的尺寸不会随着时间变化发生大幅偏移，保证后续形成的刻蚀结构的尺寸稳定性，有利于获得电学性能稳定的器件。
如上所述O2在紫外线作用下形成活性氧原子O，由于活性氧原子有强烈的氧化作用，与活化了的有机物(即碳氢化合物)分子发生氧化反应，生成挥发性气体(如CO2，CO，H2O，NO等)，并逸出物体表面，从而彻底清除了粘附在氮化硅层表面的有机污染物，提高氮化硅层的浸润性，进而有利于改善光刻胶曝光显影后的边缘粗糙度。
其次，本申请的上述工艺过程难度低，工艺时间短，相比于CVD沉积氮化硅层的成本大大降低。
附图说明
图1显示为根据本申请实施例一的方法形成位于衬底上方的待刻蚀结构层的结构示意图；
图2显示为在图1所示的待刻蚀结构层上方形成硬掩膜层的结构示意图；
图3显示为硬掩膜层表面钝化的过程示意图；
图4显示为在硬掩膜层上方形成图案化的光刻胶层的结构示意图；
图5显示为经图案化的光刻胶层刻蚀硬掩膜层形成具有开口图案的硬掩膜层的结构示意图；
图6显示为经具有开口的硬掩膜层刻蚀待刻蚀结构层形成刻蚀结构的结构示意图；
图7a和图7b显示为对比例D和示例N在不同保持时间后的光刻尺寸；
图8a和图8b显示为对比例D和示例N光刻后的光刻胶的SEM图像；
图9显示为实施例二提供的半导体器件制造方法中在衬底上形成器件层的结构示意图；
图10显示为在图9所示的器件层上方形成具有开口图案的硬掩膜层的结构示意图；
图11显示为经硬掩膜层刻蚀多晶硅层和栅介质层形成多晶硅栅极的结构示意图。
附图标记说明：
101、衬底；102、待刻蚀结构层；102'、刻蚀结构；103、硬掩膜层；103'、具有开口图案的硬掩膜层；1030、开口；104、图案化的光刻胶层；201、衬底；202、多晶硅层；202'、多晶硅栅极层；203、栅介质层；210、器件层；211、有源区；211-1、源极；211-2、漏极。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。
在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员可以理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是指两个以上(包括两个)，同理，“多组”指的是两组以上(包括两组)。
实施例一
图1至图6示出了本申请一实施例提供的半导体结构制备方法的各个步骤所获得的结构示意图，现结合图1至图6对本实施例的半导体结构制备方法进行详细说明。
图1示出了形成位于衬底上方待刻蚀结构层后的结构示意图。如图1所示，首先在衬底101上方沉积待刻蚀结构层102，该待刻蚀结构层可以是后续用于形成半导体器件的任意材料层，例如可以是多晶硅层等。可选实施例中，上述衬底101可以是硅晶圆、碳化硅晶圆、锗晶圆、锗硅晶圆等，本实施例中，以硅晶圆为例。该硅晶圆可以是未形成器件结构的裸晶圆，也可以是形成有例如MOS器件或者逻辑器件的晶圆。
图2示出了形成位于所述待刻蚀结构层上方的硬掩膜层后的结构示意图。如图2所示，在待刻蚀结构层102上方形成硬掩膜层103，本实施例中，硬掩膜层103为氮化硅层，通过PE CVD(plasma enhanced chemical vapor deposition，等离子体增强化学气相沉积)工艺在待刻蚀结构层102上方沉积氮化硅层，可选地，该氮化硅层103的厚度介于100nm～200nm。可以理解的是，上述硬掩膜层103还可以是多层结构，例如包括形成在待刻蚀结构层102上方的氧化硅层以及形成在氧化硅层上方的氮化硅层。
经上述PE CVD工艺制备得到的氮化硅层，其表面存在大量的空位缺陷，如果长时间放置，该空位会与空气中的氧结合，形成Si-O-N键。然而该空位与氧的结合过程是非常缓慢的，并且是不可控的，因此该氮化硅层的物理性质是不稳定的，不利于其作为硬掩膜层103的稳定性。
为了改善氮化硅层的上述缺陷，在形成氮化硅层之后，采用紫外光的照射工艺，并采用氧气吹扫所述硬掩膜层，以使所述硬掩膜层的表面钝化。具体地，采用紫外光照射氮化硅层，并且同时通入氧气，吹扫该氮化硅层。本实施例中采用的紫外光的波长为150nm～280nm。
图3示出了硬掩膜层的表面钝化过程。如图3所示，通入氧气之后，氧气在紫外光的照射下，具体地在185nm波段的紫外光下，氧气首先会形成臭氧O3，O3又在254nm波段的紫外光下分解成O2和活性氧O。此时，产生的活性氧O会迅速填充至氮化硅层表面的空位，形成Si-O-N键。在上述紫外光照射下通入氧气使得氮化硅层的表面的空位在短时间内被填充，形成稳定的Si-O-N键，实现氮化硅层的钝化。本实施例中，上述氮化硅层的厚度介于100nm～200nm，通入的氧气的流量为15000sccm～25000sccm；通入时长为30s～60s，由此使得氮化硅层被钝化的深度介于1nm～10nm。优选地，通入的氧气的流量为20000sccm；通入时长为40s，由此使得氮化硅层被钝化的深度介于3nm～7nm，更优选地，得氮化硅层被钝化的深度在5nm左右。紫外光的照射时间略大于氧气的通入时间，并且优选地在通入氧气的同时或者之前开启紫外照射，在停止通入氧气的同时或者之后停止紫外光照射。
氮化硅层表面的钝化提高了其长期的物理稳定性，使其具有稳定的反射率和折射率，有利于保证光刻胶的显影过程的尺寸稳定性，同时在硬掩膜层103作为掩膜刻蚀待刻蚀结构层102时保持其良好的形貌，进而获得形貌一致且尺寸稳定的刻蚀结构。
另外，在上述紫外光照射下，氧气分解产生的活性氧O具有强烈的氧化作用，因此能够与氮化硅层表面活化了的有机物(即碳氢化合物)分子发生氧化反应，生成挥发性气体(如CO2，CO，H2O，NO等)，并逸出物体表面，从而彻底清除了粘附在氮化硅层表面的有机污染物，提高氮化硅层的浸润性，进而有利于改善光刻胶曝光显影后的边缘粗糙度。
图4示出了形成位于硬质掩膜层上表面的图案化的光刻胶层的结构。刻蚀硬掩膜层103之前，如图4所示，首先，在硬掩膜层103上方旋涂光刻胶层，并且经曝光显影等过层在光刻胶层中形成具有图案化的光刻胶层104。图5示出了经所述图案化的光刻胶层刻蚀所述硬掩膜层，形成具有开口图案的硬掩膜层的结构。在图4所示的图案化的光刻胶层104，经光刻胶层的开口向下刻蚀暴露的硬掩膜层103，以形成如5所示的具有开口图案的硬掩膜层103'。形成上述具有开口图案的硬掩膜层103'之后，还包括去除残留光刻胶的步骤。例如经灰化工艺去除残留光刻胶。如上所述彻底清除了粘附在氮化硅层表面的有机污染物，提高氮化硅层的浸润性，进而有利于改善光刻胶曝光显影后的边缘粗糙度。
图6示出了在图5所示的具有开口图案的硬掩膜层103'作用下，刻蚀待刻蚀结构层102，形成的刻蚀结构102'。如上所述具有开口图案的硬掩膜层103'具有良好的边缘特征，因此相应地能够获得边缘特征良好的刻蚀结构102'，有利于提高刻蚀结构102'的形貌均匀性。
为了更加直观地表征本实施例的方法对光刻尺寸的影响，将未经本实施例的方法处理的氮化硅层上方的光刻胶作为对比例D，本实施例的氮化硅层上方的光刻胶作为示例N，由于存在衬底101批量转移的不可控的时间因素，因此分别测试二者在不同保持时间后的光刻尺寸并进行对比，结果如图7所示。由图7可以看出，随着时间的推移，对比例D发生了明显的变化，光刻胶尺寸逐渐减小，其一致性很差，并且时间越久其光刻尺寸变化越大。而示例N中，随着时间的推移，光刻尺寸波动很小，基本维持在目标尺寸。另外，同样的时间段，对比例D的光刻尺寸显著大于示例N的光刻尺寸。
另外，同时对对比例D和示例N分别进行光刻，并且对光刻后在衬底101中心点进行SEM(Scanning Electron Microscope，扫描电子显微镜)测试，结果如图8所示。由图8可以看出，在各个不同的时间段，对比例D光刻后光刻胶边缘的白边现象非常明显，说明光刻胶的边缘交为粗糙，光刻形貌并不理想。而示例N光刻后的光刻胶边缘的白边明显变轻，即光刻胶的边缘粗糙度得到改善，光刻形貌得到改善，并且随着时间推移，示例N的白边并无明显变化，一直保持较浅的白边，这样说明，光刻胶的边缘粗糙度不会随着时间推移发生变化。光刻胶光刻形貌的改善是因为增加经紫外线和氧气处理后氮化硅层的浸润性改善，光刻胶更加稳定。
实施例二
图9至图11示出了本实施例提供的半导体器件的制造方法的各个步骤所获得的结构示意图，现结合图9至图11对本实施例的半导体器件的制造方法进行详细说明，上述半导体器件可以是MOS器件、逻辑器件、电容器件等任意半导体器件，本实施例中，以MOS器件为例进行说明。
图9示出了形成位于衬底上的器件层的结构示意图。如图9所示，首先提供一衬底201；上述衬底201可以是硅晶圆、碳化硅晶圆、锗晶圆、锗硅晶圆等，本实施例以硅晶圆为例。
在衬底201上形成有器件层210，本实施例中，上述器件层210包括形成在衬底201中的多个有源区211以及形成在衬底201上方的多晶硅层202，有源区211之间由隔离沟槽212隔离。该有源区211包括源极211-1和漏极211-2；例如可以通过离子注入，在衬底201中形成源极211-1和漏极211-2。在衬底201上方形成多晶硅层202之前，首先在衬底201上方形成栅介质层203，然后在栅介质层203上方形成多晶硅层202。栅介质层203可以是氧化硅层，例如可以通过氧化衬底201的表面形成该栅介质层203，栅介质层203的厚度大于为10nm～20nm。
图10示出了形成位于器件层上方的具有开口图案的硬掩膜层的结构示意图。如图10所示，在器件层210，具体地，在多晶硅层102上方形成具有开口图案的硬掩膜层103'。其中，具有开口图案的硬掩膜层103'覆盖的区域为需要保留以形成多晶硅栅极的区域，其中的开口1030对应区域为待刻蚀区域。该具有图案化的硬掩膜层103'由实施例一提供的方法获得，具体可参见实施例一的描述，在此不再赘述。
图11示出了经具有开口图案的硬掩膜层刻蚀所述器件层，形成刻蚀结构的示意图。如图11所示，经图10中具有开口图案的硬掩膜层103'的开口1030处向下依次刻蚀多晶硅层202和栅介质层203，形成多晶硅栅极202'及位于多晶硅栅极202'下方的栅介质层203，由此完成器件层210的制备。
由于上述具有开口图案的硬掩膜层103'具有良好的边缘特征，因此通过其获得的多晶硅栅极102'也同样具有良好的边缘特征，有利于保证其良好的功能性，提高器件的电学性能。
可以理解的是，CMOS器件还包括形成在上述栅极、源极、漏极上方的金属连接层，以分别电连接并引出上述栅极、源极和漏极。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括以下步骤：
形成位于衬底上方待刻蚀结构层；
形成位于所述待刻蚀结构层上方的硬掩膜层；
采用紫外光照射工艺，并采用氧气吹扫所述硬掩膜层，以使所述硬掩膜层的表面钝化；
形成位于硬质掩膜层上表面的图案化的光刻胶层；
经所述图案化的光刻胶层刻蚀所述硬掩膜层，以形成具有开口图案的硬掩膜层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述硬掩膜层为氮化硅层，采用紫外光照射工艺，并采用氧气吹扫所述硬掩膜层，以使所述硬掩膜层的表面钝化包括以下步骤：
提供波长为150nm～280nm的紫外光；
在所述紫外光的照射下使得O2形成为O3；
所述O3在所述紫外光的照射下分解为O2和活性氧原子O；
所述活性氧原子O占据在所述氮化硅层表面的空位形成SI-O-N健。
3.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，通入的所述氧气的流量为15000sccm～25000sccm；通入时长为30s～60s。
4.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述硬掩膜层的钝化深度为1nm～10nm。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，使所述硬掩膜层的表面钝化之前，在所述紫外光的照射下，通入O2，以去除所述硬掩膜层表面的污染物。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，还包括：
灰化去除所述光刻胶层。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述硬掩膜层的厚度介于100nm～200nm。
8.一种半导体器件的制造方法，其特征在于，包括以下步骤：
形成位于衬底上的器件层；
形成位于所述器件层上方的具有开口图案的硬掩膜层；
经所述具有开口图案的硬掩膜层刻蚀所述器件层，形成刻蚀结构；
其中所述具有开口图案的硬掩膜层经权利要求1～7中任一项所述的半导体结构制备方法形成。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，形成位于衬底上的器件层包括：
形成位于所述衬底中的有源区，所述有源区包括源极和漏极；
形成位于所述有源区上方的栅介质层；
形成位于所述栅介质层上方的多晶硅层，所述具有开口图案的硬掩膜层形成在所述多晶硅层上方。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于，经所述具有开口图案的硬掩膜层刻蚀所述器件层包括：
经所述具有开口图案的硬掩膜层的开口向下依次刻蚀所述多晶硅层及所述栅介质层，以形成位于所述有源区上方的多晶硅栅极，所述多晶硅栅极位于所述源极和所述漏极之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311866607.3A CN118098934A (zh) | 2023-12-29 | 2023-12-29 | 一种半导体结构的制备方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311866607.3A CN118098934A (zh) | 2023-12-29 | 2023-12-29 | 一种半导体结构的制备方法及半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118098934A true CN118098934A (zh) | 2024-05-28 |
Family
ID=91143061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311866607.3A Pending CN118098934A (zh) | 2023-12-29 | 2023-12-29 | 一种半导体结构的制备方法及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118098934A (zh) |
-
2023
- 2023-12-29 CN CN202311866607.3A patent/CN118098934A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10141188B2 (en) | Resist having tuned interface hardmask layer for EUV exposure | |
| JP5726693B2 (ja) | 半導体装置の製造方法 | |
| US7494934B2 (en) | Method of etching carbon-containing layer and method of fabricating semiconductor device | |
| US9218970B2 (en) | Stress-controlled formation of TiN hard mask | |
| US7803708B2 (en) | Method for reducing amine based contaminants | |
| US6121098A (en) | Semiconductor manufacturing method | |
| US7067435B2 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
| US6900002B1 (en) | Antireflective bi-layer hardmask including a densified amorphous carbon layer | |
| TW201013773A (en) | Method for photoresist pattern removal | |
| TW200534389A (en) | Method for fabricating semiconductor device capable of preventing damage by wet cleaning process | |
| US5254213A (en) | Method of forming contact windows | |
| US7393779B2 (en) | Shrinking contact apertures through LPD oxide | |
| US20070049052A1 (en) | Method for processing a layered stack in the production of a semiconductor device | |
| US6713386B1 (en) | Method of preventing resist poisoning in dual damascene structures | |
| US20070013070A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| US7825041B2 (en) | Method of reworking a semiconductor substrate and method of forming a pattern of a semiconductor device | |
| CN118098934A (zh) | 一种半导体结构的制备方法及半导体器件的制造方法 | |
| JP2002043435A (ja) | システムオンチップの製造方法、半導体装置の製造方法 | |
| US7300883B2 (en) | Method for patterning sub-lithographic features in semiconductor manufacturing | |
| JP3235549B2 (ja) | 導電層形成法 | |
| JPH11307625A (ja) | 半導体装置およびその製造方法 | |
| JP2001326173A (ja) | パターン形成方法 | |
| TWI251281B (en) | Method for implementing poly pre-doping in deep sub-micron process | |
| KR100366624B1 (ko) | 반사 방지막을 이용하는 반도체 소자 제조방법 | |
| JP2004235384A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |