CN118073320A - 封装结构以及封装方法 - Google Patents

封装结构以及封装方法 Download PDF

Info

Publication number
CN118073320A
CN118073320A CN202211482297.0A CN202211482297A CN118073320A CN 118073320 A CN118073320 A CN 118073320A CN 202211482297 A CN202211482297 A CN 202211482297A CN 118073320 A CN118073320 A CN 118073320A
Authority
CN
China
Prior art keywords
chip
interconnection
layer
interconnect
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211482297.0A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202211482297.0A priority Critical patent/CN118073320A/zh
Priority to US18/374,140 priority patent/US20240178186A1/en
Publication of CN118073320A publication Critical patent/CN118073320A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封装结构以及封装方法，封装方法包括：提供载板；提供多个器件芯片，所述器件芯片包括相背的第一面和第二面，所述第一面形成有第一互连结构；在所述载板上贴合所述多个器件芯片，所述器件芯片的第二面与所述载板相对设置；在所述载板上形成覆盖器件芯片侧壁且填充于器件芯片之间的第一封装层，所述第一封装层露出所述器件芯片的第一面；提供互连芯片，所述互连芯片上形成有第二互连结构，第二互连结构露出于互连芯片表面；在所述器件芯片和第一封装层上键合互连芯片，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触；在所述第一封装层上形成覆盖互连芯片的第二封装层。本发明实施例提高芯片之间的互连性能。

Description

封装结构以及封装方法
技术领域
本发明实施例涉及半导体封装技术领域，尤其涉及一种封装结构以及封装方法。
背景技术
对于单片芯片的尺寸，常规的芯片制造技术正在被推向它们的极限。然而，应用却渴望使用最新技术实现大尺寸集成电路的能力，芯片之间实现高速和小体积互连具有较大的挑战。
目前的一种解决方案是使用嵌入在硅衬底中的硅桥(Si Bridge)芯片的较小的集成电路，以通过硅桥芯片实现芯片与芯片之间的互连，进而提供异质芯片封装。
但是，芯片之间的互连性能仍有待提高。
发明内容
本发明实施例解决的问题是提供一种封装结构以及封装方法，提高芯片之间的互连性能。
为解决上述问题，本发明实施例提供一种封装结构，包括：多个器件芯片，所述器件芯片包括相背的第一面和第二面，所述第一面形成有第一互连结构；第一封装层，覆盖于芯片侧壁且填充于器件芯片之间，所述第一封装层露出所述器件芯片的第一面；互连芯片，键合于所述器件芯片和第一封装层上；所述互连芯片上形成有第二互连结构，第二互连结构露出于互连芯片表面，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触；第二封装层，位于所述第一封装结构上且覆盖互连芯片。
可选的，所述第一面为芯片正面，所述第二面为芯片背面。
可选的，封装结构还包括：通孔互连结构，贯穿第二封装层且与器件芯片之间电连接。
可选的，所述器件芯片中的第一互连结构的数量为多个；通孔互连结构贯穿互连芯片露出的第一互连结构顶部上的第二封装层且与第一互连结构相接触。
可选的，所述封装结构还包括：连接层，位于通孔互连结构顶部上的第二封装层中，且沿平行于第二封装层的方向延伸；导电凸块，位于所述连接层上。
可选的，所述封装结构还包括：再布线结构，位于第二封装层和通孔互连结构上；导电凸块，位于所述再布线结构上。
可选的，所述再布线结构包括一层或多层的再布线层。
可选的，所述器件芯片的第一面形成有第一介质层，所述第一介质层中形成有第一顶层互连线；所述第一互连结构贯穿第一顶层互连线上方的第一介质层且与所述第一顶层互连线相接触；或者，所述器件芯片的第一面形成有第一介质层，所述第一介质层中形成有第一互连垫；所述第一互连结构位于所述第一互连垫顶部上的第一介质层中。
可选的，所述互连芯片上形成有第二介质层，所述第二介质层中形成有第二顶层互连线；所述第二互连结构贯穿第二顶层互连线上方的第二介质层且与所述第二顶层互连线相接触；或者，所述互连芯片上形成有第二介质层，所述第二介质层中形成有第二互连垫；所述第二互连结构位于所述第二互连垫顶部上的第二介质层中。
可选的，所述第一互连结构的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种；所述第二互连结构的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
相应的，本发明实施例还提供一种封装方法，包括：提供载板；提供多个器件芯片，所述器件芯片包括相背的第一面和第二面，所述第一面形成有第一互连结构；在所述载板上贴合所述多个器件芯片，所述器件芯片的第二面与所述载板相对设置；在所述载板上形成覆盖器件芯片侧壁且填充于器件芯片之间的第一封装层，所述第一封装层露出所述器件芯片的第一面；提供互连芯片，所述互连芯片上形成有第二互连结构，第二互连结构露出于互连芯片表面；在所述器件芯片和第一封装层上键合互连芯片，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触；在所述第一封装层上形成覆盖互连芯片的第二封装层。
可选的，所述第一面为芯片正面，所述第二面为芯片背面。
可选的，在形成第二封装层之后，封装方法还包括：形成贯穿所述第二封装层的通孔互连结构，与器件芯片之间电连接。
可选的，所述器件芯片中的第一互连结构的数量为多个；在形成通孔互连结构的步骤中，通孔互连结构贯穿互连芯片露出的第一互连结构顶部上的第二封装层且与第一互连结构相接触。
可选的，在形成通孔互连结构的步骤中，通孔互连结构顶部上的第二封装层中还形成有连接层，连接层沿平行于第二封装层的方向延伸；封装方法还包括：在形成通孔互连结构和连接层之后，在所述连接层上形成导电凸块。
可选的，在形成通孔互连结构之后，封装方法还包括：在所述第二封装层和通孔互连结构上形成再布线结构；在所述再布线结构上形成导电凸块。
可选的，封装方法还包括：在形成第二封装层之后，去除所述载板。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的封装结构中，互连芯片，键合于所述器件芯片和第一封装层上；所述互连芯片上形成有第二互连结构，第二互连结构露出于互连芯片表面，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触，从而通过互连芯片实现器件芯片之间的电连接，且互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触，还有利于减小互连芯片和器件芯片之间的距离，进而有利于减小互连芯片和器件芯片的互连端口的间距，相应提高互连芯片和器件芯片之间的互连密度和通信速度。
本发明实施例提供的封装方法中，在所述器件芯片和第一封装层上键合互连芯片，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触，从而通过互连芯片实现器件芯片之间的电连接，且互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触，还有利于减小互连芯片和器件芯片之间的距离，进而有利于减小互连芯片和器件芯片的互连端口的间距，相应提高互连芯片和器件芯片之间的互连密度和通信速度；并且，本发明实施例贴合器件芯片、形成第一封装层、键合互连芯片以及形成第二封装层的工艺步骤，均在载板上进行，从而本发明实施例的工艺步骤简单，且仅需使用一张载板，还有利于节约工艺成本。
附图说明
图1是本发明封装结构一实施例的结构示意图；
图2至图11是本发明封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
为了解决所述技术问题，本发明实施例提供一种封装结构，包括：多个器件芯片，所述器件芯片包括相背的第一面和第二面，所述第一面形成有第一互连结构；第一封装层，覆盖于芯片侧壁且填充于器件芯片之间，所述第一封装层露出所述器件芯片的第一面；互连芯片，键合于所述器件芯片和第一封装层上；所述互连芯片上形成有第二互连结构，第二互连结构露出于互连芯片表面，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触；第二封装层，位于所述第一封装结构上且覆盖互连芯片。
本发明实施例提供的封装结构，互连芯片，键合于所述器件芯片和第一封装层上；所述互连芯片上形成有第二互连结构，第二互连结构露出于互连芯片表面，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触，从而通过互连芯片实现器件芯片之间的电连接，且互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触，还有利于减小互连芯片和器件芯片之间的距离，进而有利于减小互连芯片和器件芯片的互连端口的间距，相应提高互连芯片和器件芯片之间的互连密度和通信速度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。参考图1，示出了本发明封装结构一实施例的结构示意图。
如图1所示，本实施例中，所述封装结构包括：多个器件芯片20，所述器件芯片20包括相背的第一面201和第二面202，所述第一面201形成有第一互连结构25；第一封装层110，覆盖于芯片20侧壁且填充于器件芯片20之间，所述第一封装层110露出所述器件芯片20的第一面201；互连芯片10，键合于所述器件芯片20和第一封装层110上；所述互连芯片10上形成有第二互连结构15，第二互连结构15露出于互连芯片10表面，所述互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触；第二封装层120，位于所述第一封装层110上且覆盖互连芯片10。
多个器件芯片20用于封装在一起，并实现相互之间的电连接，从而形成相应的封装结构，以实现特定的功能。
在具体实施中，多个器件芯片20的类型可以相同或不同。在当器件芯片20的类型不同时，可以实现异构集成。
作为一种示例，多个器件芯片20包括第一芯片(未标示)和第二芯片(未标示)，第一芯片和第二芯片的类型不同，以实现不同的功能。
作为一种示例，第一芯片为高宽带内存存储器(HBM)芯片，通过采用HBM芯片，有利于满足对更高的信息传输速度的要求。
作为一种示例，第二芯片为逻辑芯片，用于对第一芯片进行逻辑控制。具体地，作为一种实施例，第二芯片可以为CPU芯片、GPU芯片或SoC芯片。
本实施例中，所述器件芯片20包括相背的第一面201和第二面202。本实施例中，第一面201为器件芯片20的正面，第二面202为器件芯片20的背面。本实施例中，第一面201为器件芯片20用于实现键合的一面。
本实施例中，芯片正面为芯片中的器件朝向的一面，芯片背面为芯片中器件背向的一面。
第一互连结构25用于作为器件芯片20的外接电极，用于实现器件芯片20与外部电路或其他互连结构之间的电连接。作为一种示例，第一互连结构25用于实现器件芯片20与第二互连结构15之间的电连接。
第一互连结构25露出于器件芯片20的第一面201，以便实现与外部电路或其他互连结构之间的电连接。
具体地，作为一种示例，所述器件芯片20的第一面201形成有第一介质层(图未示)，所述第一介质层中形成有第一顶层互连线(图未示)；所述第一互连结构25贯穿第一顶层互连线上方的第一介质层且与第一顶层互连线相接触。
本实施例中，第一互连结构25可以是贯穿第一顶层互连线上方的第一介质层的导电插塞，导电插塞的一端与第一顶层互连线相接触，另一端露出于器件芯片20的第一面201，以便与第二互连结构15相键合。
或者，在其他实施例中，还可以是：所述器件芯片的第一面形成有第一介质层，所述第一介质层中形成有第一互连垫；所述第一互连结构位于所述第一互连垫顶部上的第一介质层中。
在另一些实施例中，基于实际的工艺需求，第一互连结构还可以是器件芯片中的其他类型的互连结构，例如：第一互连结构可以为第一互连垫(pad)。
本实施例中，所述器件芯片20中的第一互连结构25的数量为多个，从而在实现第一互连结构25与第二互连结构15之间的键合之外，还能够实现第一互连结构25与其他互连结构之间的电连接。
作为一种示例，第一互连结构25的材料为导电材料。更具体地，第一互连结构25的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种，有利于获得良好的导电性能。
作为一种示例，第一互连结构25的材料为铜。铜受热时会发生膨胀，从而便于与第二互连结构15相接触并实现键合。
第一封装层110用于实现多个器件芯片20之间的封装集成，第一封装层110还能够起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。
第一封装层110暴露出器件芯片20的第一面201，以便实现器件芯片20与外部电路或其他互连结构之间的电连接。更具体地，第一封装层110暴露出第一互连结构25，以便实现第一互连结构25与第二互连结构15的键合，以及实现第一互连结构25与其他互连结构之间的电连接。
作为一实施例，第一封装层110的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，第一封装层还可以选用其他合适的封装材料。
互连芯片10用于作为芯片桥(Bridge)，用于实现器件芯片20和器件芯片20之间的互连。本实施例中，多个器件芯片20包括不同类型的器件芯片20，从而互连芯片10能够提供异质芯片封装。
本实施例提供的封装结构中，互连芯片10，键合于所述器件芯片20和第一封装层110上；所述互连芯片10上形成有第二互连结构15，第二互连结构15露出于互连芯片10表面，所述互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触，从而通过互连芯片10实现器件芯片20之间的电连接，且互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触，还有利于减小互连芯片10和器件芯片20之间的距离，进而有利于减小互连芯片10和器件芯片20的互连端口的间距，相应提高互连芯片10和器件芯片20之间的互连密度和通信速度。
具体地，互连芯片10中形成有一层或多层的互连线。
第二互连结构15用于作为互连芯片10的外接电极，以实现互连芯片10与外部电路或其他互连结构之间的电连接。作为一种示例，第二互连结构15用于实现互连芯片10与器件芯片20之间的电连接。
第二互连结构15露出于互连芯片10的表面，以便实现与外部电路或其他互连结构之间的电连接。
本实施例中，所述互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触，从而无需通过其他的互连结构实现第一互连结构25和第一互连结构15之间的电连接，有利于减小互连芯片10和器件芯片20之间的距离。
具体地，互连芯片10的第二互连结构15的数量至少为两个，其中一个第二互连结构15与其中一个器件芯片20的第一互连结构25相对设置并相接触，另一个第二互连结构15与相邻的一个器件芯片20的第一互连结构25相对设置并接触，从而实现相邻器件芯片20之间的电连接。
本实施例中，所述互连芯片10上形成有第二介质层(图未示)，所述第二介质层中形成有第二顶层互连线(图未示)；所述第二互连结构15贯穿第二顶层互连线上方的第二介质层且与所述第二顶层互连线相接触。
本实施例中，第二互连结构15可以是贯穿第二顶层互连线上方的第二介质层的导电插塞，导电插塞的一端与第二顶层互连线相接触，另一端露出于互连芯片10，以便与第一互连结构25相键合并实现电连接。
或者，在其他实施例中，还可以是：所述互连芯片上形成有第二介质层，所述第二介质层中形成有第二互连垫；所述第二互连结构位于所述第二互连垫顶部上的第二介质层中。
在另一些实施例中，基于实际的工艺需求，第二互连结构还可以是互连芯片中的其他类型的互连结构，例如：第二互连结构可以为第二互连垫(pad)。
作为一种示例，第二互连结构15的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种，有利于获得良好的导电性能。
作为一种示例，第二互连结构15的材料为铜。铜受热时会发生膨胀，从而便于与第一互连结构25相接触并实现键合。
本实施例中，互连芯片10的第二互连结构15和器件芯片20的第一互连结构25相对设置并键合，互连芯片10的第二介质层与第一封装层、以及器件芯片20的第一介质层相对设置并键合，从而实现混合键合(Hybrid Bonding)，混合键合省去了微凸点(μbump)，能够进一步缩小键合的互连节距，进而实现高密度的集成。
第二封装层120用于实现互连芯片10和器件芯片20以及第一封装层110之间的封装集成，还能够起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。
作为一实施例，第二封装层120的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，第二封装层还可以选用其他合适的封装材料。需要说明的是，本实施例中，封装结构还包括：通孔互连结构150，贯穿第二封装层120且与器件芯片20之间电连接。
通孔互连结构150用于实现器件芯片20与外部电路或其他互连结构之间的电连接。
本实施例中，通孔互连结构150为封装层穿孔互连结构(Through Molding Via，TMV)。
本实施例中，所述器件芯片20中的第一互连结构25的数量为多个；通孔互连结构150贯穿互连芯片10露出的第一互连结构25顶部上的第二封装层120且与第一互连结构25相接触。
本实施例中，通孔互连结构150的材料为导电材料。更具体地，通孔互连结构150的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种，有利于获得良好的导电性能。
本实施例中，所述封装结构还包括：连接层160，位于通孔互连结构150顶部上的第二封装层120中，且沿平行于第二封装层120的方向延伸；导电凸块170，位于所述连接层160上。
本实施例中，连接层160用于实现通孔互连结构150与外部电路或其他互连结构之间的电连接，进而通过通孔互连结构150，实现器件芯片20与外部电路之间的电连接。本实施例中，连接层160还用于为形成导电凸块170提供工艺平台。
作为一种示例，连接层160和通孔互连结构150在同一步骤中形成，连接层160与通孔互连结构150为一体型结构，有利于减小连接层160和通孔互连结构150之间的接触电阻，提升封装结构的电连接性能。
更具体地，连接层160的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
所述导电凸块170用于实现连接层160和外部电路(例如：基板)之间的电连接。
本实施例中，导电凸块170为焊球。作为一实施例，焊球的材料包括锡。
具体地，所述焊球为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等焊球间距的情况下，I/O数可以很高，还不受连接层160尺寸的限制，此外，还适于批量生产，并大幅减小尺寸和重量。
在其他实施例中，还可以是：所述封装结构还包括：再布线结构，位于第二封装层和通孔互连结构上；导电凸块，位于所述再布线结构上。
再布线结构用于实现通孔互连结构与外部电路或其他互连结构之间的电连接，进而通过通孔互连结构，实现芯片与外部电路之间的电连接。并且，再布线结构还能够对通孔互连结构的连接端进行再分布，以便于形成密度和位置均满足工艺需求的导电凸块。该实施例中，再布线结构还用于为形成导电凸块提供工艺平台。
具体地，再布线结构可以包括一层或多层的再布线层。
具体地，再布线结构的材料为导电材料。更具体地，再布线结构的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
相应的，本发明还提供一种封装方法。图2至图11是本发明封装方法一实施例中各步骤对应的结构示意图。
以下结合附图，对本实施例提供的封装方法进行详细说明。
参考图2，提供载板100。
载板100用于为后续的封装步骤提供工艺操作平台，载板100还用于为后续的工艺步骤提供承载和支撑的作用。
本实施例中，载板100为载体晶圆(carrier wafer)。在其他实施例中，载板还可以为其他类型的基底。本实施例中，载板100的材料可以包括硅、玻璃、氧化硅和氧化铝中的一种或多种。
参考图3，提供多个器件芯片20，所述器件芯片20包括相背的第一面201和第二面202，所述第一面201形成有第一互连结构25。
多个器件芯片20用于后续封装在一起，并实现相互之间的电连接，进而实现特定的功能。
在具体实施中，多个器件芯片20的类型可以相同或不同。在当器件芯片20的类型不同时，可以实现异构集成。
作为一种示例，多个器件芯片20包括第一芯片(未标示)和第二芯片(未标示)，第一芯片和第二芯片的类型不同，以实现不同的功能。
作为一种示例，第一芯片为高宽带内存存储器(HBM)芯片，通过采用HBM芯片，有利于满足对更高的信息传输速度的要求。
作为一种示例，第二芯片为逻辑芯片，用于对第一芯片进行逻辑控制。具体地，作为一种实施例，第二芯片可以为CPU芯片、GPU芯片或SoC芯片。
所述器件芯片20包括相背的第一面201和第二面202。本实施例中，第一面201为器件芯片20的正面，第二面202为器件芯片20的背面。本实施例中，第一面201为器件芯片20用于实现键合的一面。
本实施例中，芯片正面为芯片中的器件朝向的一面，芯片背面为芯片中器件背向的一面。
第一互连结构25用于作为器件芯片20的外接电极，用于实现器件芯片20与外部电路或其他互连结构之间的电连接。第一互连结构25露出于器件芯片20的第一面201，以便实现与外部电路或其他互连结构之间的电连接。
作为一种示例，第一互连结构25的材料为导电材料。更具体地，第一互连结构25的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种，有利于获得良好的导电性能。
参考图4，在所述载板100上贴合所述多个器件芯片20，所述器件芯片20的第二面202与所述载板100相对设置。
在载板100上贴合多个器件芯片20，以便后续实现多个器件芯片20之间的封装集成，以及后续通过互连芯片实现器件芯片20之间的电连接。
所述器件芯片20的第二面202与所述载板100相对设置，从而器件芯片20的第一面201与载板100相背设置，即暴露出器件芯片20的第一面201，以便后续实现器件芯片20与外部电路或其他互连结构之间的电连接。
在具体实施例中，可以采用临时键合的方式，使所述器件芯片20的第二面202贴合于所述载板100上，以便降低后续去除载板100的难度。
参考图5至图6，在所述载板100上形成覆盖器件芯片20侧壁且填充于器件芯片20之间的第一封装层110，所述第一封装层110露出所述器件芯片20的第一面201。
第一封装层110用于实现多个器件芯片20之间的封装集成，第一封装层110还能够起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。
第一封装层110暴露出器件芯片20的第一面201，以便实现器件芯片20与外部电路或其他互连结构之间的电连接。
作为一实施例，第一封装层110的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，第一封装层还可以选用其他合适的封装材料。
作为一种示例，形成第一封装层110的步骤包括：如图5所示，在载板100上形成覆盖器件芯片20的顶部和侧壁的第一封装材料层115；去除高于器件芯片20的第一面201的第一封装材料层115，剩余覆盖于器件芯片20侧壁的第一封装材料层115用于作为第一封装层110。
作为一种示例，可采用塑封工艺，形成第一封装材料层115。在其他实施例中，基于实际的工艺需求，还可以采用其他合适的工艺，形成第一封装材料层。
作为一种示例，采用研磨(grinding)工艺，去除高于器件芯片20的第一面201的第一封装材料层115，从而提高第一封装材料层115的顶面平坦度，进而有利于后续工艺的进行。
参考图7，提供互连芯片10，所述互连芯片10上形成有第二互连结构15，第二互连结构15露出于互连芯片10表面。
提供互连芯片10，以便后续将互连芯片10键合于器件芯片20上，进而实现器件芯片20之间的互连。
具体地，互连芯片10用于作为芯片桥(Bridge)，用于实现器件芯片20和器件芯片20之间的互连。本实施例中，多个器件芯片20包括不同类型的器件芯片20，从而互连芯片10能够提供异质芯片封装。
第二互连结构15用于作为互连芯片10的外接电极，以实现互连芯片10与外部电路或其他互连结构之间的电连接。作为一种示例，第二互连结构15用于实现互连芯片10与器件芯片20之间的电连接。
第二互连结构15露出于互连芯片10的表面，以便实现与外部电路或其他互连结构之间的电连接。
本实施例中，所述互连芯片10上形成有第二介质层(图未示)，所述第二介质层中形成有第二顶层互连线(图未示)；所述第二互连结构15贯穿第二顶层互连线上方的第二介质层且与所述第二顶层互连线相接触。
本实施例中，第二互连结构15可以是贯穿第二顶层互连线上方的第二介质层的导电插塞，导电插塞的一端与第二顶层互连线相接触，另一端露出于互连芯片10，以便与第一互连结构25相键合并实现电连接。
或者，在其他实施例中，还可以是：所述互连芯片上形成有第二介质层，所述第二介质层中形成有第二互连垫；所述第二互连结构位于所述第二互连垫顶部上的第二介质层中。
在另一些实施例中，基于实际的工艺需求，第二互连结构还可以是互连芯片中的其他类型的互连结构，例如：第二互连结构可以为第二互连垫(pad)。
作为一种示例，第二互连结构15的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种，有利于获得良好的导电性能。
作为一种示例，第二互连结构15的材料为铜。铜受热时会发生膨胀，从而便于与第一互连结构25相接触并实现键合。
参考图8，在所述器件芯片20和第一封装层110上键合互连芯片10，互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触。
在所述器件芯片20和第一封装层110上键合互连芯片10，从而互连芯片10用于作为芯片桥(Bridge)，以实现器件芯片20和器件芯片20之间的互连。
本实施例中，所述互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触，从而通过互连芯片10实现器件芯片20之间的电连接，且互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触，还有利于减小互连芯片10和器件芯片20之间的距离，进而有利于减小互连芯片10和器件芯片20的互连端口的间距，相应提高互连芯片10和器件芯片20之间的互连密度和通信速度。
具体地，本实施例中，所述互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触，从而无需通过其他的互连结构实现第一互连结构25和第一互连结构15之间的电连接，有利于减小互连芯片10和器件芯片20之间的距离。
具体地，本实施例中，互连芯片10的第二互连结构15的数量至少为两个，其中一个第二互连结构15与其中一个器件芯片20的第一互连结构25相对设置并相接触，另一个第二互连结构15与相邻的一个器件芯片20的第一互连结构25相对设置并接触，从而实现相邻器件芯片20之间的电连接。
本实施例中，互连芯片10的第二互连结构15和器件芯片20的第一互连结构25相对设置并键合，互连芯片10的第二介质层与第一封装层、以及器件芯片20的第一介质层相对设置并键合，从而实现混合键合(Hybrid Bonding)，混合键合省去了微凸点(μbump)，能够进一步缩小键合的互连节距，进而实现高密度的集成。
参考图9，在第一封装层110上形成覆盖互连芯片10的第二封装层120。
第二封装层120用于实现互连芯片10和器件芯片20以及第一封装层110之间的封装集成，还能够起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。
作为一实施例，第二封装层120的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。在其他实施例中，第二封装层还可以选用其他合适的封装材料。
作为一种示例，采用塑封工艺，形成第二封装层120。在其他实施例中，基于实际的工艺需求，还可以采用其他合适的工艺，形成第二封装层。
需要说明的是，结合参考图10，本实施例中，在形成第二封装层120之后，封装方法还包括：形成贯穿所述第二封装层120的通孔互连结构160，与器件芯片20之间电连接。
通孔互连结构150用于实现芯片20与外部电路或其他互连结构之间的电连接。
本实施例中，通孔互连结构150为封装层穿孔互连结构(Through Molding Via，TMV)。
本实施例中，所述器件芯片20中的第一互连结构25的数量为多个；通孔互连结构150贯穿互连芯片10露出的第一互连结构25顶部上的第二封装层120且与第一互连结构25相接触。
本实施例中，通孔互连结构150的材料为导电材料。更具体地，通孔互连结构150的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种，有利于获得良好的导电性能。
本实施例中，在形成通孔互连结构150的步骤中，通孔互连结构150顶部上的第二封装层120中还形成有连接层160，连接层160沿平行于第二封装层120的方向延伸；封装方法还包括：在形成通孔互连结构150和连接层160之后，在所述连接层160上形成导电凸块170。
本实施例中，连接层160用于实现通孔互连结构150与外部电路或其他互连结构之间的电连接，进而通过通孔互连结构150，实现器件芯片20与外部电路之间的电连接。本实施例中，连接层160还用于为形成导电凸块170提供工艺平台。
作为一种示例，连接层160和通孔互连结构150在同一步骤中形成，连接层160与通孔互连结构150为一体型结构，有利于减小连接层160和通孔互连结构150之间的接触电阻，提升封装结构的电连接性能。
更具体地，连接层160的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
作为一种示例，形成通孔互连结构150和连接层160的步骤包括：形成贯穿第二封装层120的通孔以及贯穿通孔上方的第二封装层120且沿平行于第二封装层的方向延伸的互连槽；对通孔和互连槽进行填充，形成位于通孔内的通孔互连结构以及位于互连槽中的连接层160。
所述导电凸块170用于实现连接层160和外部电路(例如：基板)之间的电连接。
本实施例中，导电凸块170为焊球。作为一实施例，焊球的材料包括锡。
具体地，所述焊球为C4(Controlled Collapse Chip Connection)，具有优良的电性能和热特性，而且，在同等焊球间距的情况下，I/O数可以很高，还不受连接层160尺寸的限制，此外，还适于批量生产，并大幅减小尺寸和重量。
在其他实施中，还可以是：在形成通孔互连结构之后，封装方法还包括：在所述第二封装层和通孔互连结构上形成再布线结构；在所述再布线结构上形成导电凸块。
再布线结构用于实现通孔互连结构与外部电路或其他互连结构之间的电连接，进而通过通孔互连结构，实现芯片与外部电路之间的电连接。并且，再布线结构还能够对通孔互连结构的连接端进行再分布，以便于形成密度和位置均满足工艺需求的导电凸块。该实施例中，再布线结构还用于为形成导电凸块提供工艺平台。
具体地，再布线结构可以包括一层或多层的再布线层。
具体地，再布线结构的材料为导电材料。更具体地，再布线结构的材料为金属，包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
结合图11，需要说明的是，本实施例中，在形成第二封装层140之后，去除所述载板100。去除载板100，从而暴露出第一封装层110与互连芯片10相背的表面、以及器件芯片20的第二面20，并且便于后续实现导电凸块170与外部电路(例如：PCB板)之间的电连接。
更具体地，本实施例中，在形成导电凸块170之后，去除载板100。
作为一种示例，可以通过解键合处理，去除载板100，从而降低去除载板100的难度。
本实施例提供的封装方法中，在所述器件芯片20和第一封装层110上键合互连芯片10，所述互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触，从而通过互连芯片10实现器件芯片20之间的电连接，且互连芯片10的第二互连结构15与相邻的器件芯片20的第一互连结构25相对设置并相接触，还有利于减小互连芯片10和器件芯片20之间的距离，进而有利于减小互连芯片10和器件芯片20的互连端口的间距，相应提高互连芯片10和器件芯片20之间的互连密度和通信速度；并且，本实施例贴合器件芯片20、形成第一封装层110、键合互连芯片10以及形成第二封装层120的工艺步骤，均在载板上进行，从而本实施例的工艺步骤简单，且仅需使用一张载板，还有利于节约工艺成本。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种封装结构，其特征在于，包括：
多个器件芯片，所述器件芯片包括相背的第一面和第二面，所述第一面形成有第一互连结构；
第一封装层，覆盖于芯片侧壁且填充于器件芯片之间，所述第一封装层露出所述器件芯片的第一面；
互连芯片，键合于所述器件芯片和第一封装层上；所述互连芯片上形成有第二互连结构，第二互连结构露出于互连芯片表面，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触；
第二封装层，位于所述第一封装结构上且覆盖互连芯片。
2.如权利要求1所述的封装结构，其特征在于，所述第一面为芯片正面，所述第二面为芯片背面。
3.如权利要求1所述的封装结构，其特征在于，封装结构还包括：通孔互连结构，贯穿第二封装层且与器件芯片之间电连接。
4.如权利要求3所述的封装结构，其特征在于，所述器件芯片中的第一互连结构的数量为多个；通孔互连结构贯穿互连芯片露出的第一互连结构顶部上的第二封装层且与第一互连结构相接触。
5.如权利要求4所述的封装结构，其特征在于，所述封装结构还包括：连接层，位于通孔互连结构顶部上的第二封装层中，且沿平行于第二封装层的方向延伸；导电凸块，位于所述连接层上。
6.如权利要求4所述的封装结构，其特征在于，所述封装结构还包括：再布线结构，位于第二封装层和通孔互连结构上；导电凸块，位于所述再布线结构上。
7.如权利要求6所述的封装结构，其特征在于，所述再布线结构包括一层或多层的再布线层。
8.如权利要求1所述的封装结构，其特征在于，所述器件芯片的第一面形成有第一介质层，所述第一介质层中形成有第一顶层互连线；所述第一互连结构贯穿第一顶层互连线上方的第一介质层且与所述第一顶层互连线相接触；
或者，所述器件芯片的第一面形成有第一介质层，所述第一介质层中形成有第一互连垫；所述第一互连结构位于所述第一互连垫顶部上的第一介质层中。
9.如权利要求1所述的封装结构，其特征在于，所述互连芯片上形成有第二介质层，所述第二介质层中形成有第二顶层互连线；所述第二互连结构贯穿第二顶层互连线上方的第二介质层且与所述第二顶层互连线相接触；
或者，所述互连芯片上形成有第二介质层，所述第二介质层中形成有第二互连垫；所述第二互连结构位于所述第二互连垫顶部上的第二介质层中。
10.如权利要求1所述的封装结构，其特征在于，所述第一互连结构的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种；所述第二互连结构的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
11.一种封装方法，其特征在于，包括：
提供载板；
提供多个器件芯片，所述器件芯片包括相背的第一面和第二面，所述第一面形成有第一互连结构；
在所述载板上贴合所述多个器件芯片，所述器件芯片的第二面与所述载板相对设置；
在所述载板上形成覆盖器件芯片侧壁且填充于器件芯片之间的第一封装层，所述第一封装层露出所述器件芯片的第一面；
提供互连芯片，所述互连芯片上形成有第二互连结构，第二互连结构露出于互连芯片表面；
在所述器件芯片和第一封装层上键合互连芯片，所述互连芯片的第二互连结构与相邻的器件芯片的第一互连结构相对设置并相接触；
在所述第一封装层上形成覆盖互连芯片的第二封装层。
12.如权利要求11所述的封装方法，其特征在于，所述第一面为芯片正面，所述第二面为芯片背面。
13.如权利要求11所述的封装方法，其特征在于，在形成第二封装层之后，封装方法还包括：形成贯穿所述第二封装层的通孔互连结构，与器件芯片之间电连接。
14.如权利要求13所述的封装方法，其特征在于，所述器件芯片中的第一互连结构的数量为多个；在形成通孔互连结构的步骤中，通孔互连结构贯穿互连芯片露出的第一互连结构顶部上的第二封装层且与第一互连结构相接触。
15.如权利要求14所述的封装方法，其特征在于，在形成通孔互连结构的步骤中，通孔互连结构顶部上的第二封装层中还形成有连接层，连接层沿平行于第二封装层的方向延伸；封装方法还包括：在形成通孔互连结构和连接层之后，在所述连接层上形成导电凸块。
16.如权利要求14所述的封装方法，其特征在于，在形成通孔互连结构之后，封装方法还包括：在所述第二封装层和通孔互连结构上形成再布线结构；在所述再布线结构上形成导电凸块。
17.如权利要求11所述的封装方法，其特征在于，封装方法还包括：在形成第二封装层之后，去除所述载板。
CN202211482297.0A 2022-11-24 2022-11-24 封装结构以及封装方法 Pending CN118073320A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211482297.0A CN118073320A (zh) 2022-11-24 2022-11-24 封装结构以及封装方法
US18/374,140 US20240178186A1 (en) 2022-11-24 2023-09-28 Packaging structure and packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211482297.0A CN118073320A (zh) 2022-11-24 2022-11-24 封装结构以及封装方法

Publications (1)

Publication Number Publication Date
CN118073320A true CN118073320A (zh) 2024-05-24

Family

ID=91102822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211482297.0A Pending CN118073320A (zh) 2022-11-24 2022-11-24 封装结构以及封装方法

Country Status (2)

Country Link
US (1) US20240178186A1 (zh)
CN (1) CN118073320A (zh)

Also Published As

Publication number Publication date
US20240178186A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
US9953907B2 (en) PoP device
US6867501B2 (en) Semiconductor device and method for manufacturing same
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US9548283B2 (en) Package redistribution layer structure and method of forming same
TW200411891A (en) High density multi-chip module structure and manufacturing method thereof
CN114400219A (zh) 半导体器件及其制造方法、封装器件和电子装置
US20230352467A1 (en) Packaging structure and packaging method
CN210120135U (zh) 一种基于tsv的多芯片封装结构
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN115763468A (zh) 封装结构及其制造方法
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
CN118073320A (zh) 封装结构以及封装方法
US20240178203A1 (en) Packaging structure and packaging method
US20230352417A1 (en) Packaging structure and packaging method
CN220208962U (zh) 一种半导体封装装置
CN215220719U (zh) 一种双面封装结构
CN118431196A (zh) 封装结构以及封装方法
US20240186253A1 (en) Packaging structure and packaging method
CN210516718U (zh) 一种封装结构
CN116417442A (zh) 封装结构以及封装方法
CN118099131A (zh) 封装结构及封装方法
CN118073317A (zh) 封装结构及封装方法
CN118431188A (zh) 封装结构以及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination