CN118068170A - 一种新型的并行测试***与方法 - Google Patents
一种新型的并行测试***与方法 Download PDFInfo
- Publication number
- CN118068170A CN118068170A CN202410172570.2A CN202410172570A CN118068170A CN 118068170 A CN118068170 A CN 118068170A CN 202410172570 A CN202410172570 A CN 202410172570A CN 118068170 A CN118068170 A CN 118068170A
- Authority
- CN
- China
- Prior art keywords
- test
- controller
- probe card
- data processing
- novel parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 177
- 238000000034 method Methods 0.000 title claims abstract description 9
- 239000000523 sample Substances 0.000 claims abstract description 35
- 238000012545 processing Methods 0.000 claims abstract description 18
- 238000010998 test method Methods 0.000 claims description 6
- 238000004458 analytical method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000013480 data collection Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及芯片测试技术领域，具体地说是一种新型的并行测试***与方法，包括测试控制器、设备搭载***、数据处理***、校准***和多个通过探针卡与设备连接的测试头，本发明通过增加了多套并行的测试头，配合测试控制器对各测试头的高精度同步指令，实现了多个测试步骤的同步进行，极大提高了测试效率，无需额外增加其他部件压力和成本，因此其直接提高了测试的效率，根据测试步骤的时间可设置效率最大化，也间接降低了测试的成本。
Description
技术领域
本发明涉及芯片测试技术领域，具体地说是一种新型的并行测试***与方法。
背景技术
当前的芯片测试程序每个测试项目步骤是串行的，即一个接一个地进行，每个测试步骤需要在前一个测试步骤完成后才开始。例如，可能先进行电流测试，然后进行电压测试，再进行频率测试，依此类推。因此每个测试步骤都需要等待前一个步骤完成后再执行，这就是所谓的串行测试。
拿一个SOC产品举例，项目测试流程如图1所示，测试顺序是开始测试Open/short测试项，Open/short fail停止测试，Open/short pass就继续往下测DC测试项，依此类推，每个测试步骤都需要等待前一个步骤完成才往下测试，这个就是串行测试。因为每个步骤都需要等待前一个步骤完成，所以串行测试的主要缺点是效率低，以及间接带来的成本较高的问题。
基于以上原因，本发明设计了一种新型的并行测试***与方法，将一个测试程序中的多个测试步骤同时进行，减少总的测试时间，降低成本，提高生产效率。
发明内容
本发明的目的是克服现有技术的不足，提供一种新型的并行测试***，包括测试控制器、设备搭载***、数据处理***、校准***和多个通过探针卡与设备连接的测试头，探针卡上包括多个探针，探针对应设备上的一个测试点；测试控制器与测试头、设备搭载***、数据处理***和校准***电性控制连接。
测试控制器包括控制器本身和内嵌的软件。
探针卡有独立的电气连接。
一种新型的并行测试方法，包括以下步骤：
S1，测试控制器同步控制所有测试头的工作，发送测试指令或结束测试指令，以及接收数据处理***给到的测试结果；
S2，通过设备搭载***将被测试设备加载到相应的探针卡上并通过探针进行测试；
S3，测试头将测试结果发送回测试控制器，测试控制器将这些数据发送给数据处理***进行收集和分析；
S4，校准***实时检查并调整每个测试头和探针卡的性能与状态。
测试控制器采用高精度的时间源和时钟同步技术控制所有测试头的工作同步进行。
同现有技术相比，本发明通过增加了多套并行的测试头，配合测试控制器对各测试头的高精度同步指令，实现了多个测试步骤的同步进行，相较于传统的串行测试的顺序步骤，极大提高了测试效率。同时配套的数据收集反馈分析，设备加载和校准***，使本发明在保证并行测试作用的前提下，保证整个测试工作的正常进行，无需额外增加其他部件压力和成本，因此其直接提高了测试的效率，根据测试步骤的时间可设置效率最大化，也间接降低了测试的成本。
附图说明
图1为现有技术中SOC产品测试流程示意图。
图2为现有技术中串行测试顺序示意图。
图3为本发明并行测试顺序示意图。
图4为本发明测试机与探针台工作原理示意图。
图5为本发明并行测试***结构示意图。
具体实施方式
现结合附图对本发明做进一步描述。
如图4所示，本发明提供一种新型的并行测试***，包括测试控制器、设备搭载***、数据处理***、校准***和多个通过探针卡与设备连接的测试头，探针卡上包括多个探针，探针对应设备上的一个测试点；测试控制器与测试头、设备搭载***、数据处理***和校准***电性控制连接。
测试控制器包括控制器本身和内嵌的软件。
探针卡有独立的电气连接。
其中，测试控制器是本***的核心，负责协调所有测试头的工作，包括发送测试指令和接收测试结果，也是控制所有测试头工作，开始或结束的部件，其通过软硬件结合的方式，实现了高精度同步开始和结束每个并行的测试任务。其具体原理是运用现有技术的应用，并不是在本申请中予以体现。
多个测试头是实现本申请同步测试的主要功能部件，每个测试头都连接到一个探针卡上，负责向被测试设备发送测试信号并接收测试结果。在一个包含多个测试头的***中，每个测试头都可以独立工作，可以同时进行多个测试步骤。
多个探针卡是连接测试头和被测试设备的接口，每个探针卡都有一组电气连接，可以将测试信号从测试头传输到被测试设备，同时将设备的响应传输回测试头。
设备搭载***负责将被测试设备加载到相应的探针卡上，因为包含多个探针卡的***，设备搭载***比较复杂以便同时处理多个设备。
测试***会产生大量的数据，数据处理***负责收集、存储和分析这些数据。
为了确保测试结果的准确性，***需要定期进行校准，校准***可以检查并调整每个测试头和探针卡的性能。
测试控制器、设备搭载***、数据处理***和校准***是本并行测试***的独立模块，其与各个测试头各自通信连接，收集所有测试头的数据，发送和控制所有测试头的工作。
工作原理：
步骤1初始化：测试***启动并加载所有必要的硬件和软件组件，包括启动测试控制器，初始化测试头和探针卡，加载测试程序和数据处理***等。
步骤2设备加载：被测试设备被物理加载到探针卡上，在一个并行测试***中，可以同时加载多个设备。
步骤3测试开始：测试控制器向所有测试头发送开始测试的指令，每个测试头都开始执行其指定的测试步骤。
步骤4数据收集：测试头将测试结果发送回测试控制器，控制器将这些数据发送给数据处理***进行收集和分析。
步骤5测试结束：当所有测试步骤都完成后，测试控制器向所有测试头发送结束测试的指令，设备可以被从探针卡上卸载，***可以开始下一轮的测试。
步骤6数据分析：数据处理***分析收集到的数据，生成测试报告。这包括设备的性能数据，测试过程的统计信息，以及任何检测到的问题或异常。
如图5所示，根据本发明的并行测试***，相对应的并行测试方法，包括以下步骤：
S1，测试控制器同步控制所有测试头的工作，发送测试指令或结束测试指令，以及接收数据处理***给到的测试结果；
S2，通过设备搭载***将被测试设备加载到相应的探针卡上并通过探针进行测试；
S3，测试头将测试结果发送回测试控制器，测试控制器将这些数据发送给数据处理***进行收集和分析；
S4，校准***实时检查并调整每个测试头和探针卡的性能与状态。
测试控制器采用高精度的时间源和时钟同步技术控制所有测试头的工作同步进行，既可以减少测试步骤的延迟、测试设备的响应时间、网络延迟等问题，更确保所有的测试步骤都能在正确的时间点开始和结束。
本发明的并行测试效果具体说明：
传统的串行测试场景中，如图2所示，想要完成一整个程序里的所有步骤，需要一个接一个地运行，先测试test1，再测试test2，依次类推的往下测试，如果每个测试步骤需要10分钟完成，那么6个步骤总共需要60分钟。
若在上面的场景中同时运行3个并行测试，如图3所示，总执行时间将从60分钟减少到只有30分钟，效率得到很大提升。进一步的，若同时运行6个并行测试，总时间将会减少到只有10分钟，效率得到了极大提升。
根据需要并行的每个测试项的时间来均分，用以判断需要具体几个并行测试，从而实现并行效率的最大化。
以上仅是本发明的优选实施方式，只是用于帮助理解本申请的方法及其核心思想，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
本发明从整体上解决了现有技术中串行测试效率较低的问题，通过设计了一套并行测试的***与方法，实现了对多个测试步骤的高精度同步进行，极大降低了测试所需的时间，在保证测试质量，数据反馈等前提下，无需增加额外设备。本发明通过一套整体的设备与测试方法，其效果是直接的，显著的，在应用层面具备可执行度高的效果，对芯片测试领域的工作来说，提供了具备实际意义的作用。
Claims (5)
1.一种新型的并行测试***，其特征在于，包括测试控制器、设备搭载***、数据处理***、校准***和多个通过探针卡与设备连接的测试头，所述探针卡上包括多个探针，所述探针对应设备上的一个测试点；所述测试控制器与所述测试头、所述设备搭载***、所述数据处理***和所述校准***电性控制连接。
2.根据权利要求1所述的新型的并行测试***，其特征在于，所述测试控制器包括控制器本身和内嵌的软件。
3.根据权利要求1所述的新型的并行测试***，其特征在于，所述探针卡有独立的电气连接。
4.一种如权利要求1所述新型的并行测试***的测试方法，其特征在于，包括以下步骤：
S1，测试控制器同步控制所有测试头的工作，发送测试指令或结束测试指令，以及接收数据处理***给到的测试结果；
S2，通过所述设备搭载***将被测试设备加载到相应的探针卡上并通过探针进行测试；
S3，测试头将测试结果发送回测试控制器，测试控制器将这些数据发送给数据处理***进行收集和分析；
S4，校准***实时检查并调整每个测试头和探针卡的性能与状态。
5.根据权利要求4所述的新型的并行测试方法，其特征在于，所述测试控制器采用高精度的时间源和时钟同步技术控制所有测试头的工作同步进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410172570.2A CN118068170A (zh) | 2024-02-07 | 2024-02-07 | 一种新型的并行测试***与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410172570.2A CN118068170A (zh) | 2024-02-07 | 2024-02-07 | 一种新型的并行测试***与方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118068170A true CN118068170A (zh) | 2024-05-24 |
Family
ID=91094947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410172570.2A Pending CN118068170A (zh) | 2024-02-07 | 2024-02-07 | 一种新型的并行测试***与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118068170A (zh) |
-
2024
- 2024-02-07 CN CN202410172570.2A patent/CN118068170A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100589587C (zh) | 一种手机单板自动测试***及其方法 | |
| US8127187B2 (en) | Method and apparatus of ATE IC scan test using FPGA-based system | |
| CN113514759B (zh) | 一种多核测试处理器及集成电路测试***与方法 | |
| JP2020507764A (ja) | プリント基板のための機能検査器、関連するシステム及び方法 | |
| CN106771972B (zh) | 一种pos机主板的自动测试装置、***及方法 | |
| CN113407396B (zh) | 一种基于ate芯片测试的同步方法和*** | |
| CN113377591B (zh) | 一种提升ate设备芯片测试速度的方法、装置 | |
| CN115932540B (zh) | 一种多通道多功能的芯片测试机及测试方法 | |
| CN111564383A (zh) | 提高半导体测试***产能的方法及半导体测试*** | |
| CN111025129A (zh) | 基于fpga的soc芯片自动化测试工具和测试方法 | |
| CN108319516B (zh) | 一种测试***及测试方法 | |
| CN1987509A (zh) | 电源测试***及方法 | |
| CN117787155A (zh) | 一种芯片可测性代码动态仿真测试***及测试方法 | |
| CN118068170A (zh) | 一种新型的并行测试***与方法 | |
| CN210665952U (zh) | 集成电路芯片测试*** | |
| CN116489054A (zh) | 一种基于FPGA的CoaXPress链路性能检测方法及*** | |
| CN116908648A (zh) | 一种核电厂核仪表***电子板卡检测装置及方法 | |
| CN217385736U (zh) | 一种mcu的ate设备及其*** | |
| CN217278779U (zh) | 一种对测试机进行校准的装置 | |
| CN111949598B (zh) | 一种片上***管脚复用自适应同步电路 | |
| CN211318672U (zh) | 一种用于多端口网络非线性模拟电路的故障诊断*** | |
| CN108051619A (zh) | 一种tr组件波控电路快速定量测试验证***和方法 | |
| CN113009315A (zh) | 接口转换电路、芯片、芯片测试***及方法 | |
| CN112462246A (zh) | 边界扫描测试***及其方法 | |
| CN112527710B (zh) | 一种jtag数据捕获分析*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |