CN118062806B - Mems器件的制备方法及mems器件 - Google Patents
Mems器件的制备方法及mems器件 Download PDFInfo
- Publication number
- CN118062806B CN118062806B CN202410464965.XA CN202410464965A CN118062806B CN 118062806 B CN118062806 B CN 118062806B CN 202410464965 A CN202410464965 A CN 202410464965A CN 118062806 B CN118062806 B CN 118062806B
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- substrate
- cavity
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 152
- 238000007789 sealing Methods 0.000 claims abstract description 116
- 238000004891 communication Methods 0.000 claims abstract description 52
- 239000011800 void material Substances 0.000 claims abstract description 20
- 238000011049 filling Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 249
- 239000000463 material Substances 0.000 claims description 137
- 238000000034 method Methods 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 43
- 239000011241 protective layer Substances 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000000694 effects Effects 0.000 abstract description 16
- 238000004806 packaging method and process Methods 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000013545 self-assembled monolayer Substances 0.000 description 4
- 244000126211 Hericium coralloides Species 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009423 ventilation Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000002094 self assembled monolayer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000009878 intermolecular interaction Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Micromachines (AREA)
Abstract
本申请实施例涉及一种MEMS器件及其制备方法,包括:提供器件基板,其第一表面侧形成有第一器件结构、第二器件结构、以及凸起结构;提供封盖基板,其第三表面侧形成有第一凹槽、第二凹槽、第三凹槽、以及连通通道;在第一外部环境下将封盖基板与器件基板键合,第一凹槽形成为第一空腔,第二凹槽形成为第二空腔,第三凹槽容纳凸起结构且二者之间存在空隙,第一空腔通过连通通道与空隙连通,第一空腔与第二空腔之间不连通;在封盖基板上形成通孔,通孔与空隙连通;在第二外部环境下形成密封层,密封层填充空隙和/或连通通道以使第一空腔被密封。由此,在同一基板上实现了两种具有不同气压要求的器件的封装,且密封难度较低、密封效果好。
Description
技术领域
本申请涉及半导体技术领域,特别是涉及一种MEMS器件的制备方法及MEMS器件。
背景技术
基于MEMS(Micro Electro Mechanical System,微机电***)加工工艺制作的诸如惯性传感器之类的MEMS器件已有广泛应用,由于其具有结构简单、与微电子制作工艺兼容性好、可大批量制造、占用面积小、使用方便等优点而受到广泛关注。
类似于集成电路,MEMS器件也在朝着高性能、小型化和低成本并集成化的方向发展。为了实现完整的运动检测,通常需要将多个MEMS器件集成到单个集成芯片上,例如将加速度计和陀螺仪集成在同一集成芯片上。由于加速度计和陀螺仪对工作时的空气阻力要求不同,因此二者在封装时的键合压强存在差异。目前通常将加速度计和陀螺仪分开制备在两颗单独的芯片上,而后再分别和ASIC(Application Specific Integrated Circuit,应用型专用集成电路)芯片封装,但多次封装增加了封装面积,提高了封装成本。
目前本领域对成本、集成度提出了新的要求。器件由加速度计和陀螺仪分开制备在两颗单独的芯片上向在同一颗芯片上加工出加速度计和陀螺仪的方式转变。为解决键合压强差异的问题,本领域中也提出了一些利用两个独立空腔和透气孔在同一基板上制备加速度计和陀螺仪的方法,但是在工艺实现上仍有许多问题需要克服。
发明内容
有鉴于此,本申请实施例为解决背景技术中存在的至少一个问题而提供一种MEMS器件的制备方法及MEMS器件。
第一方面,本申请实施例提供了一种MEMS器件的制备方法,包括:
提供器件基板,所述器件基板包括彼此相对的第一表面和第二表面,所述第一表面侧形成有第一器件结构、第二器件结构、以及凸出于所述第一表面的凸起结构;
提供封盖基板,所述封盖基板包括彼此相对的第三表面和第四表面,所述第三表面侧形成有第一凹槽、第二凹槽、第三凹槽、以及连通通道,所述连通通道从所述第一凹槽的内壁的顶端延伸至所述第三凹槽的内壁的顶端;
以所述第一表面和所述第三表面作为键合面,在第一外部环境下将所述封盖基板与所述器件基板键合,其中,所述第一器件结构正对所述第一凹槽,以使所述第一凹槽形成为为所述第一器件结构提供可动空间的第一空腔,所述第二器件结构正对所述第二凹槽,以使所述第二凹槽形成为为所述第二器件结构提供可动空间的第二空腔,所述第三凹槽容纳所述凸起结构且所述第三凹槽的内壁与所述凸起结构的外壁之间存在空隙,所述第一空腔通过所述连通通道与所述空隙连通,所述第一空腔与所述第二空腔之间不连通;
在所述封盖基板上形成通孔,所述通孔从所述第四表面向内延伸直至与所述空隙连通;
在第二外部环境下形成密封层,所述密封层填充所述空隙和/或所述连通通道以使所述第一空腔被密封;
其中,所述第一外部环境的气压与所述第二外部环境的气压不相同。
结合本申请的第一方面,在一可选实施方式中,所述提供器件基板包括:
提供第一衬底;
在所述第一衬底上形成器件材料层;
在所述器件材料层上形成凸起结构材料层;
刻蚀所述凸起结构材料层,形成凸起结构;
刻蚀所述器件材料层,形成第一器件结构和第二器件结构。
结合本申请的第一方面,在一可选实施方式中,所述形成凸起结构之后,所述方法还包括:在所述第一表面侧形成焊盘材料层,至少部分所述焊盘材料层覆盖所述凸起结构;刻蚀所述焊盘材料层,形成焊盘,且所述焊盘材料层中覆盖在所述凸起结构上的部分被保留以作为刻蚀停止层;
所述在所述封盖基板上形成通孔,包括:刻蚀所述封盖基板直至暴露所述刻蚀停止层,以形成所述通孔。
结合本申请的第一方面,在一可选实施方式中,所述封盖基板的材料包括半导体材料;
所述在第二外部环境下形成密封层,包括:在第二外部环境下,通过外延生长工艺,在所述第三凹槽的内壁生长密封层,以使所述密封层至少填充所述空隙。
结合本申请的第一方面,在一可选实施方式中,所述在第一外部环境下将所述封盖基板与所述器件基板键合之前,所述方法还包括:在所述第一器件结构和所述第二器件结构的表面形成保护层,所述保护层的材料包括自组装单分子材料。
结合本申请的第一方面,在一可选实施方式中,所述提供器件基板包括:提供第一衬底;在所述第一衬底上形成器件材料层,所述器件材料层的材料包括半导体材料;在所述器件材料层上形成介质层;在所述介质层上形成凸起结构材料层;以所述介质层作为刻蚀停止层刻蚀所述凸起结构材料层,形成凸起结构;刻蚀所述介质层,形成图案化的介质层;以所述图案化的介质层为掩膜刻蚀所述器件材料层,形成第一器件结构和第二器件结构;形成保护层,所述保护层覆盖所述凸起结构、所述图案化的介质层、所述第一器件结构、以及所述第二器件结构,所述保护层的材料包括自组装单分子材料;去除所述图案化的介质层中未被所述凸起结构覆盖的部分,位于所述凸起结构和所述第一器件结构之间的所述器件材料层的表面被暴露;
所述在第二外部环境下形成密封层包括:在第二外部环境下,通过外延生长工艺,在所述器件材料层被暴露的表面上生长密封层,以使所述密封层至少填充所述连通通道。
结合本申请的第一方面,在一可选实施方式中,所述第三凹槽的内壁与所述凸起结构的外壁平行。
结合本申请的第一方面,在一可选实施方式中,所述第三凹槽的内壁与所述凸起结构的外壁之间的距离范围为6μm至10μm。
结合本申请的第一方面,在一可选实施方式中,所述凸起结构和所述第三凹槽的纵截面的形状均为梯形,所述纵截面指沿垂直于所述第一表面的方向上的截面。
第二方面,本申请实施例提供了一种MEMS器件,包括:
器件基板,所述器件基板包括彼此相对的第一表面和第二表面,所述第一表面侧形成有第一器件结构、第二器件结构、以及凸出于所述第一表面的凸起结构;
封盖基板,所述封盖基板包括彼此相对的第三表面和第四表面,所述封盖基板以所述第三表面作为键合面键合在所述器件基板的所述第一表面上,所述第三表面侧形成有第一凹槽、第二凹槽、第三凹槽、以及连通通道,所述连通通道从所述第一凹槽的内壁的顶端延伸至所述第三凹槽的内壁的顶端;
其中,所述第一凹槽正对所述第一器件结构,作为为所述第一器件结构提供可动空间的第一空腔,所述第二凹槽正对所述第二器件结构,作为为所述第二器件结构提供可动空间的第二空腔,所述第三凹槽容纳所述凸起结构且所述第三凹槽的内壁与所述凸起结构的外壁之间存在空隙,所述连通通道连接所述第一空腔和所述空隙,所述第一空腔与所述第二空腔之间不连通;
通孔,从所述封盖基板的所述第四表面向内延伸直至与所述空隙连接;
密封层,填充所述空隙和/或所述连通通道以使所述第一空腔被密封;
其中,所述第二空腔内的气压与所述第一空腔内的气压不相同。
结合本申请的第二方面,在一可选实施方式中,所述第三凹槽的内壁与所述凸起结构的外壁平行。
结合本申请的第二方面,在一可选实施方式中,所述第三凹槽的内壁与所述凸起结构的外壁之间的距离范围为6μm至10μm。
结合本申请的第二方面,在一可选实施方式中,所述凸起结构和所述第三凹槽的纵截面的形状均为梯形,所述纵截面指沿垂直于所述第一表面的方向上的截面。
结合本申请的第二方面,在一可选实施方式中,所述第一器件结构和所述第二器件结构的表面形成有保护层,所述保护层的材料包括自组装单分子材料。
本申请实施例通过在具有不同气压的外部环境下密封不连通的第一空腔和第二空腔,在同一基板上实现了两种器件的封装且满足了器件的不同气压要求;通过形成与第一空腔连通的空隙,并通过通孔将空隙打开,实现了对第一空腔内气压的调整;相比于在封盖基板上设置沿垂直方向延伸且直接与第一空腔连通的透气孔,本申请实施例中的空隙和连通通道的尺寸不受制于封盖基板的厚度,并且需要被密封的间距较小,密封难度较低;此外,对于在封盖基板上设置沿垂直方向延伸且直接与第一空腔连通的透气孔的情况,由于需要在透气孔的开口处进行密封,因此存在密封结构主要局限于透气孔的横截面、有效密封面积较小的问题,而本申请实施例中的密封层填充于空隙和/或连通通道,与封盖基板的接触面较大,增加了有效密封面积,增强了密封效果。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为本申请实施例提供的MEMS器件的制备方法的流程示意图;
图2至图11为本申请实施例提供的器件基板在制备过程中的剖面结构示意图;
图12至图17为本申请实施例提供的封盖基板在制备过程中的剖面结构示意图;
图18至图19为本申请实施例提供的MEMS器件在制备过程中的剖面结构示意图;
图20为本申请实施例提供的MEMS器件的剖面结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本申请教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时,并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下,然而除了这些详细描述外,本申请还可以具有其他实施方式。
本申请实施例提供了一种MEMS器件的制备方法,如图1所示,MEMS器件的制备方法包括以下步骤:
S101:提供器件基板,器件基板包括彼此相对的第一表面和第二表面,第一表面侧形成有第一器件结构、第二器件结构、以及凸出于第一表面的凸起结构;
S102:提供封盖基板,封盖基板包括彼此相对的第三表面和第四表面,第三表面侧形成有第一凹槽、第二凹槽、第三凹槽、以及连通通道,连通通道从第一凹槽的内壁的顶端延伸至第三凹槽的内壁的顶端;
S103:以第一表面和第三表面作为键合面,在第一外部环境下将封盖基板与器件基板键合,其中,第一器件结构正对第一凹槽,以使第一凹槽形成为为第一器件结构提供可动空间的第一空腔,第二器件结构正对第二凹槽,以使第二凹槽形成为为第二器件结构提供可动空间的第二空腔,第三凹槽容纳凸起结构且第三凹槽的内壁与凸起结构的外壁之间存在空隙,第一空腔通过连通通道与空隙连通,第一空腔与第二空腔之间不连通;
S104:在封盖基板上形成通孔,通孔从第四表面向内延伸直至与空隙连通;
S105:在第二外部环境下形成密封层,密封层填充空隙和/或连通通道以使第一空腔被密封;
其中,第一外部环境的气压与第二外部环境的气压不相同。
本申请实施例通过在具有不同气压的外部环境下密封不连通的第一空腔和第二空腔,在同一基板上实现了两种器件的封装且满足了器件的不同气压要求;通过形成与第一空腔连通的空隙,并通过通孔将空隙打开,实现了对第一空腔内气压的调整;相比于在封盖基板上设置沿垂直方向延伸且直接与第一空腔连通的透气孔,本申请实施例中的空隙和连通通道的尺寸不受制于封盖基板的厚度,并且需要被密封的间距较小,密封难度较低;此外,对于在封盖基板上设置沿垂直方向延伸且直接与第一空腔连通的透气孔的情况,由于需要在透气孔的开口处进行密封,因此存在密封结构主要局限于透气孔的横截面、有效密封面积较小的问题,而本申请实施例中的密封层填充于空隙和/或连通通道,与封盖基板的接触面较大,增加了有效密封面积,增强了密封效果。
下面将结合图2至图20对本申请实施例提供的MEMS器件的制备方法做详细说明。
请参考图11,执行步骤S101:提供器件基板100,器件基板100包括彼此相对的第一表面101和第二表面102,第一表面101侧形成有第一器件结构151、第二器件结构152、以及凸出于第一表面101的凸起结构171。
作为一种可选的具体实施方式,提供器件基板100包括:
首先,请参考图2,提供第一衬底110。第一衬底110的材料例如为硅;第一衬底110又可以称为第一硅晶圆。本申请并不限于此,第一衬底110的材料可以包括以下至少一种Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体,还可以包括这些半导体构成的多层结构等,或者为绝缘体上硅(SOI)、绝缘体上锗(GeOI)等。
可选地,请参考图2,提供第一衬底110之后,所述提供器件基板100还包括:在第一衬底110上形成第一介质层120;刻蚀第一介质层120,形成第一开口121,第一开口121暴露部分第一衬底110。
可选地,第一介质层120的材料包括氧化硅。
可选地,请参考图3,形成第一介质层120之后,所述提供器件基板100还包括:在第一介质层120上形成第一布线层130;刻蚀第一布线层130,形成第二开口131,第二开口131暴露部分第一介质层120。
可选地,第一布线层130的材料包括多晶硅。
可选地,请参考图4,形成第一布线层130之后,所述提供器件基板100还包括:在第一布线层130上形成第二介质层140;刻蚀第二介质层140,形成第三开口141,第三开口141暴露部分第一布线层130。由此,请参考图5,使得后续步骤中形成的器件材料层150可以与第一布线层130连接。
可选地,第二介质层140的材料包括氧化硅。
接下来,请参考图5,在第一衬底110上形成器件材料层150。器件材料层150为后续步骤中形成第一器件结构151和第二器件结构152提供工艺平台。
作为一种可选的具体实施方式,器件材料层150的材料包括半导体材料。由此,请参考图20,在后续形成密封层290的工艺步骤中,可以采用外延生长工艺在器件材料层150上形成密封层290,以使密封层290至少填充连通通道260。
可选地,形成器件材料层150的工艺包括外延生长工艺。
可选地,器件材料层150的材料包括多晶硅。
接下来,请参考图6,在器件材料层150上形成介质层160(为了与其他介质层形成区分,介质层160也可以称为第四介质层160)。由此,请参考图6和图7,在后续刻蚀凸起结构材料层170的过程中,介质层160可以作为刻蚀停止层,避免刻蚀工艺对器件材料层150造成损伤,继而影响器件的性能。
可选地,介质层160的材料包括氧化硅。
接下来,请继续参考图6,在器件材料层150上形成凸起结构材料层170。
可选地,形成凸起结构材料层170的工艺包括外延生长工艺。
可选地,凸起结构材料层170的材料包括半导体材料。示例性地,本实施例中,凸起结构材料层170的材料为多晶硅。
接下来,刻蚀凸起结构材料层170,形成凸起结构171。
可选地,刻蚀凸起结构材料层170的工艺包括湿法刻蚀工艺。
作为一种可选的具体实施方式,请参考图7,以介质层160作为刻蚀停止层刻蚀凸起结构材料层170,形成凸起结构171。由此,在介质层160的作用下,可以避免刻蚀工艺对器件材料层150造成损伤。
作为一种可选的具体实施方式,请参考图8,提供器件基板100还包括:刻蚀介质层160,形成图案化的介质层160。由此,图案化的介质层160可以在后续刻蚀器件材料层150的工艺步骤中作为掩膜,定义出第一器件结构151和第二器件结构152的位置。
可选地,请参考图9,形成凸起结构171之后,提供器件基板100还包括:在第一表面101侧形成焊盘材料层(图中未示出),至少部分焊盘材料层覆盖凸起结构171;刻蚀焊盘材料层,形成焊盘182,且焊盘材料层中覆盖在凸起结构171上的部分被保留以作为刻蚀停止层181。由此,请参考图18和图19,在后续刻蚀封盖基板200形成通孔280的工艺步骤中,凸起结构171上的焊盘材料层作为刻蚀停止层181,可以避免凸起结构171受到损伤。形成凸起结构171上的刻蚀停止层181与形成焊盘182在同一工艺步骤中实现,节省工艺流程。
接下来,请参考图10,刻蚀器件材料层150,形成第一器件结构151和第二器件结构152。
第一器件结构151和第二器件结构152中一者例如包括加速度计的梳齿结构,另一者例如包括陀螺仪的梳齿结构。示例性地,本实施例中,第一器件结构151包括加速度计的梳齿结构,从而在其所在的区域对应形成加速度计;第二器件结构152包括陀螺仪的梳齿结构,从而在其所在的区域对应形成陀螺仪。
作为一种可选的具体实施方式,刻蚀器件材料层150,形成第一器件结构151和第二器件结构152包括:以图案化的介质层160为掩膜刻蚀器件材料层150,形成第一器件结构151和第二器件结构152。
可选地,在执行步骤S103,即在第一外部环境下将封盖基板200与器件基板100键合之前,制备方法还包括:在第一器件结构151和第二器件结构152的表面形成保护层(图中未示出),保护层的材料包括自组装单分子材料。可以理解地,本申请实施例中,后续步骤中会采用外延生长工艺形成密封层,而在此过程中,第一器件结构151和第二器件结构152可能会受到工艺影响,导致梳齿结构之间发生粘连,继而影响器件的性能,通过在器件结构的表面形成保护层,可以有效避免器件结构受到后续工艺影响。
自组装单分子层(Self-assembled monolayer,SAM)通过自发的分子间相互作用形成有序的二维结构,使其结构高度有序且可控,这种有序性可以确保保护层在器件结构表面形成均匀的覆盖;SAM可以形成致密的薄膜,能够阻挡或减少化学物质的渗透和扩散,保持器件结构的完整性和性能;SAM具有良好的化学稳定性,能够在各种工艺条件下保持其结构和功能的完整性,确保了在外延生长或其他高温、化学活性环境下,保护层能够有效地发挥作用。
作为一种可选的具体实施方式,保护层覆盖凸起结构171、图案化的介质层160、第一器件结构151、以及第二器件结构152。
接下来,请参考图11,作为一种可选的具体实施方式,去除图案化的介质层160中未被凸起结构171覆盖的部分,位于凸起结构171和第一器件结构151之间的器件材料层150的表面被暴露。由此,不仅可以通过保护层有效避免器件结构受到后续外延生长工艺的影响,而且去除图案化的介质层160中未被凸起结构171覆盖的部分之后,原本覆盖在这部分上的保护层失去支撑,也被去除,由此,在被暴露的器件材料层150的表面没有保护层存在,在后续外延生长密封层时,在该位置处也会生长密封层,以使密封层至少填充连通通道,有效提高对第一空腔的密封效果。
请继续参考图11,形成第一器件结构151和第二器件结构152之后,提供器件基板100还可以包括:去除部分第二介质层140。由此,为第一器件结构151和第二器件结构152提供了可动空间。
可以理解地,由于第二介质层140的材料包括氧化硅,介质层160的材料包括氧化硅,在实际制备过程中,在去除部分第二介质层140时,可以同时去除图案化的介质层160中未被凸起结构171覆盖的部分,节省工艺。
请参考图12至图17,执行步骤S102:提供封盖基板200,封盖基板200包括彼此相对的第三表面201和第四表面202,第三表面201侧形成有第一凹槽231、第二凹槽241、第三凹槽251、以及连通通道260,连通通道260从第一凹槽的内壁232的顶端延伸至第三凹槽的内壁252的顶端。由此,请参考图18,在键合后,形成的第一空腔和空隙253可以通过连通通道260连通。
作为一种可选的具体实施方式,提供封盖基板200包括:
首先,请参考图12,提供第二衬底210,第二衬底210包括对应于第一器件结构151的第一区域230、对应于第二器件结构152的第二区域240、以及对应于凸起结构171的第三区域250。
第二衬底210的材料例如为硅;第二衬底210又可以称为第二硅晶圆。本申请并不限于此,第二衬底210的材料可以包括以下至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体,还可以包括这些半导体构成的多层结构等,或者为绝缘体上硅(SOI)、绝缘体上锗(GeOI)等。
接下来,请参考图14至图16,在第三区域250形成第三凹槽251。
在第三区域250形成第三凹槽251,具体可以包括:在第二衬底210上形成第三介质层211;对第三介质层211进行图案化,以形成图案化的第三介质层211;以图案化的第三介质层211为掩膜层,刻蚀第二衬底210,形成第三凹槽251;去除第三介质层211。
接下来,请参考图17,在第一区域230形成第一凹槽231,在第二区域240形成第二凹槽241。
在第一区域230形成第一凹槽231,在第二区域240形成第二凹槽241,具体可以包括:在第二衬底210上形成掩膜层,例如图案化的光刻胶层,掩膜层的开口定义将要形成第一凹槽231和第二凹槽241的位置;接着,以图案化的掩膜层为掩膜,对第二衬底210进行刻蚀,在第一区域230形成第一凹槽231,在第二区域240形成第二凹槽241。
接下来,请继续参考图17,在第一区域230与第三区域250之间形成连通通道260,连通通道260从第一凹槽的内壁232的顶端延伸至第三凹槽的内壁252的顶端,以使得第一凹槽231与第三凹槽251连通。
在第一区域230与第三区域250之间形成连通通道260,具体可以包括:在第二衬底210上形成掩膜层,例如图案化的光刻胶层,掩膜层的开口定义将要形成连通通道260的位置;接着,以图案化的掩膜层为掩膜,对第二衬底210进行刻蚀,在第一区域230与第三区域250之间形成连通通道260。
可以理解地,在实际生产过程中,本申请实施例对形成第一凹槽231、第二凹槽241、第三凹槽251、以及连通通道260的顺序不做限定,图14至图16仅示意性地示出第三凹槽251的制备过程。
可选地,请参考图13,提供第二衬底210之后,提供封盖基板200还包括:在第一区域230与第二区域240之间、以及在由第一区域230与第二区域240所界定的器件区的外周形成键合部220。由此,在后续步骤中,封盖基板200通过键合部220与器件基板100键合。
形成键合部220,具体可以包括:在第二衬底210上形成掩膜层,例如图案化的光刻胶层,掩膜层的未开口的部分定义将要形成键合部220的位置;接着,以图案化的掩膜层为掩膜,对第二衬底210进行刻蚀,在第一区域230与第二区域240之间、以及在由第一区域230与第二区域240所界定的器件区的外周形成键合部220。
可以理解地,在形成键合部220的工艺步骤中对第二衬底210进行了刻蚀,使得形成的键合部220的表面高于第二衬底210的其他区域的表面,在第一区域230与第三区域250之间形成了连通通道260。由此,在实际制备过程中,连通通道260可以与键合部220在同一工序中形成。
可选地,请继续参考图17,制备方法还包括:在第二凹槽241的底壁上形成气体吸收层270。通过气体吸收层270可以消除器件封装后第二空腔内的残余气体和封装过程中重新释放的气体;并且,气体吸收层270还可以吸收器件在工作过程中释放的气体,维持器件储存和工作的真空度。
请参考图18,执行步骤S103:以第一表面101和第三表面201作为键合面,在第一外部环境下将封盖基板200与器件基板100键合,其中,第一器件结构151正对第一凹槽231,以使第一凹槽231形成为为第一器件结构151提供可动空间的第一空腔,第二器件结构152正对第二凹槽241,以使第二凹槽241形成为为第二器件结构152提供可动空间的第二空腔,第三凹槽251容纳凸起结构171且第三凹槽的内壁252与凸起结构的外壁172之间存在空隙253,第一空腔通过连通通道260与空隙253连通,第一空腔与第二空腔之间不连通。由此,通过不连通的第一空腔和第二空腔,可以在同一基板上实现了两种器件的封装;第一空腔通过连通通道260与空隙253连通,在后续步骤中,将空隙253与外界环境连通,即可打开第一空腔,实现对第一空腔内的气压的调节;相比于在封盖基板200上设置沿垂直方向延伸且直接与第一空腔连通的透气孔,本申请实施例中的空隙253和连通通道260的尺寸不受制于封盖基板200的厚度,并且需要被密封的间距较小,密封难度较低。
可以理解地,在第一外部环境下将封盖基板200与器件基板100键合,形成的第一空腔和第二空腔内的气压由第一外部环境的气压决定,本实施例中,在后续工艺步骤中第二空腔保持密封状态,由此,第二空腔对应的第二器件在键合时即完成了封装,第一外部环境的气压即为第二器件所需的气压。
可选地,执行步骤S103之后,制备方法还包括:执行高温退火工艺。由此,加强了器件基板100与封盖基板200之间的键合力,保障封装效果。
可选地,第三凹槽的内壁252与凸起结构的外壁172平行。由此,有利于后续步骤中形成的密封层290在空隙253中均匀填充,保障对第一空腔的密封效果;有利于缓解密封层290的局部应力集中,提高密封的可靠性。
进一步地,第三凹槽的内壁252与凸起结构的外壁172之间的距离范围为6μm至10μm。可以理解地,第三凹槽的内壁252与凸起结构的外壁172之间的距离是指,沿垂直于第三凹槽的内壁252与凸起结构的外壁172的方向上,第三凹槽的内壁252与凸起结构的外壁172之间的距离。
可以理解地,在键合封盖基板200与器件基板100的过程中,需要控制键合的精度,若第三凹槽的内壁252与凸起结构的外壁172之间的距离设计的过小,则对位容差更小,需要的操作精度更大,工艺难度大;若第三凹槽的内壁252与凸起结构的外壁172之间的距离设计的过大,则会增加密封层290的密封难度,影响密封效果。
可选地,凸起结构171和第三凹槽251的纵截面的形状均为梯形,纵截面指沿垂直于第一表面101的方向上的截面。可以理解地,后续步骤中形成的密封层290填充于空隙253中,请参考图20,密封层290填充于第三凹槽的内壁252与凸起结构的外壁172之间,由于梯形的侧面积较大,则密封层290的有效密封面积较大,有利于提高密封效果;在刻蚀形成凸起结构171和刻蚀形成第三凹槽251的工艺步骤中,形成梯形结构的刻蚀过程更加稳定,工艺更好控制。
请参考图19,执行步骤S104:在封盖基板200上形成通孔280,通孔280从第四表面202向内延伸直至与空隙253连通。由此,通过通孔280和空隙253将第一空腔与外界环境连通,可以调节第一空腔内的气压。
作为一种可选的具体实施方式,在封盖基板200上形成通孔280,包括:刻蚀封盖基板200直至暴露刻蚀停止层181,以形成通孔280。由此,通过刻蚀停止层181有效避免了刻蚀工艺对凸起结构171造成损伤,影响空隙253的尺寸,继而影响密封效果。
可选地,制备方法还包括:在封盖基板200上形成第一通道281,第一通道281从第四表面202向内延伸直至暴露焊盘182。由此,通过第一通道281将焊盘182打开,便于导电引出。
可选地,在形成第一通道281后,制备方法还可以包括:通过第一通道281刻蚀器件材料层150,形成贯穿器件材料层150的第二通道282,第一通道281与第二通道282连通;器件材料层150中位于焊盘182下方的部分被保留以形成连接结构153。由此,通过第二通道282将焊盘182与第一器件结构151和第二器件结构152分隔开,焊盘182通过连接结构153与第二介质层140连接。
在实际制备过程中,形成第一通道281和第二通道282可以在同一工艺步骤中实现,可以理解地,在形成第一通道281之后,可以继续执行刻蚀工艺刻蚀器件材料层150,焊盘182可以作为刻蚀阻挡层,器件材料层150中位于焊盘182下方的部分不被刻蚀,而器件材料层150中不被焊盘182覆盖且暴露于第一通道281的部分被刻蚀,如此,形成贯穿封盖基板200的第一通道281和贯穿器件材料层150的第二通道282。
请参考图20,执行步骤S105:在第二外部环境下形成密封层290,密封层290填充于空隙253和/或连通通道260以使第一空腔被密封。由此,通过填充空隙253和/或连通通道260即可密封第一空腔,工艺简单,密封难度低。
可以理解地,在相关技术中,通常是在封盖基板200的对应第一空腔的区域中设置透气孔,透气孔从第四表面202向内延伸直至与第一空腔连通。由于刻蚀工艺对刻蚀形成的透气孔的深宽比有要求,即透气孔的深宽比太高时刻蚀工艺实现难度高,因此,当封盖基板200的厚度较大时,形成的透气孔的宽度也很大,相应地,透气孔需要密封的间距变大,密封难度升高,密封效果难以保障;并且,在相关技术中,通过在透气孔的开口处形成密封结构以以使第一空腔被密封,密封结构跨越透气孔的开口处,得不到有效支撑,且有效密封面积较小,密封效果难以保障。本申请实施例中的空隙253和连通通道260的尺寸不受制于封盖基板200的厚度,并且需要被密封的间距较小,密封难度较低;此外,密封层290填充空隙253和/或连通通道260,与封盖基板的接触面较大,增加了有效密封面积,增强了密封效果。
第一外部环境的气压与第二外部环境的气压不相同。可以理解地,步骤S103中在第一外部环境下将封盖基板200与器件基板100键合,键合后形成的第一空腔和第二空腔内的气压由第一外部环境的气压决定;步骤S104中,通过形成通孔280,将第一空腔打开,使得第一空腔内的气压被改变;步骤S105中,在第二外部环境下形成密封层290,则密封后的第一空腔内的气压取决于第二外部环境的气压,由此实现了具有不同气压需求的第一器件和第二器件在同一基板上的封装。
在一些实施例中,第一器件结构151为加速度计的梳齿结构,第二器件结构152为陀螺仪的梳齿结构。由于加速度计需要其空腔具有较高的气压来增加空气阻尼,通常在400mBar左右,提高器件在冲击环境中的可靠性;而陀螺仪则需要其空腔具有较低的气压,通常小于5mBar,并且越小越好,最好是真空环境,即第一空腔内的气压大于第二空腔内的气压。因此,在本申请实施例中,第一外界环境的气压小于第二外界环境的气压。
可选地,封盖基板200的材料包括半导体材料;在第二外部环境下形成密封层290,包括:在第二外部环境下,通过外延生长工艺,在第三凹槽的内壁252生长密封层290,以使密封层290至少填充空隙253。由此,通过填充空隙253实现密封,并且通过外延生长工艺实现密封层290的制备,工艺简单,降低密封难度。
可选地,凸起结构171的材料包括半导体材料;在第二外部环境下形成密封层290,包括:在第二外部环境下,通过外延生长工艺,在凸起结构的外壁172生长密封层290,以使密封层290至少填充空隙253。由此,通过填充空隙253实现密封,并且通过外延生长工艺实现密封层290的制备,工艺简单,降低密封难度。
可选地,器件材料层150的材料包括半导体材料;在第二外部环境下形成密封层290包括:在第二外部环境下,通过外延生长工艺,在器件材料层150被暴露的表面上生长密封层290,以使密封层290至少填充连通通道260。可以理解地,在该具体实施方式中,由于在形成第一器件结构151和第二器件结构152之后,还形成了保护层(图中未示出),其覆盖凸起结构171、图案化的介质层160、第一器件结构151、以及第二器件结构152,用以避免外延生长工艺对第一器件结构151和第二器件结构152造成影响;通过去除图案化的介质层160中未被凸起结构171覆盖的部分,使得位于凸起结构171和第一器件结构151之间的器件材料层150的表面被暴露;由此,在器件材料层150的材料包括半导体材料的条件下,在执行外延生长工艺的过程中,器件材料层150被暴露的表面上生长密封层290,以使密封层290至少填充连通通道260,以使得第一空腔被密封。
在本申请的一些可选实施方式中,器件材料层150的材料包括半导体材料;封盖基板200和/或凸起结构171的材料包括半导体材料;在第二外部环境下形成密封层290,包括:在第二外部环境下,通过外延生长工艺,在第三凹槽的内壁252和/或凸起结构的外壁172生长密封层290,在器件材料层150的表面生长密封层290,以使密封层290填充空隙253和连通通道260。由此增加了密封层290的有效密封面积,增强密封效果。
可以理解地,上述并未穷举,在本申请的其他可选实施方式中,器件材料层150的材料包括半导体材料、凸起结构171的材料包括半导体材料、封盖基板200的材料包括半导体材料,这三种情况可以任意组合,使得在第二外部环境下形成的密封层290填充空隙253和/或连通通道260,以使第一空腔被密封。
可选地,在步骤S105之后,制备方法还包括:通过第一通道281再次对第二通道282所在的位置进行刻蚀。可以理解地,第二通道282的侧壁并未覆盖有保护层,在外延生长密封层290的工艺步骤中,第二通道282中可能会外延生长出一些多余结构,使得连接结构153与第一器件结构151和/或第二器件结构152发生粘连。由此,设置一步刻蚀工艺,去除第二通道282中可能存在的多余结构,保障连接结构153与第一器件结构151和第二器件结构152分离,确保不会因为外延生长出的多余结构使得第二通道282封口造成短路。
本申请实施例还提供了一种MEMS器件,请参考图20,该MEMS器件包括:
器件基板100,器件基板100包括彼此相对的第一表面101和第二表面102,第一表面101侧形成有第一器件结构151、第二器件结构152、以及凸出于第一表面101的凸起结构171;
封盖基板200,封盖基板200包括彼此相对的第三表面201和第四表面202,封盖基板200以第三表面201作为键合面键合在器件基板100的第一表面101上,第三表面201侧形成有第一凹槽231、第二凹槽241、第三凹槽251、以及连通通道260,连通通道260从第一凹槽的内壁232的顶端延伸至第三凹槽的内壁252的顶端;
其中,第一凹槽231正对第一器件结构151,作为为第一器件结构151提供可动空间的第一空腔,第二凹槽241正对第二器件结构152,作为为第二器件结构152提供可动空间的第二空腔,第三凹槽251容纳凸起结构171且第三凹槽的内壁252与凸起结构的外壁172之间存在空隙253,连通通道260连接第一空腔和空隙253,第一空腔与第二空腔之间不连通;
通孔280,从封盖基板200的第四表面202向内延伸直至与空隙253连接;
密封层290,填充空隙253和/或连通通道260以使第一空腔被密封;
其中,第二空腔内的气压与第一空腔内的气压不相同。
本申请实施例通过具有不同气压且不连通的第一空腔和第二空腔,实现了在同一基板上对具有不同气压要求的两种器件的封装;通过与第一空腔连通的空隙253、以及与空隙253连接的通孔280,实现了对第一空腔内气压的调整;相比于在封盖基板200上设置沿垂直方向延伸且直接与第一空腔连通的透气孔,本申请实施例中的空隙253和连通通道260的尺寸不受制于封盖基板200的厚度,并且需要被密封的间距较小,密封难度较低;此外,对于在封盖基板200上设置沿垂直方向延伸且直接与第一空腔连通的透气孔的情况,由于需要在透气孔的开口处进行密封,因此存在密封结构主要局限于透气孔的横截面、有效密封面积较小的问题,而本申请实施例中的密封层290填充于空隙253和/或连通通道260,与封盖基板的接触面较大,增加了有效密封面积,增强了密封效果。
可选地,第三凹槽的内壁252与凸起结构的外壁172平行。由此,使得密封层290在空隙253中均匀填充,保障对第一空腔的密封效果;有利于缓解密封层290的局部应力集中,提高密封的可靠性。
可选地,第三凹槽的内壁252与凸起结构的外壁172之间的距离范围为6μm至10μm。可以理解地,在键合封盖基板200与器件基板100的过程中,需要控制键合的精度,若第三凹槽的内壁252与凸起结构的外壁172之间的距离设计的过小,则对位容差更小,需要的操作精度更大,工艺难度大;若第三凹槽的内壁252与凸起结构的外壁172之间的距离设计的过大,则会增加密封层290的密封难度,影响密封效果。
可选地,凸起结构171和第三凹槽251的纵截面的形状均为梯形,纵截面指沿垂直于第一表面101的方向上的截面。可以理解地,由于梯形的侧面积较大,使得密封层290密封的有效密封面积较大,有利于提高密封效果;并且,梯形结构的刻蚀过程更加稳定,工艺更好控制。
可选地,第一器件结构151和第二器件结构152的表面形成有保护层(图中未示出),保护层的材料包括自组装单分子材料。由此,通过保护层可以有效避免器件结构在制备工艺中受到影响,继而影响器件性能。
需要说明的是,本申请提供的MEMS器件实施例与MEMS器件的制备方法实施例属于同一构思;各实施例所记载的技术方案中各技术特征之间,在不冲突的情况下,可以任意组合。
应当理解,以上实施例均为示例性的,不用于包含所有可能的实施方式。在不脱离本公开的范围的情况下,还可以在以上实施例的基础上做出各种变形和改变。同样的,也可以对以上实施例的各个技术特征进行任意组合,以形成可能没有被明确描述的本申请的另外的实施例。因此,上述实施例仅表达了本申请的几种实施方式,不对本申请专利的保护范围进行限制。
Claims (14)
1.一种MEMS器件的制备方法,其特征在于,包括:
提供器件基板,所述器件基板包括彼此相对的第一表面和第二表面,所述第一表面侧形成有第一器件结构、第二器件结构、以及凸出于所述第一表面的凸起结构;
提供封盖基板,所述封盖基板包括彼此相对的第三表面和第四表面,所述第三表面侧形成有第一凹槽、第二凹槽、第三凹槽、以及连通通道,所述连通通道从所述第一凹槽的内壁的顶端延伸至所述第三凹槽的内壁的顶端;
以所述第一表面和所述第三表面作为键合面,在第一外部环境下将所述封盖基板与所述器件基板键合,其中,所述第一器件结构正对所述第一凹槽,以使所述第一凹槽形成为为所述第一器件结构提供可动空间的第一空腔,所述第二器件结构正对所述第二凹槽,以使所述第二凹槽形成为为所述第二器件结构提供可动空间的第二空腔,所述第三凹槽容纳所述凸起结构且所述第三凹槽的内壁与所述凸起结构的外壁之间存在空隙,所述第一空腔通过所述连通通道与所述空隙连通,所述第一空腔与所述第二空腔之间不连通;
在所述封盖基板上形成通孔,所述通孔从所述第四表面向内延伸直至与所述空隙连通;
在第二外部环境下形成密封层,所述密封层填充所述空隙和/或所述连通通道以使所述第一空腔被密封;
其中,所述第一外部环境的气压与所述第二外部环境的气压不相同。
2.根据权利要求1所述的MEMS器件的制备方法,其特征在于,所述提供器件基板包括:
提供第一衬底;
在所述第一衬底上形成器件材料层;
在所述器件材料层上形成凸起结构材料层;
刻蚀所述凸起结构材料层,形成凸起结构;
刻蚀所述器件材料层,形成第一器件结构和第二器件结构。
3.根据权利要求2所述的MEMS器件的制备方法,其特征在于,所述形成凸起结构之后,所述方法还包括:在所述第一表面侧形成焊盘材料层,至少部分所述焊盘材料层覆盖所述凸起结构;刻蚀所述焊盘材料层,形成焊盘,且所述焊盘材料层中覆盖在所述凸起结构上的部分被保留以作为刻蚀停止层;
所述在所述封盖基板上形成通孔,包括:刻蚀所述封盖基板直至暴露所述刻蚀停止层,以形成所述通孔。
4.根据权利要求1所述的MEMS器件的制备方法,其特征在于,所述封盖基板的材料包括半导体材料;
所述在第二外部环境下形成密封层,包括:在第二外部环境下,通过外延生长工艺,在所述第三凹槽的内壁生长密封层,以使所述密封层至少填充所述空隙。
5.根据权利要求4所述的MEMS器件的制备方法,其特征在于,所述在第一外部环境下将所述封盖基板与所述器件基板键合之前,所述方法还包括:在所述第一器件结构和所述第二器件结构的表面形成保护层,所述保护层的材料包括自组装单分子材料。
6.根据权利要求1所述的MEMS器件的制备方法,其特征在于,
所述提供器件基板包括:提供第一衬底;在所述第一衬底上形成器件材料层,所述器件材料层的材料包括半导体材料;在所述器件材料层上形成介质层;在所述介质层上形成凸起结构材料层;以所述介质层作为刻蚀停止层刻蚀所述凸起结构材料层,形成凸起结构;刻蚀所述介质层,形成图案化的介质层;以所述图案化的介质层为掩膜刻蚀所述器件材料层,形成第一器件结构和第二器件结构;形成保护层,所述保护层覆盖所述凸起结构、所述图案化的介质层、所述第一器件结构、以及所述第二器件结构,所述保护层的材料包括自组装单分子材料;去除所述图案化的介质层中未被所述凸起结构覆盖的部分,位于所述凸起结构和所述第一器件结构之间的所述器件材料层的表面被暴露;
所述在第二外部环境下形成密封层包括:在第二外部环境下,通过外延生长工艺,在所述器件材料层被暴露的表面上生长密封层,以使所述密封层至少填充所述连通通道。
7.根据权利要求1所述的MEMS器件的制备方法,其特征在于,所述第三凹槽的内壁与所述凸起结构的外壁平行。
8.根据权利要求7所述的MEMS器件的制备方法,其特征在于,所述第三凹槽的内壁与所述凸起结构的外壁之间的距离范围为6μm至10μm。
9.根据权利要求1所述的MEMS器件的制备方法,其特征在于,所述凸起结构和所述第三凹槽的纵截面的形状均为梯形,所述纵截面指沿垂直于所述第一表面的方向上的截面。
10.一种MEMS器件,其特征在于,包括:
器件基板,所述器件基板包括彼此相对的第一表面和第二表面,所述第一表面侧形成有第一器件结构、第二器件结构、以及凸出于所述第一表面的凸起结构;
封盖基板,所述封盖基板包括彼此相对的第三表面和第四表面,所述封盖基板以所述第三表面作为键合面键合在所述器件基板的所述第一表面上,所述第三表面侧形成有第一凹槽、第二凹槽、第三凹槽、以及连通通道,所述连通通道从所述第一凹槽的内壁的顶端延伸至所述第三凹槽的内壁的顶端;
其中,所述第一凹槽正对所述第一器件结构,作为为所述第一器件结构提供可动空间的第一空腔,所述第二凹槽正对所述第二器件结构,作为为所述第二器件结构提供可动空间的第二空腔,所述第三凹槽容纳所述凸起结构且所述第三凹槽的内壁与所述凸起结构的外壁之间存在空隙,所述连通通道连接所述第一空腔和所述空隙,所述第一空腔与所述第二空腔之间不连通;
通孔,从所述封盖基板的所述第四表面向内延伸直至与所述空隙连接;
密封层,填充所述空隙和/或所述连通通道以使所述第一空腔被密封;
其中,所述第二空腔内的气压与所述第一空腔内的气压不相同。
11.根据权利要求10所述的MEMS器件,其特征在于,所述第三凹槽的内壁与所述凸起结构的外壁平行。
12.根据权利要求11所述的MEMS器件,其特征在于,所述第三凹槽的内壁与所述凸起结构的外壁之间的距离范围为6μm至10μm。
13.根据权利要求10所述的MEMS器件,其特征在于,所述凸起结构和所述第三凹槽的纵截面的形状均为梯形,所述纵截面指沿垂直于所述第一表面的方向上的截面。
14.根据权利要求10所述的MEMS器件,其特征在于,所述第一器件结构和所述第二器件结构的表面形成有保护层,所述保护层的材料包括自组装单分子材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410464965.XA CN118062806B (zh) | 2024-04-18 | 2024-04-18 | Mems器件的制备方法及mems器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410464965.XA CN118062806B (zh) | 2024-04-18 | 2024-04-18 | Mems器件的制备方法及mems器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN118062806A CN118062806A (zh) | 2024-05-24 |
CN118062806B true CN118062806B (zh) | 2024-06-21 |
Family
ID=91109722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410464965.XA Active CN118062806B (zh) | 2024-04-18 | 2024-04-18 | Mems器件的制备方法及mems器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118062806B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101898746A (zh) * | 2010-04-16 | 2010-12-01 | 东南大学 | 要求不同气氛压力的mems器件圆片级集成封装方法 |
CN110937570A (zh) * | 2019-12-23 | 2020-03-31 | 中芯集成电路制造(绍兴)有限公司 | Mems器件晶圆级封装方法及封装结构 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9656857B2 (en) * | 2014-11-07 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectromechanical systems (MEMS) devices at different pressures |
US9567210B2 (en) * | 2015-02-24 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-pressure MEMS package |
US10266399B2 (en) * | 2017-08-28 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Apparatus and method of manufacturing for combo MEMS device accommodating different working pressures |
CN113336187B (zh) * | 2020-02-14 | 2024-05-24 | 绍兴中芯集成电路制造股份有限公司 | Mems器件封装方法及封装结构 |
CN113636521A (zh) * | 2021-08-16 | 2021-11-12 | 美新半导体(天津)有限公司 | 带腔体器件的气密封装结构和制造方法 |
CN115557465A (zh) * | 2022-10-13 | 2023-01-03 | 中芯集成电路(宁波)有限公司 | 一种mems器件及其制造方法 |
CN116040572A (zh) * | 2022-12-30 | 2023-05-02 | 绍兴中芯集成电路制造股份有限公司 | 一种mems器件及其制造方法 |
CN116281831A (zh) * | 2023-01-31 | 2023-06-23 | 美新半导体(天津)有限公司 | 具有两个独立空腔的mems装置及其制造方法 |
CN116835522A (zh) * | 2023-06-29 | 2023-10-03 | 绍兴中芯集成电路制造股份有限公司 | Mems器件及其制造方法 |
CN117088330A (zh) * | 2023-10-09 | 2023-11-21 | 绍兴中芯集成电路制造股份有限公司 | Mems器件的封装方法及mems器件 |
CN117776098A (zh) * | 2023-12-27 | 2024-03-29 | 芯联集成电路制造股份有限公司 | Mems器件及其制备方法和mems微镜 |
-
2024
- 2024-04-18 CN CN202410464965.XA patent/CN118062806B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101898746A (zh) * | 2010-04-16 | 2010-12-01 | 东南大学 | 要求不同气氛压力的mems器件圆片级集成封装方法 |
CN110937570A (zh) * | 2019-12-23 | 2020-03-31 | 中芯集成电路制造(绍兴)有限公司 | Mems器件晶圆级封装方法及封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN118062806A (zh) | 2024-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9981841B2 (en) | MEMS integrated pressure sensor and microphone devices and methods of forming same | |
US9359194B2 (en) | MEMS devices, packaged MEMS devices, and methods of manufacture thereof | |
US8035176B2 (en) | MEMS package and packaging method thereof | |
US9604843B2 (en) | MEMS devices and methods for forming same | |
KR101718194B1 (ko) | 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정 | |
US7041225B2 (en) | Micromechanical component and method for producing the same | |
US7807550B2 (en) | Method of making MEMS wafers | |
US7666698B2 (en) | Method for forming and sealing a cavity for an integrated MEMS device | |
US8980698B2 (en) | MEMS devices | |
US20050124089A1 (en) | Method of forming a seal for a semiconductor device | |
US10384930B2 (en) | Systems and methods for providing getters in microelectromechanical systems | |
CN111362228B (zh) | 封装方法及封装结构 | |
JP5911194B2 (ja) | マイクロエレクトロニクスデバイスの製造方法およびその方法によるデバイス | |
CN117088330A (zh) | Mems器件的封装方法及mems器件 | |
CN118062806B (zh) | Mems器件的制备方法及mems器件 | |
US20190084826A1 (en) | A through silicon interposer wafer and method of manufacturing the same | |
US20180170748A1 (en) | Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities | |
CN117509534B (zh) | 一种mems芯片封装结构及制作方法 | |
CN113675140B (zh) | 半导体器件及其制造方法 | |
US20140349462A1 (en) | Method for producing thin semiconductor components | |
CN113526454A (zh) | 一种mems封装结构及其制作方法 | |
CN112020828A (zh) | 电子设备封装和制造该封装的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |