CN117995884A

CN117995884A - 一种ligbt器件及其制备方法

Info

Publication number: CN117995884A
Application number: CN202211337998.5A
Authority: CN
Inventors: 秦海峰; 王梦媛; 李露; 马先东
Original assignee: China Resources Microelectronics Chongqing Ltd
Current assignee: China Resources Microelectronics Chongqing Ltd
Priority date: 2022-10-28
Filing date: 2022-10-28
Publication date: 2024-05-07

Abstract

本发明提供一种LIGBT器件及其制备方法，该LIGBT器件包括半导体结构、栅极结构、栅源区、缓冲区、发射极、集电极及栅极，其中，半导体结构包括向上依次层叠的衬底、隔离层及外延层；栅极结构包括栅导电层及介电层；栅源区位于外延层的上表层并与栅极结构间隔设置，栅源区包括沟槽结构及发射极结构；缓冲区位于外延层的上表层，栅极结构位于缓冲区中，栅极结构的相对两侧分别设有集电区及与栅极结构的侧壁邻接的二极管结构；发射极与发射极结构电连接，集电极与集电区及二极管结构电连接，栅极与沟槽结构电连接。本发明通过于缓冲区中设置位于缓冲区中的栅极结构及二极管结构，消除了集电极的电压折回现象，提升了器件的反向导通能力。

Description

一种LIGBT器件及其制备方法

技术领域

本发明属于半导体集成电路制造领域，涉及一种LIGBT器件及其制备方法。

背景技术

随着科学技术不断向前发展，全世界对能源的需求也不断的提高，而电能作为人类使用的关键性能源，与人们日常生活紧密相关。然而，随着全球对电能的需求总量持续增长，对电能的传输和利用提出了更高的要求。功率半导体器件作为电力电子设备的核心部件，是实现节能减排的重要元器件，其主要功能是对电能转换，对电路进行控制，同时还可以改变电力电子装置中的电压和频率。此外，还可以改变交流电与直流电。为了提高电力电子设备的工作效率，进一步降低电力电子装备的能量损耗，需要提高功率半导体器件的工作效率，以及降低器件的能量损耗。在理想情况下，功率半导体器件在导通状态下的电阻为零，其在阻断耐压状态下的电阻为无穷大。然而，在实际情况下，功率半导体器件在导通状态下的电阻不为零，其在阻断耐压状态下的电阻为一个有限值。与此同时，当器件工作开关过程时，器件会产生较大的能量损耗。

横向绝缘栅双极型晶体管(LIGBT)作为一种横向功率半导体器件，其具有导通损耗低、开关速度快、开关损耗低和易集成等优点，被广泛应用在大功率驱动电路和功率集成电路中。如图1及图2所示，分别为LIGBT器件的剖面结构示意图及分离阳极短路型横向绝缘栅双极型晶体管(SSA-LIGBT，也称为逆导型LIGBT)器件的剖面结构示意图，包括半导体结构01、衬底011、隔离层012、外延层013、栅源区02、沟槽结构021、栅极沟槽0211、栅导电层0212、栅介质层0213、发射极结构022、基区0221、发射区0222、第一接触区0223、缓冲区03、集电区031、第二接触区032、发射极04、集电极05及栅极06，然而图1中的LIGBT不具有反向导通能力，需要反并联一个续流二级管进行导电，这会导致器件的生产成本增加，同时还会降低晶圆的利用率。为了解决LIGBT中存在反向导通能力的问题，逆导型LIGBT(RC-LIGBT)被提出来，RC-LIGBT还能改善器件的关断损耗E_off，但是器件在正向导通状态下会存在两种工作模式：单极性和双极性工作模式。当单极性工作模式向双极性工作模式转变时，器件的集电极电压V_CE产生回调现象(Snapback)，这会导致器件的稳定性和可靠性降低。

因此，急需寻找一种能够消除器件的集电极电压回调现象并提升器件的反向导通能力的LIGBT器件。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LIGBT器件及其制备方法，用于解决现有技术中LIGBT器件的集电极的电压回调现象及器件的反向导通能力差的问题。

为实现上述目的及其他相关目的，本发明提供了一种LIGBT器件，包括：

半导体结构，包括向上依次层叠的衬底、隔离层及第一导电类型外延层；

栅极结构，包括栅导电层及包裹所述栅导电层上表面与侧壁的介电层；

栅源区，位于所述外延层的上表层，所述栅源区与所述栅极结构间隔预设距离，所述栅源区包括沟槽结构及发射极结构；

第一导电类型缓冲区，位于所述外延层的上表层并与所述栅源区间隔设置，所述栅极结构位于所述缓冲区中，所述栅导电层的底面与所述缓冲区接触，所述栅极结构的相对两侧的所述缓冲区上表层分别设有第二导电类型集电区及与所述栅极结构的侧壁邻接的二极管结构，所述集电区位于所述栅极结构靠近所述栅源区的一侧；

发射极、集电极及栅极，所述发射极与所述发射极结构电连接，所述集电极与所述集电区及所述二极管结构电连接，所述栅极与所述沟槽结构电连接。

可选地，所述沟槽结构包括位于所述外延层上表层的第一沟槽结构及第二沟槽结构，所述第一沟槽结构位于所述第二沟槽结构远离所述栅极结构的一侧且与所述第二沟槽结构间隔预设距离，所述第一沟槽结构包括第一沟槽、第一导电层及第一栅介质层，所述第一栅介质层位于所述第一沟槽的内壁及底面且包裹所述第一导电层的侧壁及底面，所述第二沟槽结构包括第二沟槽、第二导电层及第二栅介质层，所述第二栅介质层位于所述第二沟槽的内壁及底面且包裹所述第二导电层的侧壁及底面，所述栅极与所述第一导电层及所述第二导电层电连接。

可选地，所述发射结构包括位于所述第一沟槽结构相对两侧并与所述第一沟槽结构侧壁邻接的第二导电类型基区及第二导电类型柱区，所述基区的上表层设有相互邻接的第一导电类型发射区及第二导电类型第一接触区，所述发射区远离所述第一接触区的侧壁与所述第一沟槽结构的侧壁邻接，所述第二沟槽结构位于所述柱区中，所述第二沟槽结构与所述第一沟槽结构之间的所述柱区的上表层设有第二导电类型第二接触区，所述基区及所述柱区的底面均高于所述第一导电层的底面，所述发射极与所述第一接触区、所述发射区及所述第二接触区电连接。

可选地，所述栅导电层的材质包括第一导电类型重掺杂多晶硅层。

可选地，所述集电区的侧壁与所述栅极结构远离所述二极管结构的侧壁间隔预设距离。

可选地，所述集电区的侧壁与所述栅极结构远离所述二极管结构的侧壁邻接。

可选地，所述二极管结构包括向上依次层叠的第二导电类型阻挡层及第一导电类型第三接触区。

可选地，所述第三接触区的掺杂浓度高于所述缓冲区的掺杂浓度，所述集电极与所述第三接触区电连接。

可选地，所述二极管结构的底面高于所述栅极结构的底面。

本发明还提供了一种LIGBT器件的制备方法，包括以下步骤：

提供一半导体结构，所述半导体结构包括向上依次层叠的衬底、隔离层及第一导电类型外延层；

于所述外延层的上表层中形成栅极结构，所述栅极结构包括栅导电层及包裹所述栅导电层上表面与侧壁的介电层；

于所述外延层的上表层形成栅源区，所述栅源区与所述栅极结构间隔预设距离，所述栅源区包括沟槽结构及发射极结构；

于所述外延层的上表层形成与所述栅源区间隔预设距离的第一导电类型缓冲区，所述栅极结构位于所述缓冲区中，所述栅导电层的底面与所述缓冲区接触，所述栅极结构的相对两侧的所述缓冲区上表层分别形成有第二导电类型集电区及与所述栅极结构侧壁邻接的二极管结构，所述集电区位于所述栅极结构靠近所述栅源区的一侧；

形成与所述发射极结构电连接的发射极，形成与所述集电区及所述二极管结构电连接的集电极，形成与所述沟槽结构电连接的栅极。

可选地，所述沟槽结构包括第一沟槽结构及第二沟槽结构，所述第一沟槽结构位于所述第二沟槽结构远离所述栅极结构一侧且与所述第二沟槽结构间隔预设距离，所述发射结构包括位于所述第一沟槽结构相对两侧并与所述第一沟槽结构侧壁邻接的第二导电类型基区及第二导电类型柱区，所述基区的上表层形成有相互邻接的第一导电类型发射区及第二导电类型第一接触区，所述发射区远离所述第一接触区的侧壁与所述第一沟槽结构的侧壁邻接，所述第二沟槽结构位于所述柱区中，所述第二沟槽结构与所述第一沟槽结构之间的所述柱区的上表层设有第二导电类型第二接触区，所述基区及所述柱区的底面均高于所述第一沟槽结构的底面。

如上所述，本发明的LIGBT器件及其制备方法通过于所述第一沟槽结构远离所述基区的一侧的所述外延层的上表层设置与所述第一沟槽结构侧壁邻接的所述柱区，并于所述柱区中设置所述第二沟槽结构及位于所述第一沟槽结构与所述第二沟槽结构之间的所述第二接触区，利用所述第一沟槽结构与所述第二沟槽结构的共同作用，降低了器件的导通压降及器件的关断损耗；于所述缓冲区中的所述集电区远离所述柱区的一侧设置所述栅极结构，所述栅极结构位于所述缓冲区中，并于所述栅极结构远离所述集电区的一侧形成所述二极管结构，所述二极管结构的侧壁与所述栅极结构的侧壁邻接，所述栅极结构中的所述栅导电层与所述缓冲区接触，继而使所述栅极结构与所述二极管结构构成MOS二极管，在器件正向导通时，由于所述栅导电层的电势低于所述二极管结构的电势，MOS二极管处于截止状态，器件中的电流不能通过所述二极管结构进入所述集电极，避免了器件进入单极模式，消除了所述集电极的电压折回现象；器件反向导通时，由于所述栅导电层的电势高于所述二极管结构的电势，MOS二极管处于导通状态，为器件的反向导通提供了一条反向导通路径，提升了器件的反向导通能力，继而提升了器件的性能，具有高度产业利用价值。

附图说明

图1显示为LIGBT器件的剖面结构示意图。

图2显示为SSA-LIGBT器件的剖面结构示意图。

图3显示为本发明的LIGBT器件的一种剖面结构示意图。

图4显示为本发明的LIGBT器件的另一种剖面结构示意图。

图5显示为本发明的LIGBT器件的简化等效电路图。

图6显示为图1中的LIGBT器件及图2中的SSA-LIGBT器件与本发明的LIGBT器件的I-V曲线变化图。

图7显示为图1中的LIGBT器件及图2中的SSA-LIGBT器件与本发明的LIGBT器件的关断时的电压及电流变化曲线。

图8显示为图1中的LIGBT器件及图2中的SSA-LIGBT器件与本发明的LIGBT器件的导通压降与关断损耗的关系图。

图9显示为图1中的LIGBT器件及图2中的SSA-LIGBT器件与本发明的LIGBT器件的反向导通的I-V变化曲线。

图10显示为本发明的LIGBT器件的反向导通电流分布图。

图11显示为本发明的LIGBT器件的制备方法的工艺流程图。

图12显示为本发明的LIGBT器件的制备方法的半导体结构的剖面结构示意图。

图13显示为本发明的LIGBT器件的制备方法的形成沟槽结构及栅极结构后的剖面结构示意图。

图14显示为本发明的LIGBT器件的制备方法的形成基区及柱区后的剖面结构示意图。

图15显示为本发明的LIGBT器件的制备方法的形成第二接触区后的剖面结构示意图。

图16显示为本发明的LIGBT器件的制备方法的形成集电区后的一种剖面结构示意图。

图17显示为本发明的LIGBT器件的制备方法的形成集电区后的另一种剖面结构示意图。

图18显示为本发明的LIGBT器件的制备方法的形成二极管结构后的剖面结构示意图。

附图标号说明

01 半导体结构

011 衬底

012 隔离层

013 外延层

02 栅源区

021 沟槽结构

0211 栅极沟槽

0212 栅导电层

0213 栅介质层

022 发射极结构

0221 基区

0222 发射区

0223 第一接触区

03 缓冲区

031 集电区

032 第二接触区

04 发射极

05 集电极

06 栅极

1 半导体结构

11 衬底

12 隔离层

13 外延层

2 栅极结构

21 栅导电层

22 介电层

23 栅极沟槽

3 栅源区

31 沟槽结构

311 第一沟槽结构

312 第一沟槽

313 第一导电层

314 第一栅介质层

315 第二沟槽结构

316 第二沟槽

317 第二导电层

318 第二栅介质层

32 发射极结构

321 基区

322 发射区

323 第一接触区

324 柱区

325 第二接触区

4 缓冲区

41 集电区

42 二极管结构

43 阻挡层

44 第三接触区

5 发射极

6 集电极

7 栅极

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图3至图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种LIGBT器件，如图3、图4及图5所示，分别为所述LIGBT器件的一种剖面结构示意图、所述LIGBT器件的另一种剖面结构示意图及所述LIGBT器件的简化等效电路图，包括半导体结构1、栅极结构2、栅源区3、第一导电类型缓冲区4、发射极5、集电极6及栅极7，其中，所述半导体结构1包括向上依次层叠的衬底11、隔离层12及第一导电类型外延层13；所述栅极结构2包括栅导电层21及包裹所述栅导电层21上表面与侧壁的介电层22；所述栅源区3位于所述外延层13的上表层，所述栅源区3与所述栅极结构2间隔预设距离，所述栅源区3包括沟槽结构31及发射极结构32；所述缓冲区4位于所述外延层13的上表层并与所述栅源区3间隔设置，所述栅极结构2位于所述缓冲区4中，所述栅导电层21的底面与所述缓冲区4接触，所述栅极结构2的相对两侧的所述缓冲区4的上表层分别设有第二导电类型集电区41及与所述栅极结构2的侧壁邻接的二极管结构42，所述集电区41位于所述栅极结构2靠近所述栅源区3的一侧；所述发射极5与所述发射极结构32电连接，所述集电极6与所述集电区41及所述二极管结构42电连接，所述栅极7与所述沟槽结构31电连接。

具体的，所述第一导电类型包括N型或者P型中的一种，所述第二导电类型包括N型或者P型中的一种，且所述第一导电类型与所述第二导电类型的导电类型相反。本实施例中，所述第一导电类型为N型，所述第二导电类型为P型。

具体的，所述衬底11的材质包括硅、碳化硅、硅锗或者其他适合的材料。本实施例中，采用硅衬底。

具体的，所述隔离层12的材质包括氧化硅、氮化硅或者其他适合的介电材料。

具体的，在保证器件性能的情况下，所述外延层13的掺杂浓度可以根据实际情况进行设置，这里不再限制。

作为示例，所述栅导电层21的材质包括第一导电类型重掺杂多晶硅层或者其他适合的导电材料。

具体的，所述介电层22的材质包括氧化硅、氮化硅或者其他适合的介电材料。

具体的，在保证器件性能的情况下，所述介电层22的厚度可以根据实际情况进行设置，这里不再限制。

具体的，所述外延层13中还设有预设深度的栅极沟槽23，所述介电层22位于所述栅极沟槽23的内壁，所述栅导电层21填充所述栅极沟槽23。

具体的，在保证器件性能的情况下，所述栅极沟槽23的深度及开口尺寸可以根据实际情况进行设置，这里不再限制。这里的深度是指所述栅极沟槽23的开口到所述栅极沟槽23的底面之间的距离。

具体的，所述沟槽结构31包括第一沟槽结构311，所述发射极结构32包括第二导电类型基区321，所述基区321靠近所述缓冲区4的侧壁与所述第一沟槽结构311的侧壁邻接，所述第一沟槽结构311包括第一沟槽312、第一导电层313及第一栅介质层314，所述基区321的底面高于所述第一导电层313的底面，所述基区321的上表层中设有相互邻接的第一导电类型发射区322及第二导电类型第一接触区323，所述发射区322远离所述第一接触区323的侧壁与所述第一沟槽结构311的侧壁邻接，即所述栅源区3由所述第一沟槽结构311、所述基区321及位于所述基区321中的所述发射区322和所述第一接触区323构成。

作为示例，所述沟槽结构31包括位于所述外延层13上表层的第一沟槽结构311及第二沟槽结构315，所述第一沟槽结构311位于所述第二沟槽结构315远离所述栅极结构2的一侧且与所述第二沟槽结构315间隔预设距离，所述第一沟槽结构311包括第一沟槽312、第一导电层313及第一栅介质层314，所述第一栅介质层314位于所述第一沟槽312的内壁及底面且包裹所述第一导电层313的侧壁及底面，所述第二沟槽结构315包括第二沟槽316、第二导电层317及第二栅介质层318，所述第二栅介质层318位于所述第二沟槽316的内壁及底面且包裹所述第二导电层317的侧壁及底面，所述栅极7与所述第一导电层313及所述第二导电层317电连接，即所述栅源区3由所述第一沟槽结构311、所述第二沟槽结构315、所述基区321及所述柱区324构成。

具体的，在保证器件性能的情况下，所述第一沟槽312的深度及开口尺寸可以根据实际情况进行设置，这里不再限制。这里的深度是指所述第一沟槽312的开口到所述第一沟槽312的底面之间的距离。

具体的，所述第一导电层313的材质包括重掺杂多晶硅或者其他适合的导电材料。

具体的，所述第一栅介质层314的材质包括氧化硅、氮化硅或者其他适合的介电材料。

具体的，在保证器件性能的情况下，所述第一栅介质层314的厚度可以根据实际情况进行设置，这里不再限制。

具体的，在保证器件性能的情况下，所述第二沟槽316的深度及开口尺寸可以根据实际情况进行设置，这里不再限制。这里的深度是指所述第二沟槽316的开口到所述第二沟槽316的底部之间的距离。

具体的，所述第二导电层317的材质包括重掺杂多晶硅或者其他适合的导电材料。本实施例中，采用重掺多晶硅作为所述第一导电层313及所述第二导电层317。

具体的，所述第二栅介质层318的材质包括氧化硅、氮化硅或者其他适合的介电材料。

具体的，在保证器件性能的情况下，所述第二栅介质层318的厚度可以根据实际情况进行设置，这里不再限制。

作为示例，所述发射极结构32包括位于所述第一沟槽结构311相对两侧并与所述第一沟槽结构311侧壁邻接的第二导电类型基区321及第二导电类型柱区324，所述基区321的上表层设有相互邻接的第一导电类型发射区322及第二导电类型第一接触区323，所述发射区322远离所述第一接触区323的侧壁与所述第一沟槽结构311的侧壁邻接，所述第二沟槽结构315位于所述柱区324中，所述第二沟槽结构315与所述第一沟槽结构311之间的所述柱区324的上表层设有第二导电类型第二接触区325，所述基区321及所述柱区324的底面均高于所述第一导电层313的底面，所述发射极5与所述第一接触区323、所述发射区322及所述第二接触区325电连接，即所述栅源区3由所述基区321、所述柱区324、所述第一沟槽结构311、所述第二沟槽结构315、所述第一接触区323、所述发射区322及所述第二接触区325构成。

具体的，在保证器件性能的情况下，所述基区321的掺杂浓度及尺寸可以根据实际情况进行设置，这里不再限制。

具体的，在保证器件性能及所述发射区322与所述发射极5之间形成欧姆接触的情况下，所述发射区322的掺杂浓度及尺寸可以根据实际情况进行设置，这里不再限制。

具体的，在保证器件性能及所述第一接触区323与所述发射极5之间形成欧姆接触的情况下，所述第一接触区323的掺杂浓度及尺寸可以根据实际情况进行设置，这里不再限制。

具体的，在保证器件性能及所述第二沟槽结构315位于所述柱区324中的情况下，所述柱区324的尺寸及掺杂浓度可以根据实际情况进行设置，这里不再限制。

具体的，在保证器件性能及所述第二接触区325与所述发射极5之间形成欧姆接触的情况下，所述第二接触区325的掺杂浓度及尺寸可以根据实际情况进行设置，这里不再限制。

具体的，所述第二沟槽结构315的底面与所述柱区324的底面间隔预设距离，即所述第二沟槽结构315的底面高于所述柱区324的底面，在保证器件性能的情况下，所述第二沟槽结构315的底面与所述柱区324的底面之间的距离可以根据实际情况进行设置，这里不再限制。

具体的，由于位于所述柱区324中的所述第二接触区325与所述发射极5电连接，所述第一导电层313与所述第二导电层317均与所述栅极7电连接，所述第二沟槽结构315底面高于所述柱区324的底面，使所述柱区324中形成一个通过所述第二接触区325进入所述发射极5的空穴抽取路径，当器件正向导通时，通过对所述栅极7的电压控制，于所述柱区324中形成反型层，耗尽所述柱区324中的载流子，增大所述柱区324的阻值，阻止空穴通过所述第一沟槽结构311与所述第二沟槽结构315之间的所述柱区324及所述第二接触区325进入所述发射极5，使通过所述基区321进入所述发射极5的空穴量增加，继而增强了所述外延层13(漂移区)的电导调制效应，使器件的导通电阻降低，从而降低器件的导通压降。

具体的，当器件关断时，由于所述栅极7上施加的电压断开，导致所述柱区324中的载流子不能被消耗，使所述柱区324处于低阻值状态，继而使器件中增加一条由所述柱区324及所述第二接触区325组成的空穴抽取路径，继而使所述外延层13(漂移区)中存储的空穴通过所述柱区324和所述第二接触区325及所述基区321与所述第一接触区323进入所述发射极5，加快了所述外延层13中的空穴的抽取速度，降低器件的关断损耗。

具体的，在保证器件性能的情况下，所述缓冲区4的掺杂浓度及尺寸可以根据实际情况进行设置，这里不再限制。

具体的，在保证器件性能的情况下，所述集电区41的掺杂浓度及尺寸可以根据实际情况进行设置，这里不再限制。

作为示例，所述集电区41的侧壁与所述栅极结构2远离所述二极管结构42的侧壁间隔预设距离。

具体的，在保证器件性能的情况下，所述集电区41的侧壁与所述栅极结构2的侧壁之间间隔的距离可以根据实际情况进行设置，这里不再限制。

作为示例，所述二极管结构42包括向上依次层叠的第二导电类型阻挡层43及第一导电类型第三接触区44。

具体的，所述阻挡层43及所述第三接触区44靠近所述集电区41的侧壁与所述栅极结构2的侧壁邻接。

作为示例，所述二极管结构42的底面高于所述栅极结构2的底面，即所述阻挡层43的底面与所述衬底11之间的距离大于所述栅极结构2的底面与所述衬底11之间的距离。

具体的，在保证器件性能及所述阻挡层43的底面高于所述栅极结构2的底面的情况下，所述阻挡层43的掺杂浓度及尺寸可以根据实际情况进行设置，这里不再限制。

作为示例，所述第三接触区44的掺杂浓度高于所述缓冲区4的掺杂浓度，所述集电极6与所述第三接触区44电连接。

具体的，所述第三接触区44的掺杂浓度较高，以使所述第三接触区44与所述集电极6之间形成欧姆接触，在保证器件性能及所述第三接触区44与所述集电极6之间形成欧姆接触的情况下，所述第三接触区44的掺杂浓度可以根据实际情况进行设置，这里不再限制。

具体的，由于所述栅极结构2中的所述栅导电层21与所述缓冲区4接触，所述阻挡层43及所述第三接触区44靠近所述集电区41的侧壁与所述栅极结构2的侧壁邻接，所述阻挡层43的底面与所述缓冲区4接触，所述第三接触区44与所述集电极6电接触，当器件正向导通时，所述第三接触区44与所述阻挡层43之间的PN结反偏，且在所述阻挡层43与所述栅极结构2的邻接处的所述栅介质层22的两侧，所述栅导电层21的电势低于所述阻挡层43的电势，所述阻挡层43中无法形成导电沟道，即所述二极管结构42与所述栅极结构构成的MOS二极管处于反向截止状态，继而使器件不能进入单极模式，消除了器件正向导通时的电压折回现象。

具体的，当器件反向导通时，所述基区321与所述外延层13及所述柱区324与所述外延层13之间的PN结正偏，所述阻挡层43与所述缓冲区4之间的PN结反偏，而所述阻挡层43与所述第三接触区44之间的PN结正偏，从而使所述栅导电层21的电势高于所述阻挡层43的电势，使所述阻挡层43中形成导电沟道，即所述二极管结构42与所述栅极结构2构成的MOS二极管正向导通，使器件通过所述第一接触区323、所述基区321、所述第二接触区325、所述柱区324、所述漂移区13、所述缓冲区4、所述阻挡层43及所述第三接触区44导通，提升了器件的反向导通能力。

作为示例，所述集电区41的侧壁与所述栅极结构2远离所述二极管结构42的侧壁邻接。

具体的，由于所述集电区41的侧壁与所述栅极结构2的侧壁邻接，所述集电极6与所述集电区41电连接，当器件正向导通时，由于所述阻挡层43与所述第三接触区44之间的PN结正偏，所述缓冲区4与所述阻挡层43之间的PN结反偏，所述集电区41的电势高于所述栅导电层21的电势，所述二极管结构42与所述栅极结构2构成的MOS二极管处于截止状态，器件不能通过所述二极管结构42进入单极模式，消除了器件的单极模式，避免了器件正向导通过程中的电压折回现象，且所述栅极结构2不影响器件中的电流通过所述集电区41进入所述集电极6，即不影响器件的正向导通；当器件反向导通时，所述阻挡层43与所述第三接触区44之间的PN结正偏，使所述集电区41的电势低于所述栅导电层21的电势，使所述集电区41中的载流子被消耗，所述集电区41的阻值变大，使器件通过所述集电区41与所述缓冲区4之间的PN结的反向击穿难度变大，且器件中的所述发射极5依然可以通过所述第一接触区323、所述基区321、所述第二接触区325、所述柱区324、所述漂移区13、所述缓冲区4、所述阻挡层43及所述第三接触区44与所述集电极6导通，提升了器件的导通能力。

具体的，如图6、图7及图8所示，分别为图1中的LIGBT器件及图2中的SSA-LIGBT器件与所述LIGBT器件的I-V曲线变化图、图1中的LIGBT器件及图2中的SSA-LIGBT器件与本发明的LIGBT器件的关断时的电压及电流变化曲线及图1中的LIGBT器件及图2中的SSA-LIGBT器件与本发明的LIGBT器件的导通压降与关断损耗的关系图，其中，图1中的LIGBT器件及图2中的SSA-LIGBT器件与所述LIGBT相同结构部分的尺寸及掺杂浓度均相同，V_c为集电极的电压，I_c为器件中的电流，V_SB为器件的电压转折时的转折电压，time为关断时间，V_on为导通压降，E_off为关断损耗。从图6可以看出，所述LIGBT器件在正向导通的过程中，消除了电压折回现象，且所述LIGBT器件进入双极模式后的正向导通电阻明显小图1及图2中器件；从图7可以看出，所述LIGBT器件的关断时间和拖尾电流均小于图1中的LIGBT器件及图2中的SSA-LIGBT器件；从图8可以看出，所述LIGBT器件正向导通时的导通压降及关断时的关断损耗均小于图1中的LIGBT器件和图2中的SSA-LIGBT器件，因此，所述LIGBT器件通过所述栅极结构2、所述二极管结构42(所述栅极结构2与所述二极管结构42构成MOS二极管)的设置，消除了所述集电极6的电压折回现象，降低了器件的导通压降，同时也降低了器件的关断损耗，提升了器件的性能。

具体的，如图9及图10所示，分别为图1中的LIGBT器件及图2中的SSA-LIGBT器件与所述LIGBT器件的反向导通的I-V变化曲线及所述LIGBT器件的反向导通电流分布图。其中，图1中的LIGBT器件及图2中的SSA-LIGBT器件与所述LIGBT相同结构部分的尺寸及掺杂浓度均相同，V_R为器件上施加的反向电压，I_R为器件中的反向电流。从图9中可以看出，相对于图1中的LIGBT器件及图2中的SSA-LIGBT器件，所述LIGBT器件的反向导通能力有了明显的提升；从图10中可以看出，在器件反向导通时，所述集电区41中几乎没有电流分布，器件中的反向电流从所述发射极5沿所述发射极结构32、所述外延层13、所述缓冲区4及所述二极管结构42路径流入所述集电极6，因此，通过所述二极管结构42及所述栅极结构2的设置，提升了器件的反向导通能力，继而提升了器件的性能。

本实施例的LIGBT器件通过于所述第一沟槽结构311远离所述基区321的一侧设置与所述第一沟槽结构311侧壁邻接的所述柱区324，于所述柱区324中设置与所述第一沟槽结构311间隔预设距离并与所述栅极电连接的所述第二沟槽结构315，于所述第二沟槽结构315与所述第一沟槽结构311之间的所述柱区324的上表层设置与所述发射极5电连接的所述第二接触区325，于所述缓冲区4中设置所述栅极结构2，且所述栅极结构2中的所述栅导电层21的下表面与所述缓冲区4接触，并于所述栅极结构2远离所述集电区41的一侧形成与所述栅极结构2侧壁邻接的所述二极管结构42，所述二极管结构42与所述栅极结构2构成MOS二极管，在器件正向导通时，所述第二沟槽结构315及所述第二接触区325的设置，降低器件的导通压降，MOS二极管处于截止状态，避免了器件进入单极模式，消除了所述集电极6的电压折回现象，同时降低了器件的关断损耗；当器件反向导通，所述二极管结构42与所述栅极结构2构成的MOS二极管导通，为器件的反向导通提供了路径，提升了器件的反向导通能力，继而提升了器件的性能。

实施例二

本实施例提供一种LIGBT器件的制备方法，如图11所示，为所述LIGBT器件的制备方法的工艺流程图，包括以下步骤：

S1：提供一半导体结构，所述半导体结构包括向上依次层叠的衬底、隔离层及第一导电类型外延层；

S2：于所述外延层的上表层中形成栅极结构，所述栅极结构包括栅导电层及包裹所述栅导电层上表面与侧壁的介电层；

S3：于所述外延层的上表层形成栅源区，所述栅源区与所述栅极结构间隔预设距离，所述栅源区包括沟槽结构及发射极结构；

S4：于所述外延层的上表层形成与所述栅源区间隔预设距离的第一导电类型缓冲区，所述栅极结构位于所述缓冲区中，所述栅导电层的底面与所述缓冲区接触，所述栅极结构的相对两侧的所述缓冲区上表层分别形成有第二导电类型集电区及与所述栅极结构侧壁邻接的二极管结构，所述集电区位于所述栅极结构靠近所述栅源区的一侧；

S5：形成与所述发射极结构电连接的发射极，形成与所述集电区及所述二极管结构电连接的集电极，形成与所述沟槽结构电连接的栅极。

请参阅图12至图15，执行所述步骤S1、所述步骤S2及所述步骤S3：提供一半导体结构1，所述半导体结构1包括向上依次层叠的衬底11、介电层12及第一导电类型外延层13；于所述外延层13的上表层中形成栅极结构2，所述栅极结构2包括栅导电层21及包裹所述栅导电层21上表面与侧壁的介电层22；于所述外延层13的上表层形成栅源区3，所述栅源区3与所述栅极结构2间隔预设距离，所述栅源区3包括沟槽结构31及发射极结构32。

具体的，如图12所示，为所述半导体结构1的剖面结构示意图，在保证器件性能的情况下，所述衬底11的厚度可以根据实际情况进行设置，这里不再限制。

具体的，在保证器件性能的情况下，所述隔离层12的厚度可以根据实际情况进行设置，这里不再限制。

具体的，在保证器件性能的情况下，所述外延层13的厚度可以根据实际情况进行设置，这里不再限制。

具体的，如图13所示，为形成所述沟槽结构31及所述栅极结构2后的剖面结构示意图，所述栅极结构2还包括位于所述外延层13中的栅极沟槽23。

具体的，形成所述栅极沟槽23的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法。

具体的，形成所述介电层22包括以下步骤：于所述栅极沟槽23的侧壁及底面形成预设厚度第一介电层(未图示)；去除所述栅极沟槽23底面的所述第一介电层以显露出所述栅极沟槽23底面的所述外延层13，并保留所述栅极沟槽23侧壁的所述第一介电层；于所述栅极沟槽23中形成填充所述栅极沟槽23的所述栅导电层21；形成覆盖所述栅导电层21上表面的第二介电层(未图示)，所述第一介电层与所述第二介电层构成所述介电层22。

具体的，形成所述第一介电层的方法包括物理气相沉积、化学气相沉积、热氧化法或者其他适合的方法。

具体的，所述第一介电层的材质包括氧化硅、氮化硅或者其他适合的介电材料。

具体的，在保证器件性能的情况下，所述第一介电层的厚度可以根据实际情况进行选择，这里不再限制。

具体的，去除位于所述栅极沟槽23底面的所述第一介电层的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法。本实施例中，由于目前干法刻蚀的各向异性较好，采用干法刻蚀去除位于所述栅极沟槽23底面的所述第一介电层。

具体的，形成所述栅导电层21的方法包括物理气相沉积、化学气相沉积或者其他适合的方法。

具体的，形成所述第二介电层的方法包括物理气相沉积、化学气相沉积、热氧化法或者其他适合的方法。

具体的，在保证器件性能的情况下，所述第二介电层的厚度可以根据实际情况进行选择，这里不再限制。

具体的，所述第二介电层的材质包括氧化硅、氮化硅或者其他适合的介电材料。本实施例中，采用氧化硅层作为所述第一介电层及所述第二介电层。

具体的，在保证器件性能的情况下，所述栅极结构2与所述栅源区3之间的距离可以根据实际情况进行选择，这里不再限制。

具体的，所述沟槽结构31包括第一沟槽结构311，所述发射极结构32包括第一导电类型基区321，所述基区321位于所述第一沟槽结构311远离所述栅极结构2的一侧并与所述第一沟槽结构311的侧壁邻接，所述第一沟槽结构311靠近所述栅极结构2的一侧为所述外延层13。

具体的，如图14及图15所示，分别为形成所述基区321与所述柱区324后的剖面结构示意图及形成所述发射极结构32后的剖面结构示意图，所述基区321的上表层形成有相互邻接的第一导电类型发射区322及第二导电类型第一接触区323，所述发射区322远离所述第一接触区323的侧壁与所述第一沟槽结构311的侧壁邻接。

作为示例，所述沟槽结构31包括第一沟槽结构311及第二沟槽结构315，所述第一沟槽结构311位于所述第二沟槽结构315远离所述栅极结构2一侧且与所述第二沟槽结构315间隔预设距离，所述发射结构32包括位于所述第一沟槽结构311相对两侧并与所述第一沟槽结构311侧壁邻接的第二导电类型基区321及第二导电类型柱区324，所述基区321的上表层形成有相互邻接的第一导电类型发射区322及第二导电类型第一接触区323，所述发射区322远离所述第一接触区323的侧壁与所述第一沟槽结构311的侧壁邻接，所述第二沟槽结构315位于所述柱区324中，所述第二沟槽结构315与所述第一沟槽结构311之间的所述柱区324的上表层设有第二导电类型第二接触区325，所述基区322及所述柱区324的底面均高于所述第一沟槽结构311的底面。

具体的，所述第一沟槽结构311包括第一沟槽312、第一导电层313及第一栅介质层314，所述第一栅介质层314位于所述第一沟槽312的内壁及底面且包裹所述第一导电层313的侧壁及底面，所述第二沟槽结构315包括第二沟槽316、第二导电层317及第二栅介质层318，所述第二栅介质层318位于所述第二沟槽316的内壁及底面且包裹所述第二导电层317的侧壁及底面。

具体的，形成所述第一沟槽312的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法；形成所述第二沟槽316的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法。

具体的，形成所述第一栅介质层314的方法包括物理气相沉积、化学气相沉积、热氧化法或者其他适合的方法；形成所述第二栅介质层318的方法包括物理气相沉积、化学气相沉积、热氧化法或者其他适合的方法。本实施例中，为了简化工艺步骤，所述第一栅介质层314、所述第二栅介质层318及所述第一介电层同步形成。

具体的，形成所述第一导电层313的方法包括物理气相沉积、化学气相沉积或者其他适合的方法；形成所述第二导电层317的方法包括物理气相沉积、化学气相沉积或者其他适合的方法。本实施例中，为了简化工艺步骤，所述第一导电层313、所述第二导电层317及所述栅导电层21同步形成。

具体的，形成所述基区321的方法包括离子注入或者其他适合的方法；形成所述柱区324的方法包括离子注入或者其他适合的方法。

具体的，形成所述第一接触区323的方法包括离子注入或者其他适合的方法；形成所述发射区322的方法包括离子注入或者其他适合的方法。

具体的，形成所述第二接触区325的方法包括离子注入或者其他适合的方法。

再请参阅图16至图18，执行所述步骤S4及所述步骤S5：于所述外延层13的上表层形成与所述栅源区3间隔预设距离的第一导电类型缓冲区4，所述栅极结构2位于所述缓冲区4中，所述栅导电层21的底面与所述缓冲区4接触，所述栅极结构2的相对两侧的所述缓冲区4上表层分别形成有第二导电类型集电区41及与所述栅极结构2侧壁邻接的二极管结构42，所述集电区41位于所述栅极结构2靠近所述栅源区3的一侧；形成与所述发射极结构32电连接的发射极5，形成与所述集电区41及所述二极管结构42电连接的集电极6，形成与所述沟槽结构31电连接的栅极7。

具体的，如图16及图17所示，分别为形成所述集电区41后的一种剖面结构示意图及形成所述集电区41后的另一种剖面结构示意图，形成所述缓冲区4的方法包括离子注入或者其他适合的方法；形成所述集电区41的方法包括离子注入或者其他适合的方法。

具体的，如图18所示，为形成所述二极管结构42后的剖面结构示意图，所述二极管结构42包括第二导电类型阻挡层43及第一导电类型第三接触区44，所述第三接触区44位于所述缓冲区4的上表层且堆叠于所述阻挡层43的上表面，所述阻挡层43及所述第三接触区44的靠近所述集电区41的侧壁与所述栅极结构2的侧壁邻接。

具体的，形成所述阻挡层43的方法包括离子注入或者其他适合的方法；形成所述第三接触区44的方法包括离子注入或者其他适合的方法。

具体的，如图3及图4所示，分别为所述LIGBT器件的一种剖面结构示意图及所述LIGBT器件的另一种剖面结构示意图，形成所述发射极5的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法；形成所述集电极6的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法；形成所述栅极7的方法包括溅射法、物理气相沉积、化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法、原子层沉积法或者其他适合的方法。

具体的，于所述栅源区3中形成所述柱区324、所述第二沟槽结构315及所述第二接触区325，所述柱区324与所述第一沟槽结构311远离所述基区321的一侧的侧壁邻接，所述第二沟槽结构315位于所述柱区324中，在器件正向导通时，所述栅导电层21的电势低于所述阻挡层43的电势，导致所述阻挡层43中不能形成导电沟道，即所述二极管结构42与所述栅极结构2构成的MOS二极管处于截止状态，电流不能通过所述二极管结构42进入所述集电极6，避免了器件进入单极模式，消除了器件的正向导通过程中的电压折回现象，且所述第二沟槽结构315与所述第一沟槽结构311共同作用，耗尽所述柱区324中的载流子，使所述柱区324的阻值增大，阻止空穴从所述柱区324与所述第二接触区325进入所述发射极5，使更多的空穴从所述外延层13、所述基区321、所述第一接触区323构成的通道进入所述发射极5，增强了器件中的电导调制效应，降低了器件的导通内阻，降低了器件的消耗。

具体的，当器件反向导通时，所述栅导电层21的电势高于所述阻挡层43的电势，使所述阻挡层43中的导电沟道开启，所述二极管结构42正向导通，使器件所述发射极5通过所述第一接触区323、所述基区321、所述外延层13、所述缓冲区4及所述二极管结构42与所述集电极6导通，且器件中还形成了一条由所述第二接触区325、所述柱区324、所述外延层13、所述缓冲区4及所述二极管结构42构成的导电路径，增强了器件的反向导通能力。

本实施例的LIGBT器件的制备方法通过于所述缓冲区4中形成所述栅极结构2及所述二极管结构42，所述栅极结构2与所述二极管结构42构成MOS二极管，器件正向导通时，MOS二极管处于截止状态，电流不能通过所述二极管结构42进入所述集电极6，避免了器件进入单极模式，消除了所述集电极6的电压折回现象；器件反向导通时，MOS二极管导通，为器件提供了一条反向导通路径，提升了器件的反向导通能力。

综上所述，本发明的LIGBT器件及其制备方法通过于第一沟槽结构远离基区的一侧设置柱区及位于柱区中的第二沟槽结构和第二接触区，利用第一沟槽结构与第二沟槽结构的共同作用，降低了器件正向导通时的导通压降，并降低了器件的关断损耗；于缓冲区中的集电区远离基区的一侧设置栅极结构，并于栅极结构远离集电区的一侧形成与栅极结构侧壁邻接的二极管结构，栅极结构与二极管结构构成MOS二极管，在器件正向导通时，MOS二极管处于截止状态，器件中的电流不能通过二极管结构进入集电极，避免了器件进入单极模式，消除了集电极的电压折回现象；器件反向导通时，MOS二极管导通，为器件中的反向电流提供一条导通路径，提升了器件的反向导通能力，继而提升了器件的性能。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种LIGBT器件，其特征在于，包括：

2.根据权利要求1所述的LIGBT器件，其特征在于：所述沟槽结构包括位于所述外延层上表层的第一沟槽结构及第二沟槽结构，所述第一沟槽结构位于所述第二沟槽结构远离所述栅极结构的一侧且与所述第二沟槽结构间隔预设距离，所述第一沟槽结构包括第一沟槽、第一导电层及第一栅介质层，所述第一栅介质层位于所述第一沟槽的内壁及底面且包裹所述第一导电层的侧壁及底面，所述第二沟槽结构包括第二沟槽、第二导电层及第二栅介质层，所述第二栅介质层位于所述第二沟槽的内壁及底面且包裹所述第二导电层的侧壁及底面，所述栅极与所述第一导电层及所述第二导电层电连接。

3.根据权利要求2所述的LIGBT器件，其特征在于：所述发射结构包括位于所述第一沟槽结构相对两侧并与所述第一沟槽结构侧壁邻接的第二导电类型基区及第二导电类型柱区，所述基区的上表层设有相互邻接的第一导电类型发射区及第二导电类型第一接触区，所述发射区远离所述第一接触区的侧壁与所述第一沟槽结构的侧壁邻接，所述第二沟槽结构位于所述柱区中，所述第二沟槽结构与所述第一沟槽结构之间的所述柱区的上表层设有第二导电类型第二接触区，所述基区及所述柱区的底面均高于所述第一导电层的底面，所述发射极与所述第一接触区、所述发射区及所述第二接触区电连接。

4.根据权利要求1所述的LIGBT器件，其特征在于：所述栅导电层的材质包括第一导电类型重掺杂多晶硅层。

5.根据权利要求1所述的LIGBT器件，其特征在于：所述集电区的侧壁与所述栅极结构远离所述二极管结构的侧壁间隔预设距离。

6.根据权利要求1所述的LIGBT器件，其特征在于：所述集电区的侧壁与所述栅极结构远离所述二极管结构的侧壁邻接。

7.根据权利要求1所述的LIGBT器件，其特征在于：所述二极管结构包括向上依次层叠的第二导电类型阻挡层及第一导电类型第三接触区。

8.根据权利要求7所述的LIGBT器件，其特征在于：所述第三接触区的掺杂浓度高于所述缓冲区的掺杂浓度，所述集电极与所述第三接触区电连接。

9.根据权利要求1所述的LIGBT器件，其特征在于：所述二极管结构的底面高于所述栅极结构的底面。

10.一种LIGBT器件的制备方法，其特征在于，包括以下步骤：

11.根据权利要求10所述的LIGBT器件的制备方法，其特征在于：所述沟槽结构包括第一沟槽结构及第二沟槽结构，所述第一沟槽结构位于所述第二沟槽结构远离所述栅极结构一侧且与所述第二沟槽结构间隔预设距离，所述发射结构包括位于所述第一沟槽结构相对两侧并与所述第一沟槽结构侧壁邻接的第二导电类型基区及第二导电类型柱区，所述基区的上表层形成有相互邻接的第一导电类型发射区及第二导电类型第一接触区，所述发射区远离所述第一接触区的侧壁与所述第一沟槽结构的侧壁邻接，所述第二沟槽结构位于所述柱区中，所述第二沟槽结构与所述第一沟槽结构之间的所述柱区的上表层设有第二导电类型第二接触区，所述基区及所述柱区的底面均高于所述第一沟槽结构的底面。