CN117936370A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN117936370A CN117936370A CN202211255717.1A CN202211255717A CN117936370A CN 117936370 A CN117936370 A CN 117936370A CN 202211255717 A CN202211255717 A CN 202211255717A CN 117936370 A CN117936370 A CN 117936370A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- forming
- initial
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 190
- 239000011241 protective layer Substances 0.000 claims abstract description 48
- 230000007704 transition Effects 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 63
- 239000000463 material Substances 0.000 claims description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- CYHANSWJPNHHIE-UHFFFAOYSA-N [Si].[Ni].[Co] Chemical compound [Si].[Ni].[Co] CYHANSWJPNHHIE-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
一种半导体结构的形成方法，包括：提供晶圆，所述晶圆包括第一区和环绕第一区的第二区；在晶圆表面形成初始保护层；去除第一区上的部分初始保护层，在第一区上形成过渡层，所述过渡层的厚度小于初始保护层的厚度；去除第一区上的过渡层和第二区上的部分初始保护层，在第二区上形成保护层；去除第一区上的过渡层之后，在第一区表面形成第一外延层，所述第一外延层在第一区表面的生长速率大于所述第一外延层在保护层表面的生长速率。所述方法形成的晶圆良率提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
在半导体制程的晶圆阶段，需要对晶圆做一些处理，以满足不同器件的需求。例如，需要在晶圆内或晶圆表面形成硅锗层，以满足P型器件沟道的需求。
现阶段，对晶圆做一些处理的过程还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以改善晶圆的处理过程。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供晶圆，所述晶圆包括第一区和环绕第一区的第二区；在晶圆表面形成初始保护层；去除第一区上的部分初始保护层，在第一区上形成过渡层，所述过渡层的厚度小于初始保护层的厚度；去除第一区上的过渡层和第二区上的部分初始保护层，在第二区上形成保护层；去除第一区上的过渡层之后，在第一区表面形成第一外延层，所述第一外延层在第一区表面的生长速率大于所述第一外延层在保护层表面的生长速率。
可选的，去除第一区上的部分初始保护层，在第一区形成过渡层的方法包括：在初始保护层上形成图形化的光刻胶层，所述光刻胶层暴露出第一区上的初始保护层表面；以所述光刻胶层为掩膜，刻蚀所述第一区上的初始保护层，在第一区上形成过渡层。
可选的，刻蚀所述第一区上的初始保护层的工艺包括干法刻蚀工艺。
可选的，所述光刻胶层的材料包括负性光刻胶；所述光刻胶层的形成方法包括：在初始保护层上形成初始光刻胶层；采用光栅对第二区上的初始光刻胶层进行曝光；对第二区上的初始光刻胶层进行曝光之后，对第一区上的初始光刻胶层进行显影处理，形成所述光刻胶层。
可选的，所述光刻胶层的材料包括正性光刻胶；所述光刻胶层的形成方法包括：在初始保护层上形成初始光刻胶层；对第一区上的初始光刻胶层进行曝光；对第一区上的初始光刻胶层进行曝光之后，对第一区上的初始光刻胶层进行显影处理，形成所述光刻胶层。
可选的，所述保护层在平行于晶圆表面方向上的宽度小于50埃。
可选的，去除第一区上的过渡层和第二区上部分初始保护层的工艺包括硅钴镍工艺。
可选的，所述第一外延层的材料包括硅锗。
可选的，形成所述第一外延层的工艺包括外延生长工艺。
可选的，所述初始保护层的材料包括氧化硅。
可选的，形成所述初始保护层的工艺包括化学气相沉积工艺。
可选的，在第一区表面形成第一外延层之前，还包括：在第一区内形成凹槽；在所述凹槽内形成第一外延层。
可选的，还包括：去除所述保护层；在第一外延层表面和晶圆表面形成第二外延层。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案，通过先在晶圆表面形成初始保护层，再去除第一区上的部分初始保护层，在第二区上形成保护层。所述第一区为晶圆的中心区域，所述第二区为晶圆的边缘区域，所述第一外延层在第一区表面的生长速率大于所述第一外延层在保护层表面的生长速率，只在第一区形成第一外延层，以避免在后续的工艺制程中，若第一外延层也形成于第二区时，容易受后续工艺的影响而暴露出来污染第一区和机台的情况，能够提升良率。
进一步，所述保护层在平行于晶圆表面方向上的宽度小于50埃，所述光刻胶层的材料包括负性光刻胶。负性光刻胶层需对未曝光的区域进行显影，所述第二区的面积较小，采用负性光刻胶时，用光栅即可对第二区上的初始光刻胶层201进行曝光，无需进入到曝光机台内曝光，从而简化了流程，节省了机台的使用。
进一步，去除第一区上的过渡层的工艺包括硅钴镍工艺。所述硅钴镍工艺能够对晶圆表面的过渡层进行全域去除，在去除第一区的过渡层时也会对第二区的初始保护层去除一部分，由于过渡层的厚度小于初始保护层的厚度，因此在去除干净过渡层时，第二区的保护层仍有一定的厚度在第二区表面，保护所述第二区不形成第一外延层。
附图说明
图1至图3是一实施例中半导体结构的形成过程示意图；
图4至图9是本发明实施例中半导体结构的形成过程示意图。
具体实施方式
如背景技术所述，对晶圆做一些处理的过程还有待改善。现结合具体的实施例进行分析说明。
在晶圆表面形成硅锗层时，硅锗材料将分布在整个晶圆表面并通过硅层进行覆盖，防止硅锗暴露。但由于后续制程在晶圆边缘与晶圆中心位置处有差别，晶圆边缘处的硅锗层可能会暴露出来，进而产生对晶圆中心以及机台的污染。
为了解决晶圆边缘处的硅锗层暴露出来的问题，请参考图1至图3，图1至图3是一实施例中半导体结构的形成过程示意图。
请参考图1，提供晶圆100；在晶圆100表面形成保护层101；以所述保护层101为掩膜刻蚀所述晶圆100，在晶圆100内形成凹槽102。
请参考图2，在凹槽102内形成初始硅锗第一外延层103；形成初始硅锗第一外延层103之和，去除所述保护层101。
请参考图3，平坦化所述初始硅锗第一外延层103，直至暴露出晶圆100表面，形成硅锗第一外延层104；在硅锗第一外延层104表面形成覆盖层105。
所述方法形成的硅锗第一外延层104，虽然表面有覆盖层105进行保护，但在后续的工艺中，例如后续其他的平坦化工艺，很容易磨穿覆盖层105而将硅锗第一外延层104暴露出来从而造成污染。
另一解决办法是，尝试对晶圆的边缘区域不进行曝光，即不在晶圆边缘形成器件结构，以避免硅锗第一外延层容易在晶圆边缘暴露出来，由于曝光区域是芯片面积的整数倍，因此晶圆会浪费大量的面积，使得成本增加。
为了解决上述问题，本发明技术方案提供一种半导体结构的形成方法，通过先在晶圆表面形成初始保护层，再去除第一区上的部分初始保护层，在第二区上形成保护层。所述第一区为晶圆的中心区域，所述第二区为晶圆的边缘区域，所述第一外延层在第一区表面的生长速率大于所述第一外延层在保护层表面的生长速率，只在第一区形成第一外延层，以避免在后续的工艺制程中，若第一外延层也形成于第二区时，容易受后续工艺的影响而暴露出来污染第一区和机台的情况，能够提升良率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明实施例中半导体结构的形成过程示意图。
请参考图4，提供晶圆200，所述晶圆200包括第一区I和环绕第一区I的第二区II。
所述晶圆200的材料包括半导体材料，在本实施例中，所述晶圆200的材料包括硅。
所述第一区I为晶圆200的中心区域，所述第二区II为晶圆200的边缘区域。
请继续参考图4，在晶圆200表面形成初始保护层201。
所述初始保护层201的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述初始保护层201的材料包括氧化硅。所述氧化硅材料易于形成且易于去除。
形成所述初始保护层201的工艺包括化学气相沉积工艺。
接下来，去除第一区I上的部分初始保护层201，在第一区I上形成过渡层，在第二区II上形成保护层，所述过渡层的厚度小于保护层的厚度。所述保护层和过渡层的形成过程请参考图5至图8。
请参考图5，在初始保护层201上形成初始光刻胶层202。
在本实施例中，所述初始光刻胶层202的材料包括负性光刻胶。
请参考图6，采用光栅对第二区II上的初始光刻胶层202进行曝光；对第二区II上的初始光刻胶层202进行曝光之后，对第一区I上的初始光刻胶层202进行显影处理，形成图形化的光刻胶层203,所述光刻胶层203暴露出第一区I上的初始保护层201表面。
负性光刻胶层需对未曝光的区域进行显影，所述第二区II的面积较小，采用负性光刻胶时，用光栅即可对第二区II上的初始光刻胶层201进行曝光，无需进入到曝光机台内曝光，从而简化了流程，节省了机台的使用。
在另一实施例中，所述初始光刻胶层的材料包括正性光刻胶；所述光刻胶层的形成方法包括：在初始保护层上形成初始光刻胶层；对第一区上的初始光刻胶层进行曝光；对第一区上的初始光刻胶层进行曝光之后，对第一区上的初始光刻胶层进行显影处理，形成所述光刻胶层。
请参考图7，以所述光刻胶层203为掩膜，刻蚀所述第一区I上的初始保护层201，在第一区上形成过渡层204，所述过渡层204的厚度小于所述初始保护层201的厚度。
在本实施例中，刻蚀所述第一区I上的初始保护层201的工艺包括干法刻蚀工艺。所属干法刻蚀工艺具有较强的方向性，能够保留第二区II上的初始保护层201。
请参考图8，去除第一区I上的过渡层204和第二区II上的部分初始保护层201，在第二区II上形成保护层205。
去除第一区I上的过渡层204和第二区II上的部分初始保护层201的工艺包括硅钴镍工艺。
所述硅钴镍工艺能够对晶圆200表面的过渡层204进行全域去除，在去除第一区I的过渡层204时也会对第二区II的初始保护层201去除一部分，由于过渡层204的厚度小于初始保护层201的厚度，因此在去除干净过渡层204时，第二区II的保护层205仍有一定的厚度在第二区II表面，保护所述第二区II不形成第一外延层。
在本实施例中，所述保护层205在平行于晶圆200表面方向上的宽度小于50埃。不形成第一外延层的第二区II面积较小，因此不会对晶圆造成太大的浪费。
请参考图9，在第一区I表面形成第一外延层206，所述第一外延层209在第一区I表面的生长速率大于所述第一外延层206在保护层205表面的生长速率。
在本实施例中，所述第一外延层209的材料包括硅锗。在其他实施例中，所述第一外延层的材料还可以是在硅和氧化硅表面生长选择性较大的材料。
在本实施例中，形成所述第一外延层209的工艺包括外延生长工艺。
在另一实施例中，在第一区表面形成第一外延层之前，还包括：在第一区内形成凹槽；在所述凹槽内形成第一外延层。
至此，本发明的技术方案，通过先在晶圆200表面形成初始保护层201，再去除第一区I上的部分初始保护层201，在第二区II上形成保护层205。所述第一区I为晶圆200的中心区域，所述第二区II为晶圆200的边缘区域，所述第一外延层206在第一区I表面的生长速率大于所述第一外延层206在保护层205表面的生长速率，只在第一区I形成第一外延层206，以避免在后续的工艺制程中，若第一外延层206也形成于第二区II时，容易受后续工艺的影响而暴露出来污染第一区I和机台的情况，能够提升良率。
在本实施例中，形成所述第一外延层209之后，还包括：去除所述保护层205；去除所述保护层205之后，在第一外延层206表面和晶圆200表面形成第二外延层(未图示)。
后续的处理工艺根据实际需求沉积相应的膜层，以便后续进入半导体前段制程。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体结构的形成方法，其特征在于，包括：
提供晶圆，所述晶圆包括第一区和环绕第一区的第二区；
在晶圆表面形成初始保护层；
去除第一区上的部分初始保护层，在第一区上形成过渡层，所述过渡层的厚度小于初始保护层的厚度；
去除第一区上的过渡层和第二区上的部分初始保护层，在第二区上形成保护层；
去除第一区上的过渡层之后，在第一区表面形成第一外延层，所述第一外延层在第一区表面的生长速率大于所述第一外延层在保护层表面的生长速率。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除第一区上的部分初始保护层，在第一区形成过渡层的方法包括：在初始保护层上形成图形化的光刻胶层，所述光刻胶层暴露出第一区上的初始保护层表面；以所述光刻胶层为掩膜，刻蚀所述第一区上的初始保护层，在第一区上形成过渡层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，刻蚀所述第一区上的初始保护层的工艺包括干法刻蚀工艺。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述光刻胶层的材料包括负性光刻胶；所述光刻胶层的形成方法包括：在初始保护层上形成初始光刻胶层；采用光栅对第二区上的初始光刻胶层进行曝光；对第二区上的初始光刻胶层进行曝光之后，对第一区上的初始光刻胶层进行显影处理，形成所述光刻胶层。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述光刻胶层的材料包括正性光刻胶；所述光刻胶层的形成方法包括：在初始保护层上形成初始光刻胶层；对第一区上的初始光刻胶层进行曝光；对第一区上的初始光刻胶层进行曝光之后，对第一区上的初始光刻胶层进行显影处理，形成所述光刻胶层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层在平行于晶圆表面方向上的宽度小于50埃。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，去除第一区上的过渡层和第二区上部分初始保护层的工艺包括硅钴镍工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一外延层的材料包括硅锗。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第一外延层的工艺包括外延生长工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始保护层的材料包括氧化硅。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述初始保护层的工艺包括化学气相沉积工艺。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在第一区表面形成第一外延层之前，还包括：在第一区内形成凹槽；在所述凹槽内形成第一外延层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：去除所述保护层；在第一外延层表面和晶圆表面形成第二外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211255717.1A CN117936370A (zh) | 2022-10-13 | 2022-10-13 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211255717.1A CN117936370A (zh) | 2022-10-13 | 2022-10-13 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117936370A true CN117936370A (zh) | 2024-04-26 |
Family
ID=90765251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211255717.1A Pending CN117936370A (zh) | 2022-10-13 | 2022-10-13 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117936370A (zh) |
-
2022
- 2022-10-13 CN CN202211255717.1A patent/CN117936370A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10768526B2 (en) | Method of forming patterns | |
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| US9887089B2 (en) | Semiconductor structures having T-shaped electrodes | |
| US7781343B2 (en) | Semiconductor substrate having a protection layer at the substrate back side | |
| US7319073B2 (en) | Method of reducing silicon damage around laser marking region of wafers in STI CMP process | |
| US10163646B2 (en) | Method for forming semiconductor device structure | |
| US11769691B2 (en) | Semiconductor device and formation method thereof | |
| CN114446769A (zh) | 半导体器件的制备方法 | |
| US9236240B2 (en) | Wafer edge protection | |
| US20110179394A1 (en) | Method for Reducing Plasma Discharge Damage During Processing | |
| US6849530B2 (en) | Method for semiconductor gate line dimension reduction | |
| CN117936370A (zh) | 半导体结构的形成方法 | |
| US6979651B1 (en) | Method for forming alignment features and back-side contacts with fewer lithography and etch steps | |
| CN114843173A (zh) | 半导体结构的形成方法 | |
| CN110648959A (zh) | 半导体器件及其制造方法 | |
| US20230375782A1 (en) | Semiconductor waveguides and methods of forming the same | |
| US11189495B2 (en) | Semiconductor structure and fabrication method thereof | |
| US11450553B2 (en) | Semiconductor structure and method of forming the same | |
| US11444180B2 (en) | Method of forming uniform fin features | |
| US7268066B2 (en) | Method for semiconductor gate line dimension reduction | |
| JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
| US10943819B2 (en) | Semiconductor structure having a plurality of capped protrusions | |
| US20240145244A1 (en) | Method of patterning underlying structure | |
| US20230077092A1 (en) | Method of fabricating semiconductor device and patterning semiconductor structure | |
| US20050014364A1 (en) | Method of suppressing the effect of shining spots present at the edge of a wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |