CN117913137A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN117913137A
CN117913137A CN202311068124.9A CN202311068124A CN117913137A CN 117913137 A CN117913137 A CN 117913137A CN 202311068124 A CN202311068124 A CN 202311068124A CN 117913137 A CN117913137 A CN 117913137A
Authority
CN
China
Prior art keywords
region
semiconductor substrate
semiconductor device
lifetime
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311068124.9A
Other languages
English (en)
Inventor
各川敦史
三塚要
小田优喜
白川彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN117913137A publication Critical patent/CN117913137A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置及半导体装置的制造方法，所述半导体装置具有：晶体管部；二极管部；第一导电型的漂移区，其设置在半导体基板；第二导电型的集电区，其设置在所述半导体基板的背面；第一导电型的阴极区，其设置在所述半导体基板的所述背面，并且掺杂浓度比所述漂移区的掺杂浓度高；多个沟槽部，其设置在所述半导体基板的正面；以及寿命控制部，其设置在所述半导体基板，并包含寿命抑制剂，所述寿命控制部具有：主区，其设置在所述二极管部；以及衰减区，其从所述主区起沿着与所述半导体基板的所述正面平行的方向延伸而设置，并且衰减区的寿命抑制剂浓度比所述主区的寿命抑制剂浓度衰减。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
以往，已知具备晶体管部和二极管部的半导体装置(例如，参照专利文献1-3)。
专利文献1：日本特开2013-149909号公报
专利文献2：国际公开第2012/169053号
专利文献3：日本特开2021-190496号公报
发明内容
技术方案
在本发明的第一方式中，提供一种半导体装置，具备：晶体管部；二极管部；第一导电型的漂移区，其设置在半导体基板；第二导电型的集电区，其设置在所述半导体基板的背面；第一导电型的阴极区，其设置在所述半导体基板的所述背面，并且掺杂浓度比所述漂移区的掺杂浓度高；多个沟槽部，其设置在所述半导体基板的正面；以及寿命控制部，其设置在所述半导体基板，并且包含寿命抑制剂。所述寿命控制部具有：主区，其设置在所述二极管部；以及衰减区，其从所述主区起沿与所述半导体基板的所述正面平行的方向延伸而设置，并且衰减区的寿命抑制剂浓度比所述主区的寿命抑制剂浓度衰减。
在上述半导体装置中，所述衰减区可以在所述二极管部中从所述主区起沿与所述半导体基板的所述正面平行的方向延伸而设置。
在上述任一半导体装置中，在俯视时，所述衰减区可以从所述主区延伸到所述集电区与所述阴极区之间的边界。
在上述任一半导体装置中，在俯视时，所述衰减区可以从所述主区越过所述集电区与所述阴极区之间的边界而延伸到所述集电区的内侧。
在上述任一半导体装置中，在俯视时，所述主区可以从所述阴极区的内侧延伸到所述集电区与所述阴极区之间的边界。在俯视时，所述衰减区可以从所述集电区与所述阴极区之间的所述边界延伸到所述集电区的内侧。
在上述任一半导体装置中，在俯视时，所述主区可以从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止。在俯视时，所述衰减区可以从所述主区越过所述集电区与所述阴极区之间的所述边界而延伸到所述集电区的内侧。
在上述任一半导体装置中，在俯视时，所述主区可以从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止。在俯视时，所述衰减区可以从所述主区沿与所述半导体基板的所述正面平行的方向延伸到所述集电区与所述阴极区之间的所述边界，并在所述边界终止。
在本发明的第二方式中，半导体装置具备：晶体管部；二极管部；第一导电型的漂移区，其设置在半导体基板；第二导电型的集电区，其设置在所述半导体基板的背面；第一导电型的阴极区，其设置在所述半导体基板的所述背面，并且掺杂浓度比所述漂移区的掺杂浓度高；多个沟槽部，其设置在所述半导体基板的正面；以及寿命控制部，其设置在所述半导体基板，并且包含寿命抑制剂。所述寿命控制部可以在俯视时从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止。
在上述任一半导体装置中，所述寿命控制部可以具有：主区，其设置在所述二极管部；以及衰减区，其从所述主区起沿与所述半导体基板的所述正面平行的方向延伸设置，并且寿命抑制剂浓度比所述主区的寿命抑制剂浓度衰减。在俯视时，所述主区可以从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止。在俯视时，所述衰减区可以从所述主区起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的所述边界的方式终止。
在上述任一半导体装置中，所述寿命控制部可以是比所述半导体基板的深度方向上的中心更接近所述正面而设置的正面侧寿命控制区。
在上述任一半导体装置中，所述寿命控制部可以包括背面侧寿命控制区，所述背面侧寿命控制区设置为比所述半导体基板的深度方向上的中心更接近所述背面，并设置在所述半导体基板的整个面。
在上述任一半导体装置中，所述寿命控制部可以是比所述半导体基板的深度方向上的中心更接近所述半导体基板的背面而设置的背面侧寿命控制区。
所述任一半导体装置可以具备第一导电型的缓冲区，该第一导电型的缓冲区设置为比所述半导体基板的深度方向上的中心更接近所述半导体基板的背面。所述缓冲区在所述半导体基板的深度方向上可以具有掺杂浓度的一个或多个峰。
在上述任一半导体装置中，所述一个或多个峰可以包含氢施主。
在上述任一半导体装置中，所述缓冲区可以在所述半导体基板的深度方向上具有掺杂浓度的四个峰。所述寿命控制部可以在所述半导体基板的深度方向上设置在所述四个峰中的从所述半导体基板的背面起的第二个第二峰与第三个第三峰之间。
在上述任一半导体装置中，所述寿命控制部可以在所述半导体基板的深度方向上，在从所述半导体基板的背面起算10μm以上且15μm以下的位置具有寿命抑制剂浓度的峰。
在上述任一半导体装置中，所述寿命控制部可以包含氦。
在上述任一半导体装置中，所述主区可以在沟槽排列方向上被所述衰减区夹持。
在上述任一半导体装置中，所述主区可以在与所述半导体基板的所述正面平行的方向上被所述衰减区包围。
在上述任一半导体装置中，所述主区可以在沟槽排列方向上占所述二极管部的宽度的八成以上。
在上述任一半导体装置中，所述衰减区的宽度可以在沟槽排列方向上为0.1μm以上且10.0μm以下。
在上述任一半导体装置中，所述衰减区的宽度可以是用于形成所述主区的寿命抑制剂扩散的扩散半峰半宽。
在上述任一半导体装置中，所述主区可以在与所述半导体基板的所述正面平行的方向上具有均匀的掺杂浓度。
在上述任一半导体装置中，所述晶体管部可以具有与所述二极管部邻接设置的边界区。所述边界区可以在所述正面具有第二导电型的基区。
在上述任一半导体装置中，所述晶体管部可以具有与所述二极管部邻接而设置的边界区。所述边界区可以具有第二导电型的接触区，所述第二导电型的接触区的掺杂浓度比设置在所述正面的第二导电型的基区的掺杂浓度高。
在本发明的第三方式中，提供一种半导体装置的制造方法，所述半导体装置具备晶体管部和二极管部，所述制造方法包括：在半导体基板形成第一导电型的漂移区的步骤；在所述半导体基板的背面形成第二导电型的集电区的步骤；在所述半导体基板的所述背面形成掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的阴极区的步骤；在所述半导体基板的正面形成多个沟槽部的步骤；以及在所述半导体基板形成包含寿命抑制剂的寿命控制部的步骤。形成所述寿命控制部的步骤包括：在所述二极管部形成主区的步骤；以及形成衰减区的步骤，所述衰减区从所述主区起沿与所述半导体基板的所述正面平行的方向延伸且寿命抑制剂浓度比所述主区衰减。
在本发明的第四方式中，提供一种半导体装置的制造方法，所述半导体基板具备晶体管部和二极管部，所述半导体装置的制造方法包括：在半导体基板形成第一导电型的漂移区的步骤；在所述半导体基板的背面形成第二导电型的集电区的步骤；在所述半导体基板的所述背面形成掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的阴极区的步骤；在所述半导体基板的正面形成多个沟槽部的步骤；以及在所述半导体基板形成包含寿命抑制剂的寿命控制部的步骤。在俯视时，所述寿命控制部从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止。
在上述任一半导体装置的制造方法中，形成所述寿命控制部的步骤可以包括为了形成所述寿命抑制剂而在所述半导体基板形成掩模的步骤。在俯视时，所述掩模与所述二极管部重叠的重叠宽度可以为所述寿命抑制剂扩散的扩散半峰半宽以上。
在上述任一半导体装置的制造方法中，形成所述寿命控制部的步骤可以包括经由没有形成所述掩模的一样的掩模开口部注入所述寿命抑制剂的步骤。
应予说明，上述发明内容并未列举出本发明的全部特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1A示出半导体装置100的俯视图的一例。
图1B是图1A中的区域A的放大图。
图2A是示出包含图1B中的a-a’截面的XZ截面的一例的图。
图2B是图2A的m-m’截面处的寿命抑制剂浓度的例子。
图3A是示出半导体装置100的变形例的包含a-a’截面的XZ截面。
图3B是图3A的m-m’截面处的寿命抑制剂浓度的例子。
图4A是示出半导体装置100的变形例的包含a-a’截面的XZ截面。
图4B是图4A的m-m’截面处的寿命抑制剂浓度的例子。
图5A是示出半导体装置100的变形例的包含a-a’截面的XZ截面。
图5B是图5A的m-m’截面处的寿命抑制剂浓度的例子。
图6示出缓冲区20的掺杂浓度分布的一例。
图7A示出集电极发射极间截止电流Ices与正面侧寿命控制区151的注入区之间的关系。
图7B示出集电极发射极间截止电流Ices与背面侧寿命控制区152的注入区之间的关系。
图7C示出大电流短路耐量与背面侧寿命控制区152的注入区之间的关系。
图8示出使用掩模210的氦离子注入工序的一例。
图9A是用于对寿命抑制剂扩散的扩散半峰半宽Wh进行说明的图。
图9B是图2A等的m-m’截面处的寿命抑制剂浓度分布的另一例。
图10示出半导体装置100的俯视图的一例。
图11A是半导体装置100的变形例的俯视图。
图11B是半导体装置100的变形例的俯视图。
图11C是半导体装置100的变形例的俯视图。
图11D是半导体装置100的变形例的俯视图。
图12A是半导体装置100的变形例的俯视图。
图12B是半导体装置100的变形例的俯视图。
图12C是半导体装置100的变形例的俯视图。
图12D是半导体装置100的变形例的俯视图。
图13A是半导体装置100的变形例的俯视图。
图13B是半导体装置100的变形例的俯视图。
图13C是半导体装置100的变形例的俯视图。
图13D是半导体装置100的变形例的俯视图。
图14A是半导体装置100的变形例的俯视图。
图14B是半导体装置100的变形例的俯视图。
图14C是半导体装置100的变形例的俯视图。
图14D是半导体装置100的变形例的俯视图。
符号说明
10…半导体基板，12…发射区，14…基区，15…接触区，16…蓄积区，17…阱区，18…漂移区，20…缓冲区，21…正面，22…集电区，23…背面，24…集电电极，25…连接部，30…虚设沟槽部，31…延伸部分，32…虚设绝缘膜，33…连接部分，34…虚设导电部，38…层间绝缘膜，40…栅极沟槽部，41…延伸部分，42…栅极绝缘膜，43…连接部分，44…栅极导电部，50…栅极金属层，51…栅极流道部，52…发射电极，54…接触孔，55…接触孔，56…接触孔，62…边界，70…晶体管部，71…台面部，80…二极管部，81…台面部，82…阴极区，90…边界区，91…台面部，100…半导体装置，102…端边，112…栅极焊盘，121…第一峰，122…第二峰，123…第三峰，124…第四峰，130…栅极布线，150…寿命控制部，151…正面侧寿命控制区，152…背面侧寿命控制区，156…主区，157…衰减区，158…渗出部，160…有源部，170…边缘终端结构部，210掩模。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。正交坐标轴仅仅确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型说明为P型或N型。在本说明书中，杂质有时特别是指N型的施主或P型的受主中的某一个，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，形成为示出N型的导电型的半导体或示出P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指，将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，将包含电荷的极性在内相加而得的净浓度。作为一例，如果将施主浓度设为ND，并将受主浓度设为NA，则任一位置处的净的净掺杂浓度为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体接受电子的功能。施主和受主不限于杂质本身。例如，在半导体中存在的空位(V)、氧(O)和氢(H)键合而成的VOH缺陷、晶格间硅(Si-i)与氢键合而成的Si-i-H缺陷、晶格间碳(Ci)与晶格间氧(Oi)以及氢键合而成的CiOi-H缺陷作为供给电子的施主而发挥功能。在本说明书中，有时将这些缺陷称为氢施主。
在本说明书中，在记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中，在记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度例如可以通过二次离子质谱法(SIMS)来测量。上述净掺杂浓度可以通过电压-电容测定法(CV法)来测定。另外，可以将通过扩展电阻测定法(SR法)测量出的载流子浓度作为净掺杂浓度。载流子是指电子或空穴的电荷载流子。通过CV法或SR法测量出的载流子浓度可以设为热平衡状态下的值。另外，在N型的区域中，由于施主浓度比受主浓度大足够多，因此也可以将该区域中的载流子浓度设为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度设为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值设为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度大致均匀的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值设为施主、受主或净掺杂的浓度。
通过SR法测量出的载流子浓度也可以比施主或受主的浓度低。在测定扩展电阻时电流流通的范围内，有时半导体基板的载流子迁移率比结晶状态的载流子迁移率的值低。载流子迁移率的降低是因晶格缺陷等引起的晶体结构的紊乱(无序)而使载流子散乱，由此而产生的。载流子浓度降低的理由如下所述。在SR法中，测定扩散电阻，根据扩散电阻的测定值换算载流子浓度。此时，载流子的迁移率使用结晶状态的迁移率。另一方面，在导入有晶格缺陷的位置，尽管载流子迁移率降低，但通过结晶状态的载流子迁移率计算出载流子浓度。因此，成为比实际的载流子浓度、即施主或受主的浓度低的值。
根据通过CV法或SR法测量的载流子密度计算出的施主或受主的浓度可以比表示施主或受主的元素的化学浓度低。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度或者成为受主的硼(boron)的受主浓度为它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度为氢的化学浓度的0.1％至10％左右。在本说明书中，采用SI单位制。在本说明书中，距离、长度的单位有时用cm(厘米)表示。在该情况下，各计算可以换算为m(米)来计算。关于10的幂的数值表示，例如1E+16表示1×1016，1E-16表示1×10-16。
图1A示出半导体装置100的俯视图的一例。在图1A中，示出将各部件投影到半导体基板10的上表面而得的位置。在图1A中，仅示出半导体装置100的一部分的部件，省略另一部分的部件。半导体装置100是具备晶体管部70和二极管部80的半导体芯片。
晶体管部70包括IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等晶体管。二极管部80包括续流二极管(FWD：Free Wheel Diode)等二极管。本例的半导体装置100是在同一芯片具有晶体管部70和二极管部80的反向导通IGBT(RC-IGBT：ReverseConducting IGBT)。
半导体基板10是由半导体材料形成的基板。半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。半导体基板10可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以利用直拉单晶制造法(CZ法)、磁控拉晶法(MCZ法)、悬浮区熔法(FZ法)中的任一种来制造。
半导体基板10在俯视时具有端边102。在本说明书中简称为俯视的情况下，意味着从半导体基板10的上表面侧进行观察。本例的半导体基板10具有在俯视时彼此对置的两组端边102。在图1A中，X轴和Y轴与某一个端边102平行。另外，Z轴与半导体基板10的上表面垂直。半导体基板10具有有源部160和边缘终端结构部170。
有源部160是在半导体装置100动作的情况下供主电流在半导体基板10的上表面与下表面之间沿深度方向流通的区域。在有源部160的上方设置有发射电极，但在图1A中进行省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70和包括续流二极管(FWD)等二极管元件的二极管部80中的至少一者。在图1A的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。在另一例中，在有源部160可以仅设置有晶体管部70和二极管部80中的一者。
在图1A中，对配置晶体管部70的区域标注符号“I”，对配置二极管部80的区域标注符号“F”。在本说明书中，有时将俯视时与排列方向垂直的方向称为延伸方向(在图1A中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长度。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向可以与后述的各沟槽部的长度方向相同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，可以在除阴极区以外的区域设置P+型的集电区。
晶体管部70在与半导体基板10的下表面接触的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100可以在半导体基板10的上方具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘112。半导体装置100也可以具有阳极焊盘、阴极焊盘和电流检测焊盘等焊盘。各焊盘配置于端边102的附近。端边102的附近是指俯视时的端边102与发射电极之间的区域。在实际安装半导体装置100时，各焊盘可以经由导线等布线与外部的电路连接。
对栅极焊盘112施加栅极电位。栅极焊盘112与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘112与栅极沟槽部连接的栅极布线130。
栅极布线130与晶体管部70的栅极导电部电连接，对晶体管部70施加栅极电压。栅极布线130以在俯视时包围有源部160的外周的方式设置。栅极布线130与设置在边缘终端结构部170的栅极焊盘112电连接。栅极布线130在俯视时可以设置在晶体管部70与二极管部80之间。
另外，半导体装置100可以具备未图示的温度感测部、未图示的电流检测部，该温度感测部为由多晶硅等形成的PN结二极管，该电流检测部模拟设置在有源部160的晶体管部的工作。
在俯视时，本例的半导体装置100在有源部160与端边102之间具备边缘终端结构部170。本例的边缘终端结构部170配置在外周栅极布线130与端边102之间。边缘终端结构部170缓和半导体基板10的上表面侧的电场集中。边缘终端结构部170可以具备包围有源部160而设置为环状的保护环、场板和降低表面电场中的至少一者。
图1B是图1A中的区域A的放大图。区域A是包括晶体管部70、二极管部80和栅极布线130的区域。本例的栅极布线130包括栅极金属层50和栅极流道部51。
在半导体基板10的正面，在晶体管部70与二极管部80之间设置有边界区90。半导体基板10的正面21是指在半导体基板10中对置的两个主面中的一个。关于正面21在后面进行叙述。
本例的半导体装置100具备形成于半导体基板10的正面21侧的内部的栅极沟槽部40、虚设沟槽部30、阱区17、发射区12、基区14和接触区15。另外，本例的半导体装置100具备设置在半导体基板10的正面21的上方的发射电极52和栅极金属层50。发射电极52和栅极金属层50彼此分离而设置。
在发射电极52和栅极金属层50与半导体基板10的正面21之间形成有层间绝缘膜，但在图1B中省略了层间绝缘膜。在本例的层间绝缘膜，贯通该层间绝缘膜而形成有接触孔54、接触孔55和接触孔56。
发射电极52通过在层间绝缘膜开口的接触孔54与半导体基板10的正面21中的发射区12、接触区15和基区14电连接。另外，发射电极52通过接触孔56与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间可以设置有由掺杂有杂质的多晶硅等具有导电性的材料形成的连接部25。
栅极金属层50通过接触孔55与栅极流道部51接触。栅极流道部51由掺杂有杂质的多晶硅等半导体形成。栅极流道部51在半导体基板10的正面中与栅极沟槽部40内的栅极导电部连接。
发射电极52和栅极金属层50由包含金属的材料形成。例如，各电极的至少一部分区域可以由铝(Al)等金属、或铝-硅合金(AlSi)、铝-硅-铜合金(AlSiCu)等金属合金形成。各电极可以在由铝等形成的区域的下层具有由钛、钛化合物等形成的阻挡金属。各电极也可以还具有在接触孔内以与阻挡金属和铝等接触的方式埋入钨等而形成的插塞。
阱区17与栅极金属层50和栅极流道部51重叠而设置。阱区17在不与栅极金属层50和栅极流道部51重叠的范围内也以预定的宽度延伸而设置。本例的阱区17以从接触孔54的Y轴方向的端部向栅极金属层50侧分离的方式设置。阱区17是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14为P-型，阱区17为P+型。
晶体管部70和二极管部80分别在半导体基板10的正面21具有沿排列方向排列有多个的沟槽部。在本例的晶体管部70，沿着排列方向交替地设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。在本例的二极管部80，多个虚设沟槽部30沿着排列方向而设置。在本例的二极管部80不设置栅极沟槽部40。
在晶体管部70，一个以上的栅极沟槽部40沿着各沟槽的排列方向以预定的间隔进行排列。栅极沟槽部40的内部的栅极导电部与栅极金属层50电连接，并被施加栅极电位。在晶体管部70，一个以上的虚设沟槽部30可以沿着排列方向以预定的间隔排列。对虚设沟槽部30的内部的虚设导电部施加与栅极电位不同的电位。本例的虚设导电部与发射电极52电连接，并被施加发射极电位。
在晶体管部70中，可以沿着排列方向交替地形成一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。另外，虚设沟槽部30在二极管部80和边界区90中沿着排列方向以预定的间隔排列。应予说明，晶体管部70也可以不设置虚设沟槽部30，而仅由栅极沟槽部40构成。
本例的栅极沟槽部40可以具有沿着与排列方向垂直的延伸方向延伸的两个延伸部分41(沿着延伸方向呈直线状的沟槽的部分)和将两个延伸部分41连接的连接部分43。图1B中的延伸方向为Y轴方向。
连接部分43的至少一部分在俯视时优选设置为曲线状。通过连接部分43将两个延伸部分41的Y轴方向上的端部彼此连接，从而能够缓和延伸部分41的端部处的电场集中。
在晶体管部70中，虚设沟槽部30设置在栅极沟槽部40的各个延伸部分41之间。在各个延伸部分41之间，可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有延伸部分31和连接部分33。图1B所示的半导体装置100包括不具有连接部分33的直线形状的虚设沟槽部30和具有连接部分33的虚设沟槽部30这两者。将栅极沟槽部40的延伸部分41或虚设沟槽部30的延伸部分31在延伸方向上长向延伸的方向设为沟槽部的长度方向。栅极沟槽部40或虚设沟槽部30的长度方向可以与延伸方向一致。在本例中，延伸方向和长度方向是Y轴方向。将排列有多个栅极沟槽部40或虚设沟槽部30的排列方向设为沟槽部的宽度方向。宽度方向可以与排列方向一致。另外，宽度方向可以与长度方向垂直。在本例中，长度方向与宽度方向垂直。在本例中，排列方向和宽度方向是X轴方向。
在栅极沟槽部40的前端的连接部分43，栅极沟槽部40内的栅极导电部与栅极流道部51连接。栅极沟槽部40可以设置为在延伸方向(Y轴方向)上比虚设沟槽部30更向栅极流道部51侧突出。栅极沟槽部40的该突出部分与栅极流道部51连接。
阱区17的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向的端部在俯视时设置在阱区17。即，在各沟槽部的Y轴方向的端部，各沟槽部的深度方向的底部被阱区17覆盖。由此，能够缓和各沟槽部的该底部处的电场集中。
在排列方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面沿着沟槽在延伸方向(Y轴方向)上延伸而设置。
边界区90在晶体管部70中与二极管部80邻接而设置。边界区90是在半导体基板10的正面侧的台面部未设置有第一导电型的发射区12，而在半导体基板10的背面侧设置有集电区22的区域。边界区90可以在正面21具有基区14。应予说明，在图1B中，关于设置在半导体基板10的背面侧的阴极区82，示出投影到正面侧的情况下的位置。在边界区90设置有虚设沟槽部30。
台面部71是设置在晶体管部70的台面部，台面部81是设置在二极管部80的台面部，台面部91是设置在边界区90的台面部。在本说明书中简称为台面部的情况下，分别指台面部71、台面部81和台面部91。台面部是指半导体基板10的被相邻的两个沟槽部夹持的部分，台面部可以是从半导体基板10的正面21到各沟槽部的最深的底部的深度的部分。可以将各沟槽部的延伸部分作为一个沟槽部。即，可以将被两个延伸部分夹持的区域作为台面部。
在各台面部设置有基区14。将台面部中在半导体基板10的上表面露出的基区14中的最靠近栅极金属层50而配置的区域设为基区14-e。在图1B中，示出了配置于各台面部的延伸方向上的一个端部的基区14-e，但在各台面部的另一个端部也配置有基区14-e。在各台面部，在俯视时被基区14-e夹持的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一者。本例的发射区12为N+型，接触区15为P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部71具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40接触地设置。与栅极沟槽部40接触的台面部71可以设置有在半导体基板10的上表面露出的接触区15。
台面部71中的接触区15和发射区12分别从X轴方向上的一个沟槽部设置到另一个沟槽部。作为一例，台面部71的接触区15和发射区12沿着沟槽部的延伸方向(Y轴方向)交替而配置。
在另一例中，台面部71的接触区15和发射区12可以沿着沟槽部的延伸方向(Y轴方向)设置成条纹状。例如，在与沟槽部接触的区域设置有发射区12，在被发射区12夹持的区域设置有接触区15。
在二极管部80的台面部81不设置发射区12。在台面部81的上表面可以设置有基区14和接触区15。在台面部81的上表面，在被基区14-e夹持的区域，可以与各基区14-e接触地设置有接触区15。在台面部81的上表面，在被接触区15夹持的区域可以设置有基区14。基区14可以配置于被接触区15夹持的整个区域。
在各个台面部的上方设置有接触孔54。接触孔54配置于被基区14-e夹持的区域。本例的接触孔54设置在接触区15、基区14和发射区12这些各区域的上方。接触孔54未设置在与基区14-e和阱区17对应的区域。接触孔54可以配置在台面部71的排列方向(X轴方向)上的中央。
在二极管部80中，在与半导体基板10的下表面邻接的区域设置有N+型的阴极区82。阴极区82的掺杂浓度比漂移区18的掺杂浓度高。在半导体基板10的下表面，在未设置阴极区82的区域可以设置有P+型的集电区22。阴极区82和集电区22设置在半导体基板10的背面23与缓冲区20之间。在图1B中，用虚线表示阴极区82与集电区22之间的边界。
阴极区82在Y轴方向上与阱区17分离而配置。由此，能够确保掺杂浓度比较高且形成至深的位置的P型的区域(阱区17)与阴极区82之间的距离，从而提高耐压并抑制来自阱区17的空穴的注入。本例的阴极区82的Y轴方向上的端部被配置为比接触孔54的Y轴方向上的端部更远离阱区11。在另一例中，阴极区82的Y轴方向上的端部可以配置在阱区11与接触孔54之间。
图2A是示出包含图1B中的a-a’截面的XZ截面的一例的图。包含a-a’截面的XZ截面是在晶体管部70中通过发射区12的XZ面。本例的半导体装置100在包含a-a’截面的XZ截面中具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。发射电极52形成于半导体基板10和层间绝缘膜38的上方。
漂移区18是设置在半导体基板10的第一导电型的区域。作为一例，本例的漂移区18为N-型。漂移区18可以是在半导体基板10中未形成其他掺杂区而残留的区域。即，漂移区18的掺杂浓度可以是半导体基板10的掺杂浓度。
缓冲区20是设置在漂移区18的下方的第一导电型的区域。本例的缓冲区20设置为比半导体基板10的深度方向上的中心更接近半导体基板10的背面23。作为一例，本例的缓冲区20为N型。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达第二导电型的集电区22和第一导电型的阴极区82的场截止层而发挥功能。
集电区22和阴极区82设置在半导体基板10的背面23。集电区22在晶体管部70中设置在缓冲区20的下方。阴极区82在二极管部80中设置在缓冲区20的下方。集电区22与阴极区82之间的边界62可以是晶体管部70与二极管部80之间的边界。
集电电极24形成于半导体基板10的背面23。集电电极24由金属等导电材料形成。集电电极24的至少一部分区域例如可以由铝(Al)等金属、或者铝-硅合金(AlSi)、铝-硅-铜合金(AlSiCu)等金属合金形成。
基区14是在台面部71、台面部91和台面部81中设置在漂移区18的上方的第二导电型的区域。基区14与栅极沟槽部40接触地设置。基区14可以与虚设沟槽部30接触地设置。
在台面部71中，发射区12设置在基区14与正面21之间。发射区12与栅极沟槽部40接触地设置。发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。应予说明，发射区12可以不设置在台面部91。
接触区15在台面部91中设置在基区14的上方。接触区15在台面部91中与栅极沟槽部40接触地设置。在其他截面中，接触区15可以设置在台面部71的正面21。
蓄积区16是设置在比漂移区18更靠半导体基板10的正面21侧的第一导电型的区域。作为一例，本例的蓄积区16为N+型。蓄积区16设置在台面部71。蓄积区16也可以设置在台面部81和台面部91。
另外，蓄积区16与栅极沟槽部40接触地设置。蓄积区16可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。蓄积区16的掺杂浓度比漂移区18的掺杂浓度高。通过设置蓄积区16，能够提高载流子注入促进效果(IE效果)，降低晶体管部70的导通电压。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30设置在正面21。各沟槽部从正面21设置到漂移区18。在设置有发射区12、基区14、接触区15和蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通掺杂区并不限于以形成掺杂区后形成沟槽部的顺序进行制造。在形成沟槽部之后，在沟槽部之间形成掺杂区的情况也包括在沟槽部贯通掺杂区的情况中。
栅极沟槽部40具有形成于正面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42更靠内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40在正面21被层间绝缘膜38覆盖。
栅极导电部44包括在半导体基板10的深度方向上隔着栅极绝缘膜42与在台面部71侧邻接的基区14对置的区域。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成由电子的反转层形成的沟道。
虚设沟槽部30可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于正面21侧的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式形成。虚设导电部34形成于虚设沟槽的内部，并且形成于比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30在正面21被层间绝缘膜38覆盖。
层间绝缘膜38设置在正面21。在层间绝缘膜38的上方设置有发射电极52。在层间绝缘膜38设置有用于将发射电极52与半导体基板10电连接的一个或多个接触孔54。接触孔55和接触孔56也可以同样地贯通层间绝缘膜38而设置。
寿命控制部150设置在半导体基板10，并包含寿命抑制剂。寿命控制部150可以是通过向半导体基板10的内部注入杂质等而有意地形成有寿命抑制剂的区域。在一例中，寿命控制部150通过向半导体基板10注入氦而形成。通过设置寿命控制部150，能够降低关断时间，抑制尾电流，由此能够降低开关时的损耗。
寿命抑制剂是载流子的复合中心。寿命抑制剂可以是晶格缺陷。例如，寿命抑制剂可以是空位、空位团、它们与构成半导体基板10的元素之间的复合缺陷、或者位错。另外，寿命抑制剂也可以是氦、氖等稀有气体元素、或者铂等金属元素等。寿命抑制剂可以是在将氢离子注入到半导体基板10的注入面之后，比截止的氢相形成得更靠注入面侧的复合中心。晶格缺陷的形成可以使用电子束。用于形成寿命控制部150的杂质的剂量可以为0.5E10cm-2以上且1.0E13cm-2以下，也可以为5.0E10cm-2以上且5.0E11cm-2以下。用于形成寿命控制部150的加速能量可以为100keV以上且100MeV以下。
寿命抑制剂浓度是指载流子的复合中心浓度。寿命抑制剂浓度可以是晶格缺陷的浓度。例如寿命抑制剂浓度可以是空位、空位团等的空位浓度，也可以是这些空位与构成半导体基板10的元素之间的复合缺陷浓度，或者也可以是位错浓度。另外，寿命抑制剂浓度可以是氦、氖等稀有气体元素的化学浓度，或者也可以是铂等金属元素的化学浓度。
寿命控制部150包括正面侧寿命控制区151和背面侧寿命控制区152中的至少一者。寿命控制部150包括主区156和衰减区157。
正面侧寿命控制区151比半导体基板10的深度方向上的中心更接近正面21而设置。正面侧寿命控制区151可以包括主区156和衰减区157。
背面侧寿命控制区152比半导体基板10的深度方向上的中心更接近背面23而设置。本例的背面侧寿命控制区152设置在缓冲区20。背面侧寿命控制区152可以包括主区156和衰减区157。
寿命控制部150可以通过从背面23侧注入用于形成寿命抑制剂的杂质离子而形成。有时将用于形成寿命抑制剂的杂质离子简称为杂质离子。杂质离子例如是氦离子。由此，能够避免对半导体装置100的正面21侧的影响。例如，寿命控制部150通过从背面23侧注入氦离子而形成。在此，能够通过SR法或者漏电流的测定，获取正面21侧的状态来判断寿命控制部150是通过从正面21侧的注入而形成的，还是通过从背面23侧的注入而形成的。
正面侧寿命控制区151和背面侧寿命控制区152的形成方法可以相同也可以不同。也可以通过从背面23侧注入杂质离子来形成正面侧寿命控制区151和背面侧寿命控制区152这两者。可以通过从正面21侧注入杂质离子来形成正面侧寿命控制区151，通过从背面23侧注入杂质离子来形成背面侧寿命控制区152。也可以通过从正面21侧注入杂质离子来形成正面侧寿命控制区151和背面侧寿命控制区152这两者。形成正面侧寿命控制区151和背面侧寿命控制区152时的杂质离子的剂量可以相同，也可以不同。
主区156设置在二极管部80。主区156可以是直接注入有杂质离子的区域。例如，在使用掩模形成寿命控制部150的情况下，主区156是未被掩模覆盖的区域。主区156在正面侧寿命控制区151和背面侧寿命控制区152中既可以设置在俯视时的同一区域，也可以设置在俯视时的不同区域。
衰减区157从主区156沿与半导体基板10的正面21平行的方向延伸而设置。衰减区157是寿命抑制剂浓度比主区156衰减的区域。衰减区157可以不是注入有杂质离子的区域，而是通过注入的杂质进行热扩散而形成的区域。衰减区157在正面侧寿命控制区151和背面侧寿命控制区152中既可以设置在俯视时的同一区域，也可以设置在俯视时的不同区域。
本例的衰减区157在二极管部80中从主区156沿与半导体基板10的正面21平行的方向延伸而设置。即，二极管部80具有主区156和衰减区157。本例的衰减区157在排列方向上从主区156延伸到集电区22与阴极区82之间的边界62。衰减区157可以在排列方向上从主区156延伸到集电区22与阴极区82之间的边界62，并在边界62终止。
在此，将二极管部80的沟槽排列方向的宽度设为Wa、将衰减区157的沟槽排列方向的宽度设为Wb以及将主区156的沟槽排列方向的宽度设为Wc。在该情况下，可以满足Wa＞Wc，也可以满足(Wa-2Wb)＞Wc。主区156的沟槽排列方向的宽度Wc可以比二极管部80的沟槽排列方向的宽度Wa小。主区156可以形成于二极管部80的内侧。应予说明，衰减区157在沟槽排列方向上的宽度Wb可以与用于形成寿命控制部150的寿命抑制剂在与半导体基板10的正面21平行的方向上的扩散半峰半宽Wh相同。关于扩散半峰半宽Wh在后面进行叙述。
主区156在沟槽排列方向上可以占二极管部80的宽度的八成以上。即，可以满足0.8≤(Wa-2Wb)/Wa＜1.0。
图2B是图2A的m-m’截面处的寿命抑制剂浓度的例子。m-m’截面沿X轴方向通过正面侧寿命控制区151。主区156的寿命抑制剂浓度分布可以是一样的。衰减区157是寿命抑制剂浓度衰减的区域。衰减区157的寿命抑制剂浓度分布可以是高斯分布。
将寿命控制部150的端部的位置x1和x1’设为衰减区157的寿命抑制剂浓度成为主区156中的寿命抑制剂浓度的最大值或者平均浓度的半值的位置。将位置x2和x2’设为主区156的寿命抑制剂浓度在水平方向(X轴方向)上开始衰减的位置。即，位置x2和x2’是主区156的端部的位置。主区156的宽度Wc是位置x2与位置x2’之间的距离。衰减区157的宽度Wb是位置x1与位置x2之间的距离、或者位置x1’与位置x2’之间的距离。衰减区157的宽度Wb是寿命抑制剂浓度分布的半峰半宽(HWHM)。半峰半宽可以是扩散半峰半宽Wh。
在寿命抑制剂浓度分布中，将浓度比位置x1或位置x1’的浓度低的部分设为渗出部158。本例的寿命控制部150的端部的位置x1和x1’与边界62一致。即，寿命抑制剂浓度分布的渗出部158可以位于边界区90，也可以位于晶体管部70。
图3A是示出半导体装置100的变形例的包含a-a’截面的XZ截面。本例的半导体装置100在与图2A的半导体装置100不同的区域具备寿命控制部150。在本例中，对与图2A的半导体装置100之间的不同点进行特别地说明。
在俯视时，正面侧寿命控制区151和背面侧寿命控制区152设置在不同的区域。本例的正面侧寿命控制区151具有主区156和衰减区157。背面侧寿命控制区152可以不具有衰减区157。本例的寿命控制部150可以具有正面侧寿命控制区151和背面侧寿命控制区152中的至少一者，也可以不具有正面侧寿命控制区151和背面侧寿命控制区152中的至少一者。
正面侧寿命控制区151和背面侧寿命控制区152可以设置在同一区域。即，在俯视时，正面侧寿命控制区151的主区156可以设置在与背面侧寿命控制区152的主区156相同的区域。在俯视时，正面侧寿命控制区151的衰减区157可以设置在与背面侧寿命控制区152的衰减区157相同的区域。但是，正面侧寿命控制区151和背面侧寿命控制区152也可以设置在不同的区域。
主区156在沟槽排列方向上不从阴极区82的上方延伸到集电区22与阴极区82之间的边界62而终止。衰减区157从主区156越过集电区22与阴极区82之间的边界62而延伸到集电区22的上方。本例的衰减区157从主区156延伸到边界区90的内侧，但也可以越过边界区90而延伸。在此，以正面侧寿命控制区151的主区156和衰减区157进行说明。但是，对于背面侧寿命控制区152也同样地，也可以在与本例的主区156和衰减区157对应的位置具有主区156和衰减区157。
图3B是图3A的m-m’截面处的寿命抑制剂浓度的例子。在本例中，对与图2A和图2B的半导体装置100之间的不同点进行特别地说明。本例的边界62位于寿命控制部150的端部的位置x1(或x1’)与主区156的端部的位置x2(或x2’)之间。换言之，边界62位于衰减区157。寿命抑制剂浓度分布的渗出部158可以位于比边界62更向外侧远离的位置。渗出部158可以位于边界区90，也可以位于晶体管部70。
图4A是示出半导体装置100的变形例的包含a-a’截面的XZ截面。本例的半导体装置100在与图2A和图3A的半导体装置100不同的区域具备寿命控制部150。在本例中，对与图2A和图3A的半导体装置100之间的不同点进行特别地说明。
寿命控制部150可以设置在二极管部80，而不设置在晶体管部70。在本例中，正面侧寿命控制区151和背面侧寿命控制区152这两者设置在二极管部80，不设置在晶体管部70。也可以省略正面侧寿命控制区151和背面侧寿命控制区152中的一者。
正面侧寿命控制区151和背面侧寿命控制区152可以设置在同一区域。即，在俯视时，正面侧寿命控制区151的主区156可以设置在与背面侧寿命控制区152的主区156相同的区域。在俯视时，正面侧寿命控制区151的衰减区157可以设置在与背面侧寿命控制区152的衰减区157相同的区域。但是，正面侧寿命控制区151和背面侧寿命控制区152也可以设置在不同的区域。
主区156在阴极区82的上方沿沟槽排列方向延伸，不延伸到集电区22与阴极区82之间的边界62而终止。衰减区157从主区156沿沟槽排列方向延伸，不延伸到集电区22与阴极区82之间的边界62而终止。即，本例的半导体装置100具有衰减区157的端部与边界62之间的距离Wd。本例的距离Wd是沟槽排列方向上的距离，但也可以在沟槽延伸方向上设置距离Wd。距离Wd可以比宽度Wb小，也可以与宽度Wb相同，还可以比宽度Wb大。
在本例中，二极管部80的沟槽排列方向的宽度Wa可以比主区156的沟槽排列方向的宽度Wc大。即，可以是Wa＞Wc。另外，二极管部80的沟槽排列方向上的宽度Wa可以比寿命控制部150的宽度Wc+2Wb大。即，可以是Wa＞Wc+2Wb。
图4B是图4A的m-m’截面处的寿命抑制剂浓度的例子。在本例中，对与图3A和图3B的半导体装置100之间的不同点进行特别地说明。本例的边界62位于比寿命控制部150的端部的位置x1(或x1’)更向外侧远离的位置。寿命抑制剂浓度分布的渗出部158可以位于二极管部80。或者，渗出部158可以从二极管部80的内侧延伸到边界62。渗出部158的端部可以是边界62。边界62可以位于比位置x1(或x1’)更靠朝向晶体管侧的外侧的位置。
图5A是示出半导体装置100的变形例的包含a-a’截面的XZ截面。本例的半导体装置100在与图3A的半导体装置100不同的区域具备寿命控制部150。在本例中，对与图3A的半导体装置100之间的不同点进行特别地说明。
本例的背面侧寿命控制区152设置在半导体基板10的整个面。本例的背面侧寿命控制区152在XY平面中设置在半导体基板10的整个面，能够不使用掩模而形成。由于本例的背面侧寿命控制区152是在整个背面23注入杂质，因此主区156设置在半导体基板10的整个面。另一方面，在本例的情况下，背面侧寿命控制区152不具有衰减区157。
在俯视时，正面侧寿命控制区151设置在与背面侧寿命控制区152不同的区域。本例的正面侧寿命控制区151具有主区156和衰减区157。
主区156在沟槽排列方向上不从阴极区82的上方延伸到集电区22与阴极区82之间的边界62而终止。本例的衰减区157从主区156越过集电区22与阴极区82之间的边界62而延伸到集电区22的上方。如其他例子那样，衰减区157可以不越过集电区22与阴极区82之间的边界62而终止，也可以在集电区22与阴极区82之间的边界62终止。
应予说明，正面侧寿命控制区151和背面侧寿命控制区152不限于上述例。例如正面侧寿命控制区151可以是图2A的例子，背面侧寿命控制区152可以是图3A的例子或图4A的例子。另外，正面侧寿命控制区151可以是图3A的例子，背面侧寿命控制区152可以是图2A的例子或图4A的例子。另外，正面侧寿命控制区151可以是图4A的例子，背面侧寿命控制区152可以是图2A的例子或图3A的例子。
图5B是图5A的m-m’截面处的寿命抑制剂浓度的例子。图5B与图3B相同。
图6示出缓冲区20的掺杂浓度分布的一例。本例的背面侧寿命控制区152通过氦离子的注入而形成，但背面侧寿命控制区152的形成方法不限于此。在此，对通过形成背面侧寿命控制区152而给缓冲区20带来的影响进行说明。
实线表示具有背面侧寿命控制区152的情况下的缓冲区20的掺杂浓度分布。虚线表示不具有背面侧寿命控制区152的情况下的缓冲区20的掺杂浓度分布。
缓冲区20在半导体基板10的深度方向上具有掺杂浓度的一个或多个峰。本例的缓冲区20在半导体基板10的深度方向上具有掺杂浓度的四个峰。缓冲区20在半导体基板10的深度方向上，从背面23起按照第一峰121、第二峰122、第三峰123和第四峰124的顺序具有峰。深度位置D1～D4分别表示从第一峰121到第四峰124的在深度方向上距背面23的距离。缓冲区20可以通过氢离子的注入而形成。即，缓冲区20可以包含氢施主。本例的半导体基板10使用MCZ法形成，但不限于此。
双点划线表示形成背面侧寿命控制区152的情况下的寿命抑制剂浓度。深度位置Dk表示半导体基板10的深度方向上的从背面23到背面侧寿命控制区152的峰的距离。背面侧寿命控制区152可以在半导体基板10的深度方向上设置在第二峰122与第三峰123之间。即，背面侧寿命控制区152的距背面23的深度位置Dk可以比第二峰122的距背面23的深度位置D2大，并且比第三峰123的距背面23的深度位置D3小。本例的背面侧寿命控制区152在半导体基板10的深度方向上，在从半导体基板10的背面23起算10μm以上且15μm以下的位置具有寿命抑制剂浓度的峰。
背面侧寿命控制区152的距背面23的深度位置Dk可以比在缓冲区20中从背面23起形成得最浅的峰深。即，深度位置Dk可以比深度位置D1大。背面侧寿命控制区152的距背面23的深度位置Dk可以比在缓冲区20中从背面23起形成得最深的峰浅。即，在如本例那样缓冲区20具有4个峰的情况下，深度位置Dk可以比深度位置D4小。
在此，在晶体管部70中，由于设置背面侧寿命控制区152而形成复合中心，阻碍来自背面23的空穴注入，存在背面雪崩耐量降低的情况。另外，由于形成背面侧寿命控制区152，有时由氢形成的缓冲区20的一个或多个峰高浓度化。在本例中，由于寿命抑制剂的形成，第三峰123与第四峰124之间的掺杂浓度高浓度化。如果缓冲区20的掺杂浓度高浓度化，则来自背面23的空穴的注入被阻碍，存在背面雪崩耐量降低的情况。
半导体装置100通过将被注入寿命抑制剂的主区156设置在二极管部80的内侧，能够抑制背面雪崩耐量的降低。即使在使用缓冲区20容易高浓度化的MCZ基板的情况下，本例的半导体装置100也能够避免缓冲区20的高浓度化而抑制背面雪崩耐量的降低。另外，半导体装置100通过在晶体管部70不设置寿命控制部150，从而能够抑制漏电流的增加和元件的热失控。
图7A示出集电极-发射极间截止电流Ices与正面侧寿命控制区151的注入区之间的关系。集电极-发射极间截止电流Ices是在使栅极-发射极间短路的状态下对集电极-发射极间施加预定的电压时的集电极-发射极间的漏电流。
实施例1是仅在二极管部80设置有正面侧寿命控制区151且重叠宽度Wo＝10μm的情况的例子。重叠宽度Wo表示用于形成寿命控制部150的掩模与二极管部80重叠的宽度。关于重叠宽度Wo在后面进行叙述。
实施例2是仅在二极管部80设置有正面侧寿命控制区151且重叠宽度Wo＝0μm的情况的例子。比较例1是将正面侧寿命控制区151注入到半导体基板10的整个面的情况的例子。
在将实施例2的集电极-发射极间截止电流Ices设为100％的情况下，比较例1的Ices成为620％，实施例1的Ices成为97％。这样，通过仅在二极管部80设置正面侧寿命控制区151，能够大幅降低漏电流。
图7B示出集电极-发射极间截止电流Ices与背面侧寿命控制区152的注入区之间的关系。
实施例3是不设置背面侧寿命控制区152的情况的例子。实施例4是仅在二极管部80设置有背面侧寿命控制区152的情况的例子。实施例5是将背面侧寿命控制区152注入到半导体基板10的整个面的情况的例子。
在将实施例5的集电极-发射极间截止电流Ices设为100％的情况下，实施例3的Ices成为80％，实施例4的Ices成为85％。这样，通过变更背面侧寿命控制区152的注入区，能够调整漏电流量。设置背面侧寿命控制区152的区域可以考虑与开关损耗之间的权衡等来适当决定。
图7C示出大电流短路耐量与背面侧寿命控制区152的注入区之间的关系。作为一例，大电流短路耐量是指在使栅极-发射极间电压增加至+15V以上而使半导体装置100短路的情况下能够安全地切断的最大的栅极-发射极间电压值。
实施例6是仅在二极管部80设置有背面侧寿命控制区152的情况的例子。实施例7是将背面侧寿命控制区152注入到半导体基板10的整个面的情况的例子。
在将实施例7的大电流短路耐量设为100％的情况下，实施例6的大电流短路耐量成为167％。这样，通过变更背面侧寿命控制区152的注入区，能够调整大电流短路耐量。设置背面侧寿命控制区152的区域可以考虑与开关损耗之间的权衡等来适当决定。
图8示出使用掩模210的氦离子的注入工序的一例。在本例中，使用掩模210选择性地形成寿命控制部150。
为了形成寿命控制部150而在半导体基板10的正面21或背面23形成掩模210。本例的掩模210设置在背面23侧，抑制氦离子向半导体基板10的注入。在从正面21侧注入氦离子的情况下，掩模210设置在正面21侧。寿命控制部150通过经由掩模210的掩模开口部注入氦离子而形成。即，掩模210的掩模开口部设置在与注入氦离子的主区156对应的区域。另一方面，衰减区157被掩模210覆盖。
在本例中，经由未形成掩模210的一样的掩模开口部注入寿命抑制剂。本例的掩模210未设置在主区156。因此，主区156在与半导体基板10的正面21平行的方向上具有均匀的掺杂浓度。一样的掩模开口部是指不具有方格花纹那样的掩模的开口部与非开口部重复的重复结构的掩模开口部。另一方面，如果在主区156设置方格花纹等重复结构而形成寿命控制部150，则存在寿命控制部150的掺杂浓度不均匀的情况。
重叠宽度Wo表示掩模210与二极管部80重叠的宽度。重叠宽度Wo可以是寿命抑制剂扩散的扩散半峰半宽Wh以上。重叠宽度Wo可以等于衰减区157的沟槽排列方向上的宽度Wb与从衰减区157的端部到边界62的距离Wd之和。换言之，在用掩模210覆盖二极管部80的重叠宽度Wo中，寿命抑制剂扩散的宽度为宽度Wb，其余为距离Wd。
应予说明，本例的重叠宽度Wo表示在沟槽排列方向上掩模210与二极管部80重叠的宽度，但在沟槽延伸方向上掩模210与二极管部80重叠的宽度也可以是同样的大小。
图9A是用于对寿命抑制剂扩散的扩散半峰半宽Wh进行说明的图。扩散半峰半宽Wh可以是扩散后的寿命抑制剂浓度分布的半峰半宽(HWHM)。注入有寿命抑制剂的主区156的寿命抑制剂浓度成为与分布的峰相当的寿命抑制剂浓度。在未注入寿命抑制剂的衰减区157中，具有沿着本图的寿命抑制剂浓度分布衰减的寿命抑制剂浓度。
即，衰减区157的宽度Wb是用于形成主区156的寿命抑制剂扩散的扩散半峰半宽Wh。衰减区157的宽度Wb可以为0.1μm以上且10.0μm以下。衰减区157的宽度Wb在沟槽排列方向和沟槽延伸方向上可以相同。
图9B是图2A等的m-m’截面处的寿命抑制剂浓度分布的另一例。主区156中的寿命抑制剂浓度可以以平均浓度为中心而变化。关于寿命抑制剂浓度的变化的比例，主区156中的最小值可以为最大值的50％以上。关于寿命抑制剂浓度的变化的比例，相对于主区156中的寿命抑制剂浓度的平均浓度，最大值与最小值的幅度可以为50％以下。在这样的情况下，主区156中的寿命抑制剂浓度分布可以实质上平坦或者实质上均匀。
图10示出半导体装置100的俯视图的一例。在本例中，在图1A中示出的半导体装置100的俯视图中，示出设置主区156和衰减区157的区域。
主区156在沟槽排列方向上可以被衰减区157夹持。主区156在沟槽延伸方向上可以被衰减区157夹持。本例的主区156在沟槽排列方向和沟槽延伸方向上分别被衰减区157夹持。即，本例的主区156在与半导体基板10的正面21平行的方向上被衰减区157包围。主区156和衰减区157可以是正面侧寿命控制区151，也可以是背面侧寿命控制区152。
主区156可以设置在与二极管部80相同的区域。即，在俯视时，主区156可以与阴极区82设置在相同的区域。衰减区157可以设置在晶体管部70的内侧。即，在俯视时，衰减区157可以与集电区22重叠而设置。这样，在本例中，通过在俯视时与二极管部80对应的区域设置掩模210的掩模开口部并注入寿命抑制剂，从而在二极管部80形成主区156，并在二极管部80的周围形成衰减区157。
图11A是半导体装置100的变形例的俯视图。在本例中，与图1B的半导体装置100的俯视图的不同点在于，图示了主区156和衰减区157的位置。在本例中，对与图1B的半导体装置100的不同点进行特别地说明。
主区156在俯视时从阴极区82的内侧延伸到集电区22与阴极区82之间的边界62。本例的主区156在沟槽排列方向和沟槽延伸方向中的任一方向上都从阴极区82的内侧延伸到集电区22与阴极区82之间的边界62。
衰减区157在俯视时从集电区22与阴极区82之间的边界62延伸到集电区22的内侧。本例的衰减区157在沟槽排列方向和沟槽延伸方向中的任一方向上都从集电区22与阴极区82之间的边界62延伸到集电区22的内侧。衰减区157的宽度在沟槽排列方向和沟槽延伸方向上可以相同。衰减区157的沟槽排列方向上的宽度和沟槽延伸方向上的宽度均可以是扩散半峰半宽Wh。
图11B是半导体装置100的变形例的俯视图。在本例中，主区156和衰减区157的位置与图11A的半导体装置100的俯视图不同。在本例中，对与图11A的半导体装置100的不同点进行特别地说明。
在俯视时，主区156从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。本例的主区156在沟槽排列方向和沟槽延伸方向中的任一方向上，都从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。
在俯视时，衰减区157从主区156越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。本例的衰减区157在沟槽排列方向和沟槽延伸方向中的任一方向上都从主区156越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。
图11C是半导体装置100的变形例的俯视图。在本例中，主区156和衰减区157的位置与图11A和图11B的半导体装置100的俯视图不同。在本例中，对与图11A和图11B的半导体装置100的不同点进行特别地说明。
在俯视时，主区156从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。本例的主区156在沟槽排列方向和沟槽延伸方向中的任一方向上，都从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。
在俯视时，衰减区157从主区156沿与半导体基板10的正面21平行的方向延伸到集电区22与阴极区82之间的边界62，并且在边界62终止。本例的衰减区157在沟槽排列方向和沟槽延伸方向中的任一方向上均从主区156延伸到集电区22与阴极区82之间的边界62，并且在边界62终止。
图11D是半导体装置100的变形例的俯视图。在本例中，主区156和衰减区157的位置与图11A～图11C的半导体装置100的俯视图不同。在本例中，对与图11A～图11C的半导体装置100的不同点进行特别地说明。
在俯视时，主区156从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。本例的主区156在沟槽排列方向和沟槽延伸方向中的任一方向上，都从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。
在俯视时，衰减区157从主区156沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。本例的衰减区157在沟槽排列方向和沟槽延伸方向中的任一方向上，都从主区156沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。
从边界62到衰减区157的距离在沟槽排列方向和沟槽延伸方向上可以相同，也可以不同。从边界62到衰减区157的距离可以与扩散半峰半宽Wh相同，也可以比扩散半峰半宽Wh大，还可以比扩散半峰半宽Wh小。
图12A是半导体装置100的变形例的俯视图。在本例中，沟槽延伸方向上的主区156和衰减区157的位置与图11A的半导体装置100的俯视图不同。在本例中，对与图11A的半导体装置100的不同点进行特别地说明。
主区156在沟槽延伸方向上从阴极区82的内侧越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。另一方面，主区156在沟槽排列方向上从阴极区82的内侧延伸到集电区22与阴极区82之间的边界62。这样，在主区156与边界62之间的关系中，可以为主区156在沟槽排列方向和沟槽延伸方向上延伸到不同的位置而设置。
衰减区157在沟槽延伸方向上从主区156沿与半导体基板10的正面21平行的方向延伸，并在集电区22的内侧终止。另一方面，衰减区157在沟槽排列方向上从集电区22与阴极区82之间的边界62延伸到集电区22的内侧。衰减区157的宽度在沟槽排列方向和沟槽延伸方向上可以相同。在衰减区157与边界62的关系中，可以为衰减区157在沟槽排列方向和沟槽延伸方向上延伸到不同的位置而设置。
本例的半导体装置100通过在沟槽延伸方向上的二极管部80的端部中以越过边界62进一步延伸的方式设置寿命控制部150，从而容易避免反向恢复时的元件的击穿。
图12B是半导体装置100的变形例的俯视图。在本例中，沟槽延伸方向上的主区156和衰减区157的位置与图11B的半导体装置100的俯视图不同。在本例中，对与图11B的半导体装置100的不同点进行特别地说明。
主区156在沟槽延伸方向上从阴极区82的内侧越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。另一方面，主区156在沟槽排列方向上从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。这样，在主区156与边界62的关系中，可以为主区156在沟槽排列方向和沟槽延伸方向上延伸到不同的位置而设置。
衰减区157在沟槽延伸方向上从主区156沿与半导体基板10的正面21平行的方向延伸，并且在集电区22的内侧终止。另一方面，衰减区157在沟槽排列方向上从主区156越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。衰减区157的宽度在沟槽排列方向和沟槽延伸方向上可以相同。在衰减区157与边界62的关系中，可以为衰减区157在沟槽排列方向和沟槽延伸方向上延伸到不同的位置而设置。
图12C是半导体装置100的变形例的俯视图。在本例中，沟槽延伸方向上的主区156和衰减区157的位置与图11C的半导体装置100的俯视图不同。在本例中，对与图11C的半导体装置100的不同点进行特别地说明。
主区156在沟槽延伸方向上从阴极区82的内侧越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。另一方面，主区156在沟槽排列方向上从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。这样，在主区156与边界62的关系中，可以为主区156在沟槽排列方向和沟槽延伸方向上延伸到不同的位置而设置。
衰减区157在沟槽延伸方向上从主区156沿与半导体基板10的正面21平行的方向延伸，并在集电区22的内侧终止。另一方面，衰减区157在沟槽排列方向上从主区156延伸到集电区22与阴极区82之间的边界62，并在边界62终止。衰减区157的宽度在沟槽排列方向和沟槽延伸方向上可以相同。在衰减区157与边界62的关系中，可以为衰减区157在沟槽排列方向和沟槽延伸方向上延伸到不同的位置而设置。
图12D是半导体装置100的变形例的俯视图。在本例中，沟槽延伸方向上的主区156和衰减区157的位置与图11D的半导体装置100的俯视图不同。在本例中，对与图11D的半导体装置100的不同点进行特别地说明。
主区156在沟槽延伸方向上从阴极区82的内侧越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。另一方面，主区156在沟槽排列方向上从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。这样，在主区156与边界62的关系中，可以为主区156在沟槽排列方向和沟槽延伸方向上延伸到不同的位置而设置。
衰减区157在沟槽延伸方向上从主区156沿与半导体基板10的正面21平行的方向延伸，并且在集电区22的内侧终止。另一方面，衰减区157在沟槽排列方向上从主区156沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。衰减区157的宽度在沟槽排列方向和沟槽延伸方向上可以相同。在衰减区157与边界62的关系中，可以为衰减区157在沟槽排列方向和沟槽延伸方向上延伸到不同的位置而设置。
图13A是半导体装置100的变形例的俯视图。在本例中，与图11A的半导体装置100的俯视图的不同点在于，本例在边界区90具有接触区15。在本例中，对与图11A的半导体装置100的不同点进行特别地说明。
边界区90在台面部91的正面21具有接触区15。本例的台面部91在俯视时被基区14-e夹持的区域仅具有接触区15。但是，台面部91也可以在俯视时被基区14-e夹持的区域具有基区14和接触区15这两者。
主区156在沟槽排列方向和沟槽延伸方向中的任一方向上均从阴极区82的内侧延伸到集电区22与阴极区82之间的边界62。衰减区157在沟槽排列方向和沟槽延伸方向中的任一方向上都从集电区22与阴极区82之间的边界62延伸到集电区22的内侧。本例的衰减区157在俯视时沿沟槽排列方向延伸到台面部91，并且也设置在与接触区15重叠的区域。
图13B是半导体装置100的变形例的俯视图。在本例中，与图11B的半导体装置100的俯视图的不同点在于，本例在边界区90具有接触区15。在本例中，对与图11B的半导体装置100的不同点进行特别地说明。
主区156在沟槽排列方向和沟槽延伸方向中的任一方向上均从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。衰减区157在沟槽排列方向和沟槽延伸方向中的任一方向上均从主区156越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。
图13C是半导体装置100的变形例的俯视图。在本例中，与图11C的半导体装置100的俯视图的不同点在于，本例在边界区90具有接触区15。在本例中，对与图11C的半导体装置100的不同点进行特别地说明。
主区156在沟槽排列方向和沟槽延伸方向中的任一方向上均从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。衰减区157在沟槽排列方向和沟槽延伸方向中的任一方向上均从主区156延伸到集电区22与阴极区82之间的边界62，并在边界62终止。
图13D是半导体装置100的变形例的俯视图。在本例中，与图11D的半导体装置100的俯视图的不同点在于，本例在边界区90具有接触区15。在本例中，对与图11D的半导体装置100的不同点进行特别地说明。
主区156在沟槽排列方向和沟槽延伸方向中的任一方向上均从阴极区82的内侧沿与半导体基板10的正面21平行的方向延伸，并且以不延伸到集电区22与阴极区82之间的边界62的方式终止。衰减区157在沟槽排列方向和沟槽延伸方向中的任一方向上，均从主区156沿与半导体基板10的正面21平行的方向延伸，并以不延伸到集电区22与阴极区82之间的边界62的方式终止。
图14A是半导体装置100的变形例的俯视图。在本例中，与图12A的半导体装置100的俯视图的不同点在于，本例在边界区90具有接触区15。在本例中，对与图12A的半导体装置100的不同点进行特别地说明。本例的半导体装置100与图13A同样地，在边界区90的台面部91具有接触区15。
主区156在沟槽排列方向上从阴极区82的内侧延伸到集电区22与阴极区82之间的边界62。衰减区157在沟槽排列方向上从集电区22与阴极区82之间的边界62延伸到集电区22的内侧。本例的衰减区157在俯视时沿沟槽排列方向延伸到台面部91，也设置在与接触区15重叠的区域。
图14B是半导体装置100的变形例的俯视图。在本例中，与图12B的半导体装置100的俯视图的不同点在于，本例在边界区90具有接触区15。
主区156在沟槽排列方向上不延伸到集电区22与阴极区82之间的边界62而终止，但在沟槽延伸方向上越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。
衰减区157在沟槽排列方向上越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧，在沟槽延伸方向上从主区156沿与半导体基板10的正面21平行的方向延伸，并且在集电区22的内侧终止。
图14C是半导体装置100的变形例的俯视图。在本例中，与图12C的半导体装置100的俯视图的不同点在于，在边界区90具有接触区15。
主区156在沟槽排列方向上不延伸到集电区22与阴极区82之间的边界62而终止，但在沟槽延伸方向上越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。
衰减区157在沟槽排列方向上，从主区156延伸到集电区22与阴极区82之间的边界62，并在边界62终止，但在沟槽延伸方向上，从主区156沿与半导体基板10的正面21平行的方向延伸，并在集电区22的内侧终止。
图14D是半导体装置100的变形例的俯视图。在本例中，与图12D的半导体装置100的俯视图的不同点在于，在边界区90具有接触区15。
主区156在沟槽排列方向上不延伸到集电区22与阴极区82之间的边界62而终止，但在沟槽延伸方向上越过集电区22与阴极区82之间的边界62而延伸到集电区22的内侧。
衰减区157在沟槽排列方向上不延伸到集电区22与阴极区82之间的边界62而终止，在沟槽延伸方向上，从主区156沿与半导体基板10的正面21平行的方向延伸，并且在集电区22的内侧终止。
这样，半导体装置100能够如在图11A～图14D的实施例中公开的那样以各种方式配置主区156和衰减区157。在图11A～图14D的实施例中公开的寿命控制部150既可以是正面侧寿命控制区151，也可以是背面侧寿命控制区152，还可以是正面侧寿命控制区151和背面侧寿命控制区152这两者。在寿命控制部150为正面侧寿命控制区151的情况下，可以将背面侧寿命控制区152设置在半导体基板10的整个面，也可以省略背面侧寿命控制区152。
以上，用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。对于本领域技术人员而言，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载明确可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
应当注意的是，权利要求书、说明书及附图中所示的装置、***、程序以及方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要没有特别明示“先于”、“早于”等，另外，只要在后续的处理中不使用前面的处理的结果，便能够以任意的顺序实现。关于权利要求书、说明书以及附图中的动作流程，尽管为了方便而使用“首先”、“接下来”等进行了说明，也并不意味着必须按照该顺序实施。

Claims (29)

1.一种半导体装置，其特征在于，具备：
晶体管部；
二极管部；
第一导电型的漂移区，其设置在半导体基板；
第二导电型的集电区，其设置在所述半导体基板的背面；
第一导电型的阴极区，其设置在所述半导体基板的所述背面，并且掺杂浓度比所述漂移区的掺杂浓度高；
多个沟槽部，其设置在所述半导体基板的正面；以及
寿命控制部，其设置在所述半导体基板，并且包含寿命抑制剂，
所述寿命控制部具有：
主区，其设置在所述二极管部；以及
衰减区，其从所述主区起沿与所述半导体基板的所述正面平行的方向延伸而设置，并且衰减区的寿命抑制剂浓度比所述主区的寿命抑制剂浓度衰减。
2.根据权利要求1所述的半导体装置，其特征在于，
所述衰减区在所述二极管部中从所述主区起沿与所述半导体基板的所述正面平行的方向延伸而设置。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视时，所述衰减区从所述主区延伸到所述集电区与所述阴极区之间的边界。
4.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视时，所述衰减区从所述主区越过所述集电区与所述阴极区之间的边界而延伸到所述集电区的内侧。
5.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视时，所述主区从所述阴极区的内侧延伸到所述集电区与所述阴极区之间的边界，
在俯视时，所述衰减区从所述集电区与所述阴极区之间的所述边界延伸到所述集电区的内侧。
6.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视时，所述主区从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止，
在俯视时，所述衰减区从所述主区越过所述集电区与所述阴极区之间的所述边界而延伸到所述集电区的内侧。
7.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视时，所述主区从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止，
在俯视时，所述衰减区从所述主区沿与所述半导体基板的所述正面平行的方向延伸到所述集电区与所述阴极区之间的所述边界，并在所述边界处终止。
8.一种半导体装置，其特征在于，具备：
晶体管部；
二极管部；
第一导电型的漂移区，其设置在半导体基板；
第二导电型的集电区，其设置在所述半导体基板的背面；
第一导电型的阴极区，其设置在所述半导体基板的所述背面，并且掺杂浓度比所述漂移区的掺杂浓度高；
多个沟槽部，其设置在所述半导体基板的正面；以及
寿命控制部，其设置在所述半导体基板，并且包含寿命抑制剂，
在俯视时，所述寿命控制部从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止。
9.根据权利要求8所述的半导体装置，其特征在于，
所述寿命控制部具有：
主区，其设置在所述二极管部；以及
衰减区，其从所述主区起沿与所述半导体基板的所述正面平行的方向延伸而设置，并且衰减区的寿命抑制剂浓度比所述主区的寿命抑制剂浓度衰减，
在俯视时，所述主区从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止，
在俯视时，所述衰减区从所述主区起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的所述边界的方式终止。
10.根据权利要求1或8所述的半导体装置，其特征在于，
所述寿命控制部是比所述半导体基板的深度方向上的中心更接近所述正面而设置的正面侧寿命控制区。
11.根据权利要求10所述的半导体装置，其特征在于，
所述寿命控制部包括背面侧寿命控制区，所述背面侧寿命控制区设置为比所述半导体基板的深度方向上的中心更接近所述背面，并设置在所述半导体基板的整个面。
12.根据权利要求1或8所述的半导体装置，其特征在于，
所述寿命控制部是比所述半导体基板的深度方向上的中心更接近所述半导体基板的背面而设置的背面侧寿命控制区。
13.根据权利要求12所述的半导体装置，其特征在于，
所述半导体装置具备第一导电型的缓冲区，所述第一导电型的缓冲区设置为比所述半导体基板的深度方向上的中心更接近所述半导体基板的背面，
所述缓冲区在所述半导体基板的深度方向上具有掺杂浓度的一个或多个峰。
14.根据权利要求13所述的半导体装置，其特征在于，
所述一个或多个峰包含氢施主。
15.根据权利要求13所述的半导体装置，其特征在于，
所述缓冲区在所述半导体基板的深度方向上具有掺杂浓度的4个峰，
所述寿命控制部在所述半导体基板的深度方向上设置在所述4个峰中的从所述半导体基板的背面起的第二个第二峰与第三个第三峰之间。
16.根据权利要求13所述的半导体装置，其特征在于，
所述寿命控制部在所述半导体基板的深度方向上，在从所述半导体基板的背面起10μm以上且15μm以下的位置具有寿命抑制剂浓度的峰。
17.根据权利要求1或8所述的半导体装置，其特征在于，
所述寿命控制部包含氦。
18.根据权利要求1或9所述的半导体装置，其特征在于，
所述主区在沟槽排列方向上被所述衰减区夹持。
19.根据权利要求1或9所述的半导体装置，其特征在于，
所述主区在与所述半导体基板的所述正面平行的方向上被所述衰减区包围。
20.根据权利要求1或9所述的半导体装置，其特征在于，
所述主区在沟槽排列方向上占所述二极管部的宽度的八成以上。
21.根据权利要求1或9所述的半导体装置，其特征在于，
所述衰减区的宽度在沟槽排列方向上为0.1μm以上且10.0μm以下。
22.根据权利要求1或9所述的半导体装置，其特征在于，
所述衰减区的宽度是用于形成所述主区的寿命抑制剂扩散的扩散半峰半宽。
23.根据权利要求1或9所述的半导体装置，其特征在于，
所述主区在与所述半导体基板的所述正面平行的方向上具有均匀的掺杂浓度。
24.根据权利要求1或8所述的半导体装置，其特征在于，
所述晶体管部具有与所述二极管部邻接而设置的边界区，
所述边界区在所述正面具有第二导电型的基区。
25.根据权利要求1或8所述的半导体装置，其特征在于，
所述晶体管部具有与所述二极管部邻接而设置的边界区，
所述边界区具有第二导电型的接触区，所述第二导电型的接触区的掺杂浓度比设置在所述正面的第二导电型的基区的掺杂浓度高。
26.一种半导体装置的制造方法，其特征在于，
所述半导体装置具备晶体管部和二极管部，
所述方法包括：
在半导体基板形成第一导电型的漂移区的步骤；
在所述半导体基板的背面形成第二导电型的集电区的步骤；
在所述半导体基板的所述背面形成掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的阴极区的步骤；
在所述半导体基板的正面形成多个沟槽部的步骤；以及
在所述半导体基板形成包含寿命抑制剂的寿命控制部的步骤，
形成所述寿命控制部的步骤包括：
在所述二极管部形成主区的步骤；以及
形成衰减区的步骤，所述衰减区从所述主区起沿与所述半导体基板的所述正面平行的方向延伸且寿命抑制剂浓度比所述主区衰减。
27.一种半导体装置的制造方法，其特征在于，
所述半导体装置具备晶体管部和二极管部，
所述方法包括：
在半导体基板形成第一导电型的漂移区的步骤；
在所述半导体基板的背面形成第二导电型的集电区的步骤；
在所述半导体基板的所述背面形成掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的阴极区的步骤；
在所述半导体基板的正面形成多个沟槽部的步骤；以及
在所述半导体基板形成包含寿命抑制剂的寿命控制部的步骤，
在俯视时，所述寿命控制部从所述阴极区的内侧起沿与所述半导体基板的所述正面平行的方向延伸，并且以不延伸到所述集电区与所述阴极区之间的边界的方式终止。
28.根据权利要求26或27所述的半导体装置的制造方法，其特征在于，
形成所述寿命控制部的步骤包括为了形成所述寿命抑制剂而在所述半导体基板形成掩模的步骤，
在俯视时，所述掩模与所述二极管部重叠的重叠宽度为所述寿命抑制剂扩散的扩散半峰半宽以上。
29.根据权利要求28所述的半导体装置的制造方法，其特征在于，
形成所述寿命控制部的步骤包括经由未形成所述掩模的一样的掩模开口部而注入所述寿命抑制剂的步骤。
CN202311068124.9A 2022-10-17 2023-08-23 半导体装置及半导体装置的制造方法 Pending CN117913137A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-165979 2022-10-17
JP2022165979A JP2024058718A (ja) 2022-10-17 2022-10-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117913137A true CN117913137A (zh) 2024-04-19

Family

ID=90625629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311068124.9A Pending CN117913137A (zh) 2022-10-17 2023-08-23 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20240128349A1 (zh)
JP (1) JP2024058718A (zh)
CN (1) CN117913137A (zh)

Also Published As

Publication number Publication date
US20240128349A1 (en) 2024-04-18
JP2024058718A (ja) 2024-04-30

Similar Documents

Publication Publication Date Title
US8304305B2 (en) Semiconductor component
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
JP7456520B2 (ja) 半導体装置
US20220278094A1 (en) Semiconductor device
US20230197772A1 (en) Semiconductor device
US20220149191A1 (en) Semiconductor device
JP7405261B2 (ja) 半導体装置
CN117913137A (zh) 半导体装置及半导体装置的制造方法
JP7231064B2 (ja) 半導体装置
US20240006520A1 (en) Semiconductor device
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
EP4350776A1 (en) Semiconductor device
JP7439929B2 (ja) 半導体装置
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法
WO2023224059A1 (ja) 半導体装置
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN116918073A (zh) 半导体装置和半导体装置的制造方法
CN118352354A (zh) 半导体装置
CN117836952A (zh) 半导体装置及其制造方法
CN117995902A (zh) 半导体装置
CN118056280A (zh) 半导体装置
CN117650157A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination