CN117852660A - 一种变分量子线路的构造方法、装置、介质及电子装置 - Google Patents

一种变分量子线路的构造方法、装置、介质及电子装置 Download PDF

Info

Publication number
CN117852660A
CN117852660A CN202211220359.0A CN202211220359A CN117852660A CN 117852660 A CN117852660 A CN 117852660A CN 202211220359 A CN202211220359 A CN 202211220359A CN 117852660 A CN117852660 A CN 117852660A
Authority
CN
China
Prior art keywords
quantum
sub
module
circuit module
logic gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211220359.0A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benyuan Quantum Computing Technology Hefei Co ltd
Original Assignee
Benyuan Quantum Computing Technology Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benyuan Quantum Computing Technology Hefei Co ltd filed Critical Benyuan Quantum Computing Technology Hefei Co ltd
Priority to CN202211220359.0A priority Critical patent/CN117852660A/zh
Publication of CN117852660A publication Critical patent/CN117852660A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种变分量子线路的构造方法及装置，方法包括：首先获取一组量子比特，利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块，利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块，获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块，利用第一子量子线路模块、第二子量子线路模块、第三子量子线路模块以及测量操作模块，生成变分量子线路，它通过构造新的变分量子线路，用以提高数据提取和数据处理过程的效率和计算准确度，降低数据处理的复杂度。

Description

一种变分量子线路的构造方法、装置、介质及电子装置
技术领域
本发明属于量子计算技术领域，尤其涉及一种变分量子线路的构造方法、装置、介质及电子装置。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。
现有的变分量子本征求解器(Variational Quantum Eigensolver，VQE)可以利用经典优化器求解矩阵本征值和本征矢，也可以用于求解量子体系的基态和低激发态，在量子多体物理、量子化学等领域具有广泛的应用前景。
目前利用传统方法进行VQE求解复杂问题的难点在于数据提取和数据处理过程的复杂度高、效率低、计算准确度低等，因此如何通过构造一种变分量子线路以攻克上述难点，成为一个亟待解决的问题。
发明内容
本发明的目的是提供一种变分量子线路的构造方法、装置、介质及电子装置，以解决现有技术中的不足，它通过构造新的变分量子线路，用以提高数据提取和数据处理过程的效率和计算准确度，降低数据处理的复杂度。
本申请的一个实施例提供了一种变分量子线路的构造方法，所述方法包括：
获取一组量子比特；
利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块；
利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块；
获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块；
利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路。
可选的，所述一组量子比特的初态为|0>。
可选的，所述第一类量子逻辑门包括：Hadamard量子逻辑门和RY量子逻辑门。
可选的，所述第一子量子线路模块由依次作用于所有所述量子比特的Hadamard量子逻辑门和RY量子逻辑门组成。
可选的，所述第二类量子逻辑门包括：CNOT门。
可选的，所述第三类量子逻辑门包括：RX量子逻辑门、RY量子逻辑门或RZ量子逻辑门中的一种或其组合。
可选的，所述利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路，包括：
依次将所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块组合，得到变分量子线路，或
依次将所述第一子量子线路模块、预设数量个第二子量子线路模块和第三子量子线路模块、以及测量操作模块进行组合，得到变分量子线路，其中，所述预设数量为大于等于2的整数。
本申请的又一实施例提供了一种变分量子线路的构造装置，所述装置包括：
第一获取模块，用于获取一组量子比特；
第一构建模块，用于利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块；
第二构建模块，用于利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块；
第三构建模块，用于获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块；
生成模块，用于利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路。
可选的，所述生成模块，包括：
第一组合单元，用于依次将所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块组合，得到变分量子线路，或
第二组合单元，用于依次将所述第一子量子线路模块、预设数量个第二子量子线路模块和第三子量子线路模块、以及测量操作模块进行组合，得到变分量子线路，其中，所述预设数量为大于等于2的整数。
本申请的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时实现上述任一项中所述的方法。
本申请的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以实现上述任一项中所述的方法。
与现有技术相比，本发明首先获取一组量子比特，利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块，利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块，获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块，利用第一子量子线路模块、第二子量子线路模块、第三子量子线路模块以及测量操作模块，生成变分量子线路，它通过构造新的变分量子线路，用以提高数据提取和数据处理过程的效率和计算准确度，降低数据处理的复杂度。
附图说明
图1是本发明实施例提供的一种变分量子线路的构造方法的计算机终端的硬件结构框图；
图2是本发明实施例提供的一种变分量子线路的构造方法的流程示意图；
图3是本发明实施例提供的一种获取的一组量子比特示意图；
图4是本发明实施例提供的一种第一子量子线路模块示意图；
图5是本发明实施例提供的一种第二子量子线路模块示意图；
图6是本发明实施例提供的一种第三子量子线路模块示意图；
图7是本发明实施例提供的一种变分量子线路示意图；
图8是本发明实施例提供的一种变分量子线路的构造装置的结构示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明实施例首先提供了一种变分量子线路的构造方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。
下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种变分量子线路的构造方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块，如本申请实施例中的变分量子线路的构造方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。
在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而***作。
一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，哈德玛门)、泡利－X门(X门)、泡利－Y门(Y门)、泡利－Z门(Z门)、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。
本领域技术人员可以理解的是，在经典计算机中，信息的基本单元是比特，一个比特有0和1两种状态，最常见的物理实现方式是通过电平的高低来表示这两种状态。在量子计算中，信息的基本单元是量子比特，一个量子比特也有0和1两种状态，记为|0>和|1>，但它可以处于0和1两种状态的叠加态，可表示为其中，a、b为表示|0>态、|1>态振幅(概率幅)的复数，这是经典比特不具备的。测量后，量子比特的状态会塌缩至一个确定的状态(本征态，此处为|0>态、|1>态)，其中，塌缩至|0>的概率是|a|2，塌缩至|1>的概率是|b|2，|a|2+|b|2＝1，|>为狄拉克符号。
量子态，即指量子比特的状态，一般需要使用一组正交完备的基向量描述，其通常使用的计算基在量子算法(或称量子程序)中用二进制表示。例如，一组量子比特为q0、q1、q2，表示第0位、第1位、第2位量子比特，从高位到低位排序为q2q1q0，该组量子比特的量子态为23个计算基的叠加态，8个计算基是指：|000>、|001>、|010>、|011>、|100>、|101>、|110>、|111>，每个计算基与量子比特位对应一致，如|000>态，000从高位到低位对应q2q1q0。简言之，量子态是各基向量组成的叠加态，当其他基的概率幅为0时，即处于其中一个确定的基向量。
在量子力学中，所有的可测量的力学量都可以用一个厄密矩阵来描述，厄密矩阵的定义是，该矩阵的转置共轭即是该矩阵本身，即有：这样的矩阵通常称之为测量算符，非零算符都会有至少一个不为0的本征值λ以及与之对应的本征态|ψ>，满足H|ψ>＝λ|ψ>，如果算符H的本征值对应的是某一个体系的能级分布，那么这样的算符也可以称其为哈密顿量(Hamiltonian)。
根据含时薛定谔方程，从一个态|ψ(t＝0)>开始演化到另一个态|ψ(t＝T)>是利用酉算符完成的，即U(0,T)|ψ(t＝0)>＝|ψ(t＝T)>，其中，哈密顿量和酉算符的关系是，如果一个量子态在某个***下自然演化，描述该***的能量即哈密顿量，则酉算符可以由哈密顿量写出：
当***从时间0开始，且哈密顿量不随时间变化时，酉算符即U＝exp(-iHt)。在封闭***的量子计算中，除测量外，所有的量子操作都可以用一个酉矩阵来描述，酉矩阵的定义是，该矩阵的转置共轭即是该矩阵的逆，即有：一般来说，酉算符在量子计算中也称之为量子逻辑门。
参见图2，图2为本发明实施例提供的一种变分量子线路的构造方法的流程示意图，可以包括如下步骤：
S201：获取一组量子比特。
具体的，在量子计算中，作为量子信息单位的是量子比特，量子比特与经典比特相似，只是增加了物理原子的量子特性。从物理上来说，量子比特就是量子态，因此，量子比特具有量子态的属性。由于量子态的独特量子属性，量子比特具有许多不同于经典比特的特征，这是量子信息科学的基本特征之一。
为了直观的展示量子比特并方便用户理解，在量子计算云平台中，获取一组量子比特，可以通过一组平行的时间线来表示获取的量子比特。
示例性的，参见图3，图3是本发明实施例提供的一种获取的一组量子比特示意图，其中，获取的一组量子比特共有9个，且每个时间线前面的量子态表示该量子比特的初始量子态，例如可以为|0>或其他任意的量子态；初始量子态前面的q[0]-q[8]表示量子比特的编号，依次为0号量子比特、1号量子比特、…、8号量子比特，下述在每个时间线上的量子逻辑门，表示该量子逻辑门作用于当前量子比特，并执行相应的操作，后续不再赘述。
S202：利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块。
具体的，所述第一类量子逻辑门包括：Hadamard量子逻辑门和RY量子逻辑门。所述第一子量子线路模块由依次作用于所有所述量子比特的Hadamard量子逻辑门和RY量子逻辑门组成。参见图4，图4是本发明实施例提供的一种第一子量子线路模块示意图，其中，Hadamard量子逻辑门是一种可将基态变为叠加态的量子比特门，其作用于单量子比特上，它将基态|0>变成将基态|1>变成/>Hadamard量子逻辑门的矩阵形式为：
RY量子逻辑门是一种旋转量子逻辑门，和RY量子逻辑门类似的还有RX量子逻辑门和RZ量子逻辑门，RX量子逻辑门、RY量子逻辑门和RZ量子逻辑门意味着将量子态在布洛赫球上分别绕X，Y，Z轴旋转θ角度，所以，RX量子逻辑门和RY量子逻辑门能带来概率幅的变化，而RZ量子逻辑门只有相位的变化。那么，共同使用这三种操作能使量子态在整个布洛赫球上自由移动。RY量子逻辑门的矩阵形式为：
S203：利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块。
具体的，所述第二类量子逻辑门包括：控制非门(Control－NOT)CNOT门，是一种普遍使用的两比特量子逻辑门，它具有如下的矩阵形式：
它的含义是当控制比特为|0>态时，目标比特不发生改变；当控制比特为|1>态时，对目标比特执行Pauli－X门(量子非门)，Pauli－X门作用在单量子比特上，它是经典计算机NOT门的量子等价，将量子态进行翻转，量子态变化方式为|0>→|1>、|1>→|0>。
在一种可选的实施方式中，参见图5，图5是本发明实施例提供的一种第二子量子线路模块示意图，其中，实心圆点所在的量子比特称为控制比特，图形所在的量子比特称为目标比特，利用CNOT门对多量子比特的量子态执行纠缠操作，可以是从低位量子比特开始，利用CNOT门依次进行相邻量子比特纠缠态的构建、间隔一个量子比特纠缠态的构建、间隔两个量子比特纠缠态的构建等，直到上述所有的量子比特互相纠缠为止。
S204：获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块。
具体的，所述第三类量子逻辑门包括：RX量子逻辑门、RY量子逻辑门或RZ量子逻辑门中的一种或其组合。
其中，获取初始变分参数可以是根据预设的函数，从而确定初始变分参数。函数可以是根据实际情况选择，例如可以是概率密度函数或其他可以获取变分参数的函数。这里所说的初始变分参数可以不止一个，当初始变分参数不止一个时，可以分别获取也可以同时获取。变分参数的初始值可以随机从概率密度函数的函数值中选择的数值，也可以按照一定的规则选择数值，将所选择的初始值赋值给变分参数。
需要说明的是，优化变分参数的方法有很多，例如可以是获得新的变分参数替换当前模块中变分参数的值；或利用新的变分参数，构造与第三子量子线路模块结构相同的量子线路，并插设在变分量子线路中，在此不做限定。
示例性的，参见图6，图6是本发明实施例提供的一种第三子量子线路模块示意图，图中的第三类量子逻辑门选择RY量子逻辑门。
S205：利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路。
具体的，依次将所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块组合，得到变分量子线路，或依次将所述第一子量子线路模块、预设数量个第二子量子线路模块和第三子量子线路模块、以及测量操作模块进行组合，得到变分量子线路，其中，所述预设数量为大于等于2的整数。
示例性的，参见图7，图7是本发明实施例提供的一种变分量子线路示意图，图中省略了测量操作模块，仅展示了依次将第一子量子线路模块、第二子量子线路模块和第三子量子线路模块组合而成的变分量子线路。图中获取一组9个量子比特的量子线路，并将所有量子比特的初态置为|0>，量子比特的编号分别为q[0]-q[8]，在第一子量子线路模块中主要使用了Hadamard量子逻辑门和RY量子逻辑门，首先使用Hadamard量子逻辑门作用于量子比特的初态上，使其转化为叠加态/>然后可以利用一组经典数据xi＝[a0、a0、…、a7、a8]作为量子逻辑门参数，形式为RY(aj)，其中j＝0,1,…,7,8，分别量子化映射到叠加态的量子比特上，再然后通过两种量子门操作：CNOT门和RY量子逻辑门，其中，CNOT门的主要作用是实现量子态的纠缠，它可以使量子比特之间的信息进行交换与传递，在实现了多次跨量子位的纠缠后，线路中又引入了参数化的RY(θ)门，通过不断迭代优化旋转角参数θ，可以实现对变分量子线路的优化，而且可以根据线路结构和任务需要多次叠加第二子量子线路模块，增加深度，以寻求更优变分量子线路模型。最后可以添加一层测量操作模块，作用是使量子比特的退相干，实现量子数据到经典数据的转化。
与现有技术相比，本发明首先获取一组量子比特，利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块，利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块，获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块，利用第一子量子线路模块、第二子量子线路模块、第三子量子线路模块以及测量操作模块，生成变分量子线路，它通过构造新的变分量子线路，用以提高数据提取和数据处理过程的效率和计算准确度，降低数据处理的复杂度。
参见图8，图8为本发明实施例提供的一种变分量子线路的构造装置的结构示意图，与图2所示的流程相对应，可以包括：
第一获取模块801，用于获取一组量子比特；
第一构建模块802，用于利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块；
第二构建模块803，用于利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块；
第三构建模块804，用于获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块；
生成模块805，用于利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路。
具体的，所述生成模块，包括：
第一组合单元，用于依次将所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块组合，得到变分量子线路，或
第二组合单元，用于依次将所述第一子量子线路模块、预设数量个第二子量子线路模块和第三子量子线路模块、以及测量操作模块进行组合，得到变分量子线路，其中，所述预设数量为大于等于2的整数。
与现有技术相比，本发明首先获取一组量子比特，利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块，利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块，获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块，利用第一子量子线路模块、第二子量子线路模块、第三子量子线路模块以及测量操作模块，生成变分量子线路，它通过构造新的变分量子线路，用以提高数据提取和数据处理过程的效率和计算准确度，降低数据处理的复杂度。
本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时实现上述任一项中方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于实现以下步骤的计算机程序：
S201：获取一组量子比特；
S202：利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块；
S203：利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块；
S204：获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块；
S205：利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以实现上述任一项中方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序实现以下步骤：
S201：获取一组量子比特；
S202：利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块；
S203：利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块；
S204：获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块；
S205：利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (10)

1.一种变分量子线路的构造方法，其特征在于，所述方法包括：
获取一组量子比特；
利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块；
利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块；
获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块；
利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路。
2.根据权利要求1所述的方法，其特征在于，所述一组量子比特的初态为|0>。
3.根据权利要求1所述的方法，其特征在于，所述第一类量子逻辑门包括：Hadamard量子逻辑门和RY量子逻辑门。
4.根据权利要求3所述的方法，其特征在于，所述第一子量子线路模块由依次作用于所有所述量子比特的Hadamard量子逻辑门和RY量子逻辑门组成。
5.根据权利要求1所述的方法，其特征在于，所述第二类量子逻辑门包括：CNOT门。
6.根据权利要求1所述的方法，其特征在于，所述第三类量子逻辑门包括：RX量子逻辑门、RY量子逻辑门或RZ量子逻辑门中的一种或其组合。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路，包括：
依次将所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块组合，得到变分量子线路，或
依次将所述第一子量子线路模块、预设数量个第二子量子线路模块和第三子量子线路模块、以及测量操作模块进行组合，得到变分量子线路，其中，所述预设数量为大于等于2的整数。
8.一种变分量子线路的构造装置，其特征在于，所述装置包括：
第一获取模块，用于获取一组量子比特；
第一构建模块，用于利用第一类量子逻辑门，构建对单量子比特的量子态执行数据编码操作的第一子量子线路模块；
第二构建模块，用于利用第二类量子逻辑门，构建对多量子比特的量子态执行纠缠操作的第二子量子线路模块；
第三构建模块，用于获取初始变分参数并利用第三类量子逻辑门，构建用于优化变分参数的第三子量子线路模块；
生成模块，用于利用所述第一子量子线路模块、所述第二子量子线路模块、所述第三子量子线路模块以及测量操作模块，生成变分量子线路。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时实现所述权利要求1至7任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以实现所述权利要求1至7任一项中所述的方法。
CN202211220359.0A 2022-09-30 2022-09-30 一种变分量子线路的构造方法、装置、介质及电子装置 Pending CN117852660A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211220359.0A CN117852660A (zh) 2022-09-30 2022-09-30 一种变分量子线路的构造方法、装置、介质及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211220359.0A CN117852660A (zh) 2022-09-30 2022-09-30 一种变分量子线路的构造方法、装置、介质及电子装置

Publications (1)

Publication Number Publication Date
CN117852660A true CN117852660A (zh) 2024-04-09

Family

ID=90531784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211220359.0A Pending CN117852660A (zh) 2022-09-30 2022-09-30 一种变分量子线路的构造方法、装置、介质及电子装置

Country Status (1)

Country Link
CN (1) CN117852660A (zh)

Similar Documents

Publication Publication Date Title
CN112232513B (zh) 一种量子态的制备方法及装置
CN112633507B (zh) 一种将复向量编码到量子线路的方法及装置
CN113222155B (zh) 一种量子线路的构建方法、装置、电子装置和存储介质
CN114511094B (zh) 一种量子算法的优化方法、装置、存储介质与电子装置
CN114819163A (zh) 量子生成对抗网络的训练方法、装置、介质及电子装置
CN114492815A (zh) 一种基于量子化学计算目标体系能量的方法、装置及介质
CN114819168B (zh) 一种矩阵特征值的量子比较方法及装置
CN116090568B (zh) 量子数据与经典浮点型数据的大小关系确定方法及装置
CN115116552A (zh) 一种量子化学模拟的分子能量计算方法及装置
CN115879562B (zh) 一种量子程序初始映射的确定方法、装置及量子计算机
CN117709415A (zh) 一种量子神经网络模型的优化方法及装置
CN117852660A (zh) 一种变分量子线路的构造方法、装置、介质及电子装置
CN115879558B (zh) 一种多个量子态之间的大小比较方法及装置
CN115879560B (zh) 一种量子数据与经典数据的等值关系判断方法及装置
CN115879559B (zh) 多个量子态之间的等值关系判断方法、装置及量子计算机
CN115713122B (zh) 一种量子数据与经典数据的大小关系的确定方法及装置
CN115879557B (zh) 基于量子线路的数据大小比较方法、装置及量子计算机
CN114819169B (zh) 一种矩阵条件数的量子估计方法及装置
CN117877611A (zh) 一种预测分子性质的方法及装置
CN117669757A (zh) 一种哈密顿量的构造方法及装置
CN117744818A (zh) 基于量子傅里叶变换的常数加法器、运算方法及相关装置
CN114881238A (zh) 量子鉴别器的构造方法、装置、介质及电子装置
CN117114118A (zh) 量子权重加和器的构建方法、装置、介质及电子装置
CN116738127A (zh) 一种微分方程的求解方法、装置、介质及电子装置
CN116738125A (zh) 一种利用量子线路求解微分方程的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination