CN117851306B - 一种运行模式的确定方法、芯片、芯片模组及存储介质 - Google Patents
一种运行模式的确定方法、芯片、芯片模组及存储介质 Download PDFInfo
- Publication number
- CN117851306B CN117851306B CN202410253174.2A CN202410253174A CN117851306B CN 117851306 B CN117851306 B CN 117851306B CN 202410253174 A CN202410253174 A CN 202410253174A CN 117851306 B CN117851306 B CN 117851306B
- Authority
- CN
- China
- Prior art keywords
- data
- mode
- chip
- interface
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004891 communication Methods 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 12
- 239000002699 waste material Substances 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 230000006870 function Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 12
- 238000012795 verification Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请实施例提供了一种运行模式的确定方法、芯片、芯片模组及存储介质，应用于芯片，包括：通过芯片的第一输入输出IO接口获取输入信号，并通过芯片的第二IO接口获取输入信号对应的随路时钟信号；基于随路时钟信号从输入信号中获取输入数据，并根据输入数据确定芯片的目标运行模式。采用本申请实施例，仅通过一个用于接收数据输入的IO接口和一个用于该数据输入对应的随路时钟信号输入的IO接口实现芯片多种模式的选择，即通过两个IO接口可以实现芯片的模式切换，不受模式数量的限制，能够满足对芯片运行模式切换的需求，并且在模式选择结束后，用于切换芯片的运行模式的IO接口可以用于传输其他数据，提高IO接口的利用率，有利于降低资源的浪费。
Description
技术领域
本申请涉及芯片领域，尤其涉及一种运行模式的确定方法、芯片、芯片***及存储介质。
背景技术
随着电子工业自动化的发展和成熟，集成有芯片的设备逐渐增多，芯片逐渐被广泛应用于人们生活中的方方面面。其中，芯片可以理解为***级芯片（System on Chip，SoC），也可以称为片上***，是一个微小型***，在不同的场景中SOC能够切换至不同的运行模式，从而提供不同的功能。其中，SOC包括一个或多个输入输出（Input/Output，IO或I/O）电路，IO电路作为SOC与外界通信的接口，也称为IO接口，可以用于获取外部设备传输的信号并确定SOC的运行模式。
目前，技术人员通常会配置几个引脚作为IO接口用于实现SOC的运行模式的确定，例如，SOC中配置有3个并行的IO接口用于接收3个并行的静态信号，则可以通过二进制编码实现最多8种运行模式的确定。但是，采用这种方式，SOC运行模式的确定受限于SOC中IO接口的数量，在IO接口的数量较少的情况下，不能满足SOC的运行模式的确定需求。并且，随着SOC的运行模式的增多，SOC中较多的IO接口需被配置用于运行模式的选择和切换，造成资源的浪费。
因此，在IO接口的数量较少的情况下，如何对SOC的运行模式进行切换，是一个亟需解决的技术问题。
发明内容
第一方面，本申请实施例提供了一种运行模式的确定方法，该方法应用于芯片，该方法包括：
通过所述芯片的第一输入输出IO接口获取输入信号，并通过所述芯片的第二IO接口获取所述输入信号对应的随路时钟信号；
基于所述随路时钟信号从所述输入信号中获取有效数据，并根据所述有效数据确定所述芯片的目标运行模式。
在一种可能的实现方式中，所述基于所述随路时钟信号从所述输入信号中获取有效数据，包括：
基于所述随路时钟信号在所述输入信号中接收并存储初始输入数据；
在所述初始输入数据满足预设校验规则的情况下，将所述初始输入数据确定为所述有效数据。
在一种可能的实现方式中，所述方法还包括：
获取所述初始输入数据中的密码数据；
在确定所述密码数据与预设密码数据匹配的情况下，确定所述初始输入数据满足所述预设校验规则。
在一种可能的实现方式中，所述根据所述有效数据确定所述芯片的目标运行模式，包括：
获取所述有效数据中的模式数据；
根据所述模式数据，预设模式数据和运行模式之间的对应关系，确定所述模式数据对应的运行模式，得到所述芯片的目标运行模式。
在一种可能的实现方式中，所述根据所述有效数据确定所述芯片的目标运行模式之后，所述方法还包括：
配置所述芯片的第三IO接口用于传输所述目标运行模式对应的数据。
在一种可能的实现方式中，所述根据所述有效数据确定所述芯片的目标运行模式之后，所述方法还包括：
生成模式选择完成标志，并向所述芯片的控制模块输出用于指示所述目标运行模式的模式信息和所述模式选择完成标志。
第二方面，本申请实施例提供一种芯片，包括第一IO接口、第二IO接口和模式生成模块；所述第一IO接口为集成所述芯片的印刷电路PCB板与所述模式生成模块之间的传输接口，所述第二IO接口为所述PCB板与所述模式生成模块之间的传输接口，所述第一IO接口和所述第二IO接口不同；
所述第一IO接口，用于获取输入信号；
所述第二IO接口，用于获取所述输入信号对应的随路时钟信号；
所述模式生成模块，用于基于所述随路时钟信号从所述输入信号中获取有效数据，并根据所述有效数据确定所述芯片的目标运行模式。
在一种可能的实现方式中，所述模式生成模块，用于基于所述随路时钟信号从所述输入信号中获取用于指示运行模式的有效数据，具体用于：
基于所述随路时钟信号在所述输入信号中接收并存储初始输入数据，并在所述初始输入数据满足预设校验规则的情况下，将所述初始输入数据确定为所述有效数据。
在一种可能的实现方式中，所述模式生成模块，还用于获取所述初始输入数据中的密码数据，并在确定所述密码数据与预设密码数据匹配的情况下，确定所述初始输入数据满足所述预设校验规则。
在一种可能的实现方式中，所述模式生成模块，用于根据所述有效数据确定所述芯片的目标运行模式，具体用于：
获取所述有效数据中的模式数据；
根据所述模式数据，预设模式数据和运行模式之间的对应关系，确定所述模式数据对应的运行模式，得到所述芯片的目标运行模式。
在一种可能的实现方式中，所述芯片还包括输入输出多路复用器（Input/ OutputMultiplexer ，IOMUX）和第三IO接口；
所述IOMUX，用于配置所述第三IO接口用于传输所述目标运行模式对应的数据。
在一种可能的实现方式中，所述模式生成模块，还用于生成模式选择完成标志，并向所述芯片的控制模块输出用于指示所述目标运行模式的模式信息和所述模式选择完成标志。
第三方面，本申请实施例提供了一种芯片，该芯片包括存储器和处理器，所述存储器中存储有计算机程序，所述计算机程序包括程序指令，所述处理器用于执行所述程序指令实现如第一方面所述的方法。
第四方面，本申请实施例提供了一种芯片模组，该芯片模组包括通信接口和芯片，其中：通信接口用于进行芯片模组内部通信，或者用于该芯片模组与外部设备进行通信；该芯片用于执行第一方面所述的方法。
第五方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被执行时使得第一方面所述的方法被实现。
第六方面，本申请实施例提供一种包括计算机程序或指令的计算机程序产品，当计算机程序或指令在计算机上运行时，使得计算机执行如第一方面所述的方法。
在本申请实施例中，通过芯片的第一IO接口获取输入信号，并通过芯片的第二IO接口获取该输入信号对应的随路时钟信号后，可以基于随路时钟信号从输入信号中获取有效数据，进而根据有效数据确定芯片的目标运行模式。一方面，仅通过两个IO接口可以实现SOC的多种运行模式的选择，不受限于SOC中IO接口的数量，可以满足在IO接口数量较少的情况下，SOC运行模式选择的需求。另一方面，可以仅通过两个IO接口来实现SOC运行模式的切换，在模式切换后，IO接口还可以用于传输其他数据，从而可以提高IO接口的利用率，有利于降低资源的浪费。
附图说明
为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种运行模式的确定方法的流程示意图；
图2是本申请实施例提供的一种初始输入数据的原理示意图；
图3是本申请实施例提供的一种运行模式的确定方法的原理示意图；
图4是本申请实施例提供的一种运行模式的确定方法的另一原理示意图；
图5是本申请实施例提供的一种运行模式的确定方法的又一原理示意图；
图6是本申请实施例提供的一种运行模式的确定装置的结构示意图；
图7是本申请实施例提供的另一种运行模式的确定装置的结构示意图；
图8是本申请实施例提供的一种模组设备的结构示意图。
具体实施方式
需要提前说明的是，为了使本技术领域的人员更好地理解本申请实施例所提出的技术方案，本申请实施例将结合一个或多个附图，来对本申请实施例所提出的技术方案的实现方式进行清楚、完整地描述。并且，本申请实施例所示出的各个附图仅为示例性说明，例如附图中各个步骤的执行顺序可以依据实际应用场景而做出适应性调整。此外，在本申请实施例中，各附图内所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或，在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在确定SOC的运行模式的过程中发现：SOC在不同场景中可以分别切换至不同的运行模式，以提供不同的功能，示例性的，SOC的运行模式例如可以包括：功能模式、可测性设计（Design for Test，DFT）模式、知识产权核（Intellectual Property Core，IP）测试（IPTEST）模式、eFuse烧录模式等。在SOC的运行模式具有多种模式的情况下，通常配置SOC中的几个IO接口用于确定SOC的运行模式，SOC的运行模式确定的过程也可以称为SOC的运行模式选择的过程。例如，技术人员可以配置 3个并行的IO接口（即3个并行的IO引脚）用于接收并行的静态信号，基于二进制编码则可以实现8种（基于计算得到）运行模式的切换。但是随着SOC的功能逐渐增加，其能够切换的模式也逐渐增多，在IO接口的数量较少的情况下，不能满足SOC的运行模式的确定需求，如3个并行的IO接口无法满足8个以上运行模式的选择。并且，如果配置较多的IO接口用于实现SOC的运行模式的选择，则可能造成资源的浪费。
由此，本申请提出了一种运行模式的确定方案，该运行模式的确定方案可以应用于切换SOC的运行模式的场景中。运行模式的确定方案可以应用于SOC，该SOC可以是具有两个或两个以上IO接口的芯片或处理器等，该运行模式的确定方案还可以应用于包括有两个或两个以上IO接口的计算机设备，本申请对此不做限定。为描述方便，本申请以运行模式的确定方法应用于SOC为例进行讲解，具体地，SOC可以通过SOC的第一IO接口获取输入信号，并通过该SOC的第二IO接口获取该输入信号对应的随路时钟信号。进而，该SOC可以基于随路时钟信号从该输入信号中获取有效数据，并根据输入数据确定该SOC的目标运行模式。由此可见，仅通过两个IO接口分别接收输入信号和该输入信号对应的随路时钟信号，可以基于输入信号串行输入的动态数据，实现对SOC运行模式的选择，从而能够满足在SOC接口较少的情况下，对SOC多种运行模式选择的需求。并且，在选择SOC的运行模式之后，用于接收输入数据和随路时钟信号的IO接口还可以用于具体功能实现中的数据传输，从而提高了IO接口的利用率。
基于上述描述，本申请实施例提供了一种运行模式的确定方法，本申请实施例提出的运行模式的确定方法可由芯片来执行，请参阅图1，图1是本申请实施例提供的一种运行模式的确定方法的流程示意图，该运行模式的确定方法包括以下步骤S101-步骤S102：
S101、通过芯片的第一IO接口获取输入信号，并通过上述芯片的第二IO接口获取上述输入信号对应的随路时钟信号。
在本申请实施例中，SOC中的IO接口可以理解为IO电路，是位于SOC最***的电路，为SOC与SOC外（外部设备）之间的传输结构，通过IO电路可以实现数据（信号）传输、电平转换、提高驱动能力等功能。为描述方便，本申请实施例以SOC包括两个IO接口为例进行讲解，分别为第一IO接口和第二IO接口。第一IO接口和第二IO接口可以分别对应SOC中两个并行的SOC的IO引脚（管脚），分别用于接收不同的数据（信号）。
其中，SOC可以通过第一IO接口获取输入信号，该输入信号为包括用于确定运行模式的信号，是一种串行动态输入信号。所谓串行动态输入的信号可以理解为将需要输入的数据（也即是用于指示运行模式的数据）作为数据序列，依次传输至第一IO接口，数据序列中的字符可以相同也可以不同，因此，该输入信号可以是一种串行的动态信号。示例性的，输入信号所承载的输入数据为0001，则在输入信号中可以依次传输0、0、0、1，从而SOC得到0001的输入数据（即上述需要输入的数据）。
需要与之区别的是，在传统的方案中，通常通过多个IO接口接收并行静态信号，所谓并行静态信号是指的多个IO接口可以同时接收输入信号，且每一个IO接口接收的输入信号的内容（字符）是相同的。示例性的，通过2个IO接口并行接收0001的输入数据，则第一个IO接口可以接收00，第二个IO接口可以接收01，从而SOC也可以得到0001的输入数据。在这种方式中，每个IO接口所接收到的输入数据随着时间的变化为固定的，即为静态信号。由此可见，这种方式需要较多的IO接口才能满足多个运行模式的选择需求，而通过输入串行动态输入信号，通过一个输入信号的IO接口在不同时刻接收不同的输入数据，从而有利于降低IO接口对运行模式的数量的限制。
其中，SOC可以通过SOC的第二IO接口获取该输入信号对应的随路时钟信号，由于输入信号为串行动态输入信号，则需要与该输入信号对应的随路时钟信号来指示输入信号中的输入数据。该随路时钟信号可以与输入信号对应，是指该随路时钟信号为该输入信号的专有时钟信号。其中，随路时钟信号可以为脉冲信号，脉冲信号中包括上升沿信号和下降沿信号。上升沿信号可以是脉冲信号中，从低电平变化到高电平的开始时刻，例如，脉冲信号仅包括0和1，即两个电平信号，周期性地在0和1的电平信号之间切换，则上升沿信号为从0（低电平）切换至1（高电平）时刻的信号。同样的，下降沿信号可以是脉冲信号中，从高电平变化到低电平的开始时刻。例如，上述仅包括0和1的脉冲信号中，下降沿信号为从1（高电平）切换至0（低电平）时刻的信号。
需要说明的是，上述输入信号需要与其对应的随路时钟信号一并传输至SOC内部，这是由于随路时钟信号可以用于指示输入信号中的输入数据，具体可以是随路时钟信号中的上升沿信号或者下降沿信号指示输入信号中的输入数据，从而SOC的内部可以基于随路时钟信号获取输入数据。
在一种可能的实现方式中，SOC的第一IO接口所接收的输入信号和第二IO接口接收的该输入信号对应的随路时钟信号，可以为集成该SOC的印刷电路（Printed CircuitBoard，PCB）板发送的，集成有SOC的PCB板可以与计算机设备连接，由计算机设备中安装的控制软件对PCB板进行控制。其中，该PCB板中可以集成有多个SOC，其他SOC也可以向该SOC发送输入信号和与输入信号对应的随路时钟信号，可以理解的是，其他SOC向该SOC发送的信号通过PCB板进行传输。SOC接收的输入信号和与该输入信号对应的随路时钟信号还可以是其他计算机设备（SOC）发送的，本申请对此不做限定。
S102、基于上述随路时钟信号从上述输入信号中获取有效数据，并根据上述有效数据确定上述芯片的目标运行模式。
在本申请实施例中，随路时钟信号为与输入信号对应的时钟信号，用于指示从输入信号中获取输入数据，输入信号为用于承载输入数据的信号，为串行动态输入信号，则SOC可以基于随路时钟信号从输入信号中获取输入数据，进而确定输入数据是否为有效数据，其中，有效数据为用于指示SOC的运行模式的数据，从而SOC可以基于有效数据确定芯片的目标运行模式。其中，有效数据（输入数据）可以为二进制编码的字符，如0011，也可以是其他字符，本申请对此不做限定。SOC的目标运行模式是指SOC的具体运行模式，例如上述功能模式、DFT模式、IP TEST模式、eFuse烧录模式等中的某一种模式。
其中，随路时钟信号可以为脉冲信号，包括上升沿信号和下降沿信号，则在输入信号的传输过程中，SOC可以按照预设电平信号从输入信号中获取输入数据，确定该输入数据是否有效，即确定该输入数据是否为有效数据。该预设电平信号可以是上升沿信号，也可以是下降沿信号，本申请对此不做限定。以上升沿信号为例进行讲解，由于输入信号为串行动态输入信号，则SOC在获取输入信号后，可以在随路时钟信号（脉冲信号）中每一个上升沿信号时，获取一次输入信号中的输入数据。同样的，SOC也可以在随路时钟信号中每一个下降沿信号时，获取一次输入信号中的输入数据。需要说明的是， SOC按照预设电平信号从输入信号中获取输入数据的前提是发送端，如上述PCB板按照预设电平信号的方式发送输入信号和随路时钟信号。
在一种可能的实现方式中，由于输入信号为串行动态输入信号，SOC内部不能一次性获取输入数据，需要在随路时钟信号中的每一个上升沿信号或者下降沿信号获取一位字符，例如输入信号为0001，则需要在随路时钟信号的四个上升沿信号（下降沿信号）依次获取0、0、0、1，即需要SOC基于随路时钟信号在输入信号中接收并存储输入数据，SOC需要累计存储4次，即得到0001时，才得到初始输入数据。需要说明的是，SOC中的寄存器不是无限存储的，例如，SOC中的寄存器可以存储最新的32比特（Binary Digit，BIT），当储存新的数据时，可以删除存储时间最早的数据，保持寄存器中存储32bit的数据。
进一步地，SOC内部，如SOC的模式生成模块可以对接收的初始输入数据进行校验。其中，SOC的模式生成模块为一种模式生成电路，可以用于对输入数据进行校验，并确定SOC的运行模式。示例性的，SOC的模式生成模块可以校验初始输入数据是否满足预设校验规则，在校验出该初始输入数据满足预设校验规则的情况下，确定该初始输入数据为用于指示运行模式的有效数据，在校验出该初始输入数据不满足预设校验规则的情况下，即该初始输入数据为无效数据，则继续基于随路时钟信号从输入信号中获取输入数据，更新寄存器中存储的初始输入数据，得到更新后的输入数据，并进一步对其进行校验。
具体地，例如，以0001为用于指示运行模式的模式数据为例，校验方式可以是检测初始输入数据是否为4位，例如0001包括4位，其值是否涵盖运行模式的数量，即检测该初始数据是否有效，还可以进行其他校验，本申请对此不做限定。在SOC的模式生成单元确定初始数据校验通过后，可以确定初始输入数据满足预设校验规则，则可以将初始输入数据确定为有效数据，并进一步基于有效数据确定SOC的目标运行模式。
在另一种可能的实现方式中，为了使得SOC接收输入数据的误码率更低，输入信号中承载的输入数据可以包括其他信息，SOC可以基于随路时钟信号在输入信号中接收并存储初始输入数据，该初始输入数据可以是发送端（如上述PCB板发送的）在用于指示运行模式的模式数据的基础上，添加其他信息后传输的。则SOC可以对获取到的初始输入数据进行校验。
具体地，该初始输入数据中的其他数据可以包括模式前缀（MODE_PREIFX），该模式前缀可以位于模式数据之前，该初始输入数据也可以包括模式后缀（MODE_SUFFIX），该模式后缀可以位于模式数据之后，该初始输入数据还可以包括其他冗余信息，该冗余信息可以位于模式数据中。初始输入数据中还可以包括其他信息，本申请对此不做限定。
请一并参阅图2，图2是本申请实施例提供的一种输入数据的原理示意图，如图2所示，为描述方便，以寄存器存储的初始输入数据为32bit的数据，该初始输入数据仅包括模式前缀和模式后缀为例进行讲解。图2所示的初始输入数据包括三个部分，第一部分为20bits的模式前缀（20bits MODE_PREIFX），可以用于指示开始传输输入数据（起始符），第二部分为4bits的模式数据（4bits MODE_CODE），用于指示运行模式，第三部分为8bits的模式后缀（8bits MODE_SUFFIX），可以用于指示结束传输数据（结束符）。
其中，SOC的模式生成模块可以内置预设密码数据，在模式前缀和/或模式后缀中，可以包括该密码数据，则SOC的模式生成模块可以从模式前缀或者模式后缀中获取密码数据，并将获取的密码数据与模式生成模块内置的预设密码数据进行比对，在比对结果指示该密码数据与预设密码数据匹配的情况下，如两者相同的情况下，模式生成模块可以确定该初始输入数据满足预设校验规则，即校验通过，则可以确定该初始输入数据为有效数据。进一步地，SOC可以基于有效数据确定SOC的目标运行模式。
具体地，SOC中的模式生成模块可以获取该有效数据中的模式数据，该模式数据可以包括SOC某一种运行模式的模式标识，则基于预设模式数据和运行模式之间的对应关系和该模式数据，模式生成模块可以确定模式数据对应的目标运行模式。其中，预设模式数据与运行模式之间的对应关系可以理解为各个运行模式的模式数据与其各个运行模式的对应关系表，进而模式生成模块可以基于有效数据中的模式数据在对应关系表中进行查询，得到该模式数据对应的运行模式，即目标运行模式。
在一种可能的实现方式中，SOC的模式生成模块在确定目标运行模式后，可以生成模式选择完成标志，该模式选择完成标志用于表示模式信息的有效。进而，模式生成模块可以向SOC的控制模块输出用于指示该目标运行模式的模式信息和该模式选择完成标志，该模式信息可以包括目标运行模式的模式标识。进而，SOC的控制模块可以基于该模式信息切换SOC的运行模式。其中，上述SOC的控制模块可以是SOC的电源管理单元（PowerManagement Unit，PMU），还可以还是SOC的其他工作模块，本申请对此不做限定，即上述控制模块为在目标运行模式相对当前运行模式执行不同线程的控制模块。
需要说明的是，模式生成模块可以将模式选择完成标志和模式信息一并发送至控制模块，也可以先发送模式信息，再发送该模式选择完成标志。这是由于在SOC电路中，SOC的控制模块在接收到模式选择完成标志时，默认将接收到模式选择完成标志时的值确认为有效的值。因此，模式生成模块将先传输模式信息，SOC的控制模块在基于模式信息切换至目标运行模式后，SOC的控制模块可以接收模式生成模块传输的模式选择完成标志，则确认当前的值的有效。
在一种可能的实现方式中，SOC中还包括多个IOMUX，每个IOMUX分别与一个SOC的引脚对应，用于为引脚配置多种不同的功能，使得SOC的引脚可以复用多种不同的功能，提高SOC引脚的复用率。在响应于接收到运行模式的选择指令（运行模式的切换指令），与第一IO接口对应的第一IOMUX可以配置第一IO接口用于获取输入信号，与第二IO接口对应的第二IOMUX可以配置第二IO接口用于获取该输入信号对应的随路时钟信号。该第一IO接口和第二IO接口可以是默认的两个接口，也可以是随机选择的两个接口，本申请对此不做限定。
在一种可能的实现方式中，在模式生成模块输出模式信息和模式选择完成标志后，响应于模式切换指令，SOC的第三IOMUX可以配置与该第三IOMUX对应的第三IO接口用于传输所述目标运行模式对应的数据。其中，第三IO接口还可以是SOC中除第一IO接口和第二IO接口以外的其他接口，用于实现在目标运行模式下的功能，第三IO接口可以是一个IO接口，也可以是多个IO接口，本申请对此不做限定。其中，第三IO接口可以与第一IO接口为同一IO接口，第三IO接口也可以与第二IO接口为同一IO接口。由此，在确定目标运行模式后，第一IO接口和第二IO接口可以用于其他功能的实现，提高了SOC的引脚的复用率，有利于降低资源的浪费。
在本申请实施例中，通过芯片的第一IO接口获取输入信号，并通过芯片的第二IO接口获取该输入信号对应的随路时钟信号后，可以基于随路时钟信号从输入信号中获取有效数据，进而根据有效数据确定芯片的目标运行模式。一方面，仅通过两个IO接口可以实现SOC的多种运行模式的选择，不受限于SOC中IO接口的数量，可以满足在IO接口数量较少的情况下，SOC运行模式选择的需求。另一方面，可以仅通过两个IO接口来实现SOC运行模式的切换，在模式切换后，IO接口还可以用于传输其他数据，从而可以提高IO接口的利用率，有利于降低资源的浪费。
基于上述运行模式的确定方法，本申请实施例提供了一种芯片，该芯片可以是SOC，也可以是其他芯片，如微控制单元（Microcontroller Unit，MCU），本申请对此不做限定。为描述方便，本申请实施例以芯片为SOC为例进行讲解。请一并参阅图3，图3是本申请实施例提供的一种运行模式的确定方法的原理示意图，如图3所示，该SOC包括：第一IO接口30、第二IO接口31、IOMUX1、IOMUX2、模式生成模块33和控制模块32。其中，第一IO接口30与IOMUX1对应，第二IO接口31与IOMUX2对应，IOMUX1和IOMUX2与模式生成模块33连接，其中，IOMUX1可以连通第一IO接口30和模式生成模块33，IOMUX2可以连通第二IO接口31和模式生成模块33，模式生成模块33可以与SOC的控制模块32通过直接或间接的连接。
在一种可能的实现方式中，第一IO接口30可以为集成该SOC的PCB板与SOC的模式生成模块之间的传输接口，第二IO接口31也可以为集成该SOC的PCB板与SOC的模式生成模块之间的传输接口，第一IO接口30和第二IO接口31不同。第一IO接口30可以用于获取输入信号，该输入信号可以是PCB板传输的包括用于指示运行模式的有效数据的信号，该输入信号可以是串行动态输入信号，需要SOC持续接收并累计得到输入数据。第二IO接口31可以用于获取该输入信号对应的随路时钟信号，该随路时钟信号为用于指示SOC基于输入信号获取有效数据（对输入数据进行判断和处理得到）。模式生成模块33可以用于基于随路时钟信号从所述输入信号中获取有效数据，并根据有效数据确定所述芯片的目标运行模式。也即是，模式生成模块33可以基于随路时钟信号，SOC可以在随路时钟信号的上升沿信号或者下降沿信号时获取输入信号中的数据，得到有效数据。
其中，输入信号经过第一IO接口30和IOMUX1，被传输至模式生成模块33，随路时钟信号经过第二IO接口和IOMUX2，被传输至模式生成模块33，模式生成模块可以基于随路时钟信号获取有效数据，进而基于有效数据确定SOC的目标运行模式。具体地，模式生成模块33在基于随路时钟信号从输入信号中获取用于指示运行模式的有效数据的过程中，可以基于输入信号中串行动态输入信号依次接收并存储初始输入数据，直至模式生成模块33的寄存器中存储有预设数据量的数据，例如32bit的数据，则模式生成模块33可以对初始输入数据进行校验，在校验满足预设校验规则的情况下，可以确定该初始输入数据为有效数据，并可以基于有效数据确定SOC的目标运行模式。
在一种可能的实现方式中，校验方式可以是校验初始输入数据中模式数据是否为预设大小，其值是否超过运行模式的数量等，还可以进行其他的校验，本申请对此不做限定。在校验通过的情况下，模式生成模块33可以确定该初始输入数据为有效数据，反之，则确定该初始输入数据为无效数据。
其中，该初始输入数据可以包括其他信息，例如图2所示的初始输入数据，该初始输入数据包括模式前缀、模式数据和模式后缀。其中，模式生成模块33可以获取初始输入数据中的密码数据，该密码数据可以包括在模式前缀中，也可以包括在模式后缀中，模式生成模块33内置有预设的密码数据，则模式生成模块33可以将二者进行比对，得到比对结果，在比对结果指示初始输入数据中的密码数据与预设密码数据匹配的情况下，模式生成模块33可以确定该初始输入数据为有效数据（即确定初始输入数据满足预设校验规则）。
在一种可能的实现方式中，模式生成模块33还可以获取有效数据中的模式数据，该模式数据可以包括用于指示目标运行模式的模式标识，进而获取根据模式数据，预设模式数据和运行模式之间的对应关系，确定模式数据对应的目标运行模式，也即是SOC的目标运行模式。可以理解的是，模式生成模块33可以根据各模式数据与运行模式的对应表，以及输入信号中的模式数据，确定最终要选择的目标运行模式。模式生成模块33在确定目标运行模式后，可以模式选择完成标志，并将该模式选择完成标志和用于指示目标运行模式的模式信息发送至SOC的控制模块32，以使控制模块32切换至目标运行模式，执行目标运行模式对应的线程。
在一种可能的实现方式中，SOC还包括第三IO接口，该第三IO接口对应IOMUX3，在模式生成模块33确定目标运行模式后，IOMUX3可以配置第三IO接口用于接收目标运行模式对应的数据。其中，第三IO接口可以与第一IO接口为同一接口，也可以与第二IO接口为同一接口，还可以为SOC中除第一IO接口和第二IO接口以外的其他接口，本申请对此不做限定。
在一种可能的实现方式中，上述运行模式的确定方法以SOC包括一个IO接口获取输入信号，另一个IO接口获取该输入信号对应的随路时钟信号为例进行讲解，SOC还可以包括多个IO接口用于获取输入信号。请一并参阅图4，图4是本申请实施例提供的一种运行模式的确定方法的另一原理示意图，需要说明的是，图4仅为示例，还可以包括多个IO接口分别用于获取输入信号，本申请对输入信号的数目不做限定。
如图4所示，在图3的基础上，SOC还包括第四IO接口34，和与第四IO接口34对应的IOMUX4，输入信号1经过第一IO接口30和IOMUX1，被传输至模式生成模块33，输入信号2经过第四IO接口34和IOMUX4，被传输至模式生成模块33，随路时钟信号经过第二IO接口和IOMUX2，被传输至模式生成模块33。其中，模式生成模块33可以基于随路时钟信号从输入信号1和输入信号2中获取有效数据，并基于有效数据确定SOC的目标运行模式。
在另一种可能的实现方式中，图3所示的运行模式的确定方法以SOC包括一个IO接口获取输入信号，另一个IO接口获取该输入信号对应的随路时钟信号为例进行讲解，以一个输入信号和其对应的随路时钟信号为一组输入，该SOC可以包括多组输入，每一组对应的一个模式生成模块，进而多个模式生成模块可以共同确定SOC的目标运行模式。请一并参阅图5，图5是本申请实施例提供的一种运行模式的确定方法的又一原理示意图，需要说明的是，图5仅为示例，还可以包括三组输入或者三组以上输入，本申请对输入小组的数目不做限定。
如图5所示，在图3的基础上，SOC还包括第四IO接口34，和与第四IO接口34对应的IOMUX4，第五IO接口35，和与第五IO接口35对应的IOMUX5，以及模式生成模块b36，图3所示的模式生成模块33为图5所示的模式生成模块a33，模式生成模块b36与模式生成模块a33不同。一组输入：输入信号1经过第一IO接口30和IOMUX1，被传输至模式生成模块a33（对应图3中输入信号），随路时钟信号1经过第二IO接口和IOMUX2，被传输至模式生成模块a33（对应图3中随路时钟信号）。另一组输入：输入信号2经过第四IO接口34和IOMUX4，被传输至模式生成模块b36，随路时钟信号2经过第五IO接口和IOMUX5，被传输至模式生成模块b36。
其中，模式生成模块a33可以基于随路时钟信号1从输入信号1中获取第一输入数据，并基于该第一输入数据进行处理。模式生成模块b33可以基于随路时钟信号2从输入信号2中获取第二输入数据，并基于该第二输入数据进行处理，如判断第一输入数据和第二输入数据是否满足预设校验规则，即第一输入数据和第二输入数据是否为有效数据。模式生成模块a33和模式生成模块b36可以进行数据交互，进而模式生成模块a33和模式生成模块b36可以共同确定SOC的目标运行模式，并通过模式生成模块a33和模式生成模块b36中的一个或多个模块生成模式选择完成标志，并输出模式选择完成标志和用于指示目标运行模式的模式信息至SOC的控制模块32。
需要说明的是，SOC中的IOMUX一般是指存在多个输入，且一个输出的情况，在本申请实施例中IOMUX为一个输入，存在多个输出的情况进行讲解，其一个输出为将IO接口传输的数据传输至模式生成模块，而其他输出为用于指示与IOMUX连接的其他模块维持默认值（固定值），这是由于在SOC的电路中，没有被IOMUX选择则是不会在确定目标运行模式的过程中起作用，但是需维持默认值。在图3-图5中用“其他功能”表示，表示IOMUX与SOC的其他电路模块连接，用于在接收到输入信号或者随路时钟信号时，指示其他电路模块维持默认值（固定值）。
在本申请实施例中，通过芯片的第一IO接口获取输入信号，并通过芯片的第二IO接口获取该输入信号对应的随路时钟信号后，可以基于随路时钟信号从输入信号中获取有效数据，进而根据有效数据确定芯片的目标运行模式。一方面，仅通过两个IO接口可以实现SOC的多种运行模式的选择，不受限于SOC中IO接口的数量，可以满足在IO接口数量较少的情况下，SOC运行模式选择的需求。另一方面，可以仅通过两个IO接口来实现SOC运行模式的切换，在模式切换后，IO接口还可以用于传输其他数据，从而可以提高IO接口的利用率，有利于降低资源的浪费。
请参阅图6，图6是本申请实施例提供的一种运行模式的确定装置的结构示意图。如图6所示，该运行模式的确定装置600包括获取单元601和处理单元602。其中：
获取单元601，用于通过所述芯片的第一输入输出IO接口获取输入信号，并通过所述芯片的第二IO接口获取所述输入信号对应的随路时钟信号；
处理单元602，用于基于所述随路时钟信号从所述输入信号中获取有效数据，并根据所述有效数据确定所述芯片的目标运行模式。
在一种可能的实现方式中，所述处理单元602，用于基于所述随路时钟信号从所述输入信号中获取有效数据，具体用于：
基于所述随路时钟信号在所述输入信号中接收并存储初始输入数据；
在所述初始输入数据满足预设校验规则的情况下，将所述初始输入数据确定为所述有效数据。
在一种可能的实现方式中，所述获取单元601，还用于获取所述初始输入数据中的密码数据；
所述处理单元602，还用于在确定所述密码数据与预设密码数据匹配的情况下，确定所述初始输入数据满足所述预设校验规则。
在一种可能的实现方式中，所述处理单元602，用于根据所述有效数据确定所述芯片的目标运行模式，具体用于：
获取所述有效数据中的模式数据；
根据所述模式数据，预设模式数据和运行模式之间的对应关系，确定所述模式数据对应的运行模式，得到所述芯片的目标运行模式。
具体的，在这种情况中，获取单元601和处理单元602所执行的操作可以参照上述图2对应的实施例中的有关介绍。
运行模式的确定装置600还可以用于实现图2对应实施例中的其他功能，此处不再赘述。基于同一发明构思，本申请实施例中提供的运行模式的确定装置600解决问题的原理与有益效果与本申请方法实施例中解决问题的原理和有益效果相似，可以参见方法的实施的原理和有益效果，为简洁描述，在这里不再赘述。
根据本申请的实施例，图6所示的运行模式的确定装置中的各个单元可以分别或全部合并为一个或若干个另外的单元来构成，或者其中的某个（些）单元还可以再拆分为功能上更小的多个单元来构成，这可以实现同样的操作，而不影响本申请的实施例的技术效果的实现。上述单元是基于逻辑功能划分的，在实际应用中，一个单元的功能也可以由多个单元来实现，或者多个单元的功能由一个单元实现。在本申请的其他实施例中，运行模式的确定装置600也可以包括其他单元，在实际应用中，这些功能也可以由其他单元协助实现，并且可以由多个单元协作实现。
上述运行模式的确定装置例如可以是：芯片、或者芯片模组。关于上述实施例中描述的各个装置、产品包含的各个模块，其可以是软件模块，也可以是硬件模块，或者也可以部分是软件模块，部分是硬件模块。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块可以都采用电路等硬件的方式实现，或者，至少部分模块可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的（如果有）部分模块可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块可以都采用电路等硬件的方式实现，不同的模块可以位于芯片模组的同一组件（例如芯片、电路模块等）或者不同组件中，或者，至少部分模块可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的（如果有）部分模块可以采用电路等硬件方式实现；对于应用于或集成于终端的各个装置、产品，其包含的各个模块可以都采用电路等硬件的方式实现，不同的模块可以位于计算机设备内同一组件（例如，芯片、电路模块等）或者不同组件中，或者，至少部分模块可以采用软件程序的方式实现，该软件程序运行于终端内部集成的处理器，剩余的（如果有）部分模块可以采用电路等硬件方式实现。
请参阅图7，图7是本申请实施例提供的另一种运行模式的确定装置。可以用于实现上述方法实施例中运行模式的确定装置的功能。该运行模式的确定装置700可以包括处理器701和收发器702。可选的，该运行模式的确定装置700还可以包括存储器703。其中，处理器701、收发器702和存储器703可以通过总线704或其他方式连接。总线在图7中以粗线表示，其它部件之间的连接方式，仅是进行示意性说明，并不引以为限。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图7中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
本申请实施例中的耦合是装置、单元或模块之间的间接耦合或通信连接，可以是电性，机械或其它的形式，用于装置、单元或模块之间的信息交互。本申请实施例中不限定上述处理器701、存储器703之间的具体连接介质。
存储器703可以包括只读存储器和随机存取存储器，并向处理器701提供指令和数据。存储器703的一部分还可以包括非易失性随机存取存储器。
处理器701可以是中央处理单元（Central Processing Unit，CPU），该处理器701还可以是其他通用处理器、数字信号处理器（Digital Signal Processor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field-Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器，可选的，该处理器701也可以是任何常规的处理器等。其中：存储器703，用于存储程序指令。
处理器701，用于调用存储器703中存储的程序指令，以用于执行如下步骤：
通过所述芯片的第一IO接口获取输入信号，并通过所述芯片的第二IO接口获取所述输入信号对应的随路时钟信号；
基于所述随路时钟信号从所述输入信号中获取有效数据，并根据所述有效数据确定所述芯片的目标运行模式。
在一种可能的实现方式中，上述处理器701用于调用存储器703中存储的程序指令，以用于执行基于所述随路时钟信号从所述输入信号中获取有效数据，具体用于：
基于所述随路时钟信号在所述输入信号中接收并存储初始输入数据；
在所述初始输入数据满足预设校验规则的情况下，将所述初始输入数据确定为所述有效数据。
在一种可能的实现方式中，上述处理器701用于调用存储器703中存储的程序指令，还用于执行获取所述初始输入数据中的密码数据；
在确定所述密码数据与预设密码数据匹配的情况下，确定所述初始输入数据满足所述预设校验规则。
在一种可能的实现方式中，上述处理器701用于调用存储器703中存储的程序指令，以用于执行根据所述有效数据确定所述芯片的目标运行模式，具体用于：
获取所述有效数据中的模式数据；
根据所述模式数据，预设模式数据和运行模式之间的对应关系，确定所述模式数据对应的运行模式，得到所述芯片的目标运行模式。
在本申请实施例中，可以通过在包括中央处理单元（CPU）、随机存取存储介质（RAM）、只读存储介质（ROM）等处理元件和存储元件的例如计算机的通用计算装置上运行能够执行如图2中所示的相应方法所涉及的各步骤的计算机程序（包括程序代码），以及来实现本申请实施例所提供的方法。计算机程序可以记载于例如计算机可读记录介质上，并通过计算机可读记录介质装载于上述计算装置中，并在其中运行。
基于同一发明构思，本申请实施例中提供的运行模式的确定装置解决问题的原理与有益效果与本申请方法实施例中运行模式的确定装置解决问题的原理和有益效果相似，可以参见方法的实施的原理和有益效果，为简洁描述，在这里不再赘述。
前述运行模式的确定装置（如运行模式的确定装置600、运行模式的确定装置700），例如可以是：芯片、或者芯片模组。请参阅图8，图8是本申请实施例提供的一种芯片模组的结构示意图。该模组设备800可以执行前述方法实施例中的相关步骤，该模组设备800包括：通信模组801、电源模组802、存储模组803以及芯片模组804。
其中，上述通信模组801用于进行模组设备内部通信，或者用于模组设备与外部设备进行通信；上述电源模组802用于为模组设备提供电能；上述存储模组803用于存储数据和指令；上述芯片模组804用于执行如下步骤：
通过所述芯片的第一IO接口获取输入信号，并通过所述芯片的第二IO接口获取所述输入信号对应的随路时钟信号；
基于所述随路时钟信号从所述输入信号中获取有效数据，并根据所述有效数据确定所述芯片的目标运行模式。
在一种可能的实现方式中，上述芯片模组804用于基于所述随路时钟信号从所述输入信号中获取有效数据时，具体用于执行如下步骤：
基于所述随路时钟信号在所述输入信号中接收并存储初始输入数据；
在所述初始输入数据满足预设校验规则的情况下，将所述初始输入数据确定为所述有效数据。
在一种可能的实现方式中，上述芯片模组804还用于执行如下步骤：
获取所述初始输入数据中的密码数据；
在确定所述密码数据与预设密码数据匹配的情况下，确定所述初始输入数据满足所述预设校验规则。
在一种可能的实现方式中，上述芯片模组804用于根据所述有效数据确定所述芯片的目标运行模式时，具体用于执行如下步骤：
获取所述有效数据中的模式数据；
根据所述模式数据，预设模式数据和运行模式之间的对应关系，确定所述模式数据对应的运行模式，得到所述芯片的目标运行模式。
对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块可以都采用电路等硬件的方式实现，不同的模块可以位于芯片模组的同一组件（例如芯片、电路模块等）或者不同组件中，或者，至少部分模块可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的（如果有）部分模块可以采用电路等硬件方式实现。
本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序，计算机程序包括一条或多条程序指令，一条或多条程序指令被执行时，使得上述方法实施例所提供的方法被执行。
本申请实施例还提供一种包含计算机程序或指令的计算机程序产品，当计算机程序或指令在计算机设备上运行时，使得计算机设备执行上述方法实施例所提供的方法。
关于上述实施例中描述的各个装置、产品包含的各个模块/单元，其可以是软件模块/单元，也可以是硬件模块/单元，或者也可以部分是软件模块/单元，部分是硬件模块/单元。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的（如果有）部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、 产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件（例如芯片、电路模块等）或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的（如果有）部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端内同一组件（例如，芯片、电路模块等）或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端内部集成的处理器，剩余的（如果有）部分模块/单元可以采用电路等硬件方式实现。
需要说明的是，对于前述的各个方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某一些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本申请实施例装置中的模块可以根据实际需要进行合并、划分和删减。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤可以通过程序指令及相关的硬件来完成，该程序指令可以存储于一计算机可读存储介质中，计算机可读存储介质可以包括：闪存盘、ROM、RAM、磁盘或光盘等。
以上所揭露的仅为本申请一种实施例而已，仅仅是本申请一部分实施例，不能以此来限定本申请之权利范围。
Claims (9)
1.一种运行模式的确定方法，其特征在于，所述方法应用于芯片，包括：
通过所述芯片的第一输入输出IO接口获取输入信号，并通过所述芯片的第二IO接口获取所述输入信号对应的随路时钟信号，所述输入信号为用于承载初始输入数据的数据序列的串行动态信号，所述随路时钟信号为脉冲信号，是用于基于上升沿信号或者下降沿信号指示所述输入信号中所述初始输入数据的专有时钟信号；
基于所述随路时钟信号在所述输入信号中接收并存储所述初始输入数据；
在所述初始输入数据满足预设校验规则的情况下，将所述初始输入数据确定为有效数据，并根据所述有效数据包括的模式数据、预设模式数据与运行模式之间的对应关系，确定所述芯片的目标运行模式；
其中，所述有效数据为用于指示所述芯片的运行模式的数据，为满足所述预设校验规则的初始输入数据；所述预设校验规则为用于校验所述初始输入数据包括的密码数据与预设密码数据是否匹配的校验规则。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
获取所述初始输入数据中的所述密码数据；
在确定所述密码数据与所述预设密码数据匹配的情况下，确定所述初始输入数据满足所述预设校验规则。
3.根据权利要求1或2所述的方法，其特征在于，所述根据所述有效数据确定所述芯片的目标运行模式，包括：
获取所述有效数据中的模式数据；
根据所述模式数据，预设模式数据和运行模式之间的对应关系，确定所述模式数据对应的运行模式，得到所述芯片的目标运行模式。
4.一种芯片，其特征在于，包括第一IO接口、第二IO接口和模式生成模块；所述第一IO接口为集成所述芯片的印刷电路PCB板与所述模式生成模块之间的传输接口，所述第二IO接口为所述PCB板与所述模式生成模块之间的传输接口，所述第一IO接口和所述第二IO接口不同；
所述第一IO接口，用于获取输入信号，所述输入信号为用于承载初始输入数据的数据序列的串行动态信号；
所述第二IO接口，用于获取所述输入信号对应的随路时钟信号，所述随路时钟信号为脉冲信号，是用于基于上升沿信号或者下降沿信号指示所述输入信号中所述初始输入数据的专有时钟信号；
所述模式生成模块，用于基于所述随路时钟信号从所述输入信号中获取有效数据，并根据所述有效数据包括的模式数据、预设模式数据与运行模式之间的对应关系，确定所述芯片的目标运行模式，所述有效数据为用于指示所述芯片的运行模式的数据，为满足预设校验规则的初始输入数据，所述预设校验规则为用于校验所述初始输入数据包括的密码数据与预设密码数据是否匹配的校验规则。
5.根据权利要求4所述的芯片，其特征在于，
所述模式生成模块，用于基于所述随路时钟信号从所述输入信号中获取用于指示运行模式的有效数据，具体用于：
基于所述随路时钟信号在所述输入信号中接收并存储初始输入数据，并在所述初始输入数据满足所述预设校验规则的情况下，将所述初始输入数据确定为所述有效数据。
6.根据权利要求5所述的芯片，其特征在于，
所述模式生成模块，还用于获取所述初始输入数据中的所述密码数据，并在确定所述密码数据与所述预设密码数据匹配的情况下，确定所述初始输入数据满足所述预设校验规则。
7.根据权利要求4-6任一项所述的芯片，其特征在于，
所述模式生成模块，用于根据所述有效数据确定所述芯片的目标运行模式，具体用于：
获取所述有效数据中的模式数据；
根据所述模式数据，预设模式数据和运行模式之间的对应关系，确定所述模式数据对应的运行模式，得到所述芯片的目标运行模式。
8.一种芯片模组，其特征在于，所述芯片模组包括通信接口和芯片，其中：所述通信接口用于进行芯片模组内部通信，或者用于所述芯片模组与外部设备进行通信；所述芯片用于执行如权利要求1~3中任一项所述的方法。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令被执行时，使得如权利要求1~3中任一项所述的方法被执行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410253174.2A CN117851306B (zh) | 2024-03-06 | 2024-03-06 | 一种运行模式的确定方法、芯片、芯片模组及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410253174.2A CN117851306B (zh) | 2024-03-06 | 2024-03-06 | 一种运行模式的确定方法、芯片、芯片模组及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117851306A CN117851306A (zh) | 2024-04-09 |
| CN117851306B true CN117851306B (zh) | 2024-05-31 |
Family
ID=90534835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410253174.2A Active CN117851306B (zh) | 2024-03-06 | 2024-03-06 | 一种运行模式的确定方法、芯片、芯片模组及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117851306B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6520416B1 (en) * | 1997-09-26 | 2003-02-18 | Sc Itec Gmbh | Interface module for operation between a chip card and a microprocessor-based system |
| CN1787427A (zh) * | 2004-12-10 | 2006-06-14 | 大唐移动通信设备有限公司 | 利用随路时钟信号调整接收数据延迟不一致的方法 |
| CN102301364A (zh) * | 2011-06-27 | 2011-12-28 | 华为技术有限公司 | Cpu互联装置 |
| CN110109860A (zh) * | 2018-02-01 | 2019-08-09 | 纬颖科技服务股份有限公司 | 电子***及信号切换电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4325501A4 (en) * | 2022-03-23 | 2024-07-03 | Changxin Memory Tech Inc | SOLID-STATE SIGNAL AND MEMORY SAMPLING CIRCUIT |
-
2024
- 2024-03-06 CN CN202410253174.2A patent/CN117851306B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6520416B1 (en) * | 1997-09-26 | 2003-02-18 | Sc Itec Gmbh | Interface module for operation between a chip card and a microprocessor-based system |
| CN1787427A (zh) * | 2004-12-10 | 2006-06-14 | 大唐移动通信设备有限公司 | 利用随路时钟信号调整接收数据延迟不一致的方法 |
| CN102301364A (zh) * | 2011-06-27 | 2011-12-28 | 华为技术有限公司 | Cpu互联装置 |
| CN110109860A (zh) * | 2018-02-01 | 2019-08-09 | 纬颖科技服务股份有限公司 | 电子***及信号切换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117851306A (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634530B (zh) | 芯片的测试***和测试方法 | |
| US6463488B1 (en) | Apparatus and method for testing master logic units within a data processing apparatus | |
| CN110738015B (zh) | 片上***及其fpga内核信息处理方法 | |
| US12044720B1 (en) | Multi-core test processor, and integrated circuit test system and method | |
| CN110515891B (zh) | 一种fpga芯片及其配置方法 | |
| CN109164374B (zh) | 芯片与芯片测试*** | |
| CN112014726A (zh) | Dsp芯片测试装置及方法 | |
| CN112214366B (zh) | 测试方法、装置、***、设备及介质 | |
| EP4191905A1 (en) | Test method and device | |
| JP2002024201A (ja) | 半導体集積回路 | |
| CN111966189A (zh) | 一种灵活配置的多计算节点服务器主板结构和程序 | |
| CN110674069B (zh) | 芯片的数字引脚转换电路及方法、芯片 | |
| CN114461579B (zh) | Pattern文件并行读取和动态调度的处理方法、***及ATE设备 | |
| CN117851306B (zh) | 一种运行模式的确定方法、芯片、芯片模组及存储介质 | |
| CN113671360B (zh) | I2c接口器件测试方法、装置及i2c接口器件 | |
| CN111103959B (zh) | 寄存器复位***及芯片 | |
| CN110022178B (zh) | 一种WiFi模块的检测电路及检测方法 | |
| CN111949470A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
| CN116126092A (zh) | 时钟供应方法、***、服务器及存储介质 | |
| US20090249137A1 (en) | Testing module, testing apparatus and testing method | |
| CN112306944B (zh) | 一种服务器整机降低电磁辐射的控制方法、装置及程序 | |
| CN111770074B (zh) | 数据通路测试报文生成装置与方法 | |
| CN111579973B (zh) | 芯片同步测试方法、芯片、电子设备及存储介质 | |
| CN112834964B (zh) | 自适应合路器接线线序的检测方法、装置及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |