CN117836836A - 显示基板及其驱动方法、显示装置 - Google Patents

Abstract

一种显示基板(1100)及其驱动方法、显示装置(1000)。显示基板(1100)具有N个显示分区(AA＇)，每个显示分区(AA＇)设有多行像素电路(100)。显示基板(1100)包括N组栅极驱动电路(300)和多路选择电路(500)。N组栅极驱动电路(300)分别与N个显示分区(AA＇)相对应。每组栅极驱动电路(300)包括X个栅极驱动电路(310)，每个栅极驱动电路(310)与对应的显示分区(AA＇)的多行像素电路(100)电连接。X个栅极驱动电路(310)被配置为向所连接的多行像素电路(100)输出X个不同功能的扫描信号。多路选择电路(500)与N组栅极驱动电路(300)中输出同一功能的扫描信号的N个栅极驱动电路(310)、N个选择控制信号端(MUX)、一个起始信号端(STV)电连接。多路选择电路(500)被配置为，在来自至少一个选择控制信号端(MUX)的选择控制信号的控制下，选中至少一个栅极驱动电路(310)，将来自起始信号端(STV)的起始信号传输至所选中的至少一个栅极驱动电路(310)。

Description

显示基板及其驱动方法、显示装置 技术领域

本公开涉及显示技术领域，尤其涉及一种显示基板及其驱动方法、显示装置。

背景技术

有机发光二极管(Organic Light-Emitting Diode，简称OLED)显示装置通过借助电子与空穴直接复合，激发出各种波长的光谱，从而形成图形。OLED显示装置具有主动发光、广视角、对比度高、响应速度快、耗电低、超轻薄等优点，因此受到广泛关注。

发明内容

一方面，提供一种显示基板。所述显示基板具有显示区，所述显示区包括N个显示分区，N≥2。所述显示基板包括多个像素电路、N组栅极驱动电路和至少一个多路选择电路。多个像素电路排列成多行；每个显示分区设有多行像素电路。N组栅极驱动电路分别与所述N个显示分区相对应。每组栅极驱动电路包括X个栅极驱动电路，每个栅极驱动电路与对应的显示分区的多行像素电路电连接；所述X个栅极驱动电路被配置为向所连接的多行像素电路输出X个不同功能的扫描信号；X≥2。每个多路选择电路与所述N组栅极驱动电路中被配置为输出同一功能的扫描信号的N个栅极驱动电路电连接，还与N个选择控制信号端和一个起始信号端电连接。所述多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所连接的所述N个栅极驱动电路中的至少一个栅极驱动电路，将来自所述起始信号端的起始信号传输至所选中的所述至少一个栅极驱动电路中的栅极驱动电路。

在一些实施例中，所述多路选择电路包括N个起始信号控制子电路。每个起始信号控制子电路与所述起始信号端、所述N个选择控制信号端中的一个选择控制信号端及所述N个栅极驱动电路中的一个栅极驱动电路电连接。所述起始信号控制子电路被配置为在来自所述选择控制信号的控制下，将所述起始信号传输至所述栅极驱动电路。其中，所述N个起始信号控制子电路中，不同起始信号控制子电路与不同的选择控制信号端，及不同组栅极驱动电路中被配置为输出相同功能的扫描信号的栅极驱动电路电连接。

在一些实施例中，所述多路选择电路还包括N个截止信号控制子电路。每个截止信号控制子电路与第一时钟信号端、第一电压信号端、及所述N个 栅极驱动电路中的一个栅极驱动电路电连接。截止信号控制子电路被配置为在来自所述第一时钟信号端的第一时钟信号的控制下，将来自所述第一电压信号端的第一电压信号传输至所述栅极驱动电路。其中，所述N个截止信号控制子电路与同一个第一时钟信号端电连接，且不同截止信号控制子电路与不同组栅极驱动电路中被配置为输出相同功能的扫描信号的栅极驱动电路电连接。

在一些实施例中，所述多路选择电路还包括N个储能子电路。每个储能子电路与所述第一电压信号端及一个信号输出节点电连接，被配置为维持所述信号输出节点的电压。所述信号输出节点为所述起始信号控制子电路、所述截止信号控制子电路和所述栅极驱动电路连接的公共节点。所述N个储能子电路中，不同储能子电路与不同的信号输出节点电连接。

在一些实施例中，所述起始信号控制子电路包括第一晶体管，所述第一晶体管的控制极与一个选择控制信号端电连接，第一极与所述起始信号端电连接，第二极与一个栅极驱动电路电连接。所述截止信号控制子电路包括第二晶体管，所述第二晶体管的控制极与所述第一时钟信号端电连接，第一极与所述第一电压信号端电连接，第二极与一个栅极驱动电路电连接。所述储能子电路包括第一电容器，所述第一电容器的第一极板与所述第一电压信号端电连接，第二极板与一个信号输出节点电连接。

在一些实施例中，所述显示基板包括X个所述多路选择电路，X个多路选择电路分别对应地与X个起始信号端电连接，且分别对应地与每一组栅极驱动电路中的所述X个栅极驱动电路电连接。

在一些实施例中，显示基板还包括多个引脚、N条选择控制信号线和X条起始信号连接线。多个引脚被配置为与时序控制芯片电连接。每条选择控制信号线与一个引脚及所述X个多路选择电路电连接，且每条所述选择控制信号线作为一个所述选择控制信号端。每条起始信号连接线与一个引脚及一个多路选择电路电连接；每条所述起始信号连接线作为一个所述起始信号端。在所述多路选择电路包括N个起始信号控制子电路的情况下，所述X个多路选择电路中与同一条选择控制信号线电连接的X个起始信号控制子电路，与同一组栅极驱动电路的所述X个栅极驱动电路电连接，且不同起始信号控制子电路与不同栅极驱动电路电连接。

在一些实施例中，显示基板还包括一条第一时钟信号线，所述第一时钟信号线作为第一时钟信号端。第一时钟信号线与一个引脚及所述X个多路选择电路电连接。在所述多路选择电路包括N个截止信号控制子电路的情况下， 所述第一时钟信号线与所述X个多路选择电路中的每个多路选择电路的N个截止信号控制子电路电连接。

在一些实施例中，显示基板还包括多条第一扫描信号线，每条第一扫描信号线与一行像素电路电连接。每个像素电路包括数据写入晶体管，所述数据写入晶体管与所述第一扫描信号线电连接，被配置为在来自所述第一扫描信号线的第一扫描信号的控制下，向所述像素电路写入灰阶数据。每组栅极驱动电路的所述X个栅极驱动电路包括第一栅极驱动电路，所述第一栅极驱动电路被配置为向所述第一扫描信号线输出所述第一扫描信号。

所述至少一个多路选择电路包括第一多路选择电路，所述第一多路选择电路与第一起始信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个第一栅极驱动电路电连接。所述第一多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个第一栅极驱动电路中的至少一个第一栅极驱动电路，将来自所述第一起始信号端的第一起始信号传输至所选中的所述至少一个第一栅极驱动电路。

在一些实施例中，所述显示基板包括多个所述多路选择电路，多个所述多路选择电路还包括第二多路选择电路。所述第二多路选择电路与初始化信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个所述第一栅极驱动电路电连接。所述第二多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个第一栅极驱动电路中的至少一个栅极驱动电路，将来自所述初始化信号端的初始化信号传输至所选中的所述至少一个第一栅极驱动电路。

其中，所述第一栅极驱动电路包括依次级联的多个第一移位寄存器单元，所述第二多路选择电路与每个第一栅极驱动电路中的每个所述第一移位寄存器单元电连接。所述第一移位寄存器单元被配置为，在来自所述第二多路选择电路的初始化信号的控制下，对所述第一移位寄存器单元的电路节点初始化。

在一些实施例中，所述第一移位寄存器单元包括级联信号输出节点和复位信号接收端；相互级联的两个第一移位寄存器单元中，上级第一移位寄存器单元的级联信号输出节点与下级第一移位寄存器单元的第一起始信号接收端电连接，下级第一移位寄存器单元的级联信号输出节点与上级第一移位寄存器单元的复位信号接收端电连接。

所述第二多路选择电路中与每个第一栅极驱动电路连接的信号输出节 点，还与每个所述第一栅极驱动电路中最后一级移位寄存器单元的复位信号接收端电连接。其中，在来自同一个选择控制信号端的选择控制信号的控制下，所述第一多路选择电路将所述第一起始信号传输至目标组栅极驱动电路的第一栅极驱动电路，所述第二多路选择子电路将所述初始化信号，传输至前一组栅极驱动电路的第一栅极驱动电路；沿显示区的扫描方向，所述前一组栅极驱动电路与所述目标组栅极驱动电路相邻，且在目标组栅极驱动电路为第一组栅极驱动电路，所述前一组栅极驱动电路为最后一组栅极驱动电路。

在一些实施例中，显示基板还包括多条第二扫描信号线，一条第二扫描信号线与一行像素电路电连接。其中，每个像素电路还包括第一初始化晶体管，所述第一初始化晶体管与所述第二扫描信号线电连接，被配置为在来自所述第二扫描信线的第二扫描信号的控制下，将所述像素电路的第一节点的电压初始化。所述X个栅极驱动电路包括第二栅极驱动电路，所述第二栅极驱动电路被配置为向所述第二扫描信号线输出所述第二扫描信号。

所述显示基板包括多个所述多路选择电路，多个所述多路选择电路还包括第三多路选择电路。所述第三多路选择电路与第二起始信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个所述第二栅极驱动电路电连接。所述第三多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个第二栅极驱动电路中的至少一个第二栅极驱动电路，将来自所述第二起始信号端的第二起始信号传输至所选中的所述至少一个第二栅极驱动电路。

在一些实施例中，显示基板还包括多条第三扫描信号线，一条第三扫描信号线与一行像素电路电连接。每个像素电路还包括第二初始化晶体管，所述第二初始化晶体管与所述第三扫描信号线电连接，被配置为在来自所述第三扫描信线的第三扫描信号的控制下，将所述像素电路的第二节点的电压复位。所述X个栅极驱动电路还包括第三栅极驱动电路，所述第三栅极驱动电路被配置为向所述第三扫描信号线输出所述第三扫描信号。

所述显示基板包括多个所述多路选择电路，多个所述多路选择电路还包括还第四多路选择电路，所述第四多路选择电路与第三起始信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个第三栅极驱动电路电连接。所述第四多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个第三栅极驱动电路中的至少一个第三栅极驱动电路，将来自所述第三起始信号端的第三起始信号传输至所选中的所述至少一个第三栅极驱动电路。

在一些实施例中，显示基板还包括多条第四扫描信号线，一条第四扫描信号线与一行像素电路电连接。每个像素电路还包括发光控制晶体管，所述发光控制晶体管与一条第四扫描信号线电连接，被配置为在来自所述第四扫描信号线的第四扫描信号的控制下，将所述像素电路导通。所述X个栅极驱动电路还包括发光控制电路，所述发光控制电路被配置为向所述第四扫描信号线输出所述第四扫描信号。

所述显示基板包括多个所述多路选择电路，多个所述多路选择电路还包括第五多路选择电路，所述第五多路选择电路与第四起始信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个发光控制电路电连接。所述第五多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个发光控制电路中的至少一个发光控制电路，将来自所述第四起始信号端的第四起始信号传输至所选中的所述至少一个发光控制电路。

在一些实施例中，显示基板还具有环绕所述显示区的周边区。沿所述显示区的扫描方向，所述周边区包括位于所述显示区一侧的绑定区。所述多路选择电路设置于所述N组栅极驱动电路靠近绑定区的一侧。

又一方面，提供一种显示基板的驱动方法，被配置为驱动上述任一实施例中所述的显示基板。所述驱动方法包括：N个选择控制信号端中的至少一个选择控制信号端输出选择控制信号；多路选择电路在至少一个所述选择控制信号的控制下，选中所述多路选择电路所连接的N个栅极驱动电路中的至少一个栅极驱动电路，并将来自起始信号端的起始信号传输至所选中的所述至少一个栅极驱动电路。

在一些实施例中，多路选择电路包括N个截止信号控制子电路。所述驱动方法还包括：在所述N个选择控制信号端中的至少一个输出选择控制信号的情况下，第一时钟信号端不输出信号；在所述N个选择控制信号端均不输出选择控制信号的情况下，所述第一时钟信号端输出第一时钟信号。

在一些实施例中，所述显示基板包括第二多路选择电路，所述第二多路选择电路的信号输出节点与一个第一栅极驱动电路的每个第一移位寄存器单元的初始化信号接收端、及末级第一移位寄存器单元的复位信号接收端电连接。所述驱动方法还包括：在一个栅极驱动电路的末级第一移位寄存器单元输出第一扫描信号之后，所述第二多路选择电路中，与所述栅极驱动电路电连接的信号输出节点输出初始化信号。

又一方面，提供一种显示装置，包括上述任一实施例中所述的显示基板。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示装置的一种结构图；

图2为根据一些实施例的显示装置的另一种结构图；

图3为根据一些实施例的显示基板的一种结构图；

图4为根据一些实施例的像素电路的一种等效电路图；

图5为图4所示像素电路的一种时序控制图；

图6为根据一些实施例的多路选择电路的一种结构图；

图7为根据一些实施例的多路选择电路的另一种结构图；

图8为根据一些实施例的多路选择电路的又一种结构图；

图9为根据一些实施例的多路选择电路的又一种结构图；

图10为根据一些实施例的多路选择电路的又一种结构图；

图11为根据一些实施例的多路选择电路的又一种结构图；

图12为根据一些实施例的多路选择电路的又一种结构图；

图13为根据一些实施例的多路选择电路的一种等效电路图；

图14为图2中A的局部放大图；

图15为根据一些实施例的第一多路选择电路的一种等效电路图；

图16为根据一些实施例的第三多路选择电路的一种等效电路图；

图17为根据一些实施例的第四多路选择电路的一种等效电路图；

图18为根据一些实施例的第五多路选择电路的一种等效电路图；

图19为根据一些实施例的第二多路选择电路的一种等效电路图；

图20为根据一些实施例的栅极驱动电路的级联关系图；

图21为根据一些实施例的第一移位寄存器单元的一种等效电路图；

图22为根据一些实施例的显示基板的一种时序控制图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他 实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅被配置为描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。

“多个A分别与多个B对应”是指：多个A的数量和多个B的数量相等，且每个A与一个B对应，不同的A与不同的B对应。

本文中“被配置为”或“被配置为”的使用意味着开放和包容性的语言，其不排除适被配置为或被配置为执行额外任务或步骤的设备。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管(Thin Film Transistor，简称：TFT)，或场效应管(Metal Oxide Semiconductor，简称：MOS)，或其他特性相同的器件，本公开实施例对此不做限定。

示例性地，晶体管可以为TFT。TFT可以采用a-Si工艺，氧化物(Oxide)半导体工艺、低温多晶硅(Low Temperature Poly-silicon，简称：LTPS)工艺、高温多晶硅(High Temperature Poly-silicon，简称：HTPS)工艺制备。本公开的实施例对此不作限定。

本公开的实施例对晶体管的类型不做限定。晶体管可以为N型晶体管，也可以为P型晶体管，可以为增强型晶体管，也可以为耗尽型晶体管。在本公开的实施例中，以所有晶体管为N型晶体管为例，对本申请进行示例性地说明。N型晶体管在高电平电压信号作用下导通(打开)，在低电平电压信号作用下截止(关断)；本公开实施例中，“工作电压”是指能够控制N型晶体管导通的电压，即高电平电压；“截止电压”是指能够控制N型晶体管截止的电压，即低电平电压。

在本公开的实施例中，晶体管的栅极为控制极，同时，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。此时，晶体管的第一极可以为晶体管的源极(Source)和漏极(Drain)中的一者，第二极可以为晶体管的源极和漏极中的另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。

上述各个晶体管还可以包括至少一个与各个晶体管分别并联的开关管。本公开实施例中仅仅是对像素驱动电路和栅极驱动电路的举例说明，其它与像素驱动电路和栅极驱动电路功能相同的结构不再一一赘述，但都应当属于本公开的保护范围。

本公开实施例中的电容器可以是通过工艺制程单独制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容器的各个电容电极(第一极板和第二极板)可以通过金属层、半导体层(例如掺杂多晶硅)等实现。电容也可以是晶体管之间的寄生电容，或者通过晶体管本身与其他器件、线路来实现，又或者利用电路自身线路之间的寄生电容来实现。

本公开实施例中的“第一节点”、“第二节点”、“信号输出节点”及其他电路节点等并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。

本公开的一些实施例提供了一种显示装置1000，参阅图1，图1为显示装置1000的一种结构图，显示装置1000可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。

示例性地，该显示装置1000可以为电视机、笔记本电脑、平板电脑、手 机、个人数字助理(Personal Digital Assistant，简称PDA)、导航仪、可穿戴设备、增强现实(Augmented Reality，简称AR)设备、虚拟现实(Virtual Realit，简称VR)设备等任何具有显示功能的产品或者部件。

上述显示装置1000可以为电致发光显示装置或光致发光显示装置。在显示装置1000为电致发光显示装置的情况下，电致发光显示装置可以为有机电致发光显示装置(Organic Light-Emitting Diode，简称：OLED)或量子点电致发光显示装置(Quantum Dot Light Emitting Diodes，简称：QLED)。在该显示装置为光致发光显示装置的情况下，光致发光显示装置可以为量子点光致发光显示装置。示例性地，本公开的实施例以显示装置1000为OLED显示装置为例对本申请进行说明。

在一些实施例中，参阅图2，显示装置1000可以包括显示基板1100、设置于显示基板1100上的数据驱动电路1200、与数据驱动电路1200电连接的电路板1300、时序控制器1400(也可以称：逻辑板、屏驱动板或者中心控制板等)、以及被配置为电连接时序控制器1400和显示基板1100的覆晶薄膜(Chip On Film；简称：COF)1500。示例性地，数据驱动电路1200可以为驱动芯片(Source Driver IC)，电路板1300可以是驱动电路板(Source PCB)，时序控制器1400可以是时序控制芯片(TCON IC)；其中，电路板1300与数据驱动电路1200电连接。

在一些实施例中，参阅图2，显示基板1100具有显示区AA和环绕显示区AA设置的周边区BB。其中，周边区BB包括位于显示区AA一侧的绑定区Pad。

显示区AA可以包括N个显示分区AA＇，N个显示分区AA＇中的每个显示分区AA＇均可以被独立控制，这样，显示装置1000可以进行分区显示，且各个显示分区AA＇显示的内容可以相同或者不同。其中，N为大于等于2的正整数。

示例性地，可以将N个显示分区AA＇沿显示区AA的扫描方向﹣Y(下文中简称为：扫描方向-Y)依次进行编号。比如，可以将N个显示分区AA＇依次编号为第一显示分区AA1、第二显示分区AA2、……、第N显示分区AAn。其中，显示区AA的扫描方向﹣Y是指：扫描信号逐行扫描多行像素电路100的方向；比如，参阅图2，在每个显示分区AA＇，扫描信号由上至下逐行扫描多行像素电路100，则显示区AA的扫描方向﹣Y是由上至下的方向。

N个显示分区AA＇中的每个显示分区AA＇均可以被独立控制。示例性地，显示装置1000可以仅部分显示分区AA＇进行显示，比如，显示装置1000 可以仅第一显示分区AA1进行显示。或者，不同显示分区AA＇以不同刷新频率进行显示，比如，可以在显示区AA的局部(至少一个显示分区AA＇)进行高频帧显示(刷新频率高于其他显示分区AA＇)，即局部高频帧显示。或者，N个显示分区AA＇可以按照一定顺序依次开启，或者，同时开启至少两个显示分区AA＇(所述至少两个显示分区AA＇可以显示相同内容)。本公开的实施例对各显示分区AA＇的显示方式和开启顺序不作具体限定。

参阅图3，显示基板1100包括多个子像素P，多个子像素P设置于显示基板1100的显示区AA内，每个子像素P包括像素电路100和发光器件200。多个子像素P的多个像素电路100排列成多行，每个显示分区AA＇设有多行像素电路100。其中，多个子像素P至少可以包括发出三基色(例如红色(Red)、绿色(Green)和蓝色(Blue))光线的子像素P。

其中，像素电路100包括多个晶体管(比如薄膜晶体管TFT)和至少一个电容器Cst。比如，像素驱动电路100可以为“7T1C”电路、“7T2C”电路、“3T1C”电路、或“5T1C”电路等，其中，“T”是指薄膜晶体管，“T”前面的数字是指薄膜晶体管的数量；“C”是指电容器Cst，“C”前面的数字是指电容器Cst的数量。

可以理解的是，本公开的实施例对像素电路100的具体结构不做具体限定，本公开的以下实施例中，仅以像素驱动电路为“5T1C”电路为例，对本申请做示例性说明。

在像素驱动电路110为“5T1C”电路的情况下。参阅图4，像素驱动电路100可以包括驱动晶体管T1、数据写入晶体管T2、第一初始化晶体管T3、第二初始化晶体管T4、发光控制晶体管T5和第二电容器C2。

参阅图3、图4和图5，显示基板1100还包括多条第一扫描信号线GL1、多条第二扫描信号线GL2、多条第三扫描信号线GL3、多条第四扫描信号线GL4(也可以称：发光控制线EM)和多条数据线DL。每行像素电路100与一条第一扫描信号线GL1、一条第二扫描信号线GL2、一条第三扫描信号线GL3及一条第四扫描信号线GL4电连接，一列像素电路100与一条多条数据线DL电连接。

其中，数据写入晶体管T2的控制极与第一扫描信号线GL1电连接，第一极与数据线DL电连接，第二极与第一节点O1电连接。数据写入晶体管T2被配置为在来自第一扫描信号线GL1的第一扫描信号的控制下，向像素电路100写入灰阶数据(即将来自数据线DL的灰阶数据传输至第一节点O1)。

第一初始化晶体管T3的控制极与第二扫描信号线GL2电连接，第一极 与第一初始化信号线VIN1电连接，第二极与第一节点O1电连接，第一初始化晶体管T3被配置为在来自所述第二扫描信号线GL2的第二扫描信号的控制下，将来自第一初始化信号线VIN1的第一初始化电压信号传输至第一节点O1，以对第一节点O1的电压进行初始化。

第二初始化晶体管T4的控制极与第三扫描信号线GL3电连接，第一极与第二初始化信号线VIN2电连接，第二极与第二节点O2电连接。第二初始化晶体管T4被配置为在来自所述第三扫描信号线GL3的第三扫描信号的控制下，将来自第二初始化信号线VIN2的第二初始化电压信号传输至第二节点O2，以对第二节点O2的电压进行初始化。其中，第二初始化信号线VIN2和第一初始化信号线VIN1可以相同或者不同；比如，第二初始化信号线VIN2和第一初始化信号线VIN1相同，且均持续输出低电平电压信号。

发光控制晶体管T5的控制极与第四扫描信号线GL4电连接，第一极与电源电压信号端VDD电连接，第二极与第三节点O3电连接。发光控制晶体管T5被配置为在来自第四扫描信号线GL4的第四扫描信号的控制下，将来自电源电压信号端VDD的电源电压传输至第三节点O3。

驱动晶体管T1的控制极与第一节点O1电连接，第一极与第三节点O3电连接，第二极与第二节点O2(发光器件EL的阳极)电连接。驱动晶体管T1被配置为在第一节点O1的电压的控制下，将第三节点O3的电压传输至第二节点O2。

第二电容器C2的第一极板与第一节点O1电连接，第二极板与第二节点O2电连接。

参阅图2，显示基板1100还包括N组栅极驱动电路300，N组栅极驱动电路300分别与N个显示分区AA＇对应；即N组栅极驱动电路300的数量与N个显示分区AA＇的数量相等，且每组栅极驱动电路300与一个显示分区AA＇对应，不同组栅极驱动电路300与不同的显示分区AA＇对应。

示例性地，可以将N组栅极驱动电路300沿扫描方向-Y依次进行编号。比如，可以将N组栅极驱动电路300依次编号为第一组栅极驱动电路301、第二组栅极驱动电路302、……、第N组栅极驱动电路30n。

示例性地，第一组栅极驱动电路301与第一显示分区AA1对应，第二组栅极驱动电路302与第二显示分区AA2对应，……，第N组栅极驱动电路30n与第N显示分区AAN对应；即N组栅极驱动电路300与N个显示分区AA＇按照编号顺序一一对应。

每个栅极驱动电路310与对应的显示分区AA＇的多行像素电路310电连 接。示例性地，第一组栅极驱动电路301与第一显示分区AA1的多行像素电路100电连接；第二组栅极驱动电路302与第二显示分区AA2的多行像素电路100电连接，……，第N组栅极驱动电路30n与第N显示分区AAn电连接。

每组栅极驱动电路300包括X个栅极驱动电路310，X≥2。X个栅极驱动电路310被配置为向所连接的多行像素电路100输出X个不同功能的扫描信号。

需要说明的是，本公开的实施例中，为了区分一组栅极驱动电路和一个栅极驱动电路，在描述一组或者多组栅极驱动电路的时候，使用了编号“300”，在描述一个或多个栅极驱动电路的时候，使用了编号“310”。

示例性地，每个栅极驱动电路310输出一种扫描信号，以打开像素电路100中至少一个晶体管。每个栅极驱动电路310可以包括级联设置的多个移位寄存器单元，每个移位寄存器单元与一行像素电路100电连接。

X个栅极驱动电路310被配置为输出X个不同功能的扫描信号，X个不同功能的扫描信号被配置为打开像素电路100中的不同的晶体管。

示例性地，在像素电路100为“5T1C”电路，且显示基板1100包括第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线GL3、第四扫描信号线GL4的情况下，参阅图5，第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线GL3、第四扫描信号线GL4分别在不同时段输出不同的电压信号(即输出不同功能的扫描信号)。这样，每组栅极驱动电路300可以包括四个栅极驱动电路310，四个栅极驱动电路310分别与第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线GL3、第四扫描信号线GL4电连接，四个栅极驱动电路310分别被配置为向第一扫描信号线GL1、第二扫描信号线GL2、第三扫描信号线GL3、第四扫描信号线GL4输出对应的第一扫描信号、第二扫描信号、第三扫描信号和第四扫描信号(发光控制信号)。

N组栅极驱动电路300包括(N×X)个栅极驱动电路310，每个栅极驱动电路310需要与一个起始信号端STV电连接，以接收一个起始信号，进而控制该栅极驱动电路310开始工作。这样，N组栅极驱动电路300需要(N×X)个起始信号，以控制N组栅极驱动电路300的(N×X)个栅极驱动电路310开始工作。

显示基板1100还包括多个引脚(也可以称：金手指、管脚或者Pin脚等)400以及多条起始信号连接线(图中未示出)。多个引脚400设置于绑定区Pad，时序控制器1400通过覆晶薄膜1500与多个引脚400中的至少部分引脚400电连接。

可以理解的是，图2仅是示意的，以显示基板1100在显示区AA的双侧设置栅极驱动电路300，两侧的栅极驱动电路300可以对称设置，从两侧逐行依次驱动各栅线GL，即双侧驱动为例进行说明的；其中，本公开的实施例中，仅描述了其中一侧的N组栅极驱动电路300。

在另一些实施例中，显示基板1100也可以仅在显示区AA的一侧设置栅极驱动电路300，即单侧驱动。或者，在一些实施例中，显示基板1100也可以在周边区BB的双侧设置栅极驱动电路300，但是两侧的栅极驱动电路300交替从两侧，逐行依次驱动各栅线GL，即交叉驱动。

相关技术中，显示基板包括(N×X)个引脚，以及(N×X)条起始信号线，每个引脚400通过一条起始信号连接线与一个栅极驱动电路310电连接。时序控制器1400通过一个引脚和一条起始信号连接线，向一个栅极驱动电路310输出一个起始信号。这样，显示基板1100需要的引脚400和起始信号连接线的数量很多，不利于引脚400与覆晶薄膜1500连接固定，不利于显示基板1100的走线排布，而且时序控制器1400需要输出的控制信号数量较多，时序控制复杂。

为了解决上述技术问题，本公开实施例提供的显示基板100，参阅图2，显示基板100还包括至少一个多路选择电路500。

参阅图2和图6，每个多路选择电路500与N组栅极驱动电路300中被配置为输出同一功能的扫描信号的N个栅极驱动电路310电连接，多路选择电路500还与N个选择控制信号端MUX(MUX1～MUXn)和一个起始信号端STV电连接。可以理解的是，下文中，如无特殊说明，N个选择控制信号端MUX都是指第一选择控制信号端MUX1～第N选择控制信号端MUXn。

示例性地，多路选择电路500与N组栅极驱动电路300中每组栅极驱动电路300的被配置为输出第一扫描信号的第一栅极驱动电路311电连接。

多路选择电路500被配置为，在来自N个选择控制信号端MUX中的至少一个选择控制信号端MUX的(至少一个)选择控制信号的控制下，选中N个栅极驱动电路310(输出相同功能的扫描信号的N个栅极驱动电路310)中的至少一个栅极驱动电路310，将来自起始信号端STV的起始信号传输至所选中的上述至少一个栅极驱动电路310。即在相同时段，多路选择电路500可以接收至少一个选择控制信号，进而选中至少一个栅极驱动电路310，并将起始信号传输至所选中的每一个栅极驱动电路310。

可以理解的是，上述“至少一个选择控制信号端”和“至少一个栅极驱动电路”的数量相同且一一对应。比如，在来自两个选择控制信号端MUX的 两个选择控制信号的控制下，选中两个栅极驱动电路310，将起始信号分别传输至两个栅极驱动电路310。其中，来自每一个选择控制信号端MUX的选择控制信号，控制起始信号传输至一个与选择控制信号端MUX对应的栅极驱动电路310。

示例性地，将N个选择控制信号端MUX依次编号为第一选择控制信号端MUX1、第二选择控制信号端MUX2、……、第N选择控制信号端MUXn。

示例性地，N个选择控制信号端MUX、N个显示分区AA＇及N个栅极驱动电路310三者一一对应。

比如，第一选择控制信号端MUX1与第一组栅极驱动电路301及第一显示分区AA1对应，第二选择控制信号端MUX2与第二组栅极驱动电路302及第二显示分区AA2对应，……，第N选择控制信号端MUXn与第N组栅极驱动电路30n及第N显示分区AAn对应；即N个选择控制信号端MUX和N个显示分区AA＇按照编号顺序一一对应。

示例性地，多路选择电路500被配置为在第M选择控制信号端MUXm的选择控制信号的控制下，将来自起始信号端STV的起始信号传输至第M组栅极驱动电路30m中的栅极驱动电路310，第M组栅极驱动电路30m的栅极驱动电路310在起始信号的控制下开始工作，并向第M显示分区AAm的多行像素电路100输出扫描信号。

本公开实施例提供的显示基板1100，多路选择电路500可以将来自起始信号端STV的一个起始信号分成N个起始信号，并且可以通过N个选择控制信号端MUX，将N个起始信号传输至选中的至少一个栅极驱动电路310，使选中的至少一组栅极驱动电路300中的栅极驱动电路310开始工作。这样，可以减少显示基板1100所需的从时序控制器1400发出的起始信号的数量，进而减少与起始信号端STV电连接的引脚400的数量，有利于降低覆晶薄膜1500与引脚400的连接难度，增加两者连接可靠性。而且，有利于降低显示基板1100绑定区Pad的信号线的数量，降低绑定区Pad的布线难度。

在一些实施例中，参阅图7，多路选择电路500包括N个起始信号控制子电路501。每个起始信号控制子电路501与起始信号端STV、N个选择控制信号端MUX中的一个选择控制信号端MUX及N个栅极驱动电路310中的一个栅极驱动电路310电连接，被配置为在来自选择控制信号的控制下，将起始信号传输至栅极驱动电路310。

需要说明的是，本公开的实施例中，如无特殊说明，“N个栅极驱动电路310”均是指：N组栅极驱动电路300中的N个用于输出相同功能的扫描 信号的栅极驱动电路。

其中，N个起始信号控制子电路501与同一个起始信号端STV电连接，且不同起始信号控制子电路501与不同的选择控制信号端MUX及不同的栅极驱动电路310电连接。这样，每个选择控制信号端MUX能够控制一个多路选择电路500中的唯一一个起始信号控制子电路501，将起始信号传输至唯一一组栅极驱动电路300中的一个栅极驱动电路310。

示例性地，参阅图8，可以将N个起始信号控制子电路501依次编号为第一起始信号控制子电路5011、第二起始信号控制子电路5012、……、第N起始信号控制子电路501n。

每个起始信号控制子电路501与一个显示分区AA＇对应，示例性地，第一起始信号控制子电路5011与第一显示分区AA1对应，第二起始信号控制子电路5012与第二显示分区AA2对应，……，第N起始信号控制子电路501n与第N显示分区AAn对应；即N个起始信号控制子电路501与N个显示分区AA＇按照编号顺序一一对应。

示例性地，参阅图8，第一起始信号控制子电路5011与起始信号端STV、第一选择控制信号端MUX1及与第一显示分区AA1对应的第一组栅极驱动电路301中的一个栅极驱动电路310电连接，被配置为在来自第一选择控制信号端MUX1的第一选择控制信号的控制下，将起始信号传输至第一组栅极驱动电路301的一个栅极驱动电路310，控制该栅极驱动电路310开始向第一显示分区AA＇的多行像素电路100逐行输出一个扫描信号。其他起始信号控制子电路501与第一起始信号控制子电路5011类似，此处不再赘述。

在一些实施例中，参阅图9，多路选择电路500还包括N个截止信号控制子电路502。每个截止信号控制子电路502与第一时钟信号端MUXc、第一电压信号端VGL及N个栅极驱动电路310中的一个栅极驱动电路310电连接。截止信号控制子电路502被配置为在来自第一时钟信号端MUXc的第一时钟信号的控制下，将来自第一电压信号端VGL的第一电压信号传输至一组栅极驱动电路300的一个栅极驱动电路310。即第一时钟信号可以控制N个截止信号控制子电路502同时将第一电压信号传输至N组栅极驱动电路300中的输出相同功能信号的N个栅极驱动电路310。其中，图9中仅示例性地展示了两个截止信号控制子电路502。

其中，N个截止信号控制子电路502与同一个第一时钟信号端MUXc电连接，且不同截止信号控制子电路502与不同组栅极驱动电路300中，被配置为输出同一功能的扫描信号的栅极驱动电路310电连接。第一电压信号端 VGL可以为持续输出截止电压的信号端。示例性地，在栅极驱动电路310所包含的晶体管为N型晶体管的情况下，第一电压信号端VGL可以为持续输出低电压的信号端。

示例性地，参阅图10，可以将N个截止信号控制子电路502依次编号为第一截止信号控制子电路5021、第二截止信号控制子电路5022、……、第N截止信号控制子电路502n。每个截止信号控制子电路502与一组栅极驱动电路300中的一个栅极驱动电路310电连接，示例性地，第一截止信号控制子电路5021与第一组栅极驱动电路301中的栅极驱动电路310电连接；第二截止信号控制子电路5022与第二组栅极驱动电路302中的栅极驱动电路310电连接；……，第N截止信号控制子电路502n与第N组栅极驱动电路30n中的栅极驱动电路310电连接。

在一些实施例中，参阅图9，多路选择电路500还包括N个信号输出节点Out。信号输出节点Out为起始信号控制子电路501、截止信号控制子电路502和栅极驱动电路310连接的公共节点。与同一个栅极驱动电路310电连接的一个起始信号控制子电路501和一个截止信号控制子电路502，通过一个信号输出节点Out与一个栅极驱动电路310电连接。这样，可以减少多路选择电路500与栅极驱动电路310之间的信号线数量，有利于降低显示基板1100的布线难度。

示例性地，参阅图10，可以将N个信号输出节点Out依次编号为第一信号输出节点Out1、第二信号输出节点Out2、……、第N信号输出节点Outn。第一起始信号控制子电路5011和第一截止信号控制子电路5021可以通过第一信号输出节点Out1，与第一组栅极驱动电路301的一个栅极驱动电路310电连接。下文中，N个信号输出节点Out是指：第一信号输出节点Out1～第N信号输出节点Outn。

参阅图11，多路选择电路500还包括N个储能子电路503。每个储能子电路503与第一电压信号端VGL及一个信号输出节点Out电连接，被配置为维持信号输出节点Out的电压。其中，N个储能子电路503中不同的储能子电路503与不同的信号输出节点Out电连接；图11中仅示例性地展示了两个储能子电路503。

可以理解的是，储能子电路503的数量与起始信号控制子电路501和截止信号控制子电路502三者的数量相等，且一一对应。示例性地，参阅图12，第一起始信号控制子电路5011、第一截止信号控制子电路5021和第一储能子电路5031，均通过第一信号输出节点Out1与第一组栅极驱动电路301的栅极 驱动电路310电连接。

在一些实施例中，参阅图13，其中，图13中仅示例性地展示了一个起始信号控制子电路501、一个截止信号控制子电路502和一个储能子电路503。

起始信号控制子电路501包括第一晶体管T10，第一晶体管T10的控制极与一个选择控制信号端MUX电连接，第一极与起始信号端STV电连接，第二极(通过一个信号输出节点Out)与一个栅极驱动电路310电连接。

截止信号控制子电路502包括第二晶体管T20，第二晶体管T20的控制极与第一时钟信号端MUXc电连接，第一极与第一电压信号端VGL电连接，第二极(通过一个信号输出节点Out)与一个栅极驱动电路310电连接。

储能子电路503包括第一电容器C10，第一电容器C10的第一极板与第一电压信号端VGL电连接，第二极板(通过一个信号输出节点Out)与一个栅极驱动电路310电连接。

在一些实施例中，显示基板1100包括X个多路选择电路500，X个多路选择电路500分别对应地与X个起始信号端电连接，且分别对应地与每一组栅极驱动电路中的所述X个栅极驱动电路电连接。即每个多路选择电路500与一个起始信号端STV电连接，不同的多路选择电路500与不同的起始信号端STV电连接，且不同的多路选择电路500与同一组栅极驱动电路300中被配置为输出不同功能的扫描信号的栅极驱动电路310电连接。这样，可以进一步减少起始信号端STV的数量，进而减少与起始信号电连接的引脚的数量，降低绑定区Pad的布线难度。

在一些实施例中，参阅图14，图14为图2中A处的局部放大图。显示基板1100还包括N条选择控制信号线ML1和X条始信号连接线SL。每条选择控制信号线ML1作为一个选择控制信号端MUX。每条所述起始信号连接线作为一个起始信号端STV。其中，图14中仅示例性地展示了一个多路选择电路500，及与一个多路选择电路500电连接的选择控制信号线ML1和始信号连接线SL。

每条选择控制信号线ML1与一个引脚400及X个多路选择电路500电连接。时序控制器1400通过引脚400及选择控制信号线ML1向多路选择电路500输入选择控制信号。每条起始信号连接线SL与一个引脚400及一个多路选择电路500电连接。

在多路选择电路500包括N个起始信号控制子电路501的情况下，X个多路选择电路500中与同一条选择控制信号线ML1电连接的X个起始信号控制子电路501，与同一组栅极驱动电路300的X个栅极驱动电路310电连接， 且不同起始信号控制子电路501与不同栅极驱动电路310电连接。即一条选择控制信号线ML1与不同多路选择电路500中，与同一组栅极驱动电路300的不同栅极驱动电路310电连接的X个起始信号控制子电路501电连接；这样，不同多路选择电路500共用N条选择控制信号线ML1，有利于进一步降低时序控制器1400需要输出的信号的数量，降低显示基板1100的控制难度。同时能够减少显示基板1100的引脚400的数量。

显示基板1100还包括一条第一时钟信号线ML2，第一时钟信号线ML2作为第一时钟信号端MUXc。第一时钟信号线ML2与一个引脚400及X个多路选择电路400电连接。

其中，在多路选择电路500包括N个截止信号控制子电路502的情况下，第一时钟信号线ML2与X个多路选择电路500中的每个多路选择电路500的N个截止信号控制子电路502电连接。即，X个多路选择电路500共用同一条第一时钟信号线ML2，这样，有利于降低时序控制器1400输出的信号的数量，降低显示基板1100的控制难度。同时能够减少显示基板1100的引脚400的数量。

示例性地，通过本申请的实施例，显示基板1100可以包括(N+X+1)个引脚400。其中，N个引脚400与N个选择控制信号端MUX对应，被配置为接收N个不同的选择控制信号；X个引脚400与X个多路选择电路500的起始信号端STV对应，被配置为接收X个不同功能的起始信号；1个引脚400与第一时钟信号端MUXc对应，被配置为接收1个第一时钟信号。相较于传统技术中，需要(N×X)个引脚400，本申请能够显著减少引脚400数量。

在一些实施例中，在像素驱动电路110为“5T1C”电路，且每一组栅极驱动电路300包括四个栅极驱动电路310的情况下，四个栅极驱动电路310可以分别包括第一栅极驱动电路311、第二栅极驱动电路312、第三栅极驱动电路313和发光控制电路314。

其中，每个第一栅极驱动电路311被配置为向一个显示分区AA＇的多行像素电路100(多条第一扫描信号线GL1)输出第一扫描信号，以控制数据写入晶体管T2打开。每个第二栅极驱动电路312被配置为向一个显示分区AA＇的多行像素电路100(多条第二扫描信号线GL1)输出第二扫描信号，以控制第一初始化晶体管T3打开。每个第三栅极驱动电路313被配置为向一个显示分区AA＇的多行像素电路100(多条第三扫描信号线GL1)输出第三扫描信号，以控制第二初始化晶体管T4打开。每个发光控制电路314被配置为向一个显示分区AA＇的多行像素电路100(多条第四扫描信号线GL4)输出第四 扫描信号，以控制发光控制晶体管T5打开。

与四个栅极驱动电路310对应的，显示基板1100可以包括四个多路选择电路500，四个多路选择电路500可以包括第一多路选择电路510、第三多路选择电路530、第四多路选择电路540和第五选择子电路550。

其中，参阅图15，第一多路选择电路510与第一栅极驱动电路311对应，第一多路选择电路510与第一起始信号端STV1、N个选择控制信号端MUX及N组栅极驱动电路300中的N个第一栅极驱动电路311电连接。

第一多路选择电路510被配置为，在来自N个选择控制信号端MUX中的至少一个选择控制信号端MUX的选择控制信号的控制下，选中N个第一栅极驱动电路311中的至少一个第一栅极驱动电路311，将来自第一起始信号端STV1的第一起始信号传输至所选中的至少一个第一栅极驱动电路311，以控制第一栅极驱动电路311开始向对应的显示分区AA＇逐行输出第一扫描信号。

示例性地，第一多路选择电路510被配置为在第M选择控制信号端MUXm的选择控制信号的控制下，将来自第一起始信号端STV1的第一起始信号传输至与第M显示分区AAm对应的第M组栅极驱动电路30m的第一栅极驱动电路311；以使第M组栅极驱动电路30m的第一栅极驱动电路311开始工作；其中，1≤M≤N。

示例性地，参阅图15，第一多路选择电路510包括N个起始信号控制子电路501、N个截止信号控制子电路502和N个储能子电路503。第一多路选择电路510与上述任一实施例中所述的多路选择电路500的结构相似，此处不再赘述。其中，在图15中，将N个起始信号控制子电路501所包括的N个第一晶体管T10依次编号为T11、T12、……、T1(n-1)、T1n；将N个截止信号控制子电路502所包括的N个第二晶体管T20依次编号为T21、T22、……、T2(n-1)、T2n；将N个储能子电路503所包括的N个第一电容器C10依次编号为C11、C12、……、C1(n-1)、C1n。

参阅图16，第三多路选择电路530与第二栅极驱动电路312对应，第三多路选择电路530与第二起始信号端STV2、N个选择控制信号端MUX及N组栅极驱动电路300中的N个第二栅极驱动电路312电连接。

第三多路选择电路530被配置为，在来自N个选择控制信号端MUX中的至少一个选择控制信号端MUX的选择控制信号的控制下，选中N个第二栅极驱动电路312中的至少一个第二栅极驱动电路312，将来自第二起始信号端STV2的第二起始信号传输至所选中的至少一个第二栅极驱动电路312，以 控制第二栅极驱动电路312开始工作，并向对应的显示分区AA＇逐行输出第二扫描信号。

示例性地，第三多路选择电路530被配置为在第M选择控制信号端MUXm的选择控制信号的控制下，将来自第二起始信号端STV2的第二起始信号传输至与第M显示分区AAM对应的，第M组栅极驱动电路30M的第二栅极驱动电路312；以使第M组栅极驱动电路30M的第二栅极驱动电路312开始工作；其中1≤M≤N。

示例性地，参阅图16，第三多路选择电路530包括N个起始信号控制子电路501、N个截止信号控制子电路502和N个储能子电路503；第三多路选择电路530与上述任一实施例中所述的多路选择电路500的结构相似，此处不再赘述。其中，在图16中，将N个起始信号控制子电路501包括N个第一晶体管T10依次编号为T11、T12、……、T1(n-1)、T1n；将N个截止信号控制子电路502包括的N个第二晶体管T20依次编号为T21、T22、……、T2(n-1)、T2n；将N个储能子电路503包括的N个第一电容器C10依次编号为C11、C12、……、C1(n-1)、C1n。

示例性地，第一多路选择电路510和第三多路选择电路530中，使用相同编号的第一晶体管T10可以与同一个选择控制信号端MUX电连接。

参阅图17，第四多路选择电路540与第三栅极驱动电路313对应，第四多路选择电路540与第三起始信号端STV3、N个选择控制信号端MUX及N组栅极驱动电路300中的N个第三栅极驱动电路313电连接。

第四多路选择电路540被配置为，在来自N个选择控制信号端MUX中的至少一个选择控制信号端MUX的选择控制信号的控制下，选中N个第三栅极驱动电路313中的至少一个第三栅极驱动电路313，将来自第三起始信号端STV3的第三起始信号传输至所选中的至少一个第三栅极驱动电路313，以控制第三栅极驱动电路313开始工作，并向对应的显示分区AA＇逐行输出第三扫描信号。

示例性地，第四多路选择电路540被配置为在第M选择控制信号端MUXm的选择控制信号的控制下，将来自第三起始信号端STV3的第三起始信号传输至与第M显示分区AAm对应的第M组栅极驱动电路30m的第三栅极驱动电路313，以使第M组栅极驱动电路300的第三栅极驱动电路313开始工作；其中，1≤M≤N。

示例性地，参阅图17，第四多路选择电路540包括N个起始信号控制子电路501、N个截止信号控制子电路502和N个储能子电路503；第四多路选 择电路540与上述任一实施例中所述的多路选择电路500的结构相似，此处不再赘述。其中，在图17中，将N个起始信号控制子电路501包括N个第一晶体管T10依次编号为T11、T12、……、T1(n-1)、T1n；将N个截止信号控制子电路502包括的N个第二晶体管T20依次编号为T21、T22、……、T2(n-1)、T2n；将N个储能子电路503包括的N个第一电容器C10依次编号为C11、C12、……、C1(n-1)、C1n。

示例性地，第一多路选择电路510、第三多路选择电路530和第四多路选择电路540中，使用相同编号的第一晶体管T10可以与同一个选择控制信号端MUX电连接。

参阅图18，第五多路选择电路550与发光控制电路314对应，第五多路选择电路550与第四起始信号端STV4、N个选择控制信号端MUX及N组栅极驱动电路300的发光控制电路314电连接。

第五多路选择电路550被配置为，在来自N个选择控制信号端MUX中的至少一个选择控制信号端MUX的选择控制信号的控制下，选中N个发光控制电路314中的至少一个发光控制电路314，将来自第四起始信号端STV4的第四起始信号传输至所选中的上述至少一个发光控制电路314，以控制发光控制电路314开始向对应的显示分区AA＇逐行输出第四扫描信号。

示例性地，第五多路选择电路550被配置为在第M选择控制信号端MUXm的选择控制信号的控制下，将来自第四起始信号端STV4的第四起始信号传输至与第M显示分区AAm对应的，第M组栅极驱动电路30m的发光控制电路314，以使第M组栅极驱动电路30m的发光控制电路314开始工作；其中，1≤M≤N。

示例性地，参阅图18，第三多路选择电路530包括N个起始信号控制子电路501、N个截止信号控制子电路502和N个储能子电路503；第五多路选择电路550与多路选择电路500的结构相似，此处不再赘述。其中，在图18中，将N个起始信号控制子电路501包括N个第一晶体管T10依次编号为T11、T12、……、T1(n-1)、T1n；将N个截止信号控制子电路502包括的N个第二晶体管T20依次编号为T21、T22、……、T2(n-1)、T2n；将N个储能子电路503包括的N个第一电容器C10依次编号为C11、C12、……、C1(n-1)、C1n。

示例性地，第一多路选择电路510、第三多路选择电路530、第四多路选择电路540和第五多路选择电路550中，编号相同的第一晶体管T10的控制极与同一个选择控制信号端MUX，及同一组栅极驱动电路300的不同栅极驱 动电路310电连接。比如，编号均为T11的第一晶体管T10均与第一选择控制信号端MUX1电连接，且第一多路选择电路510的第一晶体管T11与第一组栅极驱动电路301中的第一栅极驱动电路311电连接；第三多路选择电路530的第一晶体管T11与第一组栅极驱动电路301中的第二栅极驱动电路312电连接；第四多路选择电路540的第一晶体管T11与第一组栅极驱动电路301中的第三栅极驱动电路313电连接；第五多路选择电路550的第一晶体管T11与第一组栅极驱动电路301中的发光控制电路314电连接。

在一些实施例中，参阅图19，显示基板1100还包括第二多路选择电路520，第二多路选择电路520与初始化信号端TRS、N个选择控制信号端MUX及N组栅极驱动电路300中的N个第一栅极驱动电路311电连接。

第二多路选择电路520被配置为在来自N个选择控制信号端MUX中的至少一个选择控制信号端MUX的选择控制信号的控制下，选中N个第一栅极驱动电路311中的至少一个第一栅极驱动电路311，将来自初始化信号端TRS的初始化信号传输至所选中的至少一个栅极驱动电路311。

示例性地，参阅图19，第二多路选择电路520包括N个起始信号控制子电路501、N个截止信号控制子电路502和N个储能子电路503；第二多路选择电路520与上述任一实施例中所述的多路选择电路500的结构相似，此处不再赘述。其中，在图19中，将N个起始信号控制子电路501包括N个第一晶体管T10依次编号为T11、T12、……、T1(n-1)、T1n；将N个截止信号控制子电路502包括的N个第二晶体管T20依次编号为T21、T22、……、T2(n-1)、T2n；将N个储能子电路503包括的N个第一电容器C10依次编号为C11、C12、……、C1(n-1)、C1n。

参阅图20，第一栅极驱动电路311包括依次级联的多个第一移位寄存器单元3111，第二多路选择电路520与一个第一栅极驱动电路311中的每个第一移位寄存器单元3111电连接，第一移位寄存器单元3111被配置为在来自第二多路选择电路520的初始化信号的控制下，对第一移位寄存器单元311的电路节点初始化。其中，图20中仅示例性地展示了两组栅极驱动电路300，且每组栅极驱动电路300仅展示了两个第一移位寄存器单元3111。

参阅图20，第一移位寄存器单元包括级联信号输出节点CR1和复位信号接收端STD1；相互级联的两个第一移位寄存器单元3111中，上级第一移位寄存器单元3111的级联信号输出节点CR1与下级第一移位寄存器单元3111的第一起始信号接收端STV1电连接，下级第一移位寄存器单元3111的级联信号输出节点CR1与上级第一移位寄存器单元3111的复位信号接收端STD1 电连接。

示例性地，参阅图21，图21为第一移位寄存器单元311的一种等效电路图，第一移位寄存器单元311包括复位晶体管T31和第三初始化晶体管T32。第三初始化晶体管T32的控制极与初始化信号端TRS电连接，第一极与第一电压信号端VGL电连接，第二极与上拉节点Q电连接。第三初始化晶体管T32被配置为在来自初始化信号端TRS的初始化信号的控制下，将来自第一电压信号端VGL的第一电压信号传输至上拉节点Q，以对第一移位寄存器单元3111的电路节点(上拉节点Q)初始化。

可以理解的是，第一移位寄存器单元3111还可以包括多个其他晶体管，如图21所示，本申请的实施例，对第一移位寄存器单元3111的其他晶体管和其他晶体管的连接关系不做具体限定，图21所示的第一移位寄存器单元3111仅为一种可能的实施例，而非唯一可行的实施例。

示例性地，参阅图19，第二多路选择电路520被配置为在第M选择控制信号端MUXm的选择控制信号的控制下，将来自初始化信号端TRS的初始化信号传输至与第(m-1)显示分区AA(m-1)对应的，第(m-1)组栅极驱动电路30(m-1)的第一栅极驱动电路311；以对第(m-1)组栅极驱动电路30(m-1)的第一栅极驱动电路311的第一移位寄存器单元3111的上拉节点Q初始化；其中1≤M≤N。

参阅图19和图20，第二多路选择电路520包括N个信号输出节点Out，第二多路选择电路520中与每个第一栅极驱动电路311连接的信号输出节点OUT，还与每个所述第一栅极驱动电路311中末级(最后一级)第一移位寄存器单元3111的复位信号接收端STD电连接。

示例性地，第二多路选择电路520中与第M组栅极驱动电路30m的第一栅极驱动电路311电连接的信号输出节点Outm，还与第M组栅极驱动电路30m的第一栅极驱动电路311的末级第一移位寄存器单元3111的复位信号接收端STD电连接。

其中，参阅图8和图19，在来自同一个选择控制信号端MUX的选择控制信号的控制下，第一多路选择电路510将第一起始信号传输至目标组栅极驱动电路的第一栅极驱动电路311，第二多路选择子电路520将初始化信号，传输至前一组栅极驱动电路的第一栅极驱动电路311。即前一组栅极驱动电路和与目标组栅极驱动电路对应的选择控制信号端MUX电连接。

其中，沿显示区AA的扫描方向﹣Y，目标组栅极驱动电路为与前一组栅极驱动电路相邻的一组栅极驱动电路，即沿扫描方向﹣Y，前一组栅极驱动电 路与目标组栅极驱动电路依次设置。在目标组栅极驱动电路为(N组栅极驱动电路300中沿扫描方向﹣Y的)第一组栅极驱动电路的情况下，前一组栅极驱动电路为(N组栅极驱动电路300中沿扫描方向﹣Y的)最后一组栅极驱动电路。

示例性地，参阅图19，在第二多路选择电路520包括N个起始信号控制子电路501，N个起始信号控制子电路501与N个显示分区AA＇按编号顺序一一对应，且N个选择控制信号端MUX与N个显示分区AA＇按编号顺序一一对应的情况下，第二多路选择电路520的第M起始信号控制子电路501，与第(M+1)选择控制信号端MUX(m+1)电连接，其中，1≤M＜N。在M＝N的情况下，即第二多路选择电路520的第N个起始信号控制子电路501，与第一选择控制信号端MUX1电连接。

示例性地，参阅图19，与第一组栅极驱动电路301的第一栅极驱动电路311电连接的第一起始信号控制子电路501(T11)，与第二选择控制信号端MUX2电连接。与第N组栅极驱动电路30n的第一栅极驱动电路311电连接的第一起始信号控制子电路501(T1n)，与第一选择控制信号端MUX1电连接。

本公开的一些实施例还提供了一种显示基板的驱动方法，被配置为驱动上述任一实施例所述的显示基板1100。参阅图22，驱动方法包括：

N个选择控制信号端MUX中的至少一个输出选择控制信号。

多路选择电路500在至少一个所述选择控制信号的控制下，选中与多路选择电路500连接的N个栅极驱动电路310中的至少一个栅极驱动电路310，并将来自起始信号端STV的起始信号传输至所选中的至少一个栅极驱动电路310。

示例性地，参阅图22，N个选择控制信号端MUX按照编号顺序依次逐个输出选择控制信号，即每一时段仅一个选择控制信号端MUX输出选择控制信号。这样，可以沿扫描方向-Y，依次逐个选中N个栅极驱动电路310，并依次将来自起始信号端STV的起始信号传输至N个栅极驱动电路310，N个栅极驱动电路310依次向N个显示分区AA＇输出扫描信号，N个显示分区AA＇依次开始工作。

可以理解的是，参阅图22，在显示基板1100包括四个多路选择电路500的情况下，分别与四个多路选择电路500电连接的第一起始信号端STV1、第二起始信号端STV2、第三起始信号端STV3和第四起始信号端STV4可以输出不同的脉冲信号(时钟信号)，这样，可以按照一定顺序向一组栅极驱动 电路300中的四个栅极驱动电路311输入不同的起始信号。其中，根据像素电路100的结构，每组栅极驱动电路300所包含的X个栅极驱动电路310的结构和控制时序也可能不同，本公开的实施例对此不作具体限定。

可以理解的是，N个选择控制信号端MUX可以按照任意顺序依次输出选择控制信号，或者N个选择控制信号端MUX中的部分同时多个选择控制信；本公开的实施例对此不作具体限定。

在一些实施例中，多路选择电路500包括N个截止信号控制子电路502，参阅图22，驱动方法还包括：

在N个选择控制信号端MUX中的至少一个输出选择控制信号的情况下，第一时钟信号端MUXc不输出信号(或者说输出截止电压信号，以使第二晶体管T20处于截止状态)。在N个选择控制信号端MUX均不输出选择控制信号的情况下，第一时钟信号端MUXc输出第一时钟信号。这样，可以在任一个多路选择器500中的任一个起始信号控制子电路501输出工作电压信号的时候，与这个起始信号控制子电路501共用一个信号输出节点Out的截止信号控制子电路502处于关闭状态，避免截止信号控制子电路502对起始信号控制子电路501输出的起始信号产生影响。

在一些实施例中，显示基板1100包括第二多路选择电路520，第二多路选择电路520中与每个第一栅极驱动电路311连接的信号输出节点Out，还与每个第一栅极驱动电路311中末级第一移位寄存器单元3111的复位信号接收端STD电连接。参阅图22，驱动方法还包括：

在每个栅极驱动电路310的末级第一移位寄存器单元3111输出第一扫描信号之后，第二多路选择电路520中，与栅极驱动电路310电连接的信号输出节点Out输出初始化信号。这样，可以使上述信号输出节点Out输出的初始化信号，对第一栅极驱动电路311的末级第一移位寄存器单元3111进行复位。不需要在末级第一移位寄存器单元3111之后设置冗余第一移位寄存器单元对末级第一移位寄存器单元311进行复位，进而简化第一栅极驱动电路310的结构。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1. 一种显示基板，具有显示区，所述显示区包括N个显示分区，N≥2；

   所述显示基板包括：

   多个像素电路，排列成多行；每个显示分区设有多行像素电路；

   N组栅极驱动电路，分别与所述N个显示分区相对应；每组栅极驱动电路包括X个栅极驱动电路，X≥2，每个栅极驱动电路与对应的显示分区的多行像素电路电连接；所述X个栅极驱动电路被配置为向所连接的多行像素电路输出X个不同功能的扫描信号；

   至少一个多路选择电路，每个所述多路选择电路与所述N组栅极驱动电路中被配置为输出同一功能的扫描信号的N个栅极驱动电路电连接，还与N个选择控制信号端和一个起始信号端电连接；

   所述多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所连接的所述N个栅极驱动电路中的至少一个栅极驱动电路，将来自所述起始信号端的起始信号传输至所选中的所述至少一个栅极驱动电路。
2. 根据权利要求1所述的显示基板，其中，所述多路选择电路包括：

   N个起始信号控制子电路，每个起始信号控制子电路与所述起始信号端、所述N个选择控制信号端中的一个选择控制信号端、及所述N个栅极驱动电路中的一个栅极驱动电路电连接；所述起始信号控制子电路被配置为，在来自所述选择控制信号的控制下，将所述起始信号传输至所述栅极驱动电路；

   其中，所述N个起始信号控制子电路中，不同起始信号控制子电路与不同的选择控制信号端，及不同组栅极驱动电路中被配置为输出相同功能的扫描信号的栅极驱动电路电连接。
3. 根据权利要求2所述的显示基板，其中，所述多路选择电路还包括：

   N个截止信号控制子电路，每个截止信号控制子电路与第一时钟信号端、第一电压信号端、及所述N个栅极驱动电路中的一个栅极驱动电路电连接；所述截止信号控制子电路被配置为，在来自所述第一时钟信号端的第一时钟信号的控制下，将来自所述第一电压信号端的第一电压信号传输至所述栅极驱动电路；

   其中，所述N个截止信号控制子电路与同一个第一时钟信号端电连接，且不同截止信号控制子电路与不同组栅极驱动电路中被配置为输出相同功能的扫描信号的栅极驱动电路电连接。
4. 根据权利要求3所述的显示基板，其中，所述多路选择电路还包括：

   N个储能子电路，每个储能子电路与所述第一电压信号端及一个信号输 出节点电连接，被配置为维持所述信号输出节点的电压；所述信号输出节点为所述起始信号控制子电路、所述截止信号控制子电路和所述栅极驱动电路连接的公共节点；

   其中，所述N个储能子电路中，不同储能子电路与不同的信号输出节点电连接。
5. 根据权利要求4所述的显示基板，其中，

   所述起始信号控制子电路包括第一晶体管，所述第一晶体管的控制极与一个选择控制信号端电连接，第一极与所述起始信号端电连接，第二极与一个栅极驱动电路电连接；

   所述截止信号控制子电路包括第二晶体管，所述第二晶体管的控制极与所述第一时钟信号端电连接，第一极与所述第一电压信号端电连接，第二极与一个栅极驱动电路电连接；

   所述储能子电路包括第一电容器，所述第一电容器的第一极板与所述第一电压信号端电连接，第二极板与一个信号输出节点电连接。
6. 根据权利要求1～5中任一项所述的显示基板，其中，所述显示基板包括X个所述多路选择电路，分别对应地与X个起始信号端电连接，且分别对应地与每一组栅极驱动电路中的所述X个栅极驱动电路电连接。
7. 根据权利要求6中任一项所述的显示基板，还包括：

   多个引脚，被配置为与时序控制芯片电连接；

   N条选择控制信号线，每条选择控制信号线与一个引脚及所述X个多路选择电路电连接；每条所述选择控制信号线作为一个所述选择控制信号端；

   X条起始信号连接线，每条起始信号连接线与一个引脚及一个多路选择电路电连接；每条所述起始信号连接线作为一个所述起始信号端；

   其中，在所述多路选择电路包括N个起始信号控制子电路的情况下，所述X个多路选择电路中，与同一条选择控制信号线电连接的X个起始信号控制子电路，与同一组栅极驱动电路的所述X个栅极驱动电路电连接，且不同起始信号控制子电路与不同栅极驱动电路电连接。
8. 根据权利要求7所述的显示基板，还包括：

   一条第一时钟信号线，与一个引脚及所述X个多路选择电路电连接；所述第一时钟信号线作为第一时钟信号端；

   其中，在所述多路选择电路包括N个截止信号控制子电路的情况下，所述第一时钟信号线与所述X个多路选择电路中的每个多路选择电路的N个截止信号控制子电路电连接。
9. 根据权利要求1～8中任一项所述的显示基板，还包括：

   多条第一扫描信号线，每条第一扫描信号线与一行像素电路电连接；其中，

   每个像素电路包括数据写入晶体管，所述数据写入晶体管与所述第一扫描信号线电连接，被配置为在来自所述第一扫描信号线的第一扫描信号的控制下，向所述像素电路写入灰阶数据；

   所述X个栅极驱动电路包括第一栅极驱动电路，所述第一栅极驱动电路被配置为向所述第一扫描信号线输出所述第一扫描信号；

   所述至少一个多路选择电路包括第一多路选择电路，所述第一多路选择电路与第一起始信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个所述第一栅极驱动电路电连接；

   所述第一多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个第一栅极驱动电路中的至少一个第一栅极驱动电路，将来自所述第一起始信号端的第一起始信号传输至所选中的所述至少一个第一栅极驱动电路。
10. 根据权利要求9所述的显示基板，其中，所述显示基板包括多个所述多路选择电路，多个所述多路选择电路还包括：

    第二多路选择电路，与初始化信号端、所述N个选择控制信号端及所述N组栅极驱动电路中N个所述第一栅极驱动电路电连接；所述第二多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个第一栅极驱动电路中的至少一个第一栅极驱动电路，将来自所述初始化信号端的初始化信号传输至所选中的所述至少一个第一栅极驱动电路；

    其中，所述第一栅极驱动电路包括依次级联的多个第一移位寄存器单元，所述第二多路选择电路与每个第一栅极驱动电路中的每个第一移位寄存器单元电连接；所述第一移位寄存器单元被配置为，在来自所述第二多路选择电路的初始化信号的控制下，对所述第一移位寄存器单元的电路节点初始化。
11. 根据权利要求10所述的显示基板，其中，所述第一移位寄存器单元包括级联信号输出节点和复位信号接收端；相互级联的两个第一移位寄存器单元中，上级第一移位寄存器单元的级联信号输出节点与下级第一移位寄存器单元的第一起始信号接收端电连接，下级第一移位寄存器单元的级联信号输出节点与上级第一移位寄存器单元的复位信号接收端电连接；

    所述第二多路选择电路中与每个第一栅极驱动电路连接的信号输出节 点，还与每个所述第一栅极驱动电路中末级第一移位寄存器单元的复位信号接收端电连接；

    其中，在来自同一个选择控制信号端的选择控制信号的控制下，所述第一多路选择电路将所述第一起始信号传输至目标组栅极驱动电路的第一栅极驱动电路，所述第二多路选择子电路将所述初始化信号传输至前一组栅极驱动电路的第一栅极驱动电路；沿显示区的扫描方向，所述目标组栅极驱动电路为与所述前一组栅极驱动电路相邻的一组栅极驱动电路；且在所述目标组栅极驱动电路为第一组栅极驱动电路的情况下，所述前一组栅极驱动电路为最后一组栅极驱动电路。
12. 根据权利要求1～11中任一项所述的显示基板，还包括：

    多条第二扫描信号线，一条第二扫描信号线与一行像素电路电连接；其中，

    每个像素电路还包括第一初始化晶体管，所述第一初始化晶体管与所述第二扫描信号线电连接，被配置为在来自所述第二扫描信线的第二扫描信号的控制下，将所述像素电路的第一节点的电压初始化；

    所述X个栅极驱动电路包括第二栅极驱动电路，所述第二栅极驱动电路被配置为向所述第二扫描信号线输出所述第二扫描信号；

    所述显示基板包括多个所述多路选择电路，多个所述多路选择电路还包括第三多路选择电路，所述第三多路选择电路与第二起始信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个所述第二栅极驱动电路电连接；所述第三多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个第二栅极驱动电路中的至少一个第二栅极驱动电路，将来自所述第二起始信号端的第二起始信号传输至所选中的所述至少一个第二栅极驱动电路。
13. 根据权利要求1～12中任一项所述的显示基板，还包括：

    多条第三扫描信号线，一条第三扫描信号线与一行像素电路电连接；其中，

    每个像素电路还包括第二初始化晶体管，所述第二初始化晶体管与所述第三扫描信号线电连接，被配置为在来自所述第三扫描信线的第三扫描信号的控制下，将所述像素电路的第二节点的电压复位；

    所述X个栅极驱动电路还包括第三栅极驱动电路，所述第三栅极驱动电路被配置为向所述第三扫描信号线输出所述第三扫描信号；

    所述显示基板包括多个所述多路选择电路，多个所述多路选择电路还包 括第四多路选择电路，所述第四多路选择电路与第三起始信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个所述第三栅极驱动电路电连接；所述第四多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个第三栅极驱动电路中的至少一个栅极驱动电路，将来自所述第三起始信号端的第三起始信号传输至所选中的所述至少一个第三栅极驱动电路。
14. 根据权利要求1～13中任一项所述的显示基板，还包括多条第四扫描信号线，一条第四扫描信号线与一行像素电路电连接；其中，

    每个像素电路还包括发光控制晶体管，所述发光控制晶体管与一条第四扫描信号线电连接，被配置为在来自所述第四扫描信号线的第四扫描信号的控制下，将所述像素电路导通；

    所述X个栅极驱动电路还包括发光控制电路，所述发光控制电路被配置为向所述第四扫描信号线输出所述第四扫描信号；

    所述显示基板包括多个所述多路选择电路，多个所述多路选择电路还包括第五多路选择电路，所述第五多路选择电路与第四起始信号端、所述N个选择控制信号端及所述N组栅极驱动电路中的N个所述发光控制电路电连接；所述第五多路选择电路被配置为，在来自所述N个选择控制信号端中的至少一个选择控制信号端的选择控制信号的控制下，选中所述N个发光控制电路中的至少一个发光控制电路，将来自所述第四起始信号端的第四起始信号传输至所选中的所述至少一个发光控制电路。
15. 根据权利要求1～13中任一项所述的显示基板，还具有环绕所述显示区的周边区；沿所述显示区的扫描方向，所述周边区包括位于所述显示区一侧的绑定区；

    所述多路选择电路设置于所述N组栅极驱动电路靠近绑定区的一侧。
16. 一种显示基板的驱动方法，被配置为驱动如权利要求1～15中任一项所述的显示基板；所述驱动方法包括：

    N个选择控制信号端中的至少一个选择控制信号端输出选择控制信号；

    多路选择电路在至少一个所述选择控制信号的控制下，选中与所述多路选择电路所连接的N个栅极驱动电路中的至少一个栅极驱动电路，并将来自起始信号端的起始信号传输至所选中的所述至少一个栅极驱动电路。
17. 根据权利要求16所述的驱动方法，其中，多路选择电路包括N个截止信号控制子电路；所述驱动方法还包括：

    在所述N个选择控制信号端中的至少一个输出选择控制信号的情况下， 第一时钟信号端不输出信号；在所述N个选择控制信号端均不输出选择控制信号的情况下，所述第一时钟信号端输出第一时钟信号。
18. 根据权利要求17所述的驱动方法，其中，所述显示基板包括第二多路选择电路，所述第二多路选择电路中与每个第一栅极驱动电路连接的信号输出节点，还与每个所述第一栅极驱动电路中末级第一移位寄存器单元的复位信号接收端电连接；所述驱动方法还包括：

    在每个栅极驱动电路的末级第一移位寄存器单元输出第一扫描信号之后，所述第二多路选择电路中，与所述栅极驱动电路电连接的信号输出节点输出初始化信号。
19. 一种显示装置，包括如权利要求1～15中任一项所述的显示基板。