CN117833996B - 一种基于soc fpga的中继测控应答机主控***、方法、设备及介质 - Google Patents
一种基于soc fpga的中继测控应答机主控***、方法、设备及介质 Download PDFInfo
- Publication number
- CN117833996B CN117833996B CN202410216915.XA CN202410216915A CN117833996B CN 117833996 B CN117833996 B CN 117833996B CN 202410216915 A CN202410216915 A CN 202410216915A CN 117833996 B CN117833996 B CN 117833996B
- Authority
- CN
- China
- Prior art keywords
- module
- radio frequency
- signals
- soc fpga
- interface module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000012545 processing Methods 0.000 claims abstract description 50
- 238000004891 communication Methods 0.000 claims abstract description 12
- 238000009432 framing Methods 0.000 claims description 22
- 238000001914 filtration Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003993 interaction Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 abstract description 20
- 238000007726 management method Methods 0.000 description 13
- 230000010354 integration Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/1851—Systems using a satellite or space-based relay
- H04B7/18519—Operations control, administration or maintenance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- Aviation & Aerospace Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Relay Systems (AREA)
Abstract
本发明提出一种基于SOC FPGA的中继测控应答机主控***、方法、设备及介质。属于卫星通信技术领域。所述***包括指令处理模块、CAN接口模块、射频配置模块、SOC FPGA内部接口模块和基带模块。本发明所述***和方法使用高度集成化的SOC FPGA芯片和AD9361射频收发集成芯片代替传统设备所使用的分立元器件，在一颗SOC FPGA芯片上完成全部主控***功能，不仅降低了***复杂度，而且提高了***稳定度和可靠性，在很大程度上解决了测控应答机的稳定性差、体积大等通用性问题。
Description
技术领域
本发明属于卫星通信技术领域，特别是涉及一种基于SOC FPGA的中继测控应答机主控***、方法、设备及介质。
背景技术
RISC-V是一种精简的指令集架构，旨在为广泛的应用程序和用例提供可扩展性和多功能性的平台。FPGA(现场可编程逻辑门阵列)具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。SOC FPGA器件将处理器和FPGA架构集成到单个器件中，相较于传统的仅有处理器或FPGA的嵌入式芯片，SOC FPGA既拥有RISC-V处理器灵活高效的数据运算和事务处理能力，又拥有FPGA的高速并行数据处理优势。同时，基于两者独特的片上互联结构，在使用时可以将FPGA上的通用逻辑资源经过配置，映射为RISC-V处理器的一个或多个具有特定功能的外设，并通过高速总线进行通信以完成控制命令和高速数据的交互。SOC FPGA程序***设计的主要难点是需要同时熟悉RISC-V以及FPGA，保证***设计能够实现SOC和FPGA之间的有效配合，提高程序的简洁性以及鲁棒性，这对设计人员提出了较高的要求。
卫星通信具有覆盖范围广、传输距离远、通信容量大、传输质量好、组网灵活迅速和保密性高等众多优点，已成为当今极具竞争力的通信手段。
卫星在轨期间对突发应急及实时性操作有较高的要求，由于卫星可用地面站的位置限制，当卫星位于地面测控***的弧段外，或由于地面测控***资源紧张，需要执行应急测控任务时，可以通过中继卫星完成卫星的遥测遥控任务及载荷业务。
作为卫星重要的组成部分，中继测控应答机的需求越来越大。目前星载中继测控应答机主控***主要架构为ARM+FPGA，结构较为复杂且稳定性较差，难以满足小卫星对集成化化和低成本的需求，因此寻求一种体积小、功耗低、集成度高、可靠性高且节约成本的中继测控应答机主控***是本领域技术人员竭力解决的问题。
发明内容
本发明目的是为了解决现有卫星中继测控应答机主控***普遍采用ARM加FPGA架构，导致功耗较大、芯片引脚冗余、空间浪费、集成度低和稳定度差等问题，提出了一种基于SOC FPGA的中继测控应答机主控***、方法、设备及介质。所述基于SOC FPGA的测控应答机主控***，能够将指令处理模块、CAN接口模块、射频配置模块、SOC FPGA内部接口模块、基带模块等功能集成化于SOC FPGA平台上，在一颗芯片上完成全部主控***功能，在满足中继测控功能的同时有效提高***集成度和稳定度。
本发明是通过以下技术方案实现的，本发明提出一种基于SOC FPGA的中继测控应答机主控***，所述***包括指令处理模块、CAN接口模块、射频配置模块、SOC FPGA内部接口模块和基带模块；
所述基于SOC FPGA的中继测控应答机主控***，启动后首先通过射频配置模块配置射频模块；上位机发送的CAN信号输入到所述CAN接口模块后，所述CAN接口模块将接收到的信号解析输出到所述指令处理模块进行指令处理和内部接口组帧，所述指令处理模块按指令要求执行指令，并将内部接口组帧后的数据通过所述SOC FPGA内部接口模块输出给所述基带模块，经所述基带模块调制处理后输出给所述射频模块进行滤波和放大输出给天线；天线接收到信号后，将信号发送给所述射频模块，所述射频模块将信号经过滤波放大后输出给所述基带模块，所述基带模块将信号解调后输出给所述SOC FPGA内部接口模块，所述SOC FPGA内部接口模块接收到信号后，将信号输出给所述指令处理模块进行组帧处理，将组帧后的数据通过所述CAN接口模块发送给上位机；
所述SOC FPGA内部接口模块，通过SOC FPGA芯片内部APB总线，完成芯片内部SOC与FPGA之间的控制命令和数据的交互；
所述射频模块，由射频前端模块和AD9361射频收发集成芯片组成，所述射频配置模块对AD9361射频收发集成芯片的工作频点、工作带宽和输出电平参数进行配置；所述射频模块将所述基带模块发送过来的信号经过变频、滤波、放大处理后，再经过射频前端功放及滤波，最后通过天线发射出去；所述射频模块将天线输入的信号经过射频前端低噪声放大、滤波后，经过AD9361射频收发集成芯片处理后，向基带输出IQ两路数字信号。
进一步地，所述指令处理模块，通过将输入的信号进行逐位解析识别指令要求，根据指令要求完成所述的基于SOC FPGA的中继测控应答机主控***的各项工作模式管理、状态管理和安全性配置。
进一步地，所述CAN接口模块，通过CAN收发器，根据上位机的通信协议要求，接收并输出CAN信号。
进一步地，所述射频配置模块，对射频模块的芯片通过SPI接口进行配置，对射频器件通过GPIO接口进行配置。
进一步地，所述基带模块，分为遥测调制器和遥控解调器两部分，将遥测调制后的信号输出给所述射频模块，将遥控解调后的信号输出给所述SOC FPGA内部接口模块。
本发明提出一种基于所述的SOC FPGA的中继测控应答机主控***的控制方法，所述控制方法具体为：
所述基于SOC FPGA的中继测控应答机主控***，启动后首先通过射频配置模块配置射频模块；上位机发送的CAN信号输入到所述CAN接口模块后，所述CAN接口模块将接收到的信号解析输出到所述指令处理模块进行指令处理和内部接口组帧，所述指令处理模块按指令要求执行指令，并将内部接口组帧后的数据通过所述SOC FPGA内部接口模块输出给所述基带模块，经所述基带模块调制处理后输出给所述射频模块进行滤波和放大输出给天线；天线接收到信号后，将信号发送给所述射频模块，所述射频模块将信号经过滤波放大后输出给所述基带模块，所述基带模块将信号解调后输出给所述SOC FPGA内部接口模块，所述SOC FPGA内部接口模块接收到信号后，将信号输出给所述指令处理模块进行组帧处理，将组帧后的数据通过所述CAN接口模块发送给上位机。
本发明提出一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现所述一种基于所述的SOC FPGA的中继测控应答机主控***的控制方法的步骤。
本发明提出一种计算机可读存储介质，用于存储计算机指令，所述计算机指令被处理器执行时实现所述一种基于所述的SOC FPGA的中继测控应答机主控***的控制方法的步骤。
与现有技术相比，本发明具有有益效果：
1. 本发明基于SOC FPGA实现平台，可实现中继测控应答机的遥测遥控收发功能及主控功能，能够根据不同的信号内容对***状态进行调整和对射频模块进行配置，采用AD9361射频收发集成芯片实现前级射频收发链路，利用高速ADC、DAC电路对信号直接采样处理，完成基带数字信号和射频信号的双向变换，并在数字域内采用多相滤波实现信号分离和处理，实现多通道收发射频信道设备的一体化芯片化设计，简化了中继测控应答机的体积结构，缩减了设备规模，在实现***功能的同时有效提高***集成度，降低成本，减小功耗。
2. 本发明所述的基于SOC FPGA的中继测控应答机主控***适用于卫星通信领域，使用高度集成化的SOC FPGA芯片和AD9361射频收发集成芯片代替传统设备所使用的分立元器件，在一颗SOC FPGA芯片上完成全部主控***功能，不仅降低了***复杂度，而且提高了***稳定度和可靠性，在很大程度上解决了测控应答机的稳定性差、体积大等通用性问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为基于SOC FPGA的中继测控应答机主控***结构图；
图2为实施例中所述基于SOC FPGA的中继测控应答机主控***发射遥测流程图；
图3为实施例中所述基于SOC FPGA的中继测控应答机主控***接收遥控流程图。
具体实施方式
下面将结合本发明实施例中的附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出一种基于SOC FPGA的中继测控应答机主控***，所述***包括指令处理模块、CAN接口模块、射频配置模块、SOC FPGA内部接口模块和基带模块；
所述基于SOC FPGA的中继测控应答机主控***，启动后首先通过射频配置模块配置射频模块；上位机发送的CAN信号输入到所述CAN接口模块后，所述CAN接口模块将接收到的信号解析输出到所述指令处理模块进行指令处理和内部接口组帧，所述指令处理模块按指令要求执行指令，并将内部接口组帧后的数据通过所述SOC FPGA内部接口模块输出给所述基带模块，经所述基带模块调制处理后输出给所述射频模块进行滤波和放大输出给天线；天线接收到信号后，将信号发送给所述射频模块，所述射频模块将信号经过滤波放大后输出给所述基带模块，所述基带模块将信号解调后输出给所述SOC FPGA内部接口模块，所述SOC FPGA内部接口模块接收到信号后，将信号输出给所述指令处理模块进行组帧处理，将组帧后的数据通过所述CAN接口模块发送给上位机。
所述指令处理模块，通过将输入的信号进行逐位解析识别指令要求，根据指令要求完成所述的基于SOC FPGA的中继测控应答机主控***的各项工作模式管理、状态管理和安全性配置。
所述CAN接口模块，通过CAN收发器，根据上位机的通信协议要求，接收并输出CAN信号。
所述射频配置模块，对射频模块的芯片通过SPI接口进行配置，对放大器等射频器件通过GPIO接口进行配置。
所述SOC FPGA内部接口模块，通过SOC FPGA芯片内部APB总线，完成芯片内部SOC与FPGA之间的控制命令和数据的交互。
所述基带模块，分为遥测调制器和遥控解调器两部分，将遥测调制后的信号输出给所述射频模块，将遥控解调后的信号输出给所述SOC FPGA内部接口模块。
所述射频模块，由射频前端模块和AD9361射频收发集成芯片组成，所述射频配置模块对AD9361射频收发集成芯片的工作频点、工作带宽和输出电平参数进行配置；所述射频模块将所述基带模块发送过来的信号经过变频、滤波、放大处理后，再经过射频前端功放及滤波，最后通过天线发射出去；所述射频模块将天线输入的信号经过射频前端低噪声放大、滤波后，经过AD9361射频收发集成芯片处理后，向基带输出IQ两路数字信号。
本发明提出一种基于所述的SOC FPGA的中继测控应答机主控***的控制方法，所述控制方法具体为：
所述基于SOC FPGA的中继测控应答机主控***，启动后首先通过射频配置模块配置射频模块；上位机发送的CAN信号输入到所述CAN接口模块后，所述CAN接口模块将接收到的信号解析输出到所述指令处理模块进行指令处理和内部接口组帧，所述指令处理模块按指令要求执行指令，并将内部接口组帧后的数据通过所述SOC FPGA内部接口模块输出给所述基带模块，经所述基带模块调制处理后输出给所述射频模块进行滤波和放大输出给天线；天线接收到信号后，将信号发送给所述射频模块，所述射频模块将信号经过滤波放大后输出给所述基带模块，所述基带模块将信号解调后输出给所述SOC FPGA内部接口模块，所述SOC FPGA内部接口模块接收到信号后，将信号输出给所述指令处理模块进行组帧处理，将组帧后的数据通过所述CAN接口模块发送给上位机。
本发明提出的所述一种基于SOC FPGA的中继测控应答机主控***、方法、设备及介质能够实现PolarFire MPFS250T开发板通过SPI控制方式完成AD9361开发板的寄存器配置；实现与星务CAN接口软件功能，其中包含遥控通道功能、遥测通道功能和工程参数及工作状态上报功能；实现与中继***接口软件功能，其中包含前向短报文的帧解析、CRC校验，配合鉴权模块进行鉴权还原，以及反向短报文的组帧、CRC校验，配合鉴权模块进行鉴权等功能；实现主控管理功能，其中包含端机工作模式管理、基带处理参数及状态管理、AD9361参数及状态管理、射频前端模块参数及状态管理、鉴权模块参数及状态管理、编译码模块参数及状态管理等功能。
实施例
本实施例提出了一种基于SOC FPGA的中继测控应答机主控***的应用实例，结合图1、图2和图3可以更好地了解本实施例，本实施例所述应用实例包括发射遥测信号和接收遥控信号，设备组成及连接关系见图1；
所述基于SOC FPGA的中继测控应答机主控***启动后，首先通过SPI总线和GPIO接口对射频模块进行初始化配置。
所述基于SOC FPGA的中继测控应答机主控***启动后，上位机向所述中继测控应答机发出指令信息后，所述CAN接口模块接收到上位机发送过来的指令信息并解析处理，将处理后的指令信息发送给所述指令处理模块，所述指令处理模块按照上位机通信协议指令要求，对所述中继测控应答机进行工作模式管理及相关参数配置，并按上位机要求通过所述CAN接口模块向上位机发送指令应答信息。
所述基于SOC FPGA的中继测控应答机主控***启动后，上位机向所述中继测控应答机发出工程参数采集信息后，所述CAN接口模块接收到上位机发送过来的工程参数采集信息并解析处理，将处理后的指令信息发送给所述指令处理模块，所述指令处理模块按照上位机通信协议要求，采集所需的工程参数信息，并通过所述CAN接口模块向上位机发送所述中继测控应答机的相关工程参数信息。
所述发射及接收天线均为锥螺天线，发射天线采用左旋圆极化方式发射射频信号，接收天线采用左旋圆极化方式接收射频信号，工作频段为S频段，天线的收发增益不小于0dB，满足中继测控链路需求。
所述发射遥测信号流程，当上位机向所述中继测控应答机发出遥测信号后，所述CAN接口模块接收到上位机发送过来的遥测信息并解析处理，将处理后的数据发送给所述指令处理模块，所述指令处理模块对数据进行CRC校验比对，若校验未通过，则通过CAN接口模块向上位机报错，若校验通过，则将遥测信息组帧处理，发送给所述SOC FPGA内部接口模块。
所述SOC FPGA内部接口模块将组帧处理后的遥测信息通过SOC FPGA内部总线发送给基带模块，基带模块对接收到的遥测信息进行调制映射、扩频、插值成型滤波后输出给射频模块，经过AD9361射频收发集成芯片的变频、滤波、放大处理后，再经过射频前端功放及滤波，最后通过发射天线发射出去。
所述接收遥控信号流程，所述接收天线接收到信号后，把接收到的信号经过所述射频模块中的射频前端低噪声放大、滤波后，经过AD9361射频收发集成芯片处理，向所述基带模块输出IQ两路数字信号，所述基带模块完成遥控频率和扩频码相位二维捕获、载波与码相位恢复与跟踪、解扩与遥控数据位同步和BPSK解调，然后进行帧同步，将处理后的信号输出给所述SOC FPGA内部接口模块。
所述SOC FPGA内部接口模块将接收到的信号输出给所述指令处理模块，所述指令处理模块按照上位机要求进行校验组帧，将组帧后的遥控信息发送给所述CAN接口模块，所述CAN接口模块将遥控信息处理转发给上位机。
本发明提出一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现所述一种基于所述的SOC FPGA的中继测控应答机主控***的控制方法的步骤。
本发明提出一种计算机可读存储介质，用于存储计算机指令，所述计算机指令被处理器执行时实现所述一种基于所述的SOC FPGA的中继测控应答机主控***的控制方法的步骤。
本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器（read only memory，ROM）、可编程只读存储器（programmable ROM，PROM）、可擦除可编程只读存储器（erasablePROM，EPROM）、电可擦除可编程只读存储器（electrically EPROM，EEPROM）或闪存。易失性存储器可以是随机存取存储器（random access memory，RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM 可用，例如静态随机存取存储器（static RAM，SRAM）、动态随机存取存储器（dynamic RAM，DRAM）、同步动态随机存取存储器（synchronousDRAM，SDRAM）、双倍数据速率同步动态随机存取存储器（double data rate SDRAM，DDRSDRAM）、增强型同步动态随机存取存储器（enhanced SDRAM，ESDRAM）、同步连接动态随机存取存储器（synchlink DRAM，SLDRAM）和直接内存总线随机存取存储器（direct rambusRAM，DR RAM）。应注意，本发明描述的方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（digital subscriber line，DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质（例如，软盘、硬盘、磁带）、光介质（例如，高密度数字视频光盘（digital video disc，DVD））、或者半导体介质（例如，固态硬盘（solid state disc，SSD））等。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软 件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
应注意，本申请实施例中的处理器可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
以上对本发明所提出的一种基于SOC FPGA的中继测控应答机主控***、方法、设备及介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (7)
1.一种基于SOC FPGA的中继测控应答机主控***，其特征在于，所述***包括指令处理模块、CAN接口模块、射频配置模块、SOC FPGA内部接口模块和基带模块；
所述基于SOC FPGA的中继测控应答机主控***，启动后首先通过射频配置模块配置射频模块；发射遥测信号流程：上位机发送的CAN信号输入到所述CAN接口模块后，所述CAN接口模块将接收到的信号解析输出到所述指令处理模块进行指令处理和内部接口组帧，所述指令处理模块按指令要求执行指令，并将内部接口组帧后的数据通过所述SOC FPGA内部接口模块输出给所述基带模块，经所述基带模块调制处理后输出给所述射频模块进行滤波和放大输出给发射天线，通过发射天线发射出去；接收遥控信号流程：接收天线接收到信号后，将信号发送给所述射频模块，所述射频模块将信号经过滤波放大后输出给所述基带模块，所述基带模块将信号解调后输出给所述SOC FPGA内部接口模块，所述SOC FPGA内部接口模块接收到信号后，将信号输出给所述指令处理模块进行组帧处理，将组帧后的数据通过所述CAN接口模块发送给上位机；
所述SOC FPGA内部接口模块，通过SOC FPGA芯片内部APB总线，完成芯片内部SOC与FPGA之间的控制命令和数据的交互；
所述射频模块，由射频前端模块和AD9361射频收发集成芯片组成，所述射频配置模块对AD9361射频收发集成芯片的工作频点、工作带宽和输出电平参数进行配置；所述射频模块将所述基带模块发送过来的信号经过变频、滤波、放大处理后，再经过射频前端功放及滤波，最后通过发射天线发射出去；所述射频模块将接收天线输入的信号经过射频前端低噪声放大、滤波后，经过AD9361射频收发集成芯片处理后，向基带输出IQ两路数字信号；
所述射频配置模块，对射频模块的芯片通过SPI接口进行配置，对射频器件通过GPIO接口进行配置。
2.根据权利要求1所述的***，其特征在于，所述指令处理模块，通过将输入的信号进行逐位解析识别指令要求，根据指令要求完成所述的基于SOC FPGA的中继测控应答机主控***的各项工作模式管理、状态管理和安全性配置。
3.根据权利要求1所述的***，其特征在于，所述CAN接口模块，通过CAN收发器，根据上位机的通信协议要求，接收并输出CAN信号。
4.根据权利要求1所述的***，其特征在于，所述基带模块，分为遥测调制器和遥控解调器两部分，将遥测调制后的信号输出给所述射频模块，将遥控解调后的信号输出给所述SOC FPGA内部接口模块。
5.一种基于权利要求1所述的SOC FPGA的中继测控应答机主控***的控制方法，其特征在于，所述控制方法具体为：
所述基于SOC FPGA的中继测控应答机主控***，启动后首先通过射频配置模块配置射频模块；发射遥测信号流程：上位机发送的CAN信号输入到所述CAN接口模块后，所述CAN接口模块将接收到的信号解析输出到所述指令处理模块进行指令处理和内部接口组帧，所述指令处理模块按指令要求执行指令，并将内部接口组帧后的数据通过所述SOC FPGA内部接口模块输出给所述基带模块，经所述基带模块调制处理后输出给所述射频模块进行滤波和放大输出给发射天线，通过发射天线发射出去；接收遥控信号流程：接收天线接收到信号后，将信号发送给所述射频模块，所述射频模块将信号经过滤波放大后输出给所述基带模块，所述基带模块将信号解调后输出给所述SOC FPGA内部接口模块，所述SOC FPGA内部接口模块接收到信号后，将信号输出给所述指令处理模块进行组帧处理，将组帧后的数据通过所述CAN接口模块发送给上位机。
6.一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求5所述方法的步骤。
7.一种计算机可读存储介质，用于存储计算机指令，其特征在于，所述计算机指令被处理器执行时实现权利要求5所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410216915.XA CN117833996B (zh) | 2024-02-28 | 2024-02-28 | 一种基于soc fpga的中继测控应答机主控***、方法、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410216915.XA CN117833996B (zh) | 2024-02-28 | 2024-02-28 | 一种基于soc fpga的中继测控应答机主控***、方法、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117833996A CN117833996A (zh) | 2024-04-05 |
| CN117833996B true CN117833996B (zh) | 2024-05-31 |
Family
ID=90508168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410216915.XA Active CN117833996B (zh) | 2024-02-28 | 2024-02-28 | 一种基于soc fpga的中继测控应答机主控***、方法、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117833996B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103258228A (zh) * | 2013-04-27 | 2013-08-21 | 无锡昶达信息技术有限公司 | 超高频rfid读写器、基带soc芯片及接口控制方法 |
| CN108227567A (zh) * | 2017-12-15 | 2018-06-29 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种基于软件无线电的工程机械遥控***及方法 |
| CN109450519A (zh) * | 2018-10-30 | 2019-03-08 | 航天东方红卫星有限公司 | 一种星载全数字化usb应答机 |
| CN110350946A (zh) * | 2019-08-08 | 2019-10-18 | 中国人民解放军军事科学院国防科技创新研究院 | 一种基于soc芯片的扩频应答机及实现方法 |
| WO2021197348A1 (zh) * | 2020-03-31 | 2021-10-07 | 华为技术有限公司 | 一种全球移动通信***gsm数据的通信方法和相关装置 |
| CN216490493U (zh) * | 2021-11-25 | 2022-05-10 | 中国人民解放军战略支援部队航天工程大学 | 一种卫星测控星务一体化*** |
| CN116054915A (zh) * | 2023-01-10 | 2023-05-02 | 浙江时空道宇科技有限公司 | 一种c波段星载测控应答机及星载测控*** |
-
2024
- 2024-02-28 CN CN202410216915.XA patent/CN117833996B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103258228A (zh) * | 2013-04-27 | 2013-08-21 | 无锡昶达信息技术有限公司 | 超高频rfid读写器、基带soc芯片及接口控制方法 |
| CN108227567A (zh) * | 2017-12-15 | 2018-06-29 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种基于软件无线电的工程机械遥控***及方法 |
| CN109450519A (zh) * | 2018-10-30 | 2019-03-08 | 航天东方红卫星有限公司 | 一种星载全数字化usb应答机 |
| CN110350946A (zh) * | 2019-08-08 | 2019-10-18 | 中国人民解放军军事科学院国防科技创新研究院 | 一种基于soc芯片的扩频应答机及实现方法 |
| WO2021197348A1 (zh) * | 2020-03-31 | 2021-10-07 | 华为技术有限公司 | 一种全球移动通信***gsm数据的通信方法和相关装置 |
| CN216490493U (zh) * | 2021-11-25 | 2022-05-10 | 中国人民解放军战略支援部队航天工程大学 | 一种卫星测控星务一体化*** |
| CN116054915A (zh) * | 2023-01-10 | 2023-05-02 | 浙江时空道宇科技有限公司 | 一种c波段星载测控应答机及星载测控*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117833996A (zh) | 2024-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100587710C (zh) | 超高频小型化rfid读写器模块 | |
| CN205983814U (zh) | 一种无线lora透传gprs指令的装置 | |
| CN109756244B (zh) | 针对数据传输非对称性的无人机数据链***架构装置 | |
| DE102017115329A1 (de) | Berührungslose Mehrprotokoll-Kommunikation | |
| CN103235961A (zh) | 一种基带控制芯片和超高频射频读写装置 | |
| CN101937086A (zh) | 用于卫星导航***的通讯模组 | |
| CN117833996B (zh) | 一种基于soc fpga的中继测控应答机主控***、方法、设备及介质 | |
| WO2022033333A1 (zh) | 通信芯片 | |
| CN102739262B (zh) | 基于cpci接口的卫星通信信关站信号解调处理板 | |
| CN115955269B (zh) | 基于多轨道结合的飞行器通信链路无线传输***及方法 | |
| CN115396006B (zh) | 一种激光微波混合星间链路*** | |
| CN103856257A (zh) | 一种卫星通信信关站信号解调处理板 | |
| CN203377904U (zh) | 基于omap芯片和以太网总线的短波信道调制解调模块 | |
| CN106028293A (zh) | 一种数字集群手持机 | |
| CN109068399A (zh) | 一种野外自组网无线通讯*** | |
| CN214125282U (zh) | 一种LoRa全双工网关收发模块及网关设备 | |
| CN207399422U (zh) | 一种用于工业级无人机高清图像传输的地面接收设备 | |
| CN114826309A (zh) | 超外差射频结构和电子设备 | |
| CN203217599U (zh) | 一种基带控制芯片和超高频射频读写装置 | |
| CN213461753U (zh) | 用于固定卫星通信设备的中频pcba板 | |
| CN207075013U (zh) | 毫米波通信*** | |
| CN218450111U (zh) | Rdss收发模块 | |
| EP4333311A1 (en) | Power supply circuit, processing circuit, and wireless communication system | |
| CN103353944A (zh) | 一种基带控制芯片和超高频射频读写装置 | |
| CN220359154U (zh) | 一种智能短波便携式数字收发机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |