CN117811939A - 一种基于1553b总线的远程终端仿真方法 - Google Patents

一种基于1553b总线的远程终端仿真方法 Download PDF

Info

Publication number
CN117811939A
CN117811939A CN202410004963.2A CN202410004963A CN117811939A CN 117811939 A CN117811939 A CN 117811939A CN 202410004963 A CN202410004963 A CN 202410004963A CN 117811939 A CN117811939 A CN 117811939A
Authority
CN
China
Prior art keywords
data
address
message
receiving
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410004963.2A
Other languages
English (en)
Inventor
胡永峰
郑云龙
杨水华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Cavige Technology Co ltd
Original Assignee
Beijing Cavige Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Cavige Technology Co ltd filed Critical Beijing Cavige Technology Co ltd
Priority to CN202410004963.2A priority Critical patent/CN117811939A/zh
Publication of CN117811939A publication Critical patent/CN117811939A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

本发明公开了一种基于1553B总线的远程终端RT仿真方法,通过FPGA可编程逻辑器件实现远程终端RT的仿真,远程终端RT的仿真设计上可实现多RT节点同时工作,可支持一个设备多个RT节点的实现。本发明通过在一个1553B仿真卡上实现多个节点的节点功能仿真,方便用户在调试1553B设备时的开发调试,减少调试过程中用户使用的1553B设备数量,从而低成本高效率地完成了1553B总线通信测试设备的环境搭建。

Description

一种基于1553B总线的远程终端仿真方法
技术领域
本发明涉及1553B总线通信领域,具体涉及一种基于1553B总线的远程终端仿真方法。
背景技术
1553B总线作为命令响应式总线,一般1553B总线控制器包含BC总线控制器模式,RT远程终端模式,MT总线监控模式,在总线调试测试的开发过程中,1553B总线通信的测试设备一般需要多个设备进行实际环境搭建模拟,在1553B总线测试***中,需要搭建总线控制器BC和多个远程终端RT的总线通信环境,从而可以在搭建的总线仿真环境完成多个节点之间数据流仿真开发,完成多节点的功能指标测试。根据1553B总线的使用环境,***设计可支持31个RT地址,总线上可以包含一个总线控制器BC和31个远程终端RT,对于总线应用开发仿真***,***内部仿真每个RT节点的功能,对不同的RT节点进行对应的软件配置及通信仿真。
随着计算机技术的不断发展,***配置各种总线的增多,针对1553B总线通信环境的仿真设备需求越来越多,对仿真环境的搭建需要进行更加集成化小型化设计,对于总线的验证环境可以通过一个软件实现各种情况的模拟。随着总线环境的使用,环境的搭建,传统单节点的1553B总线设备在仿真测试中存在的弊端越来越明显:
弊端1:每个1553B总线控制节点和远程终端节点需要一个硬件设备,***环境的搭建复杂,硬件成本较高,满足***的软件开发调试需要的环境过于复杂。
弊端2:每个总线控制终端分布在不同的计算机主机上,在进行软件开发调试使用过程中,需要对每个板卡的节点进行编程模拟,进行多节点软件部署,软件开发的工作量较大,且需要部署在多个计算机上,软件部署复杂度较高,并且对数据的产生和收集更为复杂。
发明内容
鉴于上述现有技术的不足,本发明提出了一种基于1553B总线的远程终端仿真方法,在设计和使用中,***软件开发可基于一台设备完成所有的总线节点通信仿真测试,结构简单成本低效率高。
根据本发明的一个方面,提供了一种基于1553B总线的远程终端RT仿真实现方法,所述方法包括以下步骤:
S0、RT控制器上电或空闲状态;
S1、接收到RT命令字,判断当前通道状态,如果当前通道已经关闭则返回S0空闲状态,如果当前通道工作正常,则缓存命令字信息;
S2、读取RT地址表信息,根据命令字的地址索引,到对应的地址表缓存读取相关的RT地址信息,并缓存对应的读取结果;
S3、处理RT命令字信息,根据RT地址表缓存信息,以及RT命令字信息,判断当前RT是否启用,如未启用则进入步骤S12完成状态;如当前RT地址已经使能表明当前RT已启用,则等待接收下一命令字,如果下一命令字为远程终端接收命令字,判断可能为RT-RT的命令字,则同时使能RT的控制器2并跳转至步骤S4;如果接收到的命令字判断为模式码接收命令,则进入步骤S6进行数据接收;如果是非法命令则进入步骤S8;
S4、接收命令字或数据,在步骤S3接收到消息类型可能是RT-RT消息或BC-RT消息,等待接收命令字根据接收时的命令字或数据字进行判断,如果是命令字则进入RT-RT的处理模式即步骤S5,继续使能RT控制器2,如果是数据字则进入BC-RT的处理模式即步骤S7,同时关闭RT控制器2;
S5、等待接收RT-RT消息类型的第一个响应,接收到响应数据后,则进入数据接收步骤S6等待远程终端节点RT的数据接收;
S6、接收数据;
S7、将接收到的数据写入对应的缓存空间,缓存管理采用请求写入,等待写入完成信号,收到完成信号后判断是否数据已经全部接收完成,如果全部接收完成,则进入下一步骤,否则返回步骤S6继续接收数据;
S8、接收远程终端节点RT的响应数据,响应数据为对应RT地址的状态响应,会返回对应远程终端节点的状态,在RT-RT模式下,本次接收的响应数据为RT节点发出的响应状态;
S9、发送数据,对需要发送数据的消息进行发送数据控制,以请求发送数据,如果发送数据已经全部发送成功,则进入步骤S11,如果没有发送完成,进入S10状态,读取对应要发送的数据;
S10、读取缓存数据,为发送提供数据,数据读取后进入发送数据状态S9;
S11、等待消息发送完成,进入RT消息完成处理;
S12、RT消息完成处理,在本步骤进行RT状态数据的回写,RT接收消息中断处理,RT的地址表数据更新,并禁止RT控制器2的工作,完成上述处理后,状态机返回空闲状态S0。
根据本发明的另一个方面,通过对RT-RT类型消息的判断,确定RT控制器2的使能,通过两个RT控制器实现RT-RT类型消息的处理,针对其他类型消息,只需要启动RT控制器1完成消息处理。
根据本发明的又一个方面,多RT模式下,使用32个RT地址存储表进行RT地址表信息索引,通过地址表内的RT使能信息判断是否启用当前RT地址,RT控制器在接收到RT命令字后对RT的地址索引表进行查询,确定是否要处理当前的RT类型消息。
根据本发明的再一个方面,缓存分为四种类型,RT地址表ABUF用于存储RT地址信息,RT地址过滤表RT_FILTER_TABLE用于字地址过滤,控制缓冲区CBUF映射消息指针和非法指令字,消息缓冲区MBUF用于存储消息内容。
所述的RT地址表,单RT模式只有一个表项,多RT模式有32个表项,RT地址31的表项在多RT模式下用于广播消息,RT地址表包含的内容如下:
RT Enable,RT使能控制,用于表示当前的RT地址是否打开,如果不使能则不处理对应的RT地址消息;
Firmware Status Word,固件状态字,用于存储当前RT的信息,包含当前RT的RT地址,服务请求、忙位、广播接收、子***标志、动态总线控制的状态位信息;
RT Last Command Word,RT的上一命令字,存储当前RT的上一命令字信息;
RT Filter Table Pointer,RT过滤表指针,指向RT过滤表的地址指针;
Status Response Time,状态响应时间,当前RT地址RT状态数据的响应时间;
User Status Word,用户状态字,保留给用于状态存储。
本发明实施例还提供一种基于1553B总线的远程终端RT仿真装置,所述装置包括处理器、存储器及通信总线;所述通信总线配置为实现处理器和存储器之间的连接通信;所述处理器配置为执行存储器中存储的一个或者多个计算机程序,以实现本发明所述的仿真方法。
本发明实施例还提供一种计算机可读存储介质,其中,所述计算机可读存储介质存储有一个或者多个计算机程序,所述一个或者多个计算机程序可被一个或者多个处理器执行,以实现本发明所述的仿真方法。
本发明将1553B总线控制器采用IP核的方式,通过参数进行例化,实现单RT应用和多RT应用功能,对于多RT应用IP核内部包含两个RT控制器,可以实现不同RT节点的通信以及完成RT-RT 模式内部节点直接通信的方法,在一个1553B设备上实现多个RT节点的仿真,从而低成本高效率地完成了1553B总线通信测试设备的环境搭建。
附图说明
图1示出本发明的RT控制器状态转移图。
图2示出本发明的RT控制器缓存管理结构图。
图3示出本发明的RT控制器缓存控制状态转移图。
实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明应用于1553B总线的逻辑实现,通过FPGA可编程逻辑器件实现远程终端RT的仿真,远程终端RT的仿真设计上可实现多RT节点同时工作,可支持一个设备多个RT节点的实现。
根据1553B总线的IP核例化方式,实现单RT和多RT两种模式,单RT模式通过外部输入或寄存器方式配置RT地址,存储一个RT地址表包含RT的基本状态信息,多RT模式内部实现32个地址表,通过对每个地址表的使能确认是否开启当前RT地址,并采用RT地址31作为接收广播消息的地址。根据RT端实现流程,多RT模式下采用两个RT控制器同时实现,在RT控制器1的接收状态下判断为RT-RT消息类型时使能RT控制器2,否则只使能RT控制器1。
参见图1,RT控制器的工作流程如下:
S0、RT控制器上电或空闲状态下,判断如果RT当前通道使能,进入命令接收状态S1。
S1、接收到RT命令字,判断当前通道状态,如果当前通道已经关闭则返回S0空闲状态,如果通道工作正常,则缓存命令字信息,进入地址表信息读取状态S2。
S2、读取RT地址表信息。根据命令字的地址索引,到对应的地址表缓存读取相关的RT地址信息,并缓存对应的读取结果,数据读取完成进入命令字处理状态S3。
S3、处理RT命令字信息。根据RT地址表缓存信息,以及RT命令字信息,判断当前RT是否启用,如未启用则进入步骤S12完成状态。如当前RT地址已经使能表明当前RT已启用,则等待接收下一命令字,如果下一命令字为远程终端接收命令字,判断可能为RT-RT的命令字,则同时使能RT的控制器2并跳转至步骤S4。如果是其他类型消息则正常进入对应的处理流程。比如,如果接收到的命令字判断为模式码接收命令,则进入步骤S6进行数据接收。如果是非法命令则进入步骤S8。
S4、接收命令字或数据。在步骤S3接收到消息类型可能是RT-RT消息或BC-RT消息,等待接收命令字根据接收时的命令字或数据字进行判断,如果是命令字则进入RT-RT的处理模式即步骤S5,继续使能RT控制器2,如果是数据字则进入BC-RT的处理模式即步骤S7,同时关闭RT控制器2。
S5、等待接收RT-RT消息类型的第一个响应。接收到响应数据后,则进入数据接收步骤S6等待远程终端节点RT的数据接收。
S6、接收数据。
S7、数据写入。将接收的数据写入对应的缓存空间,缓存空间管理采用请求写入,等待写入完成信号,收到完成信号进入判断是否接收数据已经全部接收完成,如果全部接收完成,则进入响应数据接收步骤S8,否则返回步骤S6继续接收数据。
S8、接收远程终端节点响应数据,响应数据为对应RT地址的状态响应,会返回对应远程终端节点的状态,在RT-RT模式下,本次接收的响应数据为RT节点发出的响应状态。
S9、发送数据,对需要发送数据类型消息进行发送数据控制,以请求发送数据,如果发送数据已经全部发送成功,则进入步骤S11,如果没有发送完成,进入S10状态,读取对应要发送的数据。
S10、读数据,对发送数据流程,进行缓存数据读取,为发送提供数据,数据读取后进入发送数据状态S9。
S11、等待消息发送完成,进入RT消息完成处理。
S12、消息完成处理,在本步骤进行RT状态数据的回写,RT接收消息中断处理,RT的地址表数据更新,数据处理完后进行完成当前RT消息处理,并禁止RT控制器2的工作,完成对应的功能后,状态机返回空闲状态S0。
参见图2,本发明中RT的内存管理结构采用多个buffer以链表的形式进行存储,控制器通过接收到数据再对对应的缓存中数据进行数据读写,并完成状态控制,RT控制器的缓冲区结构主要分为以下几种。
1、Rtbaseptr是一个寄存器地址,用于指向RT的RT地址表地址,对于单RT模式,基地址执行一个唯一的地址表信息,配置对应的RT地址,对于多RT模式,地址表执行的是32个RT地址表的首地址,32个RT地址表对应32个RT地址,RT地址31为对应的广播地址。
2、RT地址表,单RT模式时采用一个固定缓冲地址,多RT模式采用32个连续的RT地址表缓冲。RT地址表包含内容如下:
RT Enable(RT使能控制),用于表示当前的RT地址是否打开,如果不使能则不处理对应的RT地址消息。
Firmware Status Word(固件状态字),用于存储当前RT的信息,包含当前RT的RT地址,服务请求、忙位、广播接收、子***标志、动态总线控制的状态位信息。
RT Last Command Word(RT的上一命令字),本地址存储当前RT地址上一次接收到的命令字,用于模式码命令响应,初始值为0。
RT Filter Table Pointer(RT过滤表指针),指向RT过滤表的地址。
Status Response Time(状态响应时间),本地址用于存储当前RT地址RT状态数据的响应时间,即当前RT收到命令字后经过该时间后发送响应状态字。
User Status Word(用户状态字),为主机接口提供RT的状态响应字的部分位控制,保留给用于状态存储。
3、RT地址过滤表,在RT地址过滤表中包含RT地址过滤表的指针,通过RT地址过滤表指针找到对应控制缓冲区地址,RT地址过滤表包括64个表项,按照字地址进行索引,前面32个对应32个接收子地址,后面32个对应32个发送子地址。
4、控制缓冲区,存储RT消息的缓冲区指针,根据指针获取RT消息存储位置信息,并提供非法指令字控制。本缓冲区前2个字段用于存储消息缓冲区的指针,后2个字段用于实现非法指令字控制。通过2个16bit的字段位控制实现对应子地址的非法指令控制,即通过对应bit位的设置来指示对应子地址指令的合法性,默认配置全1则所有地址为合法指令,消息判断为非法指令时,对此消息不做任何处理,不发送状态响应数据。
5、消息缓冲区,用于存储RT接收发送的消息,消息缓冲区采用环形链表的形式设计,设计中可以采用单缓冲和多缓冲的方式。消息缓冲区数据描述如下:
RT Next Message Pointer,消息缓冲区指针,指向下一个缓冲区的首地址,用于实现多缓冲区功能,如果指向自己则为单缓冲区,多缓冲区以环形链表方式实现;
RT Interrupt Enable RT,消息的中断使能位,使能后收到消息之后会产生中断信号;
RT Message Status,消息中断状态位,中断产生后会把对应的状态写到本地址;
RT Time Tag,消息时间戳,RT控制器的统一时间戳信息存储,在接收到数据后记录当前的时间戳;
RT Command Word,存储接收到的命令字;
Status Word,存储发送的状态字;
Data Words,存储发送或接收的数据字。
本发明中,RT控制器在接收和处理RT数据的过程中,通过缓存读写申请,控制RT控制缓存的各缓存模块的读写,如图3所示,RT控制器中对缓存的操作主要包含如下几种。
1、读取RT地址表信息获取RT状态和对应的BUF指针,RT控制器在接收到命令字之后读取对应的RT地址,完成对应的数据获取,收到RT-RT指令时通过RT2的控制器完成第二个RT控制信息的读取。
2、消息处理完成,RT控制器对RT的状态字,消息指针等信息进行缓存回写,完成消息指针的环形回转,中断状态,RT数据状态等的回写。
3、缓冲区写操作,RT控制器接收数据过程中把数据按照偏移地址写入对应的缓存中。
4、缓冲区读操作,RT控制器发送数据过程中把数据按照偏移地址从对应的缓冲区中读取。
本发明中对多RT的处理采用两个RT控制器实现,用2个RT控制器实现RT-RT模式,其他模式只使用RT控制器1。在RT-RT模式下,RT控制器检查命令字,如果符合RT-RT命令则使能RT控制器2,否则禁止RT控制器2功能。
本公开实施例提供一种装置,其包括处理器、存储器及通信总线,通信总线用于实现处理器和存储器之间的连接通信;处理器用于执行存储器中存储的一个或者多个计算机程序,以实现上述实施例中的任一种仿真方法。
本实施例还提供了一种计算机可读存储介质,该计算机可读存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、计算机程序模块或其他数据)的任何方法或技术中实施的易失性或非易失性、可移除或不可移除的介质。计算机可读存储介质包括但不限于RAM(Random Access Memory,随机存取存储器),ROM(Read-Only Memory,只读存储器),EEPROM(Electrically Erasable Programmable read only memory,带电可擦可编程只读存储器)、闪存或其他存储器技术、CD-ROM(Compact Disc Read-Only Memory,光盘只读存储器),数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。
本实施例中的计算机可读存储介质可用于存储一个或者多个计算机程序,其存储的一个或者多个计算机程序可被处理器执行,以实现上述实施例中任一种仿真方法。
本发明是参照根据本发明的方法、设备(***)、和FPGA逻辑IP产品的流程图和/或方框图来描述的。应理解可由控制逻辑实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些逻辑程序到通用FPGA可编程数据处理设备的处理器以产生一个模块,使得通过FPGA逻辑实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
本领域的技术人员应该明白,上文中所公开方法中的全部或某些步骤、***、装置中的功能模块/单元可以被实施为软件(可 以用计算装置可执行的计算机程序代码来实现)、固件、硬件及其适当的组合。在硬件实施方式中,在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分;例如,一个物理组件可以具有多个功能,或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器,如中央处理器、数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。
以上内容是结合具体的实施方式对本公开实施例所作的进一步详细说明,不能认定本公开的具体实施只局限于这些说明。对于本公开所属技术领域的普通技术人员来说,在不脱离本公开构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本公开的保护范围。

Claims (12)

1.一种基于1553B总线的远程终端RT仿真方法,其特征在于,包括以下步骤:
S0、RT控制器上电或空闲状态;
S1、接收到RT命令字,判断当前通道状态,如果当前通道已经关闭则返回S0空闲状态,如果当前通道工作正常,则缓存命令字信息;
S2、读取RT地址表信息,根据命令字的地址索引,到对应的地址表缓存读取相关的RT地址信息,并缓存对应的读取结果;
S3、处理RT命令字信息,根据RT地址表缓存信息,以及RT命令字信息,判断当前RT是否启用,如未启用则进入步骤S12完成状态;如当前RT地址已经使能表明当前RT已启用,则等待接收下一命令字,如果下一命令字为远程终端接收命令字,判断可能为RT-RT的命令字,则同时使能RT的控制器2并跳转至步骤S4;如果接收到的命令字判断为模式码接收命令,则进入步骤S6进行数据接收;如果是非法命令则进入步骤S8;
S4、接收命令字或数据,在步骤S3接收到消息类型可能是RT-RT消息或BC-RT消息,等待接收命令字根据接收时的命令字或数据字进行判断,如果是命令字则进入RT-RT的处理模式即步骤S5,继续使能RT控制器2,如果是数据字则进入BC-RT的处理模式即步骤S7,同时关闭RT控制器2;
S5、等待接收RT-RT消息类型的第一个响应,接收到响应数据后,则进入数据接收步骤S6等待远程终端节点RT的数据接收;
S6、接收数据;
S7、将接收到的数据写入对应的缓存空间,缓存管理采用请求写入,等待写入完成信号,收到完成信号后判断是否数据已经全部接收完成,如果全部接收完成,则进入下一步骤,否则返回步骤S6继续接收数据;
S8、接收远程终端节点RT的响应数据,响应数据为对应RT地址的状态响应,会返回对应远程终端节点的状态,在RT-RT模式下,本次接收的响应数据为RT节点发出的响应状态;
S9、发送数据,对需要发送数据的消息进行发送数据控制,以请求发送数据,如果发送数据已经全部发送成功,则进入步骤S11,如果没有发送完成,进入S10状态,读取对应要发送的数据;
S10、读取缓存数据,为发送提供数据,数据读取后进入发送数据状态S9;
S11、等待消息发送完成,进入RT消息完成处理;
S12、RT消息完成处理,在本步骤进行RT状态数据的回写,RT接收消息中断处理,RT的地址表数据更新,并禁止RT控制器2的工作,完成上述处理后,状态机返回空闲状态S0。
2.如权利要求1所述的方法,其特征在于,通过对RT-RT类型消息的判断,确定RT控制器2的使能,通过两个RT控制器实现RT-RT类型消息的处理,针对其他类型消息,只需要启动RT控制器1完成消息处理。
3.如权利要求1所述的方法,其特征在于,多RT模式下,使用32个RT地址存储表进行RT地址表信息索引,通过地址表内的RT使能信息判断是否启用当前RT地址,RT控制器在接收到RT命令字后对RT的地址索引表进行查询,确定是否要处理当前的RT类型消息。
4.如权利要求1所述的方法,其特征在于,缓存分为四种类型,RT地址表ABUF用于存储RT地址信息,RT地址过滤表RT_FILTER_TABLE用于字地址过滤,控制缓冲区CBUF映射消息指针和非法指令字,消息缓冲区MBUF用于存储消息内容。
5.如权利要求4所述的方法,其特征在于,所述的RT地址表,单RT模式只有一个表项,多RT模式有32个表项,RT地址31的表项在多RT模式下用于广播消息,RT地址表包含的内容如下:
RT Enable,RT使能控制,用于表示当前的RT地址是否打开,如果不使能则不处理对应的RT地址消息;
Firmware Status Word,固件状态字,用于存储当前RT的信息,包含当前RT的RT地址,服务请求、忙位、广播接收、子***标志、动态总线控制的状态位信息;
RT Last Command Word,RT的上一命令字,存储当前RT的上一命令字信息;
RT Filter Table Pointer,RT过滤表指针,指向RT过滤表的地址指针;
Status Response Time,状态响应时间,当前RT地址RT状态数据的响应时间;
User Status Word,用户状态字,保留给用于状态存储。
6.如权利要求4所述的方法,其特征在于,所述的RT地址过滤表包含RT地址过滤表的指针,通过RT地址过滤表指针找到对应控制缓冲区地址,RT地址过滤表包括64个表项,按照字地址进行索引,前面32个对应32个接收子地址,后面32个对应32个发送子地址。
7.如权利要求4所述的方法,其特征在于,所述的控制缓冲区CBUF用于存储RT消息的缓冲区指针,根据指针获取RT消息存储位置信息,并提供非法指令字控制,通过对应bit位的设置来指示对应子地址指令的合法性,默认配置全1则所有地址为合法指令,消息判断为非法指令时,对此消息不做任何处理,不发送状态响应数据。
8.如权利要求4所述的方法,其特征在于,所述的消息缓冲区MBUF用于存储RT接收发送的消息,消息缓冲区各字段数据描述如下:
RT Next Message Pointer,消息缓冲区指针,指向下一个缓冲区的首地址,用于实现多缓冲区功能,如果指向自己则为单缓冲区,多缓冲区以环形链表方式实现;
RT Interrupt Enable RT,消息的中断使能位,使能后收到消息之后会产生中断信号;
RT Message Status,消息中断状态位,中断产生后会把对应的状态写到本地址;
RT Time Tag,消息时间戳,RT控制器的统一时间戳信息存储,在接收到数据后记录当前的时间戳;
RT Command Word,存储接收到的命令字;
Status Word,存储发送的状态字;
Data Words,存储发送或接收的数据字。
9.如权利要求4所述的方法,其特征在于,缓冲控制命令分为以下四种:
写缓冲区,RT控制器接收数据过程中把数据按照偏移地址写入对应的缓存中;
读缓冲区,RT控制器发送数据过程中把数据按照偏移地址从对应的缓冲区中读取;
读RT表信息,RT控制器在接收到命令字之后读取对应的RT地址,完成对应的数据获取,收到RT-RT指令时通过RT2的控制器完成第二个RT控制信息的读取;
回写RT表信息,对RT消息处理完成后,回写对应的信息。
10.如权利要求9所述的方法,其特征在于,对于多RT模式下的RT-RT消息需要两个缓冲区读写进行仲裁读写控制,对于其他消息只有一个缓冲区读写操作。
11.一种基于1553B总线的远程终端RT仿真装置,所述装置包括处理器、存储器及通信总线;所述通信总线配置为实现处理器和存储器之间的连接通信;所述处理器配置为执行存储器中存储的一个或者多个计算机程序,以实现如权利要求1至10任一项所述的仿真方法。
12.一种计算机可读存储介质,其中,所述计算机可读存储介质存储有一个或者多个计算机程序,所述一个或者多个计算机程序可被一个或者多个处理器执行,以实现如权利要求1至10中任一项所述的仿真方法。
CN202410004963.2A 2024-01-03 2024-01-03 一种基于1553b总线的远程终端仿真方法 Pending CN117811939A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410004963.2A CN117811939A (zh) 2024-01-03 2024-01-03 一种基于1553b总线的远程终端仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410004963.2A CN117811939A (zh) 2024-01-03 2024-01-03 一种基于1553b总线的远程终端仿真方法

Publications (1)

Publication Number Publication Date
CN117811939A true CN117811939A (zh) 2024-04-02

Family

ID=90425417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410004963.2A Pending CN117811939A (zh) 2024-01-03 2024-01-03 一种基于1553b总线的远程终端仿真方法

Country Status (1)

Country Link
CN (1) CN117811939A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2091067A1 (en) * 1990-09-04 1992-03-05 David C. Bliven Alarm and test system for a digital main line
CN102938713A (zh) * 2011-08-15 2013-02-20 中国航空工业集团公司西安飞机设计研究所 一种1553b数据总线测试仿真***
CN104484257A (zh) * 2014-12-04 2015-04-01 中国航天科技集团公司第九研究院第七七一研究所 一种通用1553b总线通信仿真测试***和方法
CN109491950A (zh) * 2018-09-26 2019-03-19 北京时代民芯科技有限公司 一种简化***接口1553b远程终端电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2091067A1 (en) * 1990-09-04 1992-03-05 David C. Bliven Alarm and test system for a digital main line
CN102938713A (zh) * 2011-08-15 2013-02-20 中国航空工业集团公司西安飞机设计研究所 一种1553b数据总线测试仿真***
CN104484257A (zh) * 2014-12-04 2015-04-01 中国航天科技集团公司第九研究院第七七一研究所 一种通用1553b总线通信仿真测试***和方法
CN109491950A (zh) * 2018-09-26 2019-03-19 北京时代民芯科技有限公司 一种简化***接口1553b远程终端电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
商伟峰;冯建文;刘小旦;: "基于FPGA的1553B总线远程终端的设计与实现", 计算机应用, no. 2, 15 December 2014 (2014-12-15) *
李延节;何劲松;李然;: "1553B总线通信终端知识产权核的设计", 计算机应用, no. 03, 10 March 2014 (2014-03-10) *
陈结合;罗丰;: "基于1553B总线的接口卡设计", 航空兵器, no. 01, 15 February 2009 (2009-02-15) *

Similar Documents

Publication Publication Date Title
JPH0640317B2 (ja) デジタルデータ処理システム
JP3136257B2 (ja) コンピュータメモリインタフェース装置
JP2006521637A (ja) データ処理システムにおけるメモリ管理
JP3310990B2 (ja) 電子機器
US5371857A (en) Input/output interruption control system for a virtual machine
CN110765032A (zh) 基于***管理总线接口对i2c存储器进行读写的方法
JPH01500377A (ja) 2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法
CN114153779A (zh) 一种i2c通信方法、***、设备、及存储介质
US6105080A (en) Host adapter DMA controller with automated host reply capability
CN110737618A (zh) 内嵌处理器进行快速数据通信的方法、装置及存储介质
CN116679887B (zh) 用于NAND Flash的通用控制模块及方法
US6321332B1 (en) Flexible control of access to basic input/output system memory
CN110765060B (zh) Mdio总线到并行总线转换方法及装置、设备、介质
CN117811939A (zh) 一种基于1553b总线的远程终端仿真方法
CN111742303A (zh) 用于在调试设备时访问元数据的装置和方法
US20050086454A1 (en) System and methods for providing a debug function built-in type microcomputer
US5012410A (en) Data processor with instruction cache memory
CN100492299C (zh) 一种嵌入式软件开发的方法及***
US7979644B2 (en) System controller and cache control method
US20050138236A1 (en) Direct memory access control device and method for automatically updating data transmisson size from peripheral
JPH11232213A (ja) 入出力装置におけるデータ転送方式
JPH1027097A (ja) フラッシュromのデータ書換え方法および装置
US7689864B2 (en) Processor comprising an integrated debugging interface controlled by the processing unit of the processor
JPH1020906A (ja) データ処理装置及びデータ処理方法
CN115203107B (zh) 一种总线接口配置方法、***以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination