CN117811364A - 一种电压保持电路及方法、电源电路、电子设备 - Google Patents

一种电压保持电路及方法、电源电路、电子设备 Download PDF

Info

Publication number
CN117811364A
CN117811364A CN202410234767.4A CN202410234767A CN117811364A CN 117811364 A CN117811364 A CN 117811364A CN 202410234767 A CN202410234767 A CN 202410234767A CN 117811364 A CN117811364 A CN 117811364A
Authority
CN
China
Prior art keywords
circuit
voltage
energy storage
sub
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410234767.4A
Other languages
English (en)
Other versions
CN117811364B (zh
Inventor
肖涛
潘颂熹
梁忠亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Megmeet Electrical Co Ltd
Original Assignee
Shenzhen Megmeet Electrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Megmeet Electrical Co Ltd filed Critical Shenzhen Megmeet Electrical Co Ltd
Priority to CN202410234767.4A priority Critical patent/CN117811364B/zh
Publication of CN117811364A publication Critical patent/CN117811364A/zh
Application granted granted Critical
Publication of CN117811364B publication Critical patent/CN117811364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请公开了一种电压保持电路及方法、电源电路、电子设备，其中，该电压保持电路包括：第一储能电路；电压转换电路，耦接在第一储能电路和外部的第二储能电路之间，接收第二储能电路发送的输入电压，以在输入电压位于第一阈值范围内时，将输入电压升压输出给第一储能电路，并在输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，将第一储能电路中的第一储能电压输出给第二储能电路，以延长第二储能电路中的第二储能电压位于第一阈值范围内的维持时间。通过上述方式，本申请中的电压保持电路断电保持或低压输入补偿的实现成本较低，体积小，电路简单，响应速度快，电路控制更简单。

Description

一种电压保持电路及方法、电源电路、电子设备
技术领域
本申请涉及电源管理技术领域，特别是涉及一种电压保持电路及方法、电源电路、电子设备。
背景技术
现今，在电源电路的实际应用中，通常存在有断电保持或低压输入补偿的需求，也即当电源电路提供给负载端的输入电压下降时，负载端需要将当前的工作电压保持一定的时间，以在电压保持的时间段内及时完成必要的工作，例如，在存储介质断电时，为避免缓存失效导致数据丢失等不可挽回的损失时，通常需要在存储介质的供电源停止供电时，仍将提供给存储介质的供电输出维持一段儿时间。
其中，现有的断电保持或低压输入补偿方式通常采用的是增大电源电路中的存储电容，或存储电容放电时的电压。然而，当电容容值增大时，电源电路的成本、体积也将成正比例增长，而与市场上小型化和节省成本的趋势相违背；当增大放电时的电容电压时，在低电压输出的情况下，一般需要增加一级升压电路，以将输入电压提高到足够电路储能应付电压输出保持时间的电压等级，电源电路的体积和成本也将显著增加，且由于抬高了工作电压，对整个功率电路元件的额定电压规格的要求也更高了。
发明内容
本申请主要解决的技术问题是提供一种电压保持电路及方法、电源电路、电子设备，能够解决现有技术中的电源电路在实现断电保持或低压输入补偿时，将较大幅度的增大电源电路的成本和体积，而与市场上的小型化和节省成本的趋势相违背的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种电压保持电路，其中，该电压保持电路包括：第一储能电路；电压转换电路，耦接在第一储能电路外部的第二储能电路之间，电压转换电路接收第二储能电路发送的输入电压，以在输入电压位于第一阈值范围内时，将输入电压升压输出给第一储能电路，并在输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，将第一储能电路中的第一储能电压输出给第二储能电路，以延长第二储能电路中的第二储能电压位于第一阈值范围内的维持时间。
其中，电压转换电路在第一储能电压位于第二阈值范围内时，关断提供给第一储能电路的升压输出，并在第一储能电压低于第二阈值范围时，将输入电压升压输出给第一储能电路。
其中，电压转换电路包括第三储能电路、第一开关子电路、第二开关子电路以及控制电路，第三储能电路耦接第二储能电路、第一开关子电路以及第二开关子电路，第一开关子电路耦接第二开关子电路、第一储能电路以及控制电路，第二开关子电路耦接控制电路，控制电路耦接第二储能电路；其中，第三储能电路接收第二储能电路提供的输入电压，控制电路采样获取输入电压，以在输入电压位于第一阈值范围内时，每间隔设定时长触发导通第二开关子电路，以将第三储能电路中的第三储能电压与输入电压叠加后，存储至第一储能电路中，并在输入电压低于第一阈值范围，和/或电压下降速率位于预设阈值范围内时，触发第一开关子电路导通、第二开关子电路关断，以将第一储能电压输出给第二储能电路。
其中，电压转换电路还包括保护子电路，保护子电路耦接在第二开关子电路和第一储能电路之间，以将流经第二开关子电路和第一储能电路之间的电流限制在第三阈值范围内。
其中，电压转换电路还包括第一采样电路，第一采样电路耦接第一储能电路和控制电路，以采样获取第一储能电压，并将第一储能电压发送给控制电路；和/或，电压转换电路还包括第二采样电路，第二采样电路耦接第二储能电路和控制电路，以采样获取输入电压，并将输入电压发送给控制电路。
其中，控制电路包括第一信号处理子电路和驱动子电路，第一信号处理子电路耦接第二采样电路和驱动子电路，驱动子电路耦接第一开关子电路和第二开关子电路，第一信号处理子电路接收第二采样电路发送的输入电压，以基于输入电压和/或电压下降速率生成第二控制信号，并将第二控制信号发送给驱动子电路，以使驱动子电路向第二开关子电路发送第二驱动信号，以触发导通或关断第二开关子电路；和/或，第一信号处理子电路还耦接第一采样电路，第一信号处理子电路接收第一采样电路发送的第一储能电压，以基于第一储能电压生成第一控制信号，并将第一控制信号发送给驱动子电路，以使驱动子电路向第一开关子电路发送第一驱动信号，以触发导通或关断第一开关子电路。
其中，控制电路包括第二信号处理子电路、第一比较电路、第三开关子电路以及驱动子电路，第二信号处理子电路耦接第三开关子电路和驱动子电路，第一比较电路耦接第二采样电路和第三开关子电路，第一比较电路接收第二采样电路发送的输入电压，以将输入电压与第一基准电压比较得到第一比较信号，并将第一比较信号发送给第三开关子电路，以触发导通或关断第三开关子电路，以使第二信号处理子电路在第三开关子电路触发关断时，向驱动子电路发送第三控制信号，以使驱动子电路在第三控制信号的作用下向第二开关子电路发送第三驱动信号，以触发导通或关断第二开关子电路；和/或，控制电路还包括第二比较电路和第四开关子电路，第二比较电路耦接第一采样电路、第四开关子电路以及第二信号处理子电路，第二比较电路接收第一采样电路发送的第一储能电压，以将第一储能电压与第二基准电压比较得到第二比较信号，并将第二比较信号发送给第四开关子电路，以触发导通或关断第四开关子电路，以使第二信号处理子电路在第四开关子电路触发关断时，向驱动子电路发送第四控制信号，以使驱动子电路在第四控制信号的作用下向第一开关子电路发送第四驱动信号，以触发导通或关断第一开关子电路。
其中，第一比较电路包括第一电阻、第二电阻以及第一比较器，第三开关子电路包括第三开关管，第一电阻的第一端耦接第一储能电路的第一端，第一电阻的第二端耦接第二电阻的第一端和第一比较器的第一端，第二电阻的第二端耦接第一比较器的第三端和第三开关管的第一端并接地，第一比较器的第二端耦接第二基准电压提供端，第一比较器的第四端耦接设定电平提供端，第一比较器的第五端耦接第三开关管的第三端，第三开关管的第二端耦接第二信号处理子电路的第一端和驱动子电路的第一端；和/或，第二比较电路包括第三电阻、第四电阻以及第二比较器，第四开关子电路包括第四开关管，第三电阻的第一端耦接第二储能电路的第一端，第三电阻的第二端耦接第四电阻的第一端和第二比较器的第一端，第四电阻的第二端耦接第二比较器的第三端和第四开关管的第一端并接地，第二比较器的第二端耦接第一基准电压提供端，第二比较器的第四端耦接设定电平提供端，第二比较器的第五端耦接第四开关管的第三端，第四开关管的第二端耦接第二信号处理子电路的第二端和驱动子电路的第二端。
其中，第一比较电路还包括第五电阻，第五电阻的第一端耦接第一比较器的第一端，五电阻的第二端耦接第一比较器的第五端；和/或，第二比较电路还包括第六电阻，第六电阻的第一端耦接第二比较器的第一端，六电阻的第二端耦接第二比较器的第五端。
其中，电压转换电路还包括***配置电路，***配置电路耦接驱动子电路和第一开关子电路。
其中，第一储能电路包括存储电容，第二储能电路包括输入电容，第三储能电路包括第一电感，第一开关子电路包括第一开关管，第二开关子电路包括第二开关管；输入电容的第一端耦接第二储能电路和第一电感的第一端，第一电感的第二端耦接第一开关管的第二端和第二开关管的第一端，第一开关管的第一端耦接存储电容的第一端，输入电容的第二端耦接第二开关管的第二端和存储电容的第二端并接地，第一开关管的第三端耦接控制电路的第一端，第二开关管的第三端耦接控制电路的第二端。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电压保持方法，该电压保持方法包括：接收外部第二储能电路发送的输入电压；检测输入电压是否位于第一阈值范围内，输入电压的电压下降速率是否位于预设阈值范围内；响应于输入电压位于第一阈值范围内，将输入电压升压输出给第一储能电路；响应于输入电压低于第一阈值范围，和/或电压下降速率位于预设阈值范围内，将第一储能电路中的第一储能电压输出给第二储能电路，以将第二储能电路中的第二储能电压提升至第一阈值范围内。
其中，在将输入电压升压输出给第一储能电路的步骤中，还包括：检测第一储能电压是否位于第二阈值范围内；若是，关断提供给第一储能电路的升压输出；若否，将输入电压升压输出给第一储能电路。
其中，将输入电压升压输出给第一储能电路的步骤包括：将输入电压存储至第三储能电路；将第三储能电路中的第三储能电压与输入电压叠加后，存储至第一储能电路中。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电源电路，其中，该电源电路包括第二储能电路和电压保持电路，第二储能电路耦接电压保持电路和外部的供电源，以接收供电源提供的输入电压，并将输入电压发送给电压转换电路；其中，该电压保持电路为如上任一项所述的电压保持电路。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电子设备，其中，该电子设备包括相耦接的壳体和信号处理电路；其中，该信号处理电路为如上任一项所述的电压保持电路，或如上所述的电源电路。
本申请的有益效果是：区别于现有技术，本申请提供的电压保持电路中的电压转换电路接收第二储能电路发送的输入电压，以在输入电压位于第一阈值范围内时，将输入电压升压输出给第一储能电路，并在输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，利用第一储能电路中的第一储能电压输出给第二储能电路，以有效延长第二储能电路中的第二储能电压位于第一阈值范围的维持时间，从而能够在不额外增加储能元件的配置，不额外增大放电时的储能电压的前提下，有效实现断电保持或低压输入补偿，并能够响应于输入电压的下降，和/或输入电压的下降趋势更迅速地实现第二储能电路的升压，实现成本低，电路体积小，便于实现小型化和节省成本；且通过将升压、降压复用一个电压转换电路，有效节省了电路元件，还可以采用更小容量的储能元件，也有效地简化了电路控制。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本申请电压保持电路第一实施方式的结构示意图；
图2是本申请电压保持电路第二实施方式的结构示意图；
图3是图2中电压保持电路中的部分一具体实施例的结构示意图；
图4是图2中电压保持电路中的电压转换电路一具体实施例的结构示意图；
图5是本申请电压保持电路第三实施方式的结构示意图；
图6是图5中电压保持电路中的电压转换电路一具体实施例的结构示意图；
图7是电压延时保持电路的信号处理逻辑的框架示意图；
图8是本申请电压保持方法一实施方式的流程示意图；
图9是图8中S43一实施例的流程示意图；
图10是图8中S43另一实施例的流程示意图；
图11是本申请电源电路一实施方式的框架示意图；
图12是本申请电子设备一实施方式的框架示意图。
具体实施方式
发明人经长期研究发现，在电源电路的实际应用中，通常存在有断电保持的需求，也即当电源电路提供给负载端的输入电压下降时，负载端需要将当前的工作电压保持一定的时间，以在电压保持的时间段内及时完成必要的工作，例如，在存储介质断电时，为避免缓存失效导致数据丢失等不可挽回的损失时，通常需要在存储介质的供电源停止供电时，仍将提供给存储介质的供电输出维持一段儿时间。
根据电容储能公式与能量守恒定律可知：W(in)=0.5*C*（Vh²-Vl²），W（out）=Pout*Thold/Eff，W(in)=W(out)。其中，W(in)：输入能量；C：电容容量；Vh：存储电容放电时的电压；Vl：能够维持电压输出条件的最低存储电容电压，Vl=Vin_min/D_buck（D_buck是降压驱动电压的占空比）；W（out）：输出能量+损耗；Pout：输出功率；Thold:电压输出保持时间；Eff：***的效率。
由上述公式得知，当其他参数不变，当需要提升电压输出保持时间Thold时，常规的解决方案存在有：增大电容容量C和增大存储电容放电时的电压Vh。
然而，当电容容量C增大时，电源电路的成本、体积也将成正比例增长，而与市场上小型化和节省成本的趋势相违背；当增大存储电容放电时的电压Vh时，在低电压输出的情况下，一般需要增加一级升压电路，以将输入电压提高到足够电路储能应付电压输出保持时间的电压等级，电源电路的体积和成本也将显著增加，且由于抬高了工作电压，对整个功率电路元件的额定电压规格的要求也更高了。
市面上还存在一种解决方案，在电源电路设置变压器，并在该变压器中增加一个初级高压绕组，按照变压器圈比把输入或者输出电压抬高，以储能到高压绕组中，当输入电压出现下降时，再控制高压绕组将储能释放到***中维持输出，但显然这也将增大电源电路的实现成本和体积。
为了能够在不增加硬件成本的前提上，仍能有效实现断电保持，本申请提供了一种电压保持电路。下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施方式对本申请进行详细的说明。
请参阅图1，图1是本申请电压保持电路第一实施方式的结构示意图。在本实施方式中，该电压保持电路10具体包括：第一储能电路11和电压转换电路12。
其中，本申请中提供的一种电压保持电路10具体应用于需要在负载供电中实现断电保持或低压输入补偿的电源装置中，例如，在存储介质断电时，为避免缓存失效导致数据丢失等不可挽回的损失时，在存储介质的供电源停止供电时，通过电压保持电路10将提供给存储介质的供电输出维持一定时间。当然，在其它实施例中，该电压保持电路10具体还可以应用在智能终端设备、无人机或电动玩具等其他任意合理的需要实现断电保持或低压输入补偿的电子机械设备中，本实施方式对此并不加以限制。
具体地，该电压转换电路12耦接在第一储能电路11和外部的第二储能电路101之间，且该电压转换电路12具体用于接收第二储能电路101发送的输入电压，并在第一储能电路11和第二储能电路101之间进行相应的电压转换、调节。
其中，该第二储能电路101具体还耦接于外部供电源，以用于从供电源处获取电源，并接收供电源对应提供的输入电压。
值得说明的是，该供电源具体可理解为电网供电，或对电网供电进行电源转换、调节后的供电输出；且该第二储能电路101具体可理解为用电负载，或连接于外部负载功率电路的供电储能电路。
另外，本文中的“耦接”指的是包括任何直接和间接的连接手段。因此，若文中描述第一电路耦接于第二电路，则代表第一电路可通过电连接或无线传输、光学传输等信号连接方式来直接地连接于第二电路，或者通过其他电路或连接手段间接地电连接或信号连接至第二电路。
进一步地，该电压转换电路12在确定该输入电压位于第一阈值范围内时，具体是对该输入电压进行升压调节后，输出给第一储能电路11，以将升压后的输入电压存储在第一储能电路11中，得到第一储能电压。
其中，该电压转换电路12在确定该输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，也即在该输入电压出现下降，且下降幅度和/或下降速率超出预设允许值时，具体是将第一储能电路11中的第一储能电压输出给第二储能电路101，以将当前的第一储能电压存储至第二储能电路101中，以叠加第二储能电路101当前的第二储能电压，从而延长第二储能电路101中的第二储能电压位于第一阈值范围的维持时间，直至第一储能电路11中的第一储能电压和第二储能电路101当前的储能电压被消耗至无法维持的临界值之下，从而使得第二储能电路101能够在第二储能电压的电压保持时间内及时完成必要的工作任务。
值得说明的是，该第一阈值范围具体可理解为第二储能电路101，或连接于第二储能电路101的外部负载，比如输入电容维持正常工作的电压范围，或维持存储芯片、信号处理芯片或MCU（Micro Controller Unit，微控制单元）电路正常工作的供电输出范围，且可以为25V-36V、36V-50V或50V-70V等任意合理的阈值范围，具体可以由实际的应用场景确定，本申请对此不做限定。
另外，该预设阈值范围也可理解为第二储能电路101，或连接于第二储能电路101的外部负载在输入电压的电压下降速率位于预设阈值范围内时，将出现无法维持正常工作趋势的任意合理的下降速率范围，而具体可以由实际的应用场景确定，本申请对此不做限定。
上述方案，通过在输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，利用第一储能电路11中的第一储能电压输出给第二储能电路101，以有效延长第二储能电路101中的第二储能电压位于第一阈值范围的维持时间，从而能够在不额外增加储能元件的配置，不额外增大放电时的储能电压的前提下，有效实现断电保持或低压输入补偿，并能够响应于输入电压的下降，和/或输入电压的下降趋势更迅速地实现第二储能电路的升压，实现成本低，电路体积小，便于实现小型化和节省成本；且通过将升压、降压复用一个电压转换电路12，实现电压双向转换，有效节省了电路元件，还可以采用更小容量的储能元件，也有效地简化了电路控制；此外，相较于响应于输入电压低于第一阈值范围，将第一储能电压输出给第二储能电路101，显然响应于输入电压的电压下降速率位于预设阈值范围内，能够更迅速地将第一储能电压输出给第二储能电路101，且还能够在输入电压尚未低于第一阈值范围之前，也即存在一定程度的下降趋势即开始动作，以有效避免输入电压低于第一阈值范围后再动作，给第二储能电路101断电保持阶段的工作运行带来不利影响。
在一实施例中，该电压转换电路12在确定第一储能电路11中的第一储能电压位于第二阈值范围内时，关断提供给第一储能电路11的升压输出，也即断开第一储能电路11与第二储能电路101之间的连接，以在第二储能电路101利用供电源提供的输入电压进行正常工作，或第二储能电路101利用该输入电压给外部负载功率电路供电，驱动负载正常工作时，能够尽可能地减少电压转换电路12和第一储能电路11的电能损耗，相对于传统的升压电路，也即持续工作的升压电路来说，对电压转换电路12中的各器件的规格要求也更低，且电路体积与实现成本也更低，也不影响正常功率电路的电压应力。
进一步地，因该电压转换电路12和第一储能电路11不可避免地会存在一定的电能损耗，而使第一储能电路11中的第一储能电压缓慢下降，以在该电压转换电路12确定该第一储能电路11中的第一储能电压低于第二阈值范围时，则再次将输入电压升压输出给第一储能电路11，以再次将第一储能电路11中的第一储能电压提升至第二阈值范围内，从而使该第一储能电压始终保持在设计允许的范围内。
值得说明的是，该第二阈值范围具体可理解为第一储能电路11在第二储能电路101中的第二储能电压降至低于第一阈值范围后，能够利用第一储能电路11中的第一储能电压将第二储能电压重新提升至第一阈值范围内的合理电压范围，具体由实际的应用场景确定，本申请对此不做限定。
在一实施例中，在第二储能电路101中的第二储能电压降至低于第一阈值范围时，该第一储能电路11中的第一储能电压具体可以进行降压调节后，输出给第二储能电路101，以将降压后的第一储能电压存储至第二储能电路101中，以叠加第二储能电路101当前的储能电压，而将第二储能电路101中的第二储能电压提升至第一阈值范围内。
而在其他实施例中，当第一储能电压对应的第二阈值范围不大于正常输入电压，也即第二储能电路101，或连接于第二储能电路101的外部负载维持正常工作的电压范围时，具体还可以不降压，而直接将第一储能电压输出给第二储能电路101使用，例如，当供电源的正常输入电压对应的第一阈值范围为40-72V，当输入电压为40V时，若电压转换电路12具体是将第一储能电路中的第一储能电压提升至72V或者略小时，便可以在输入电压低于40V时，直接将第一储能电压释放给第二储能电路；而当电压转换电路12将第一储能电压提升至大于72V时，在输入电压低于40V时，便需要将第一储能电压降压输出给第二储能电路101使用。
可理解的是，该第二阈值范围具体还可以在第二储能电路101，或连接于第二储能电路101的外部负载正常工作的电压范围内，从而使电压转换电路12在利用第一储能电路11中的第一储能电压给第二储能电路101进行供电输出时，还可以不进行降压输出，也即该电压转换电路12具体还可以不进行降压工作或被省略，从而节省相应的降压电路配置及降压控制。
可选地，该第二阈值范围的电压下限值大于第一阈值范围的电压上限值，也即该第二阈值范围对应的电压整体大于第一阈值范围对应的电压；或，该第二阈值范围的电压下限值小于第一阈值范围的电压上限值，但该第二阈值范围的电压上限值大于第一阈值范围的电压上限值，也即该第二阈值范围具体还可以与第一阈值范围部分重合，但至少部分范围所对应的电压大于第一阈值范围内的任一电压，且可以为50V-80V、70V-90V或100V-120V等任意合理的阈值范围，具体由实际的应用场景确定，本申请对此不做限定。
请参阅图2，图2是本申请电压保持电路第二实施方式的结构示意图。本实施方式中的电压保持电路与本申请提供的电压保持电路第一实施方式的区别在于，该电压保持电路20中的电压转换电路22具体还进一步包括第三储能电路221、第一开关子电路222、第二开关子电路223以及控制电路224。
具体地，该第三储能电路221耦接第二储能电路101、第一开关子电路222以及第二开关子电路223，该第一开关子电路222耦接第二开关子电路223、第一储能电路21以及控制电路224，第二开关子电路223耦接控制电路224，控制电路224耦接第二储能电路101。
其中，该第三储能电路221用于接收第二储能电路101提供的输入电压，以将输入电压存储在第三储能电路221中。
该控制电路224用于采样获取第二储能电路101对应提供的输入电压，以在确定该输入电压位于第一阈值范围内时，每间隔设定时长触发导通第二开关子电路223，以将第三储能电路221中的第三储能电压与输入电压相叠加后，存储至第一储能电路21中，也即利用第二开关子电路223的间隔导通与第三储能电路221相配合构成boost（升压斩波）电路，以将输入电压升压输出给第一储能电路21。
值得说明的是，该控制电路224在触发第二开关子电路223导通的同时，既可以触发导通第一开关子电路222，以经第一开关子电路222的导通路径将输入电压升压输出给第一储能电路21，也可以触发关断第一开关子电路222，以利用第一开关子电路222自身半导体特性构成的内部通路，比如第一开关子电路222内部的体二极管形成的电气路径将输入电压升压输出给第一储能电路21；优选地，为简化控制电路224的控制方式，该控制电路224具体可以同步采用两个相位相反的PWM（Pulse Width Modulation，脉冲宽度调制）控制信号分别对第二开关子电路223和第一开关子电路222进行通断控制，以实现将输入电压升压输出给第一储能电路21，本申请对此不做限定。
另外，该设定时长具体可以为第二开关子电路223对应的PWM控制信号半个周期的时长，也可以是基于程序设定给出的间隔时长，具体由实际的应用场景确定，本申请对此不做限定。
进一步地，该控制电路224在确定第二储能电路101提供的输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，触发导通第一开关子电路222，并同时触发第二开关子电路223关断，以将第一储能电压输出给第二储能电路101，以再次将第二储能电路101中的第二储能电压提升至第一阈值范围内，从而使第二储能电路101中的第二储能电压能够在第一阈值范围内有效保持一段时间，以在电压保持的时间段内及时完成必要的工作。
值得说明的是，当需要调节第二储能电压在供电源断开供电时，位于第一阈值范围内的保持时间时，仅需调节控制对第二开关子电路223实现通断控制的控制信号波形及第一储能电路21上的电压控制即可，调节简单方便。
可选地，该控制电路224具体可以包括控制芯片、MCU电路、CPU（CentralProcessing Unit，中央处理器）、单片机、现场可编程门阵列、可编程逻辑器、分立门或者晶体管逻辑器件、分立硬件等任意合理的用于组成具有程序及信号处理功能的电路单元中的一种，本申请对此不做限定。
在一实施例中，该电压转换电路22具体还包括保护子电路225，且该保护子电路225具体耦接在第二开关子电路223和第一储能电路21之间，以用于将流经第二开关子电路223和第一储能电路21之间的电流限制在第三阈值范围内，以避免可能存在的浪涌电流对第二开关子电路223造成损伤。
可选地，该保护子电路225具体可以包括电阻，或可调电阻，或电阻与稳压二极管D1和/或浪涌保护器件等任意合理的元件相连接而构成的电路单元，具体由实际的应用场景确定，本申请对此不做限定。
可理解的是，通过在第二开关子电路223和第一储能电路21之间耦接保护子电路225，以对流经保护子电路225的电流达到某一值进行封波，从而能够有效保护电压保持电路20的安全。
值得说明的是，封波控制是一种电子***中常见的控制技术，用于限制信号的频率范围，防止不必要的频谱扩展和干扰。在通信和电子设备中，封波控制的主要目的是确保信号在特定频率范围内传输，并防止信号的频谱分布超出规定的范围。这有助于避免信号与其他通信信号或无线电设备的频率冲突，减少干扰并提高***的可靠性和性能。
在一实施例中，该电压转换电路22具体还进一步包括第一采样电路23，该第一采样电路23耦接第一储能电路21和控制电路224，以用于采样获取第一储能电压，并将第一储能电压发送给控制电路224，以使控制电路224基于该第一储能电压对第一开关子电路222和/或第二开关子电路223实现通断控制。
在一实施例中，该电压转换电路22具体还进一步包括第二采样电路24，该第二采样电路24耦接第二储能电路101和控制电路224，以用于采样获取第二储能电路101对应提供的输入电压，或直接对第二储能电路101中的第二储能电压进行采用获取，以避免输入电压产生波动带来误判，并将该输入电压发送给控制电路224，以使控制电路224基于该输入电压对第一开关子电路222和/或第二开关子电路223实现通断控制。
可选地，该第一采样电路23具体可以包括一个电阻、两个等值电阻，或两个可调电阻，或电阻与可调电阻等任意合理的元件相连接而构成的电路单元，以用于利用电阻并联实现电压采样，或采用电阻分压采样等，具体由实际的应用场景确定，本申请对此不做限定。
在一实施例中，该控制电路224具体还进一步包括第一信号处理子电路2242和驱动子电路2241，该第一信号处理子电路2242耦接第二采样电路24和驱动子电路2241，该驱动子电路2241耦接第一开关子电路222和第二开关子电路223，该第一信号处理子电路2242用于接收第二采样电路24对应发送的输入电压，以基于输入电压生成第二控制信号，并将第二控制信号发送给驱动子电路2241，以使驱动子电路2241响应于第二控制信号向第二开关子电路223发送第二驱动信号，以触发导通或关断第二开关子电路223，从而能够利用第二开关子电路223的通断控制将输入电压升压输出给第一储能电路21，以通过给第一储能电路21进行储能，为第二储能电路101提供断电时的供电输出。
进一步地，在一实施例中，该第一信号处理子电路2242具体还耦接第一采样电路23，该第一信号处理子电路2242还用于接收第一采样电路23对应发送的第一储能电压，以基于第一储能电压生成第一控制信号，并将该第一控制信号发送给驱动子电路2241，以使驱动子电路2241响应于第一控制信号向第一开关子电路222发送第一驱动信号，以触发导通或关断第一开关子电路222。
其中，该第一驱动信号和第二驱动信号为PWM控制信号，且该第二驱动信号具体可以对应具有响应于输入电压位于第一阈值范围内，每间隔设定时长触发导通第二开关子电路223，而第一驱动信号同时触发导通或关断的第一开关子电路222的波形特征，从而能够利用第二开关子电路223的通断控制将输入电压升压输出给第一储能电路21，以通过给第一储能电路21进行储能，为第二储能电路101提供断电时的供电输出。
且该第二驱动信号具体还能够响应于输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，触发关断第二开关子电路223，而第一驱动信号同时触发导通第一开关子电路222，以利用第一开关子电路222和第二开关子电路223的同步通断控制，将第二储能电路101中的第二储能电压提升至第一阈值范围内，从而使第二储能电路101中的第二储能电压能够在供电源不提供输入电压时，在第一阈值范围内有效保持一段时间，以在电压保持的时间段内及时完成必要的工作。
可选地，该第一信号处理子电路2242具体可以为DSP（Digital Signal Process，数字信号处理）芯片或数模处理电路等任意合理的数字信号处理功能，或数字及模拟信号处理功能的电路单元中的一种，本申请对此不做限定。
可选地，驱动子电路2241具体可以是控制芯片、MCU电路、CPU（CentralProcessing Unit，中央处理器）、单片机、现场可编程门阵列、可编程逻辑器、分立门或者晶体管逻辑器件、分立硬件等任意合理的用于组成具有程序及信号处理功能的电路单元中的一种，本申请对此不做限定。
可理解的是，该电压保持电路20具体可以利用第一信号处理子电路2242和驱动子电路2241采用纯数字控制、或模拟数字混合控制，且具体可以由第一信号处理子电路2242进行采样信号的计算处理，以响应于第二储能电路101提供的输入电压位于第一阈值范围内，或该输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内生成相应的PWM控制信号，并根据输入电压的大小合理调整PWM控制信号的占空比和/或频率，以经由驱动子电路2241转换为相应的驱动信号后，利用该驱动信号对第一开关子电路222和第二开关子电路223实现相应的通断控制，也即实现通断控制的信号处理运算可以由第一信号处理子电路2242进行实现，从而能够利用第一开关子电路222和第二开关子电路223的通断控制对第一储能电路21进行储能，以利用第一储能电路21的储能对第二储能电路101实现断电保持或低压输入补偿。
请继续参阅图3，图3是图2中电压保持电路中的部分一具体实施例的结构示意图。
在一实施例中，该第一储能电路21具体还包括存储电容EC1，第二储能电路101包括输入电容EC2，第三储能电路221包括第一电感L1，第一开关子电路222包括第一开关管Q1，第二开关子电路223包括第二开关管Q2。
其中，该输入电容EC2的第一端耦接第二储能电路101和第一电感L1的第一端，第一电感L1的第二端耦接第一开关管Q1的第二端和第二开关管Q2的第一端，第一开关管Q1的第一端耦接存储电容EC1的第一端，输入电容EC2的第二端耦接第二开关管Q2的第二端和存储电容EC1的第二端并接地，第一开关管Q1的第三端耦接控制电路224的第一端，第二开关管Q2的第三端耦接控制电路224的第二端。
进一步地，在一实施例中，该保护子电路225具体包括第七电阻R7，第七电阻R7的第一端耦接第二开关管Q2的第二端、输入电容EC2的第二端并接地，第七电阻R7的第二端耦接存储电容EC1的第二端；或，第七电阻R7的第一端耦接第二开关管Q2的第二端，第七电阻R7的第二端耦接输入电容EC2的第二端、存储电容EC1的第二端并接地。
又进一步地，在一实施例中，该第一采样电路23具体包括第八电阻R8和第九电阻R9，该第二采样电路24具体包括第十电阻R10和第十一电阻R11，第八电阻R8的第一端耦接第一开关管Q1的第一端和存储电容EC1的第一端，第八电阻R8的第二端耦接第九电阻R9的第一端，第九电阻R9的第二端耦接存储电容EC1的第二端和第七电阻R7的第二端，第十电阻R10的第一端耦接外部的第二储能电路101、输入电容EC2的第一端以及第一电感L1的第一端，第十电阻R10的第二端耦接第十一电阻R11的第一端，第十一电阻R11的第二端耦接输入电容EC2的第二端、第二开关管Q2的第二端以及第七电阻R7的第一端并接地。
而在其他实施例中，该第七电阻R7还可以去除，也即将第七电阻R7处短接，本申请对此不做限定。
可理解的是，该控制电路224具体可以检测第一采样节点HV和第二采样节点BS的电压，以响应于采样结果向第一开关管Q1发送第一驱动信号，并向第二开关管Q2发送第二驱动信号，以使第一开关管Q1在第一驱动信号的作用下触发导通或关断，第二开关管Q2在第二驱动信号的作用下触发导通或关断，从而能够利用第一开关管Q1和第二开关管Q2的通断控制，在第二储能电路101提供的输入电压在第一阈值范围内时将第一电感L1的储能与该输入电压相叠加，以升压输出给存储电容EC1进行储能，并在该输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，利用存储电容EC1的储能对输入电容EC2进行输出，以将存储电容EC1两端的第二储能电压重新提升至第一阈值范围内，从而有效实现断电保持或低压输入补偿。
可选地，该第一开关管Q1和第二开关管Q2具体可以为MOS（Metal OxideSemiconductor Field Effect Transistor，金氧半场效晶体管）管、三极管、薄膜晶体管或场效应晶体管或其他任意合理的开关管中的一种，本申请对此不做限定。
值得说明的是，为区分如上各开关管除控制端之外的两端，将其中一极称为第一端，另一极称为第二端。当各开关管为三极管时，该控制端，也即第三端具体可以为基极，而第一端为集电极，第二端为发射极；或者，该第三端具体还可以为基极，而第一端为发射极，第二端为集电极。
而如上各开关管为MOS管、薄膜晶体管或场效应晶体管时，该第三端具体可以为栅极，第一端为漏极，第二端为源极；或者，该第三端具体还可以为栅极，而第一端为源极，第二端为漏极。
其中，在各开关管为MOS管、薄膜晶体管或场效应晶体管时，具体还可以复合晶体管或单体晶体管，本申请对此不做限定。
请继续参阅图4，图4是图2中电压保持电路20中的电压转换电路22一具体实施例的结构示意图。
在一实施例中，该电压转换电路22具体还包括***配置电路2247，该***配置电路2247耦接驱动子电路2241和第一开关子电路222，以在控制电路224向第一开关子电路222发送第一驱动信号时，能够为第一开关子电路222的相应两端提供合适的电压差，以辅助第一驱动信号触发导通第一开关子电路222。
具体地，该***配置电路2247包括第一电容C1、稳压二极管D1以及第十二电阻R12，第一电容C1的第一端耦接控制电路224的第三端、第一开关管Q1的第二端、第二开关管Q2的第一端、第一电感L1的第二端以及稳压二极管D1的第一端，第一电容C1的第二端耦接控制电路224的第四端、稳压二极管D1的第二端、第十二电阻R12的第一端以及设定电平提供端VCC，第十二电阻R12的第二端耦接第一开关关的第一端和存储电容EC1的第一端。
由此可知，该***配置电路2247可理解为并联在第一开关管Q1的第一端BB和第二端V，以在第一开关管Q1接收到控制电路224对应发送的第一驱动信号时，能够在第一开关管Q1的第一端和第二端之间形成合适的电压差，以保证能够有效触发导通或关断第一开关管Q1。
进一步地，在一实施例中，该控制电路224具体还包括第一信号处理子电路2242和驱动子电路2241，该驱动子电路2241进一步包括驱动器U1、第二电容C2、第十三电阻R13以及第十四电阻R14，且该驱动器U1的第五端H1耦接第一信号处理子电路2242的第一端DSP1，以用于接收第一信号处理子电路2242对应发送的第一控制信号，驱动器U1的第一端HO耦接第十四电阻R14的第一端，第十四电阻R1的第二端耦接第一开关管Q1的第三端，以基于第一控制信号通过第十四电阻R1向第一开关管Q1的第三端发送第一驱动信号，从而对第一开关管Q1进行相应的通断控制；该驱动器U1的第六端L1耦接第一信号处理子电路2242的第二端DSP2，以用于接收第一信号处理子电路2242对应发送的第二控制信号，驱动器U1的第二端LO耦接第十三电阻R13的第一端，第十三电阻R13的第二端耦接第二开关管Q2的第三端，以基于第二控制信号通过第十三电阻R13向第二开关管Q2的第三端发送第二驱动信号，从而对第二开关管Q2进行相应的通断控制。
其中，该驱动器U1的第三端HS耦接第一电容C1的第一端、第一开关管Q1的第二端、第二开关管Q2的第一端、第一电感L1的第二端以及稳压二极管D1的第一端，该驱动器U1的第四端HB耦接第一电容C1的第二端、稳压二极管D1的第二端、第十二电阻R12的第一端以及设定电平提供端VCC，该驱动器U1的第七端VDD耦接设定电平提供端VCC和第二电容C2的第一端，该驱动器U1的第八端COM耦接第二电容C2的第二端并接地。
请继续参阅图5，图5是本申请电压保持电路第三实施方式的结构示意图。本实施方式中的电压保持电路与本申请提供的电压保持电路第二实施方式的区别在于，该电压保持电路30的电压转换电路32中的控制电路324具体还进一步包括第二信号处理子电路3242、第一比较电路3243、第三开关子电路3244以及驱动子电路3241。
具体地，该第二信号处理子电路3242耦接第三开关子电路3244和驱动子电路3241，第一比较电路3243耦接第二采样电路34和第三开关子电路3244，该第一比较电路3243用于接收第二采样电路34发送的输入电压，以将输入电压与第一基准电压比较得到第一比较信号，并将第一比较信号发送给第三开关子电路3244，以触发导通或关断第三开关子电路3244，以使第二信号处理子电路3242在第三开关子电路3244触发关断时，向驱动子电路3241发送第三控制信号，以使驱动子电路3241在第三控制信号的作用下向第二开关子电路323发送第三驱动信号，以触发导通或关断第二开关子电路323，从而实现相应的储能或断电保持或低压输入补偿。
值得说明的是，该第一基准电压具体可以为第一阈值范围的下限值，从而使得第一比较电路3243在将当前采样获取的输入电压与第一基准电压相比较时，便能够有效确定该输入电压是否位于第一阈值范围内，或低于第一阈值范围，且在该输入电压高于第一基准电压，也即该输入电压位于第一阈值范围内时，该第一比较电路3243将对应输出第一比较信号1，以触发导通第三开关子电路3244，从而使第二信号处理子电路3242经第三开关子电路3244接地，不向驱动子电路3241发送第三控制信号；而在该输入电压低于第一基准电压，也即该输入电压低于第一阈值范围时，该第一比较电路3243将对应输出第一比较信号0，以触发关断第三开关子电路3244，从而使第二信号处理子电路3242向驱动子电路3241发送第三控制信号。
可选地，该第一基准电压具体可以为25V、36V或50V等任意合理的阈值范围，具体由实际的应用场景确定，本申请对此不做限定。
在一实施例中，该控制电路324具体还包括第二比较电路3245和第四开关子电路3246，第二比较电路3245耦接第一采样电路33、第四开关子电路3246以及第二信号处理子电路3242，该第二比较电路3245用于接收第一采样电路33发送的第一储能电压，以将第一储能电压与第二基准电压比较得到第二比较信号，并将第二比较信号发送给第四开关子电路3246，以触发导通或关断第四开关子电路3246，以使第二信号处理子电路3242在第四开关子电路3246触发关断时，向驱动子电路3241发送第四控制信号，以使驱动子电路3241在第四控制信号的作用下向第一开关子电路322发送第四驱动信号，以触发导通或关断第一开关子电路322，从而能够配合第二开关子电路323的通断控制，实现相应的储能或断电保持或低压输入补偿。
值得说明的是，该第二基准电压具体可以为第二阈值范围的下限值，从而使得第二比较电路3245在将当前采样获取的第一储能电压与第二基准电压相比较时，便能够有效确定该第一储能电压是否位于第二阈值范围内，或低于第二阈值范围，且在该第一储能电压高于第二基准电压，也即该第一储能电压位于第二阈值范围内时，该第二比较电路3245将对应输出第二比较信号1，以触发导通第四开关子电路3246，从而使第二信号处理子电路3242经第四开关子电路3246接地，不向驱动子电路3241发送第四控制信号；而在该第一储能电压低于第二基准电压，也即该第一储能电压低于第二阈值范围时，该第二比较电路3245将对应输出第二比较信号0，以触发关断第四开关子电路3246，从而使第二信号处理子电路3242向驱动子电路3241发送第四控制信号。
可选地，该第二基准电压具体可以为50V、70V或100V等任意合理的阈值范围，具体由实际的应用场景确定，本申请对此不做限定。
可理解的是，该电压保持电路30具体还可以利用第二信号处理子电路3242、第一比较电路3243、第二比较电路3245以及驱动子电路3241采用纯模拟控制，且具体可以由第一比较电路3243和第二比较电路3245利用电压比较代替第二信号处理子电路3242进行采样信号的计算处理，以响应于第二储能电路101提供的输入电压位于第一阈值范围内，或该输入电压低于第一阈值范围，通过第三开关子电路3244和第四开关子电路3246的通断控制对第二信号处理子电路3242对应发送给驱动子电路3241的第三控制信号和第四控制信号进行输出通断调节，以经由驱动子电路3241转换为相应的第三驱动信号和第四驱动信号后，利用该第三驱动信号和第四驱动信号分别对第二开关子电路323和第一开关子电路322实现相应的通断控制，从而能够利用第一开关子电路322和第二开关子电路323的通断控制对第一储能电路31进行储能，并利用第一储能电路31的储能对第二储能电路101实现断电保持或低压输入补偿。
由此可知，该第二信号处理子电路3242对应向驱动子电路3241输出的第三控制信号和第四控制信号具体还可以为固定频率、固定占空比的PWM控制信号，以节省第二信号处理子电路3242的数字运算处理，而实际的信号处理运算还可以经由第一比较电路3243和第二比较电路3245进行实现，且通过对第三控制信号和第四控制信号的输出通断调节，还能够有效对第三控制信号和第四控制信号的波形进行斩波，以调节其占空比和/或频率，以响应于当前采样获取的输入电压和/或第一储能电压，经合理的控制信号的占空比和/或频率调节，对第一开关子电路322和第二开关子电路323的开关状态进行调节，以实现更有效的储能和/或断电保持或低压输入补偿效果。
请继续参阅图6，图6是图5中电压保持电路中的电压转换电路一具体实施例的结构示意图。
在一实施例中，该第一比较电路3243具体还进一步包括第一电阻R1、第二电阻R2以及第一比较器BJ1，该第三开关子电路3244包括第三开关管Q3，第一电阻R1的第一端耦接第一储能电路31的第一端，第一电阻R1的第二端耦接第二电阻R2的第一端和第一比较器BJ1的第一端，第二电阻R2的第二端耦接第一比较器BJ1的第三端和第三开关管Q3的第一端并接地，第一比较器BJ1的第二端耦接第一基准电压提供端Vrf1，第一比较器BJ1的第四端耦接设定电平提供端VCC，第一比较器BJ1的第五端耦接第三开关管Q3的第三端，第三开关管Q3的第二端耦接第二信号处理子电路3242的第一端和驱动子电路3241的第一端。
可理解的是，该第一比较器BJ1具体是利用第一电阻R1和第二电阻R2对第二储能电路101的输入端进行采样，以获取第二储能电路101提供的输入电压，并将该输入电压与第一基准电压相比较，以对第三开关管Q3进行通断控制，进而对第二信号处理子电路3242发送给驱动子电路3241的第三控制信号进行通断控制，也即控制第二信号处理子电路3242向驱动子电路3241发送第三控制信号，或不向驱动子电路3241发送第三控制信号，相应控制过程如图5相关文字所述，在此不再赘述。
进一步地，在一实施例中，该第一比较电路3243具体还包括第五电阻（图未示出），第五电阻的第一端耦接第一比较器BJ1的第一端，第五电阻的第二端耦接第一比较器BJ1的第五端，以能够利用该第五电阻将输入电压与第一基准电压比较调整为将输入电压与第三阈值范围相比较，并在大于该第三阈值范围时给出第一比较信号1，而在小于该第三阈值范围时给出第一比较信号0，以避免电信号不稳定、存在干扰信号等状态时导致第一比较器BJ1频繁进行比较，从而使相应的通断控制不够稳定，影响电压保持电路30整体工作的稳定性。
值得说明的是，该第三阈值范围具体是以第一基准电压减去一个第一步进电压之差为下限值，并以第一基准电压加上一个第一步进电压之和为上限值。
另外，该第一步进电压具体可以由第五电阻的阻值确定，也即通过调整该第五电阻的阻值能够有效对第一步进电压进行调节，进而影响第一比较器BJ1的比较状态，以适应实际的应用场景，本申请对此不做限定。
在一实施例中，该第二比较电路3245具体还进一步包括第三电阻R3、第四电阻R4以及第二比较器BJ2，第四开关子电路3246包括第四开关管Q4，第三电阻R3的第一端耦接第二储能电路101的第一端，第三电阻R3的第二端耦接第四电阻R4的第一端和第二比较器BJ2的第一端，第四电阻R4的第二端耦接第二比较器BJ2的第三端和第四开关管Q4的第一端并接地，第二比较器BJ2的第二端耦接第二基准电压提供端Vrf2，第二比较器BJ2的第四端耦接设定电平提供端VCC，第二比较器BJ2的第五端耦接第四开关管Q4的第三端，第四开关管Q4的第二端耦接第二信号处理子电路3242的第二端和驱动子电路3241的第二端。
同理，该第二比较器BJ2具体是利用第三电阻R3和第四电阻R4对第一储能电路31，也即存储电容EC1的第一端进行采样，以获取第一储能电压，并将该第一储能电压与第二基准电压相比较，以对第四开关管Q4进行通断控制，进而对第二信号处理子电路3242发送给驱动子电路3241的第四控制信号进行通断控制，也即控制第二信号处理子电路3242向驱动子电路3241发送第三控制信号，或不向驱动子电路3241发送第三控制信号，相应控制过程如图5相关文字所述，在此不再赘述。
进一步地，在一实施例中，该第二比较电路3245具体还包括第六电阻（图未示出），第六电阻的第一端耦接第二比较器BJ2的第一端，第六电阻的第二端耦接第二比较器BJ2的第五端，以能够利用该第六电阻将第一储能电压与第二基准电压比较调整为将输入电压与第四阈值范围相比较，并在大于该第四阈值范围时给出第二比较信号1，而在小于该第四阈值范围时给出第二比较信号0，以避免电信号不稳定、存在干扰信号等状态时导致第二比较器BJ2频繁进行比较，从而使相应的通断控制不够稳定，影响电压保持电路30整体工作的稳定性。
值得说明的是，该第四阈值范围具体是以第二基准电压减去一个第二步进电压之差为下限值，并以第二基准电压加上一个第二步进电压之和为上限值。
另外，该第二步进电压具体可以由第六电阻的阻值确定，也即通过调整该第六电阻的阻值能够有效对第二步进电压进行调节，进而影响第二比较器BJ2的比较状态，以适应实际的应用场景，本申请对此不做限定。
可选地，该第三开关管Q3和第四开关管Q4具体可以为MOS（Metal OxideSemiconductor Field Effect Transistor，金氧半场效晶体管）管、三极管、薄膜晶体管或场效应晶体管或其他任意合理的开关管中的一种，或继电器，本申请对此不做限定。
值得说明的是，为区分如上各开关管除控制端之外的两端，将其中一极称为第一端，另一极称为第二端。当各开关管为三极管时，该控制端，也即第三端具体可以为基极，而第一端为集电极，第二端为发射极；或者，该第三端具体还可以为基极，而第一端为发射极，第二端为集电极。
而如上各开关管为MOS管、薄膜晶体管或场效应晶体管时，该第三端具体可以为栅极，第一端为漏极，第二端为源极；或者，该第三端具体还可以为栅极，而第一端为源极，第二端为漏极。
其中，在各开关管为MOS管、薄膜晶体管或场效应晶体管时，具体还可以复合晶体管或单体晶体管，本申请对此不做限定。
可理解的是，在本实施例中，第一储能电路31、第二储能电路101、第三储能电路321、第一开关子电路322、第二开关子电路323、保护子电路325、第一采样电路33、第二采样电路34、驱动子电路3241以及***配置电路3247分别与第一储能电路21、第二储能电路101、第三储能电路221、第一开关子电路222、第二开关子电路223、保护子电路225、第一采样电路23、第二采样电路24、驱动子电路2241以及***配置电路2247相同，具体请参阅图2-图4及相关文字内容，在此不再赘述。
为方便理解，将电压保持电路30的工作及控制方式分为A、B两个阶段，且A阶段对应外部供电源向输入电容EC2提供输入电压，B阶段对应供电源不向输入电容EC2提供输入电压，也即电压保持电路30出现供电关断，则可知，在A阶段：
当输入规格内的电压时，也即该输入电压位于第一阈值范围内时，将输入电容EC2上的第二储能电压升压到高电压，也即将输入电压升压输出给存储电容EC1，实现方式是给第二开关管Q2具有某一频率与死区的驱动信号波形，但不给第一开关管Q1驱动信号波形，或给一个与第二开关管Q2驱动信号波形相位相反的另一驱动信号波形，以使电压转换电路32形成升压电路。当存储电容EC1上的第一储能电压升高到设定电压值，也即升至第二阈值范围内时，关断第二开关管Q2的驱动信号波形，以暂停对存储电容EC1的升压储能。
其中，由于电压保持电路30不是理想电路，电路中存在损耗，因此存储电容EC1上的第一储能电压会缓慢下降，当下降到允许接受的设计下限，也即降低至第一阈值范围之下时，再次给第二开关管Q2具有某一频率与死区的驱动信号波形，从而使存储电容EC1上的第一储能电压始终保持在设计允许值内，以能够有效实现断电保持或低压输入补偿。
在B阶段：
当输入电压下降时，将存储电容EC1上的第一储能电压降低输出给输入电容EC2，以给输入电容EC2或连接至输入电容EC2的负载功率电路使用，以延长供电保持时间，实现的方式是，当输入电容EC2上的第二储能电压下降到设定的最低值，也即降至低于第一阈值范围时，给第一开关管Q1具有某一频率与死区的驱动信号波形，而不给第二开关管Q2驱动信号波形，以使电压转换电路32形成降压电路，以将存储电容EC1上的第一储能电压输出给输入电容EC2。
可理解的是，为确保降压过程中输入电容EC2上维持正常电压，可以同时检测输入电容EC2上的第二储能电压和存储电容EC1上的第一储能电压，以对第一开关管Q1和第二开关管Q2进行驱动控制。其中，当第一储能电压在第一阈值范围内，也即作为负载的输入电容EC2，或外部负载功率电路当前的供电在能够正常工作的电压范围内时，降压控制可以不工作或被省略。
由此可知，该控制方式具体可以是经控制电路324发出有规律的升压和降压驱动信号，再由硬件或者软件检测对驱动信号进行切割后再发送给到电压转换电路32，从而有效实现了控制简单化，并具备变频功能。
上述方案，通过在设计上新增一个存储电容EC1和电压转换电路32，以将输入电压升压输出给存储电容EC1进行储能，以在供电源为小电压输入时，也能用小容值电容存储更多的能量，从而大大降低了电压保持电路30整体的体积与实现成本。
且该电压保持电路30的升、降压功能只在需要的时候动作，相对于传统的持续工作的升压电路来说，电路中各器件规格的要求更低，且体积与成本也更低，也不影响正常功率电路的电压应力。
当输入电容EC2正常工作时，供电源提供的输入电压将升压输出给存储电容EC1，当供电源关断时再把储能从存储电容EC1释放到输入电容EC2。这样做的好处是，由于输入电压是经升压存储到存储电容EC1中，因此存储电容EC1的容值可以更低，且不需要一直维持升压储能的控制状态，储能回路耗能很低，当存储电容EC1上的第二储能电压达到设定值，也即第二阈值范围内时，便可以暂停升压，以等到该第二储能电压掉出第二阈值范围后，再重新启动升压储能，相应的各器件规格也可以采用比传统更小的规格。当供电源关断时，为了保持对负载的供电输出，能量将从存储电容EC1释放到输入电容EC2，当第一储能电压在第一阈值范围内，也即作为负载的输入电容EC2，或外部负载功率电路当前的供电在能够正常工作的电压范围内时，降压控制可以不工作或被省略。
请继续参阅图7，图7是电压延时保持电路的信号处理逻辑的框架示意图。
可理解的是，该电压延时保持电路即对应本申请中的电压保持电路10、电压保持电路20或电压保持电路30，该升降压双向转换电路对应电压转换电路12、电压转换电路22或电压转换电路32，高压储能电容器对应第一储能电路11、第一储能电路21或第一储能电路31，输入电容器对应第二储能电路101，则可知，该输入电容器用于接收供电源提供的输入电压，以将该输入电压分别发送给电能转换电路和升降压双向转换电路，以经电能转换电路对输入电压进行电能转换后，输出给负载功率电路使用，而升降压双向转换将与高压储能电容器相配合，以利用该输入电压实现断电延时。
在一具体实施例中，以该输入为40Vdc（直流40伏）~72Vdc为例，为满足Input（输入）=40Vdc，Output（输出）=1100W（瓦）的Hold up time（保持时间）≥2ms（毫秒），增加了此该电压延时保持电路。
对于低压直流输入应用，因为电容器中的能量存储=0.5CV^2。它将需要非常大的输入电容来实现保持时间，输入电容器的大小和数量将对电源功率密度产生影响。
通过一个简单低成本升降压双向转换电路和高压储能电容器，它有助于减少实现保持时间所需的电容，从而降低尺寸和成本。
在输入正常工作时，升降压双向转换电路将低电压输入升压至高电压，以存储在高压储能电容器中。当输入下降时，升降压双向转换电路利用高压储能电容器的储能降压输出至输入电容器，以延长保持时间。
需注意的是：1、当输入正常工作时，激活升降压双向转换电路的boost（升压）功能，供电输出方向从输入电容器到高压储能电容器，以将输入电压升高至155Vdc进行储能。
155Vdc的由来：
1/2*C*0.8（Vh²-Vl²）=Pout/Eff*2ms；C为高压储能电容器的电容值，此处可使用330uF（微法）规格；0.8是电容容差；Vh=150V是升压后的电压；Vl=40÷60%=66.7Vdc是维持输出的最低储能电压，60%是buck（降压）的占空比；Pout为输出功率；Eff为转换效率。
2、当关机时（输入电压低于40Vdc），激活升降压双向转换电路的buck（降压）功能，供电输出方向从高压储能电容器到输入电容器，并保持输入电容器的电压维持在40Vdc。
需说明的是，与传统的降压/升压转换器不同，不需要具有占空比控制的固定频率PWM（Pulse Width Modulation，脉冲宽度调制）信号。升降压双向转换电路中的DSP（Digital Signal Process，数字信号处理）可以根据升压和降压功能的输入电容器和高压储能电容器的电压来确定简单的固定的用于控制MOSFET（Metal Oxide SemiconductorField Effect Transistor,金氧半场效晶体管）的PWM信号的占空比。
升降压双向转换电路还可以通过比较器或类似的数字方案感测输入电压降，以实现快速保持输入电压。
其中，1、当Input≥43.5Vdc时，升降压双向转换电路中的MCU固定发出PWM BBboost和PWM BB buck波形，200kHz，boost占空比30%，buck占空比70%互补，死区设置为400ns（纳秒）。所以实际PWM BB boost的占空比D1=20%，PWM BB buck的占空比D2=60%。当Vin（输入电压）≤37Vdc时关闭此PWM波。
2、用比较器搭建电路，检测高压储能电容器与输入电容器的电压，控制是否让PWM信号通过驱动芯片给到相应开关管。
3、比较器检测高压储能电容器的电压，当大于155Vdc时关闭（即把PWM BB boost拉低，默认是常开状态，采用了200V耐压的高压储能电容器。检测输入电容器的电压，当低于39.5Vdc时开启，默认把PWM BB buck拉低，即长关状态。
4、buck和boost瞬间电流不可控，所以增加采样电阻，以采样输出给MCU去控制PWM波，并在满足输出足够电压的前提下，应设计保护的Imax最小，比如设计保护电流在50A。
本申请具体还采用了一种电压保持方法，请参阅图8，图8是本申请电压保持方法一实施方式的流程示意图。具体而言，可以包括如下步骤：
S41：接收外部第二储能电路发送的输入电压。
可理解的是，本实施方式中的电压保持方法具体是电压保持电路在外部供电源提供的输入电压出现电压下降或关断时，将延长提供给输入电容或连接至输入电容的负载功率电路电压保持时间的方法。其中，该电压保持电路具体包括第一储能电路和电压转换电路，电压转换电路耦接在第一储能电路和外部的第二储能电路之间。
具体地，该第二储能电路接收外部供电源提供的输入电压，以作为用电负载进行使用，或将该输入电压提供给连接至第二储能电路的负载功率电路使用。
其中，该电压转换电路接收第二储能电路发送的输入电压。
S42：检测输入电压是否位于第一阈值范围内，输入电压的电压下降速率是否位于预设阈值范围内。
进一步地，该电压转换电路采样获取第二储能电路提供的输入电压，以同时检测确定该输入电压是否位于第一阈值范围内，以及输入电压的电压下降速率是否位于预设阈值范围内。
其中，如果输入电压位于第一阈值范围内，则执行S43，如果输入电压低于第一阈值范围，和/或电压下降速率位于预设阈值范围内，则执行S44。
S43：将输入电压升压输出给第一储能电路。
其中，该电压转换电路在确定该输入电压位于第一阈值范围内时，具体是对该输入电压进行升压调节后，输出给第一储能电路，以将升压后的输入电压存储在第一储能电路中，得到第一储能电压。
S44：将第一储能电路中的第一储能电压输出给第二储能电路，以延长第二储能电路中的第二储能电压位于第一阈值范围内的维持时间。
具体地，该电压转换电路在确定该输入电压低于第一阈值范围，和/或输入电压的电压下降速率位于预设阈值范围内时，将第一储能电路中的第一储能电压输出给第二储能电路，以将第一储能电压存储至第一储能电路中，以叠加第二储能电路当前的储能电压，从而延长第二储能电路中的第二储能电压位于第一阈值范围的维持时间，直至第一储能电路中的第一储能电压和第二储能电路当前的储能电压被消耗至无法维持的临界值之下，从而使得第二储能电路能够在第二储能电压的电压保持时间内及时完成必要的工作任务。
值得说明的是，该第一阈值范围具体可理解为第二储能电路，或连接于第二储能电路的外部负载，比如输入电容维持正常工作的电压范围，或维持存储芯片、信号处理芯片或MCU电路正常工作的供电输出范围，且可以为25V-36V、36V-50V或50V-70V等任意合理的阈值范围，具体由实际的应用场景确定，本申请对此不做限定。
请参阅图9，图9是图8中S43一实施例的流程示意图。在一实施例中，本申请的电压保持方法除了包括上述S41-S44之外，还进一步包括一些更为具体的步骤。具体地，上述S43具体还可以包括如下步骤：
S4311：检测第一储能电压是否位于第二阈值范围内。
可理解的是，该电压转换电路具体还包括采样获取第一储能电路中的第一储能电压是否位于第二阈值范围内。
其中，如果第一储能电压位于第二阈值范围内，则执行S4312，如果第一储能电压低于第二阈值范围内，则执行S4313。
S4312：关断提供给第一储能电路的升压输出。
具体地，该电压转换电路在确定第一储能电路中的第一储能电压位于第二阈值范围内时，关断提供给第一储能电路的升压输出，也即断开第一储能电路与第二储能电路之间的连接，以在第二储能电路利用供电源提供的输入电压进行正常工作，或第二储能电路利用该输入电压给外部负载功率电路供电，驱动负载正常工作时，能够尽可能地减少电压转换电路和第一储能电路的电能损耗，相对于传统的升压电路，也即持续工作的升压电路来说，对电压转换电路中的各器件的规格要求也更低，且电路体积与实现成本也更低，也不影响正常功率电路的电压应力。
S4313：将输入电压升压输出给第一储能电路。
进一步地，因该电压转换电路和第一储能电路不可避免地会存在一定的电能损耗，而使第一储能电路中的第一储能电压缓慢下降，以在该电压转换电路确定该第一储能电路中的第一储能电压低于第二阈值范围时，则再次将输入电压升压输出给第一储能电路，以再次将第一储能电路中的第一储能电压提升至第二阈值范围内，从而使该第一储能电压始终保持在设计允许的范围内。
值得说明的是，该第二阈值范围具体可理解为第一储能电路在第二储能电路中的第二储能电压降至低于第一阈值范围后，能够利用第一储能电路中的第一储能电压将第二储能电压重新提升至第一阈值范围内的合理电压范围，具体由实际的应用场景确定，本申请对此不做限定。
可选地，该第二阈值范围的电压下限值大于第一阈值范围的电压上限值，也即该第二阈值范围对应的电压整体大于第一阈值范围对应的电压；或，该第二阈值范围的电压下限值小于第一阈值范围的电压上限值，但该第二阈值范围的电压上限值大于第一阈值范围的电压上限值，也即该第二阈值范围具体还可以与第一阈值范围部分重合，但至少部分范围所对应的电压大于第一阈值范围内的任一电压，且可以为50V-80V、70V-90V或100V-120V等任意合理的阈值范围，具体由实际的应用场景确定，本申请对此不做限定。
可理解的是，该第二阈值范围具体还可以高于第二储能电路，或连接于第二储能电路的外部负载正常工作的电压范围，或在该正常工作的电压范围内，从而使电压转换电路在利用第一储能电路中的第一储能电压给第二储能电路进行供电输出时，具体可以进行降压输出，或不进行降压出书，也即该电压转换电路具体可以利用相应开关调节进行降压输出，或不进行降压工作或被省略，从而节省相应的降压电路配置及降压控制。
请参阅图10，图10是图8中S43另一实施例的流程示意图。在一实施例中，本申请的电压保持方法除了包括上述S41-S44之外，还进一步包括一些更为具体的步骤。具体地，上述S43具体还可以包括如下步骤：
S4321：将输入电压存储至第三储能电路。
可理解的是，该电压转换电路具体还进一步包括第三储能电路、第一开关子电路、第二开关子电路以及控制电路，该第三储能电路耦接第二储能电路、第一开关子电路以及第二开关子电路，该第一开关子电路耦接第二开关子电路、第一储能电路以及控制电路，第二开关子电路耦接控制电路，控制电路耦接第二储能电路。
具体地，该第三储能电路用于接收第二储能电路提供的输入电压，以将输入电压存储在第三储能电路中。
S4322：将第三储能电路中的第三储能电压与输入电压叠加后，存储至第一储能电路中。
进一步地，该控制电路用于采样获取第二储能电路对应提供的输入电压，以在确定该输入电压位于第一阈值范围内时，每间隔设定时长触发导通第二开关子电路，以将第三储能电路中的第三储能电压与输入电压相叠加后，存储至第一储能电路中，也即利用第二开关子电路的间隔导通与第三储能电路相配合构成boost电路，以将输入电压升压输出给第一储能电路。
值得说明的是，该控制电路在触发第二开关子电路导通的同时，既可以触发导通第一开关子电路，以经第一开关子电路的导通路径将输入电压升压输出给第一储能电路，也可以触发关断第一开关子电路，以利用第一开关子电路基于自身半导体特性形成的内部通路，比如第一开关子电路内部的体二极管形成的电气路径将输入电压升压输出给第一储能电路。
优选地，为简化控制电路的控制方式，该控制电路具体可以同步采用两个相位相反的PWM控制信号分别对第二开关子电路和第一开关子电路进行通断控制，以实现将输入电压升压输出给第一储能电路，本申请对此不做限定。
另外，该设定时长具体可以为第二开关子电路对应的PWM控制信号半个周期的时长，也可以是基于程序设定给出的间隔时长，具体由实际的应用场景确定，本申请对此不做限定。
可理解的是，在一些其他实施例中，该电路保持电路具体还包括一些其他更具体的电路单元，以能够对应实现其他更具体的控制方法，具体请参阅图1-图6及相关文字说明，在此不再赘述。
本申请具体还采用了一种电源电路，请参阅图11，图11是本申请电源电路一实施方式的框架示意图。在本实施方式中，该电源电路50包括相耦接的供电源51和电压保持电路52。
需要说明的是，本实施方式所阐述的电压保持电路52为上述实施方式中任一项所阐述的电压保持电路10、电压保持电路20或电压保持电路30，具体请参阅图1-图6及相关文字内容，在此就不再赘述。
本申请具体还采用了一种电子设备，请参阅图12，图12是本申请电子设备一实施方式的框架示意图。在本实施方式中，该电子设备60包括壳体61及连接于壳体61的信号处理电路62。
可选地，该电子设备60具体可以为存储介质、智能终端设备、无人机或电动玩具等任意合理的电子机械设备，本申请对此不做限定。
需要说明的是，本实施方式所阐述的信号处理电路62为上述实施方式中任一项所阐述的电压保持电路10、电压保持电路20或电压保持电路30，或电源电路50具体请参阅图1-图6、图11及相关文字内容，在此就不再赘述。
本申请的有益效果是：区别于现有技术，本申请提供的电压保持电路接收第二储能电路发送的输入电压，以在输入电压位于第一阈值范围内时，将输入电压升压输出给第一储能电路，并在输入电压低于第一阈值范围时，也即输入电压下降时，利用第一储能电路中的第一储能电压输出给第二储能电路，以有效将第二储能电路中的第二储能电压保持在第一阈值范围内一段时间，从而能够在不额外增加储能元件的配置，不额外增大放电时的储能电压的前提下，有效实现断电保持或低压输入补偿，并能够响应于输入电压的下降，和/或输入电压的下降趋势更迅速地实现第二储能电路的升压，实现成本低，电路体积小，便于实现小型化和节省成本；且通过将升压、降压复用一个电压转换电路，有效节省了电路元件，还可以采用更小容量的储能元件，也有效地简化了电路控制。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (16)

1.一种电压保持电路，其特征在于，所述电压保持电路包括：
第一储能电路；
电压转换电路，耦接在所述第一储能电路和外部的第二储能电路之间，所述电压转换电路接收所述第二储能电路发送的输入电压，以在所述输入电压位于第一阈值范围内时，将所述输入电压升压输出给所述第一储能电路，并在所述输入电压低于所述第一阈值范围，和/或所述输入电压的电压下降速率位于预设阈值范围内时，将所述第一储能电路中的第一储能电压输出给所述第二储能电路，以延长所述第二储能电路中的第二储能电压位于所述第一阈值范围内的维持时间。
2.根据权利要求1所述的电压保持电路，其特征在于，
所述电压转换电路在所述第一储能电压位于第二阈值范围内时，关断提供给所述第一储能电路的升压输出，并在所述第一储能电压低于所述第二阈值范围时，将所述输入电压升压输出给所述第一储能电路。
3.根据权利要求1所述的电压保持电路，其特征在于，
所述电压转换电路包括第三储能电路、第一开关子电路、第二开关子电路以及控制电路，所述第三储能电路耦接所述第二储能电路、所述第一开关子电路以及所述第二开关子电路，所述第一开关子电路耦接所述第二开关子电路、所述第一储能电路以及所述控制电路，所述第二开关子电路耦接所述控制电路，所述控制电路耦接所述第二储能电路；
其中，所述第三储能电路接收所述第二储能电路提供的输入电压，所述控制电路采样获取所述输入电压，以在所述输入电压位于所述第一阈值范围内时，每间隔设定时长触发导通所述第二开关子电路，以将所述第三储能电路中的第三储能电压与所述输入电压叠加后，存储至所述第一储能电路中，并在所述输入电压低于所述第一阈值范围，和/或所述电压下降速率位于所述预设阈值范围内时，触发所述第一开关子电路导通、所述第二开关子电路关断，以将所述第一储能电压输出给所述第二储能电路。
4.根据权利要求3所述的电压保持电路，其特征在于，
所述电压转换电路还包括保护子电路，所述保护子电路耦接在所述第二开关子电路和所述第一储能电路之间，以将流经所述第二开关子电路和所述第一储能电路之间的电流限制在第三阈值范围内。
5.根据权利要求3所述的电压保持电路，其特征在于，
所述电压转换电路还包括第一采样电路，所述第一采样电路耦接所述第一储能电路和所述控制电路，以采样获取所述第一储能电压，并将所述第一储能电压发送给所述控制电路；
和/或，所述电压转换电路还包括第二采样电路，所述第二采样电路耦接所述第二储能电路和所述控制电路，以采样获取所述输入电压，并将所述输入电压发送给所述控制电路。
6.根据权利要求5所述的电压保持电路，其特征在于，
所述控制电路包括第一信号处理子电路和驱动子电路，所述第一信号处理子电路耦接所述第二采样电路和所述驱动子电路，所述驱动子电路耦接所述第一开关子电路和所述第二开关子电路，所述第一信号处理子电路接收所述第二采样电路发送的所述输入电压，以基于所述输入电压和/或所述电压下降速率生成第二控制信号，并将所述第二控制信号发送给所述驱动子电路，以使所述驱动子电路向所述第二开关子电路发送第二驱动信号，以触发导通或关断所述第二开关子电路；
和/或，所述第一信号处理子电路还耦接所述第一采样电路，所述第一信号处理子电路接收所述第一采样电路发送的所述第一储能电压，以基于所述第一储能电压生成第一控制信号，并将所述第一控制信号发送给所述驱动子电路，以使所述驱动子电路向所述第一开关子电路发送第一驱动信号，以触发导通或关断所述第一开关子电路。
7.根据权利要求5所述的电压保持电路，其特征在于，
所述控制电路包括第二信号处理子电路、第一比较电路、第三开关子电路以及驱动子电路，所述第二信号处理子电路耦接所述第三开关子电路和所述驱动子电路，所述第一比较电路耦接所述第二采样电路和所述第三开关子电路，所述第一比较电路接收所述第二采样电路发送的所述输入电压，以将所述输入电压与第一基准电压比较得到第一比较信号，并将所述第一比较信号发送给所述第三开关子电路，以触发导通或关断所述第三开关子电路，以使所述第二信号处理子电路在所述第三开关子电路触发关断时，向所述驱动子电路发送第三控制信号，以使所述驱动子电路在所述第三控制信号的作用下向所述第二开关子电路发送第三驱动信号，以触发导通或关断所述第二开关子电路；
和/或，所述控制电路还包括第二比较电路和第四开关子电路，所述第二比较电路耦接所述第一采样电路、所述第四开关子电路以及所述第二信号处理子电路，所述第二比较电路接收所述第一采样电路发送的所述第一储能电压，以将所述第一储能电压与第二基准电压比较得到第二比较信号，并将所述第二比较信号发送给所述第四开关子电路，以触发导通或关断所述第四开关子电路，以使所述第二信号处理子电路在所述第四开关子电路触发关断时，向所述驱动子电路发送第四控制信号，以使所述驱动子电路在所述第四控制信号的作用下向所述第一开关子电路发送第四驱动信号，以触发导通或关断所述第一开关子电路。
8.根据权利要求7所述的电压保持电路，其特征在于，
所述第一比较电路包括第一电阻、第二电阻以及第一比较器，所述第三开关子电路包括第三开关管，所述第一电阻的第一端耦接所述第一储能电路的第一端，所述第一电阻的第二端耦接所述第二电阻的第一端和所述第一比较器的第一端，所述第二电阻的第二端耦接所述第一比较器的第三端和所述第三开关管的第一端并接地，所述第一比较器的第二端耦接所述第二基准电压提供端，所述第一比较器的第四端耦接设定电平提供端，所述第一比较器的第五端耦接所述第三开关管的第三端，所述第三开关管的第二端耦接所述第二信号处理子电路的第一端和所述驱动子电路的第一端；
和/或，所述第二比较电路包括第三电阻、第四电阻以及第二比较器，所述第四开关子电路包括第四开关管，所述第三电阻的第一端耦接所述第二储能电路的第一端，所述第三电阻的第二端耦接所述第四电阻的第一端和所述第二比较器的第一端，所述第四电阻的第二端耦接所述第二比较器的第三端和所述第四开关管的第一端并接地，所述第二比较器的第二端耦接所述第一基准电压提供端，所述第二比较器的第四端耦接设定电平提供端，所述第二比较器的第五端耦接所述第四开关管的第三端，所述第四开关管的第二端耦接所述第二信号处理子电路的第二端和所述驱动子电路的第二端。
9.根据权利要求8所述的电压保持电路，其特征在于，
所述第一比较电路还包括第五电阻，所述第五电阻的第一端耦接所述第一比较器的第一端，所述五电阻的第二端耦接所述第一比较器的第五端；
和/或，所述第二比较电路还包括第六电阻，所述第六电阻的第一端耦接所述第二比较器的第一端，所述六电阻的第二端耦接所述第二比较器的第五端。
10.根据权利要求7-9中任一项所述的电压保持电路，其特征在于，
所述电压转换电路还包括***配置电路，所述***配置电路耦接所述驱动子电路和所述第一开关子电路。
11.根据权利要求3-9中任一项所述的电压保持电路，其特征在于，
所述第一储能电路包括存储电容，所述第二储能电路包括输入电容，所述第三储能电路包括第一电感，所述第一开关子电路包括第一开关管，所述第二开关子电路包括第二开关管；
所述输入电容的第一端耦接所述第二储能电路和所述第一电感的第一端，所述第一电感的第二端耦接所述第一开关管的第二端和所述第二开关管的第一端，所述第一开关管的第一端耦接所述存储电容的第一端，所述输入电容的第二端耦接所述第二开关管的第二端和所述存储电容的第二端并接地，所述第一开关管的第三端耦接所述控制电路的第一端，所述第二开关管的第三端耦接所述控制电路的第二端。
12.一种电压保持方法，其特征在于，所述电压保持方法包括：
接收外部第二储能电路发送的输入电压；
检测所述输入电压是否位于第一阈值范围内，所述输入电压的电压下降速率是否位于预设阈值范围内；
响应于所述输入电压位于所述第一阈值范围内，将所述输入电压升压输出给所述第一储能电路；
响应于所述输入电压低于所述第一阈值范围，和/或所述电压下降速率位于所述预设阈值范围内，将所述第一储能电路中的第一储能电压输出给所述第二储能电路，以将所述第二储能电路中的第二储能电压提升至所述第一阈值范围内。
13.根据权利要求12所述的电压保持方法，其特征在于，在所述将所述输入电压升压输出给所述第一储能电路的步骤中，还包括：
检测所述第一储能电压是否位于所述第二阈值范围内；
若是，关断提供给所述第一储能电路的升压输出；
若否，将所述输入电压升压输出给所述第一储能电路。
14.根据权利要求12所述的电压保持方法，其特征在于，所述将所述输入电压升压输出给所述第一储能电路的步骤包括：
将所述输入电压存储至第三储能电路；
将所述第三储能电路中的第三储能电压与所述输入电压叠加后，存储至所述第一储能电路中。
15.一种电源电路，其特征在于，所述电源电路包括第二储能电路和电压保持电路，所述第二储能电路耦接所述电压保持电路和外部的供电源，以接收所述供电源提供的输入电压，并将所述输入电压发送给所述电压转换电路；
其中，所述电压保持电路为如权利要求1-11中任一项所述的电压保持电路。
16.一种电子设备，其特征在于，所述电子设备包括相耦接的壳体和信号处理电路；
其中，所述信号处理电路为如权利要求1-11中任一项所述的电压保持电路，或如权利要求15所述的电源电路。
CN202410234767.4A 2024-03-01 2024-03-01 一种电压保持电路及方法、电源电路、电子设备 Active CN117811364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410234767.4A CN117811364B (zh) 2024-03-01 2024-03-01 一种电压保持电路及方法、电源电路、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410234767.4A CN117811364B (zh) 2024-03-01 2024-03-01 一种电压保持电路及方法、电源电路、电子设备

Publications (2)

Publication Number Publication Date
CN117811364A true CN117811364A (zh) 2024-04-02
CN117811364B CN117811364B (zh) 2024-06-11

Family

ID=90420160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410234767.4A Active CN117811364B (zh) 2024-03-01 2024-03-01 一种电压保持电路及方法、电源电路、电子设备

Country Status (1)

Country Link
CN (1) CN117811364B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066836A (zh) * 2011-12-28 2013-04-24 成都芯源***有限公司 开关电源电路及其控制方法
CN204906182U (zh) * 2015-07-13 2015-12-23 深圳市金威源科技股份有限公司 一种直流供电开关电源
CN106712515A (zh) * 2017-01-22 2017-05-24 上海新进半导体制造有限公司 Buck电路快速下电的方法、Buck电路和Buck/Boost电路
CN109494819A (zh) * 2017-09-11 2019-03-19 广州极飞科技有限公司 一种充电器和充电方法
CN110932558A (zh) * 2019-11-29 2020-03-27 华为技术有限公司 电压转换电路、电源***
CN111244992A (zh) * 2020-01-20 2020-06-05 广州智光电气技术有限公司 一种混合储能单元、级联型变流***及其充放电控制方法
CN113472197A (zh) * 2020-03-30 2021-10-01 北京新能源汽车股份有限公司 一种直流转换器、直流充电控制方法及装置
CN113612391A (zh) * 2021-08-06 2021-11-05 北京航空航天大学 一种机载并联式双向dc-dc变换器均流控制方法
CN113746328A (zh) * 2021-09-08 2021-12-03 广州金升阳科技有限公司 一种掉电保持电路及控制方法
CN113890167A (zh) * 2021-07-30 2022-01-04 赛尔通信服务技术股份有限公司 一种通用型短时后备电源电路
CN115296536A (zh) * 2022-08-22 2022-11-04 北京计算机技术及应用研究所 一种双向dc-dc变换器
CN217824301U (zh) * 2022-04-22 2022-11-15 深圳市正浩创新科技股份有限公司 充电控制电路及储能设备
CN115549267A (zh) * 2021-06-29 2022-12-30 佛山市顺德区美的电子科技有限公司 充放电复用电路及其控制方法、便携空调器
CN218450626U (zh) * 2022-03-31 2023-02-03 深圳市智岩科技有限公司 一种压降补偿电路、压降补偿装置以及电子设备
CN117318486A (zh) * 2023-08-29 2023-12-29 武汉华中数控股份有限公司 一种支持掉电保持功能的双向储能电路及其控制方法
CN117477978A (zh) * 2023-12-28 2024-01-30 深圳麦格米特电气股份有限公司 一种电源转换电路、电源电路及电子设备
CN117578848A (zh) * 2023-11-23 2024-02-20 忱芯科技(上海)有限公司 一种用于pfc加双向dcdc***的恒流与电压输出控制方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066836A (zh) * 2011-12-28 2013-04-24 成都芯源***有限公司 开关电源电路及其控制方法
CN204906182U (zh) * 2015-07-13 2015-12-23 深圳市金威源科技股份有限公司 一种直流供电开关电源
CN106712515A (zh) * 2017-01-22 2017-05-24 上海新进半导体制造有限公司 Buck电路快速下电的方法、Buck电路和Buck/Boost电路
CN109494819A (zh) * 2017-09-11 2019-03-19 广州极飞科技有限公司 一种充电器和充电方法
CN110932558A (zh) * 2019-11-29 2020-03-27 华为技术有限公司 电压转换电路、电源***
CN111244992A (zh) * 2020-01-20 2020-06-05 广州智光电气技术有限公司 一种混合储能单元、级联型变流***及其充放电控制方法
CN113472197A (zh) * 2020-03-30 2021-10-01 北京新能源汽车股份有限公司 一种直流转换器、直流充电控制方法及装置
CN115549267A (zh) * 2021-06-29 2022-12-30 佛山市顺德区美的电子科技有限公司 充放电复用电路及其控制方法、便携空调器
CN113890167A (zh) * 2021-07-30 2022-01-04 赛尔通信服务技术股份有限公司 一种通用型短时后备电源电路
CN113612391A (zh) * 2021-08-06 2021-11-05 北京航空航天大学 一种机载并联式双向dc-dc变换器均流控制方法
CN113746328A (zh) * 2021-09-08 2021-12-03 广州金升阳科技有限公司 一种掉电保持电路及控制方法
CN218450626U (zh) * 2022-03-31 2023-02-03 深圳市智岩科技有限公司 一种压降补偿电路、压降补偿装置以及电子设备
CN217824301U (zh) * 2022-04-22 2022-11-15 深圳市正浩创新科技股份有限公司 充电控制电路及储能设备
CN115296536A (zh) * 2022-08-22 2022-11-04 北京计算机技术及应用研究所 一种双向dc-dc变换器
CN117318486A (zh) * 2023-08-29 2023-12-29 武汉华中数控股份有限公司 一种支持掉电保持功能的双向储能电路及其控制方法
CN117578848A (zh) * 2023-11-23 2024-02-20 忱芯科技(上海)有限公司 一种用于pfc加双向dcdc***的恒流与电压输出控制方法
CN117477978A (zh) * 2023-12-28 2024-01-30 深圳麦格米特电气股份有限公司 一种电源转换电路、电源电路及电子设备

Also Published As

Publication number Publication date
CN117811364B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
CN104660041B (zh) 低损耗增压及减压电压转换器
US8476887B2 (en) DC to DC converter with pseudo constant switching frequency
US9484758B2 (en) Hybrid bootstrap capacitor refresh technique for charger/converter
US7812585B2 (en) Advanced current-mode control for switched regulators
US7368897B2 (en) Load adaptive power converter
US9479072B2 (en) Flyback converter
JP2001514840A (ja) 複合電力コンバータ
TW571496B (en) Power supply apparatus
CN113746328A (zh) 一种掉电保持电路及控制方法
JP2002209376A (ja) 電圧安定化器の制御装置、及び電圧安定化器を制御する方法
CN112019071A (zh) 电源转换器
CN108242888B (zh) 一种开环电荷泵
EP2020076A2 (en) Startup for dc/dc converters
CN109245528B (zh) 智能电源管理***及电压管理方法
CN117811364B (zh) 一种电压保持电路及方法、电源电路、电子设备
US9823677B2 (en) Power converter
CN216290671U (zh) 缓启动电路及供电模块
JP2004254401A (ja) 昇圧チョッパ装置
CN209805675U (zh) 应用于t-con板的逻辑电压转换电路
CN113659819A (zh) 一种掉电延时控制方法及控制电路
CN209217955U (zh) 一种高压输入低压输出的直流电源自启动电路
KR101239628B1 (ko) 직류-직류 컨버터
CN108111003B (zh) 一种晶闸管驱动电路及方法
JP5286717B2 (ja) 昇圧型ｄｃ／ｄｃコンバータ
CN112075019A (zh) 具有升压开关的降压矩阵式整流器及其在一相损耗期间的操作

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant