CN117766374A - 衬底处理方法、半导体器件的制造方法、衬底处理***及记录介质 - Google Patents

衬底处理方法、半导体器件的制造方法、衬底处理***及记录介质 Download PDF

Info

Publication number
CN117766374A
CN117766374A CN202311119277.1A CN202311119277A CN117766374A CN 117766374 A CN117766374 A CN 117766374A CN 202311119277 A CN202311119277 A CN 202311119277A CN 117766374 A CN117766374 A CN 117766374A
Authority
CN
China
Prior art keywords
film
raw material
substrate
reactant
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311119277.1A
Other languages
English (en)
Inventor
中谷公彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN117766374A publication Critical patent/CN117766374A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36Carbonitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申请涉及衬底处理方法、半导体器件的制造方法、衬底处理***及记录介质。能以高精度在所期望的表面上选择性地形成膜。具有下述工序:(a)向具有第1表面和第2表面的衬底供给第1改性剂从而在第1表面形成第1抑制剂层;(b)向衬底供给被赋予第1能量的第1成膜剂从而在第2表面上形成第1膜;(c)向衬底供给被赋予第2能量的第2成膜剂从而在第1膜上形成第2膜;(d)向衬底供给蚀刻剂从而将在第1表面上形成的包含第1膜及第2膜中的至少任一者的膜除去;(e)向衬底供给第2改性剂从而在除去了膜后的第1表面形成第2抑制剂层;和(f)向衬底供给被赋予第3能量的第3成膜剂从而在第2膜上形成第3膜。

Description

衬底处理方法、半导体器件的制造方法、衬底处理***及记录 介质
技术领域
本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理***及记录介质。
背景技术
作为半导体器件的制造工序的一个工序,有时进行在衬底的表面露出的材质不同的多种表面之中在特定表面上选择性地生长并形成膜的处理(以下,也将该处理称为选择生长或选择成膜)(例如参见专利文献1~3)。
现有技术文献
专利文献
专利文献1:日本特开2021-106242号公报
专利文献2:日本特开2020-155452号公报
专利文献3:日本特开2020-155607号公报
发明内容
发明所要解决的课题
伴随着半导体器件的微细化,在进行选择生长时,强烈要求以高精度选择性地形成膜。
本发明提供能够以高精度在所期望的表面上选择性地形成膜的技术。
用于解决课题的手段
根据本发明的一个方式,提供一种技术,其包括:
(a)通过向具有第1表面和第2表面的衬底供给与前述第1表面反应的第1改性剂,从而在前述第1表面形成第1抑制剂层的工序;
(b)通过向前述衬底供给至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂,从而在前述第2表面上形成第1膜的工序;
(c)通过向前述衬底供给至少对第2成膜剂的一部分赋予了第2能量的该第2成膜剂,从而于在前述第2表面上形成的前述第1膜上形成第2膜的工序;
(d)通过向前述衬底供给蚀刻剂,从而将在前述第1表面上形成的包含前述第1膜及前述第2膜中的至少任一者的膜除去的工序;
(e)通过向前述衬底供给与前述第1表面反应的第2改性剂,从而在除去了前述膜后的前述第1表面形成第2抑制剂层的工序;和
(f)通过向前述衬底供给至少对第3成膜剂的一部分赋予了第3能量的该第3成膜剂,从而于在前述第2表面上形成的前述第1膜上的前述第2膜上形成第3膜的工序。
发明效果
根据本发明,能够以高精度在所期望的表面上选择性地形成膜。
附图说明
[图1]图1为本发明的一个方式中适宜使用的衬底处理装置的立式处理炉的概略构成图,且是以纵向截面图来示出处理炉202部分的图。
[图2]图2为本发明的一个方式中适宜使用的衬底处理装置的立式处理炉的概略构成图,且是以图1的A-A线截面图来示出处理炉202部分的图。
[图3]图3为本发明的一个方式中适宜使用的衬底处理装置的控制器121的概略构成图,且是以框图来示出控制器121的控制***的图。
[图4]图4的(a)为示出具有第1表面和第2表面的晶片的表面部分的截面示意图;图4的(b)为示出通过由图4的(a)的状态进行步骤A从而在第1表面选择性地形成第1抑制剂层后的晶片的表面部分的截面示意图;图4的(c)为示出通过由图4的(b)的状态进行步骤B从而在第2表面上选择性地形成第1膜后的晶片的表面部分的截面示意图;图4的(d)为示出通过由图4的(c)的状态进行步骤C从而于在第2表面上形成的第1膜上形成第2膜、在第1表面上局部地形成比在第1膜上形成的第2膜薄的第2膜后的晶片的表面部分的截面示意图;图4的(e)为示出通过由图4的(d)的状态进行步骤D从而将在第1表面上局部地形成的第2膜除去后的晶片的表面部分的截面示意图;图4的(f)为示出通过由图4的(e)的状态进行步骤E从而在第1表面选择性地形成第2抑制剂层后的晶片的表面部分的截面示意图;图4的(g)为示出通过由图4的(f)的状态进行步骤F从而于在第2表面上形成的第1膜上的第2膜上形成第3膜后的晶片的表面部分的截面示意图;图4的(h)为示出通过由图4的(g)的状态进行步骤H从而对包含在第2表面上形成的第1膜、第2膜和第3膜的晶片进行热处理,此时,在第1表面形成的第2抑制剂层除去后的晶片的表面部分的截面示意图。
[图5]图5的(a)为示出具有第1表面和第2表面的晶片的表面部分的截面示意图;图5的(b)为示出通过由图5的(a)的状态进行步骤A从而在第1表面选择性地形成第1抑制剂层后的晶片的表面部分的截面示意图;图5的(c)为示出通过由图5的(b)的状态进行步骤B从而在第2表面上形成第1膜、在第1表面上局部地形成比在第2表面上形成的第1膜薄的第1膜后的晶片的表面部分的截面示意图;图5的(d)为示出通过由图5的(c)的状态进行步骤I从而将在第1表面上局部地形成的第1膜除去后的晶片的表面部分的截面示意图;图5的(e)为示出通过由图5的(d)的状态进行步骤A’从而再次在第1表面选择性地形成第1抑制剂层后的晶片的表面部分的截面示意图;图5的(f)为示出通过由图5的(e)的状态进行步骤C从而于在第2表面上形成的第1膜上形成第2膜、在第1表面上局部地形成比在第1膜上形成的第2膜薄的第2膜后的晶片的表面部分的截面示意图;图5的(g)为示出通过由图5的(f)的状态进行步骤D从而将在第1表面上局部地形成的第2膜除去后的晶片的表面部分的截面示意图;图5的(h)为示出通过由图5的(g)的状态进行步骤E从而在第1表面选择性地形成第2抑制剂层后的晶片的表面部分的截面示意图;图5的(i)为示出通过由图5的(h)的状态进行步骤F从而于在第2表面上形成的第1膜上的第2膜上形成第3膜后的晶片的表面部分的截面示意图;图5的(j)为示出通过由图5的(i)的状态进行步骤H从而对包含在第2表面上形成的第1膜、第2膜和第3膜的晶片进行热处理,此时,将在第1表面形成的第2抑制剂层除去后的晶片的表面部分的截面示意图。
[图6]图6为用于对本发明的其他方式中适宜使用的衬底处理***的一个例子进行说明的框图。
[图7]图7为用于对本发明的其他方式中适宜使用的衬底处理***的另一个例子进行说明的框图。
[图8]图8为示出实施例1的评价结果的图表。
[图9]图9为示出实施例2的评价结果的图表。
[图10]图10为示出实施例3的评价结果的图表。
附图标记说明
200晶片(衬底)
具体实施方式
<本发明的一个方式>
以下,主要参考图1~图3、图4的(a)~图4的(h)对本发明的一个方式进行说明。需要说明的是,以下的说明中使用的附图均为示意性的,附图中示出的各要素的尺寸关系、各要素的比率等并不一定与实际一致。另外,在多个附图彼此之间,各要素的尺寸关系、各要素的比率等也并不一定一致。
(1)衬底处理装置(衬底处理***)的构成
如图1所示,处理炉202具有作为温度调节器(加热部)的加热器207。加热器207为圆筒形状,通过支承于保持板而被垂直地安装。加热器207作为对气体赋予能量的能量赋予部发挥功能,利用热使气体活化(激发)的情况下,也作为活化机构(激发部)发挥功能。
在加热器207的内侧,与加热器207呈同心圆状地配设有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成,形成为上端闭塞、下端开口的圆筒形状。在反应管203的下方,与反应管203呈同心圆状地配设有歧管209。歧管209由例如不锈钢(SUS)等金属材料构成,形成为上端及下端开口的圆筒形状。歧管209的上端部与反应管203的下端部卡合,以支承反应管203的方式构成。在歧管209与反应管203之间设有作为密封部件的O型圈220a。反应管203与加热器207同样地被垂直安装。主要由反应管203和歧管209构成处理容器(反应容器)。在处理容器的筒中空部形成有处理室201。处理室201以能够收容作为衬底的晶片200的方式构成。在该处理室201内进行对晶片200的处理。
在处理室201内,以贯穿歧管209的侧壁的方式分别设有作为第1供给部~第3供给部的喷嘴249a~249c。也将喷嘴249a~249c分别称为第1喷嘴~第3喷嘴。喷嘴249a~249c由例如石英或SiC等耐热性材料构成。在喷嘴249a~249c上分别连接有气体供给管232a~232c。喷嘴249a~249c为各自不同的喷嘴,喷嘴249a、249c的各自与喷嘴249b邻接地设置。
在气体供给管232a~232c上,从气流的上游侧起依次分别设有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a~241c及作为开闭阀的阀243a~243c。在气体供给管232a的较之阀243a靠下游侧,分别连接有气体供给管232d、232f。在气体供给管232b的较之阀243b靠下游侧,分别连接有气体供给管232e、232g。在气体供给管232c的较之阀243c靠下游侧,连接有气体供给管232h。在气体供给管232c的较之与气体供给管232h的连接部靠下游侧,设有使气体激发成等离子体状态的作为等离子体激发部(等离子体产生部、等离子体产生器)的远程等离子体单元(RPU)270。在气体供给管232d~232h上,从气流的上游侧起依次分别设有MFC241d~241h及阀243d~243h。气体供给管232a~232h由例如SUS等金属材料构成。
如图2所示,在反应管203的内壁与晶片200之间的俯视下呈圆环状的空间中,以自反应管203的内壁的下部沿着上部、朝向晶片200的排列方向上方竖立的方式,分别设有喷嘴249a~249c。即,在排列有晶片200的晶片排列区域的侧方的、将晶片排列区域水平包围的区域,以沿着晶片排列区域的方式分别设有喷嘴249a~249c。在俯视时,喷嘴249b以夹着被搬入到处理室201内的晶片200的中心而与后文所述的排气口231a在一条直线上对置的方式配置。喷嘴249a、249c以沿着反应管203的内壁(晶片200的外周部)从两侧夹着从喷嘴249b与排气口231a的中心通过的直线L的方式配置。直线L也是从喷嘴249b与晶片200的中心通过的直线。即,喷嘴249c还能够在夹着直线L的情况下设置在与喷嘴249a相反的一侧。喷嘴249a、249c以直线L为对称轴而线对称地配置。在喷嘴249a~249c的侧面分别设有供给气体的气体供给孔250a~250c。气体供给孔250a~250c分别以在俯视时与排气口231a对置(对面)的方式开口,能够朝晶片200供给气体。在反应管203的从下部至上部的范围内,设有多个气体供给孔250a~250c。
从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给第1改性剂、第2改性剂。
从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给第1原料、第3原料。第1原料可作为第1成膜剂之一而使用。第3原料可作为第3成膜剂之一而使用。
从气体供给管232c经由MFC241c、阀243c、喷嘴249c向处理室201内供给第1反应体、第2反应体、第3反应体、第4反应体。第1反应体可作为第1成膜剂之一而使用。第2反应体可作为第2成膜剂之一而使用。第3反应体、第4反应体可作为第3成膜剂之一而使用。
从气体供给管232d经由MFC241d、阀243d、气体供给管232a、喷嘴249a向处理室201内供给第2原料、催化剂。第2原料可作为第2成膜剂之一而使用。催化剂可作为第3成膜剂之一而使用。
从气体供给管232e经由MFC241e、阀243e、气体供给管232b、喷嘴249b向处理室201内供给清洗剂、蚀刻剂。
从气体供给管232f~232h分别经由MFC241f~241h、阀243f~243h、气体供给管232a~232c、喷嘴249a~249c向处理室201内供给非活性气体。非活性气体作为吹扫气体、载气、稀释气体等发挥作用。
在气体供给管232c的较之与气体供给管232h的连接部靠下游侧,设有将气体激发成等离子体状态的作为等离子体激发部(等离子体产生部、等离子体产生器)的远程等离子体单元(以下、RPU)270。需要说明的是,也将使气体激发成等离子体状态简称为等离子体激发。RPU270通过施加高频(RF)电力,从而在RPU270的内部使气体等离子体化而使其激发、即能够使气体激发成等离子体状态。作为等离子体生成方式,可以使用电容耦合等离子体(Capacitively Coupled Plasma、简称:CCP)方式,也可以使用电感耦合等离子体(Inductively Coupled Plasma、简称:ICP)方式。
RPU270构成为能够使由气体供给管232c供给的第3反应体激发成等离子体状态、作为等离子体激发后的第3反应体向处理室201内供给。另外,也能够通过RPU270使由气体供给管232c供给的第1反应体、第2反应体、第4反应体、由气体供给管232h供给的非活性气体的各自激发成等离子体状态向处理室201内供给。
主要由气体供给管232a、MFC241a、阀243a构成第1改性剂供给***、第2改性剂供给***。主要由气体供给管232b、MFC241b、阀243b构成第1原料供给***、第3原料供给***。主要由气体供给管232c、MFC241c、阀243c构成第1反应体供给***、第2反应体供给***、第3反应体供给***、第4反应体供给***。也可将RPU270包含在第1反应体供给***、第2反应体供给***、第3反应体供给***、第4反应体供给***中。主要由气体供给管232d、MFC241d、阀243d构成第2原料供给***、催化剂供给***。主要由气体供给管232e、MFC241e、阀243e构成清洗剂供给***、蚀刻剂供给***。主要由气体供给管232f~232h、MFC241f~241h、阀243f~243h构成非活性气体供给***。也将第1原料供给***、第1反应体供给***的各自或全部称为第1成膜剂供给***。也将第2原料供给***、第2反应体供给***的各自或全部称为第2成膜剂供给***。也将第3原料供给***、第3反应体供给***、第4反应体供给***、催化剂供给***的各自或全部称为第3成膜剂供给***。
上述各种供给***中的任一者或全部的供给***可以构成为集成了阀243a~243h、MFC241a~241h等而成的集成型供给***248。集成型供给***248与气体供给管232a~232h的各自连接,构成为由后述的控制器121控制向气体供给管232a~232h内供给各种物质(各种气体)的动作、即阀243a~243h的开闭动作、由MFC241a~241h进行的流量调节动作等。集成型供给***248以一体型或分体型的集成单元的形式构成,构成为能够以集成单元为单位对气体供给管232a~232h等进行装拆,能够以集成单元为单位进行集成型供给***248的维护、更换、增设等。
在反应管203的侧壁下方,设有对处理室201内的气氛进行排气的排气口231a。如图2所示,排气口231a设置在俯视时夹着晶片200而与喷嘴249a~249c(气体供给孔250a~250c)对置(对面)的位置。排气口231a也可以自反应管203的侧壁的下部沿着上部、即沿着晶片排列区域设置。在排气口231a上连接有排气管231。在排气管231上,经由作为对处理室201内的压力进行检测的压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller,自动压力控制器)阀244,连接有作为真空排气装置的真空泵246。APC阀244构成为在使真空泵246工作的状态下使阀开闭,由此能够进行处理室201内的真空排气及真空排气停止,此外,通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息调节阀开度,由此能够调节处理室201内的压力。排气***主要由排气管231、APC阀244、压力传感器245构成。也可将真空泵246包含于排气***。
在歧管209的下方,设有能够将歧管209的下端开口气密地闭塞的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属材料构成,形成为圆盘状。在密封盖219的上表面,设有与歧管209的下端抵接的作为密封部件的O型圈220b。在密封盖219的下方,设置有使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219而与晶舟217连接。旋转机构267以通过使晶舟217旋转而使晶片200旋转的方式构成。密封盖219以通过设置于反应管203外部的作为升降机构的晶舟升降机115而在垂直方向上升降的方式构成。晶舟升降机115构成为通过使密封盖219升降,从而将晶片200向处理室201内搬入及向处理室201外搬出(搬送)的搬送装置(搬送机构)。
在歧管209的下方,设有作为炉口盖体的闸门219s,该闸门219s能够在使密封盖219下降而将晶舟217从处理室201内搬出后的状态下,气密地闭塞歧管209的下端开口。闸门219s由例如SUS等金属材料构成,形成为圆盘状。在闸门219s的上表面,设有与歧管209的下端抵接的作为密封部件的O型圈220c。闸门219s的开闭动作(升降动作、转动动作等)由闸门开闭机构115s控制。
作为衬底支承件的晶舟217以将多张(例如25~200张)晶片200以水平姿态且使中心相互对齐的状态在垂直方向上排列而呈多层地进行支承的方式、即隔开间隔排列的方式构成。晶舟217由例如石英、SiC等耐热性材料构成。晶舟217的下部成多层地支承由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内,设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息来调节对加热器207的通电状态,从而处理室201内的温度成为所期望的温度分布。温度传感器263沿着反应管203的内壁设置。
如图3所示,作为控制部(控制手段)的控制器121以具备CPU(Central ProcessingUnit,中央处理器)121a、RAM(Random Access Memory,随机存取存储器)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上,连接有例如构成为触控面板等的输入输出装置122。另外,在控制器121上,能够连接外部存储装置123。
存储装置121c由例如闪存、HDD(Hard Disk Drive,硬盘驱动器)、SSD(SolidState Drive,固态硬盘)等构成。在存储装置121c内以可读取的方式记录、储存有对衬底处理装置的动作进行控制的控制程序、记载有后述的衬底处理的步骤、条件等的工艺制程等。工艺制程是以能够利用控制器121使衬底处理装置(衬底处理***)执行后述的衬底处理中的各步骤并获得规定结果的方式组合而成的,作为程序发挥功能。以下,也将工艺制程、控制程序等简单统称为程序。此外,也将工艺制程简称为制程。本说明书中使用程序这一用语的情况包括仅包含单独的制程的情况、仅包含单独的控制程序的情况、或包含这两者的情况。RAM121b构成为暂时保持由CPU121a读取到的程序、数据等的存储器区域(工作区)。
I/O端口121d与上述的MFC241a~241h、阀243a~243h、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115、闸门开闭机构115s、RPU270等连接。
CPU121a以能够从存储装置121c读取并执行控制程序,并根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程的方式构成。CPU121a构成为能够按照所读取的制程的内容控制以下动作:利用MFC241a~241h进行的各种物质(各种气体)的流量调节动作、阀243a~243h的开闭动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作、利用闸门开闭机构115s进行的闸门219s的开闭动作、利用RPU300进行的气体的等离子体激发动作等。
控制器121能够通过将记录、储存在外部存储装置123中的上述程序安装在计算机中而构成。外部存储装置123包括例如HDD等磁盘、CD等光盘、MO等光磁盘、USB存储器、SSD等半导体存储器等。存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下也将它们简单统称为记录介质。在本说明书中,使用记录介质这一用语的情况包括仅单独包含存储装置121c的情况、仅单独包含外部存储装置123的情况或包含这两者的情况。需要说明的是,向计算机提供程序也可以不使用外部存储装置123而设为使用互联网、专用线路等通信手段进行。
(2)衬底处理工序
针对作为半导体器件的制造工序的一个工序而使用上述的衬底处理装置(衬底处理***)对衬底进行处理的方法、即用于在作为衬底的晶片200所具有的第1表面及第2表面中的第2表面上选择性地层叠第1膜、第2膜和第3膜的处理顺序的例子,主要使用图4的(a)~图4的(h)进行说明。以下的说明中,构成衬底处理装置的各部分的动作由控制器121控制。
需要说明的是,如图4的(a)所示,晶片200的表面具有第1基底和第2基底,由第1基底的表面构成第1表面,由第2基底的表面构成第2表面。以下,为方便起见,作为代表例,对第1基底为作为含氧膜(例如,氧化膜)的硅氧化膜(SiO2膜、以下也称为SiO膜)、第2基底为作为非含氧膜(例如,氮化膜等非氧化膜)的硅氮化膜(Si3N4膜、以下也称为SiN膜)的情况进行说明。即,以下,为第1表面为SiO膜的表面、第2表面为SiN膜的表面的情况进行说明。也分别将第1基底、第2基底称为第1基底膜、第2基底膜。
本方式中的处理顺序中,进行:
(a)通过向具有第1表面和第2表面的晶片200供给与第1表面反应的第1改性剂,从而第1表面形成第1抑制剂层的步骤A;
(b)通过向晶片200供给至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂,从而在第2表面上形成第1膜的步骤B;
(c)通过向晶片200供给至少对第2成膜剂的一部分赋予了第2能量的该第2成膜剂,从而于在第2表面上形成的第1膜上形成第2膜的步骤C;
(d)通过向晶片200供给蚀刻剂,从而将在第1表面上形成的包含第1膜及第2膜中的至少任一者的膜除去的步骤D;
(e)通过向晶片200供给与第1表面反应的第2改性剂,从而在除去了膜后的第1表面形成第2抑制剂层的步骤E;
(f)通过向晶片200供给至少对第3成膜剂的一部分赋予了第3能量的该第3成膜剂,从而于在第2表面上形成的第1膜上的第2膜上形成第3膜的步骤F。
需要说明的是,以下的例子中,对使用第1原料和第1反应体作为第1成膜剂的情况进行说明。该情况下,所谓至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂,意指对第1原料及第1反应体中的至少任一者赋予第1能量的成膜剂。该情况下,第1原料及第1反应体中的至少任一者有时也被第1能量激发。另外,以下的例子中,对使用第2原料和第2反应体作为第2成膜剂的情况进行说明。该情况下,所谓至少对第2成膜剂的一部分赋予了第2能量的该第2成膜剂,意指对第2原料及第2反应体中的至少任一者赋予第2能量。该情况下,第2原料及第2反应体中的至少任一者有时也被第2能量激发。
另外,以下的例子中,对使用第3原料和第3反应体作为第3成膜剂的情况进行说明。作为第3成膜剂,优选还使用催化剂。该情况下,所谓至少对第3成膜剂的一部分赋予了第3能量的该第3成膜剂,意指对第3原料、第3反应体、催化剂中的至少任一者赋予第3能量的成膜剂。该情况下,第3原料、第3反应体及催化剂中的至少任一者有时也被第3能量激发。
另外,以下的例子中,对在第1温度下进行步骤B、在比第1温度高的第2温度下进行步骤C、在比第2温度低的第3温度下进行步骤F的情况进行说明。通过以该情况下的方式控制处理温度,步骤C中,向第2原料及第2反应赋予比被赋予至第1原料及第1反应体的第1能量高的第2能量。另外,通过以该情况下的方式控制处理温度,步骤F中,向第3原料、第3反应体及催化剂赋予比被赋予至第2原料及第2反应体的第2能量低的第3能量。在上述情况下,通过将第1原料及第1反应体于第1温度进行加热,从而对第1原料及第1反应体赋予第1能量,通过将第2原料及第2反应体于第2温度进行加热,从而对第2原料及第2反应体赋予第2能量,通过将第3原料、第3反应体及催化剂于第3温度进行加热,从而向第3原料及第3反应体赋予第3能量。
另外,以下的例子中,对在步骤B中向晶片200交替地供给第1原料和第1反应体作为第1成膜剂、在步骤C中向晶片200交替地供给第2原料和第2反应体作为第2成膜剂、在步骤F中向晶片200交替地供给第3原料及催化剂和第3反应体及催化剂作为第3成膜剂的情况进行说明。需要说明的是,步骤F中,根据处理条件也可省略催化剂的供给。
即,以下的例子中,步骤B中,通过将包括向晶片200供给第1原料的步骤B1、和向晶片200供给第1反应体的步骤B2的循环进行规定次数(n1次,n1为1或2以上的整数),从而在第2表面上形成第1膜。另外,步骤C中,通过将包括向晶片200供给第2原料的步骤C1、和向晶片200供给第2反应体的步骤C2的循环进行规定次数(n2次,n2为1或2以上的整数),从而于在第2表面上形成的第1膜上形成第2膜。另外,步骤F中,通过将包括向晶片200供给第3原料及催化剂的步骤F1、和向晶片200供给第3反应体及催化剂的步骤F2的循环进行规定次数(m次,m为1或2以上的整数),从而于在第2表面上形成的第1膜上的第2膜上形成第3膜。
本说明书中,为方便起见,有时也如下示出上述的处理顺序。在以下的变形例、其他方式等的说明中也使用同样的表述。
第1改性剂→(第1原料→第1反应体)×n1→(第2原料→第2反应体)×n2→蚀刻剂→第2改性剂→(第1原料+催化剂→第3反应体+催化剂)×m
需要说明的是,也可以如以下示出的衬底处理顺序那样,在进行步骤A前进一步进行通过向晶片200供给清洗剂从而将在晶片200的表面上形成的自然氧化膜除去的步骤G。另外,也可以如以下示出的处理顺序那样,在进行步骤F后进一步进行对晶片200进行热处理的步骤H。另外,也可以进行步骤G及步骤H中的至少任一者。另外,如下文所述,也可省略步骤G及步骤H中的至少任一者。这一点在以下的变形例、其他方式等中也是同样的。
清洗剂→第1改性剂→(第1原料→第1反应体)×n1→(第2原料→第2反应体)×n2→蚀刻剂→第2改性剂→(第1原料+催化剂→第3反应体+催化剂)×m→热处理
本说明书中使用的“晶片”这一用语包括表示晶片本身的情况和表示晶片与在其表面上形成的规定的层、膜的层叠体的情况。本说明书中使用的“晶片的表面”这一词汇包括表示晶片本身的表面的情况、表示形成于晶片上的规定的层等的表面的情况。本说明书中,记载为“在晶片上形成规定层”的情况包括表示在晶片本身的表面上直接形成规定层的情况、在晶片上形成的层等之上形成规定层的情况。本说明书中,使用“衬底”这一用语的情况也与使用“晶片”这一用语的情况含义相同。
本说明书中使用的“剂”这一用语包括气体状物质及液体状物质中的至少任一者。液体状物质包括雾状物质。即,第1改性剂、第1成膜剂(第1原料、第1反应体)、第2成膜剂(第2原料、第2反应体)、第2改性剂、及第3成膜剂(第3原料、第3反应体、催化剂)各自可以包含气体状物质,也可以包含雾状物质等液体状物质,还可以包含上述两者。
本说明书中使用的“层”这一用语包含连续层及不连续层中的至少任一者。例如,第1抑制剂层、及第2抑制剂层的各自只要可产生成膜阻碍作用,则可以包含连续层,也可以包含不连续层,还可以包含上述两者。
(晶片填充及晶舟加载)
当多张晶片200被装填(晶片填充)于晶舟217时,利用闸门开闭机构115s使闸门219s移动,打开歧管209的下端开口(闸门打开)。然后,如图1所示,利用晶舟升降机115将支承有多张晶片200的晶舟217提起,并向处理室201内搬入(晶舟加载)。在该状态下,密封盖219成为借助O型圈220b将歧管209的下端密封的状态。如此,晶片200被准备在处理室201内。
需要说明的是,如图4的(a)所示,被装填于晶舟217的晶片200具有第1表面和第2表面。第1表面为第1基底的表面,第2表面为第2基底的表面。如上所述,此处,例如,对第1表面为作为第1基底的SiO膜的表面、第2表面为作为第2基底的SiN膜的表面的情况进行说明。
(压力调节及温度调节)
晶舟加载结束后,以处理室201内、即晶片200所存在的空间成为所期望的压力(真空度)的方式,利用真空泵246进行真空排气(减压排气)。此时,处理室201内的压力由压力传感器245测定,基于该测得的压力信息对APC阀244进行反馈控制。另外,以处理室201内的晶片200成为所期望的处理温度的方式,利用加热器207进行加热。此时,以使处理室201内成为所期望的温度分布的方式,基于温度传感器263检测到的温度信息,对向加热器207的通电状态进行反馈控制。另外,开始利用旋转机构267进行的晶片200的旋转。处理室201内的排气、晶片200的加热及旋转均至少在直至针对晶片200的处理结束为止的期间持续进行。
(步骤G)
然后,向晶片200供给清洗剂。
具体而言,将阀243e打开,向气体供给管232e内流入清洗剂。清洗剂由MFC241e进行流量调节,经由气体供给管232b、喷嘴249b向处理室201内供给,并从排气口231a排气。此时,从晶片200的侧方向晶片200供给清洗剂(清洗剂供给)。此时,也可以设为将阀243f~243h打开,经由喷嘴249a~249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给清洗剂,从而能够将在晶片200的第2表面上形成的自然氧化膜除去(蚀刻)而使第2表面露出。此时,如图4的(a)所示,晶片200所具有的第1表面及第2表面成为露出的状态。第1基底为SiO膜、第2基底为SiN膜的情况下,第1表面及第2表面为露出的状态时,第1表面成为其全部区域被OH封端的状态、第2表面的大部分区域未被OH封端的状态。即,第1表面成为其全部区域被OH基封端的状态、第2表面的大部分区域成为未被OH基封端的状态。
作为在步骤G中供给清洗剂时的处理条件,可例示出:
处理温度:室温(25℃)~200℃、优选70~150℃
处理压力:10~2000Pa、优选100~1500Pa
处理时间:1~60分钟、优选10~60分钟
清洗剂供给流量:0.05~1slm、优选0.1~0.5slm
非活性气体供给流量(每个气体供给管):1~10slm、优选2~10slm。
需要说明的是,本说明书中的“25~200℃”这样的数值范围的表述意指下限值及上限值包含在该范围内。因此,例如,所谓“25~200℃”,意指“25℃以上200℃以下”。关于其他数值范围,也是同样的。另外,本说明书中的所谓处理温度,意指晶片200的温度或处理室201内的温度,所谓处理压力,意指处理室201内的压力。另外,所谓处理时间,意指持续该处理的时间。另外,供给流量包含0slm的情况,所谓0slm,意指不供给该物质(气体)的情况。这些在以下的说明中也是同样的。
从第2表面将自然氧化膜除去、露出第2表面后,将阀243e关闭,停止向处理室201内供给清洗剂。并且,对处理室201内进行真空排气,将处理室201内残留的气体状物质等从处理室201内排出。此时,将阀243f~243h打开,经由喷嘴249a~249c向处理室201内供给非活性气体。从喷嘴249a~249c供给的非活性气体作为吹扫气体而发挥作用,由此,处理室201内被吹扫(吹扫)。
作为在步骤G中进行吹扫时的处理条件,可例示出:
处理压力:1~30Pa
处理时间:1~120秒、优选1~60秒
非活性气体供给流量(每个气体供给管):0.5~20slm。
需要说明的是,进行吹扫时的处理温度优选设为与供给清洗剂时的处理温度同样的温度。
作为清洗剂,例如,可使用含氟(F)气体。作为含F气体,例如可使用三氟化氯(ClF3)气体、氟化氯(ClF)气体、氟化氮(NF3)气体、氟化氢(HF)气体、氟(F2)等。另外,作为清洗剂,也可使用各种清洗液。例如,也可使用HF水溶液作为清洗剂进行DHF清洗。另外,例如,也可使用包含氨水、双氧水和纯水的清洗液作为清洗剂进行SC-1清洗(APM清洗)。另外,例如,也可使用包含盐酸、双氧水和纯水的清洗液作为清洗剂进行SC-2清洗(HPM清洗)。另外,例如,也可使用包含硫酸和双氧水的清洗液作为清洗剂进行SPM清洗。即,清洗剂可以为气体状物质,也可以为液体状物质。另外,清洗剂也可以为雾状物质等液体状物质。作为清洗剂,可使用上述之中的1种以上。
作为非活性气体,可使用氮(N2)气体、氩(Ar)气体、氦(He)气体、氖(Ne)气体、氙(Xe)气体等稀有气体。作为非活性气体,可使用上述之中的1种以上。这一点在后述的各步骤中也是同样的。
需要说明的是,使用事先将在晶片200的表面上形成的自然氧化膜除去、且该状态得以维持的晶片200的情况下,也可省略步骤G。该情况下,在压力调节及温度调节后进行后述的步骤A。
(步骤A)
在进行了步骤G后对晶片200供给与第1表面反应的第1改性剂。
具体而言,将阀243a打开,向气体供给管232a内流入第1改性剂。第1改性剂由MFC241a进行流量调节,经由喷嘴249a向处理室201内供给,并从排气口231a排气。此时,从晶片200的侧方向晶片200供给第1改性剂(供给第1改性剂)。此时,也可以设为将阀243f~243h打开,经由喷嘴249a~249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给与第1表面反应的第1改性剂,从而使作为构成第1改性剂的分子的分子结构的至少一部分的、第1抑制剂分子化学吸附于晶片200的第1表面,如图4的(b)所示,能够在第1表面形成第1抑制剂层。即,本步骤中,通过向晶片200供给与第1表面反应的第1改性剂,从而能够使第1改性剂中所含的第1抑制剂分子吸附于第1表面而在第1表面形成第1抑制剂层。由此,能够利用作为构成第1改性剂的分子的分子结构的至少一部分的、第1抑制剂分子使作为第1基底的最表面的第1表面封端。也将第1抑制剂分子称为成膜阻碍分子(吸附阻碍分子、反应阻碍分子)。另外,也将第1抑制剂层称为成膜阻碍层(吸附阻碍层、反应阻碍层)。
本步骤中形成的第1抑制剂层包含作为来源于第1改性剂的残基的、构成第1改性剂的分子的分子结构的至少一部分。第1抑制剂层在后述的步骤B中防止第1原料(第1成膜剂)向第1表面吸附,阻碍(抑制)在第1表面上的成膜反应的进行。
作为构成第1改性剂的分子的分子结构的至少一部分、即,第1抑制剂分子,例如可例示出三甲基甲硅烷基(-SiMe3)、三乙基甲硅烷基(-SiEt3)等三烷基甲硅烷基。三烷基甲硅烷基包含作为烃基的一种的烷基。在上述情况下,三甲基甲硅烷基、三乙基甲硅烷基的Si吸附于晶片200的第1表面的吸附位点。第1表面为SiO膜的表面的情况下,第1表面包含OH封端(OH基)作为吸附位点,三甲基甲硅烷基、三乙基甲硅烷基的Si与第1表面的OH封端(OH基)的O键合,第1表面被甲基、乙基等烷基封端。将第1表面封端的以甲基(三甲基甲硅烷基)、乙基(三乙基甲硅烷基)等烷基(烷基甲硅烷基)为代表的烃基构成第1抑制剂层,能够在后述的步骤B中防止第1原料(第1成膜剂)吸附于第1表面,阻碍(抑制)在第1表面上的成膜反应的进行。
需要说明的是,吸附于第1表面的吸附位点的第1抑制剂分子为三甲基甲硅烷基(-SiMe3)、三乙基甲硅烷基(-SiEt3)等三烷基甲硅烷基的情况下,第1抑制剂分子包含烷基(烷基甲硅烷基),第1抑制剂层包含烷基(烷基甲硅烷基)封端。第1抑制剂层包含烷基(烷基甲硅烷基)封端等烃基封端的例子的情况下,可得到高的成膜阻碍效果。需要说明的是,也分别将烷基(烷基甲硅烷基)封端、烃基封端称为烷基(烷基甲硅烷基)封端、烃基封端。
需要说明的是,本步骤中,有时构成第1改性剂的分子的分子结构的至少一部分也吸附于晶片200的第2表面的一部分,但其吸附量少,而在晶片200的第1表面的吸附量压倒性地多。之所以能够实现这样的选择性(优先)的吸附,是因为将本步骤中的处理条件设为在处理室201内第1改性剂不发生气相分解的条件。另外,第1表面的全部区域被OH封端,与之相对,第2表面的大部分区域没有被OH封端。本步骤中,在处理室201内第1改性剂不发生气相分解,因此构成第1改性剂的分子的分子结构的至少一部分不会多重沉积于第1表面及第2表面,而是构成第1改性剂的分子的分子结构的至少一部分选择性地吸附于第1表面及第2表面之中的第1表面,由此第1表面选择性地被构成第1改性剂的分子的分子结构的至少一部分封端。
作为在步骤A中供给第1改性剂时的处理条件,可例示出:
处理温度:室温(25℃)~500℃、优选室温~250℃
处理压力:5~2000Pa、优选10~1000Pa
处理时间:1秒~120分钟、优选30秒~60分钟
第1改性剂供给流量:0.001~3slm、优选0.001~0.5slm
非活性气体供给流量(每个气体供给管):0~20slm。
在晶片200的第1表面选择性地形成第1抑制剂层后,将阀243a关闭,停止向处理室201内供给第1改性剂。并且,利用与步骤G中的吹扫同样的处理步骤、处理条件,将处理室201内残留的气体状物质等从处理室201内排出(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给第1改性剂时的处理温度同样的温度。
作为第1改性剂,例如,可使用具有氨基直接键合于硅(Si)的结构的化合物(氨基硅烷系)、具有氨基和烷基直接键合于硅(Si)的结构的化合物。
作为第1改性剂,例如,可使用(二甲基氨基)硅烷((CH3)2NSiH3)、(二乙基氨基)硅烷((C2H5)2NSiH3)、(二丙基氨基)硅烷((C3H7)2NSiH3)、(二丁基氨基)硅烷((C4H9)2NSiH3)、(二甲基氨基)三甲基硅烷((CH3)2NSi(CH3)3)、(二乙基氨基)三乙基硅烷((C2H5)2NSi(C2H5)3)、(二甲基氨基)三乙基硅烷((CH3)2NSi(C2H5)3)、(二乙基氨基)三甲基硅烷((C2H5)2NSi(CH3)3)、(二丙基氨基)三甲基硅烷((C3H7)2NSi(CH3)3)、(二丁基氨基)三甲基硅烷((C4H9)2NSi(CH3)3)、(三甲基甲硅烷基)胺((CH3)3SiNH2)、(三乙基甲硅烷基)胺((C2H5)3SiNH2)等。另外,作为第1改性剂,例如,也可使用双(二甲基氨基)二甲基硅烷([(CH3)2N]2Si(CH3)2)、双(二乙基氨基)二乙基硅烷([(C2H5)2N]2Si(C2H5)2)、双(二甲基氨基)二乙基硅烷([(CH3)2N]2Si(C2H5)2)、双(二乙基氨基)二甲基硅烷([(C2H5)2N]2Si(CH3)2)、双(二甲基氨基)硅烷([(CH3)2N]2SiH2)、双(二乙基氨基)硅烷([(C2H5)2N]2SiH2)、双(二甲基氨基二甲基甲硅烷基)乙烷([(CH3)2N(CH3)2Si]2C2H6)、双(二丙基氨基)硅烷([(C3H7)2N]2SiH2)、双(二丁基氨基)硅烷([(C4H9)2N]2SiH2)、双(二丙基氨基)二甲基硅烷([(C3H7)2N]2Si(CH3)2)、双(二丙基氨基)二乙基硅烷([(C3H7)2N]2Si(C2H5)2)、(二甲基甲硅烷基)二胺((CH3)2Si(NH2)2)、(二乙基甲硅烷基)二胺((C2H5)2Si(NH2)2)、(二丙基甲硅烷基)二胺((C3H7)2Si(NH2)2)、双(二甲基氨基二甲基甲硅烷基)甲烷([(CH3)2N(CH3)2Si]2CH2)、双(二甲基氨基)四甲基二硅烷([(CH3)2N]2(CH3)4Si2)等。作为第1改性剂,可使用上述之中的1种以上。
(步骤B)
进行步骤A后,向晶片200供给至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂。即,向晶片200供给至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂,以与第2表面反应。由此,在第2表面上选择性地(优先地)形成第1膜。本步骤中,具体而言,依次执行后续的步骤B1、步骤B2。
需要说明的是,以下的例子中,于第1温度下供给作为第1成膜剂的第1原料及第1反应体的各自。即,以下的例子中,通过于第1温度对第1原料及第1反应体的各自进行加热,从而对第1原料及第1反应体的各自赋予第1能量。该情况下,第1原料及第1反应体中的至少任一者有时也被第1能量激发(热激发)。以下的例子中,将第1温度设为比后述的第2温度低的温度。另外,以下的例子中,使第1温度为步骤A中的处理温度以上、优选高于步骤A中的处理温度。因此,步骤B1、步骤B2中,调节加热器207的输出功率,维持使处理温度(第1温度)为步骤A中的处理温度以上的状态、优选高于步骤A中的处理温度的状态。
[步骤B1]
本步骤中,在第1温度下向进行步骤A后的晶片200、即在第1表面选择性地形成第1抑制剂层后的晶片200供给第1原料(第1原料气体)作为第1成膜剂。
具体而言,将阀243b打开,向气体供给管232b内流入第1原料。第1原料由MFC241b进行流量调节,经由喷嘴249b向处理室201内供给,并从排气口231a排气。此时,从晶片200的侧方向晶片200供给第1原料(第1原料供给)。此时,也可以设为将阀243f~243h打开,经由喷嘴249a~249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给第1原料,从而能够在抑制构成第1原料的分子的分子结构的至少一部分化学吸附于第1表面的同时使构成第1原料的分子的分子结构的至少一部分选择性地化学吸附于第2表面。由此,在第2表面选择性地形成第1层。第1层包含作为第1原料的残基的、构成第1原料的分子的分子结构的至少一部分。即,第1层包含构成第1原料的原子的至少一部分。
本步骤中,能够在后述那样的低温度条件下、即第1温度下进行第1层的形成。如此,通过在第1温度下进行第1层的形成,能够抑制在第1表面形成的第1抑制剂层的无效化及/或除去(脱离)。需要说明的是,所谓第1抑制剂层的无效化,意指构成第1抑制剂层的分子的分子结构、原子的排列结构等发生变化,成膜剂向第1表面的吸附、第1表面与成膜剂的反应成为可能。
另外,通过在后述那样的低温度条件下、即第1温度下进行第1层的形成,从而能够使第1原料在处理室201内不发生热分解(气相分解)、即自分解。由此,能够抑制构成第1原料的分子的分子结构的至少一部分多重沉积于第1表面及第2表面,能够使构成第1原料的分子的分子结构的至少一部分选择性地吸附于第1表面及第2表面之中的第2表面。
需要说明的是,本步骤中,有时构成第1原料的分子的分子结构的至少一部分也吸附于晶片200的第1表面的一部分,但其吸附量很少,而在晶片200的第2表面的吸附量压倒性地多。之所以能够实现这样的选择性(优先)的吸附,是因为将本步骤中的处理条件设为后述那样的低温度条件、即第1温度且原料在处理室201内不发生气相分解的条件。另外,是因为第1表面的全部区域形成有第1抑制剂层,与之相对,第2表面的大部分区域没有形成第1抑制剂层。
作为在步骤B1中供给第1原料时的处理条件,可例示出:
处理温度(第1温度):350~600℃、优选400~550℃
处理压力:1~2000Pa、优选10~1333Pa
处理时间:1~180秒、优选10~120秒
第1原料供给流量:0.001~2slm、优选0.01~1slm
非活性气体供给流量(每个气体供给管):0~20slm。
在晶片200的第2表面选择性地形成第1层后,将阀243b关闭,停止向处理室201内供给第1原料。并且,利用与步骤G中的吹扫同样的处理步骤、处理条件,将处理室201内残留的气体状物质等从处理室201内排出(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给第1原料时的处理温度同样的温度。
作为第1原料,例如,在步骤B中形成包含原子X的第1膜的情况下,可使用1分子中包含1个以上的原子X的气体(物质)。另外,作为第1原料,可使用不含原子X彼此的化学键的气体(物质)。原子X包括Si、锗(Ge)、钛(Ti)、钽(Ta)、钨(W)、铝(Al)等。作为第1原料,例如,优选使用1分子中包含1个以上的Si的含Si气体(含Si物质),更优选使用1分子中包含1个Si的含Si气体(含Si物质)。另外,作为第1原料,例如,优选使用不含Si彼此的化学键、即不含Si-Si键的含Si气体(含Si物质)。
作为第1原料,例如,可使用含Si及卤素的气体(含Si及卤素的物质)。卤素包括氯(Cl)、氟(F)、溴(Br)、碘(I)等。含Si及卤素的气体优选以Si与卤素的化学键的形式包含卤素。作为含Si及卤素的气体,例如,可使用具有Si-Cl键、Si-F键、Si-Br键、或Si-I键的硅烷系气体、即氯硅烷系气体、氟硅烷系气体、溴硅烷系气体、或碘硅烷系气体。含Si及卤素的气体可以还包含碳(C),该情况下,优选以Si-C键的形式包含C。作为含Si及卤素的气体,例如,可使用包含Si、Cl、及亚烷基且具有Si-C键的硅烷系气体、即亚烷基氯硅烷系气体。亚烷基包括亚甲基、亚乙基、亚丙基、亚丁基等。另外,作为含Si及卤素的气体,例如可使用包含Si、Cl及烷基且具有Si-C键的硅烷系气体、即烷基氯硅烷系气体。烷基包括甲基、乙基、丙基、丁基等。含Si及卤素的气体还可以包含O,该情况下,优选以Si-O键的形式、例如以硅氧烷键(Si-O-Si键)的形式包含O。作为含Si及卤素的气体,例如可使用具有Si、Cl及硅氧烷键的硅烷系气体、即氯硅氧烷系气体。
作为第1原料,例如,可使用1,1,3,3-四氯-1,3-二硅代环丁烷(C2H4Cl4Si2)、1,1,2,2-四氯-1,2-二甲基二硅烷((CH3)2Si2Cl4)、1,2-二氯-1,1,2,2-四甲基二硅烷((CH3)4Si2Cl2)、双(三氯甲硅烷基)甲烷((SiCl3)2CH2)、1,2-双(三氯甲硅烷基)乙烷((SiCl3)2C2H4)等。另外,作为第1原料,例如,可使用单氯硅烷(SiH3Cl)、二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)、四氯硅烷(SiCl4)、六氯二硅烷(Si2Cl6)、八氯三硅烷(Si3Cl8)等。另外,作为第1原料,例如可使用六氯二硅氧烷(Cl3Si-O-SiCl3)、八氯三硅氧烷(Cl3Si-O-SiCl2-O-SiCl3)等。另外,作为第1原料,例如,可使用四氟硅烷(SiF4)、二氟硅烷(SiH2F2)、四溴硅烷(SiBr4)、二溴硅烷(SiH2Br2)、四碘硅烷(SiI4)、二碘硅烷(SiH2I2)等。作为第1原料,可使用上述之中的1种以上。
[步骤B2]
步骤B1结束后,在第1温度下向晶片200、即在第2表面上选择性地形成第1层后的晶片200供给第1反应体(第1反应气体)作为第1成膜剂。此处,对使用含氮(N)气体(含N物质)作为第1反应体(第1反应气体)的例子进行说明。
具体而言,将阀243c打开,向气体供给管232c内流入第1反应体。第1反应体由MFC241c进行流量调节,经由喷嘴249c向处理室201内供给,并从排气口231a排气。此时,从晶片200的侧方向晶片200供给第1反应体(供给第1反应体)。此时,也可以设为将阀243f~243h打开,经由喷嘴249a~249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给第1反应体,能够使在步骤B1中在晶片200的第2表面上形成的第1层的至少一部分氮化。由此,在第2表面上形成由第1层氮化而成的第2层。
本步骤中,能够在后述那样的低温度条件下、即第1温度下进行第2层的形成。如此,通过在后述那样的低温度条件下、即第1温度下进行第2层的形成,能够抑制在第1表面形成的第1抑制剂层的无效化及/或除去(脱离)。
作为在步骤B2中供给第1反应体时的处理条件,可例示出:
处理温度(第1温度):350~600℃、优选400~550℃
处理压力:1~4000Pa、优选1~1333Pa
处理时间:1~120秒、优选5~80秒
第1反应体供给流量:0.01~10slm
非活性气体供给流量(每个气体供给管):0~20slm。
使在晶片200的第2表面上形成的第1层氮化而转化(转换)成第2层后,将阀243c关闭,停止向处理室201内供给第1反应体。并且,利用与步骤G中的吹扫同样的处理步骤、处理条件,将处理室201内残留的气体状物质等从处理室201内排出(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给第1反应体时的处理温度同样的温度。
作为第1反应体,例如,可使用含N气体(含N物质)。作为含N气体(含N物质),例如,可使用含N及氢(H)的气体、含C及N的气体。作为含N及H的气体,例如,可使用包含N-H键的氮化氢系气体。作为含C及N的气体,可使用胺系气体、有机肼系气体。
作为第1反应体,例如,可使用氨(NH3)、肼(N2H4)、二氮烯(N2H2)、N3H8等。另外,作为第1反应体,例如,可使用单乙基胺(C2H5NH2)、二乙基胺((C2H5)2NH)、三乙基胺((C2H5)3N)、单甲基胺(CH3NH2)、二甲基胺((CH3)2NH)、三甲基胺((CH3)3N)等。另外,作为第1反应体,可使用单甲基肼((CH3)HN2H2)、二甲基肼((CH3)2N2H2)、三甲基肼((CH3)2N2(CH3)H)等。作为第1反应体,可使用上述之中的1种以上。
[实施规定次数]
通过将非同时(即不同步)且交替地进行上述步骤B1、步骤B2的循环进行规定次数(n1次,n1为1或2以上的整数),从而如图4的(c)所示,能够在晶片200的第1表面及第2表面之中的第2表面上选择性地(优先地)形成第1膜。例如,使用上述第1原料及第1反应体的情况下,能够在第2表面上选择性地使SiN膜或硅碳氮化膜(SiCN膜)生长作为第1膜。上述循环优选重复进行多次。即,优选的是,每1个循环所形成的第2层的厚度比所期望的第1膜的膜厚薄,重复进行多次上述循环直至通过层叠第2层而形成的形成的第1膜的膜厚达到所期望的膜厚。
如上所述,通过将上述的循环进行规定次数,能够在晶片200的第2表面上选择性地使第1膜生长。此时,在晶片200的第1表面形成第1抑制剂层,因此能够抑制在第1表面上的第1膜的生长。即,通过将上述的循环进行规定次数,能够在抑制在第1表面上的第1膜的生长的同时促进在第2表面上的第1膜的生长。
需要说明的是,如上所述,实施步骤B1、步骤B2时,在第1表面形成的第1抑制剂层如上所述地维持在表面,因此能够抑制第1膜向第1表面上的生长。然而,在因某些因素而导致第1抑制剂层向第1表面的形成不充分的情况下等,有时也会极轻微地发生第1膜向第1表面上的形成、生长。但是,即使在该情况下,在第1表面上形成的第1膜的厚度也远薄于在第2表面上形成的第1膜的厚度。本说明书中,所谓“在第2表面上选择性地(优先地)形成第1膜”,不仅是指在第1表面上完全没有形成第1膜而仅在第2表面上形成第1膜的情况,也包括尽管在第1表面上形成极薄的第1膜、但是在第2表面上形成与之相比相当厚的膜的情况。
另外,实施步骤B1、步骤B2的步骤B中,优选以步骤B中的第1成膜剂(第1原料、第1反应体)与第1抑制剂层的反应性低于步骤C中的第2成膜剂(第2原料、第2反应体)与第1抑制剂层的反应性的方式控制处理条件。由此,形成第1膜时,能够抑制第1抑制剂层的无效化及/或除去(脱离),能够在第2表面上以高选择性形成第1膜。
(步骤C)
进行步骤B后,向晶片200供给至少对第2成膜剂的一部分赋予了第2能量的该第2成膜剂。即,向晶片200供给至少对第2成膜剂的一部分赋予了比第1能量高的第2能量的该第2成膜剂,以与在第2表面上形成的第1膜反应。由此,在晶片200的第2表面上形成的第1膜上选择性地(优先地)形成第2膜。本步骤中,具体而言,依次执行后续的步骤C1、步骤C2。
需要说明的是,以下的例子中,在比第1温度高的第2温度下供给作为第2成膜剂的第2原料及第2反应体的各自。即,以下的例子中,通过于比第1温度高的第2温度对第2原料及第2反应体的各自进行加热,从而对第2原料及第2反应体的各自赋予第2能量。该情况下,第2原料及第2反应体中的至少任一者有时也被第2能量激发(热激发)。因此,步骤C1、步骤C2中,调节加热器207的输出功率,维持使处理温度(第2温度)高于步骤B1、步骤B2中的处理温度(第1温度)的状态。
[步骤C1]
本步骤中,在第2温度下向进行步骤B后的晶片200、即在第2表面上选择性地形成第1膜后的晶片200供给第2原料(第2原料气体)作为第2成膜剂。此处,对使用分子结构与第1原料不同的原料作为第2原料的例子进行说明。
具体而言,将阀243d打开,向气体供给管232d内流入第2原料。第2原料由MFC241d进行流量调节,经由喷嘴249a向处理室201内供给,并从排气口231a排气。此时,从晶片200的侧方向晶片200供给第2原料(供给第2原料)。此时,也可以设为将阀243f~243h打开,经由喷嘴249a~249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给第2原料,从而能够使构成第2原料的分子的分子结构的至少一部分选择性地化学吸附于在第2表面上形成的第1膜上。由此,于在第2表面上形成的第1膜上选择性地形成第3层。第3层包含作为第2原料的残基的、构成第2原料的分子的分子结构的至少一部分。即,第3层包含构成第2原料的原子的至少一部分。
本步骤中,能够在后述那样的较高温度条件下、即第2温度下进行第3层的形成。如此,通过在第2温度下进行第3层的形成,从而第2原料高效地进行热分解(气相分解),由能够形成杂质少、密度高的第3层。
另外,通过在后述那样的较高温度条件、即第2温度下进行第3层的形成,从而在第1表面上残存的第1抑制剂层的至少一部分被无效化及/或除去(脱离)。因此,本步骤中,有时构成第2原料的分子的分子结构的至少一部分也吸附于晶片200的第1表面的一部分。但是,即使在该情况下,其吸附量少,而向在晶片200的第2表面上形成的第1膜上的吸附量压倒性地多。这是因为在第2温度下第1抑制剂层的至少一部分的无效化及/或除去并不是急速地进行、而是缓慢地逐渐进行。
作为在步骤C1中供给第2原料时的处理条件,可例示出:
处理温度(第2温度):450~800℃、优选600~700℃
处理压力:1~2000Pa、优选10~1333Pa
处理时间:1~180秒、优选10~120秒
第2原料供给流量:0.001~2slm、优选0.01~1slm
非活性气体供给流量(每个气体供给管):0~20slm。
于在晶片200的第2表面上形成的第1膜上选择性地形成第3层后,将阀243d关闭,停止向处理室201内供给第2原料。并且,利用与步骤G中的吹扫同样的处理步骤、处理条件,将处理室201内残留的气体状物质等从处理室201内排出(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给第2原料时的处理温度同样的温度。
作为第2原料,例如,可使用分子结构与第1原料不同的化合物。需要说明的是,优选第2原料的热分解温度低于第1原料的热分解温度。另外,同一条件下,优选第2原料的反应性高于第1原料的反应性。另外,作为第2原料,优选使用与上述步骤A中形成的第1抑制剂层的反应性比第1原料高的原料。通过使用这样的第2原料,能够高效地形成密度高的第3层。
另外,作为第2原料,例如,在步骤C中形成包含原子X的第2膜的情况下,可使用1分子中包含1个以上的原子X的气体(物质)。另外,作为第2原料,可使用含有原子X彼此的化学键的气体(物质)。原子X与上述第1原料中的原子X是同样的。作为第2原料,例如,优选使用1分子中包含1个以上的Si的含Si气体(含Si物质),更优选使用1分子中包含2个以上的Si的含Si气体(含Si物质)。另外,作为第2原料,例如,优选使用含有Si彼此的化学键、即Si-Si键的含Si气体(含Si物质)。
作为第2原料,例如,可使用与上述步骤B1中例示的各种第1原料同样的含Si及卤素的气体(含Si及卤素的物质)。其中,作为第2原料,优选选择分子结构与第1原料不同的含Si及卤素的气体(含Si及卤素的物质)。
另外,作为第2原料,例如,也可使用四(二甲基氨基)硅烷(Si[N(CH3)2]4)、三(二甲基氨基)硅烷(Si[N(CH3)2]3H)、双(二乙基氨基)硅烷(Si[N(C2H5)2]2H2)、双(叔丁基氨基)硅烷(SiH2[NH(C4H9)]2)、(二异丁基氨基)硅烷(SiH3[N(C4H9)2])、(二异丙基氨基)硅烷(SiH3[N(C3H7)2])等作为具有氨基直接键合于Si的结构的化合物的氨基硅烷系气体。作为第2原料,可使用上述之中的1种以上。
[步骤C2]
步骤C1结束后,在第2温度下,向晶片200、即于在第2表面上形成的第1膜上选择性地形成第3层后的晶片200供给第2反应体(第2反应气体)作为第2成膜剂。此处,对使用含N气体(含N物质)作为第2反应体的例子进行说明。本步骤能够使用第2反应体在与上述步骤B2同样的处理步骤、下述处理条件下进行。通过本步骤,能够使在步骤C1中在第1膜上形成的第3层的至少一部分氮化。由此,于在第2表面上形成的第1膜上形成由第3层氮化而成的第4层。
本步骤中,能够在后述那样的较高温度条件下、即第2温度下进行第4层的形成。如此通过在第2温度下使第3层氮化,从而能够进行杂质的除去、缺陷的修复,能够使第3层向杂质、缺陷少、密度进一步高的第4层转化。另外,本步骤中,在后述那样的较高温度条件下、即第2温度下进行第4层的形成,因此在第1表面上残存的第1抑制剂层的至少一部分被无效化及/或除去。其中,与步骤C1同样地,本步骤中,在第2温度下第1抑制剂层的至少一部分的无效化及/或除去也不是急速地进行、而是缓慢地逐渐进行。
作为在步骤C2中供给第2反应体时的处理条件,可例示出:
处理温度(第2温度):450~800℃、优选600~700℃
处理压力:1~4000Pa、优选1~1333Pa
处理时间:1~120秒、优选5~80秒
第2反应体供给流量:0.01~10slm
非活性气体供给流量(每个气体供给管):0~20slm。
使于在晶片200的第2表面上形成的第1膜上形成的第3层氮化而转化(转换)成第4层后,利用与步骤G中的吹扫同样的处理步骤,将处理室201内残留的气体等从处理室201内排除(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给第2反应体时的处理温度同样的温度。
作为第2反应体,例如,可使用与上述步骤B2中例示的各种第1反应体同样的含N气体(含N物质)。第1反应体与第2反应体的分子结构可以不同,也可以相同。第1反应体与第2反应体的分子结构相同的情况下,能够减少所使用的物质的种类。由此,能够简化处理顺序,能够简化衬底处理装置中的供给***,还能够降低装置成本。
[实施规定次数]
通过将非同时(即不同步)且交替地进行上述步骤C1、步骤C2的循环进行规定次数(n2次,n2为1或2以上的整数),从而如图4的(d)所示,能够于在晶片200的第2表面上形成的第1膜上选择性地形成第2膜。例如,使用上述第2原料及第2反应体的情况下,能够在第1膜上选择性地使SiN膜或SiCN膜生长作为第2膜。需要说明的是,第2膜设为如图4的(d)所示覆盖第1膜的整个上表面。即,通过在第1膜上形成第2膜,从而第1膜的上表面不露出。上述循环优选重复进行多次。即,优选的是,每1个循环所形成的第4层的厚度比所期望的第2膜的膜厚薄,重复进行多次上述循环直至通过层叠第4层而形成的第2膜的膜厚达到所期望的膜厚。
如上所述,通过将上述的循环进行规定次数,有时与在晶片200的第2表面上形成的第1膜上的第2膜的形成并行地,在晶片200的第1表面形成的第1抑制剂层被无效化及/或除去。该情况下,如图4的(d)所示,通过选择性破裂,在第1表面上有时局部地形成比在第1膜上形成的第2膜薄的第2膜。在第1表面上通过选择性破裂形成的第2膜在后述的步骤D中从第1表面被除去(蚀刻)。需要说明的是,图4的(d)中示出了在第1表面上局部地形成第2膜的例子,但有时也在第1表面上的整体上形成比在第1膜上形成的第2膜薄的第2膜,另外,有时也局部地形成第1膜。
对于通过步骤C在第1膜上形成的第2膜而言,如上所述,在其形成过程中杂质被除去、缺陷也被修复,因此膜密度变高。因此,第2膜的耐氧化性高于第1膜的耐氧化性。通过在第1膜上形成这样的耐氧化性高的第2膜,从而第2膜成为氧化阻隔层(氧化阻挡层),能够提高在第2表面上形成的第1膜与第2膜的层叠膜(层叠体)的耐氧化性。由此,能够抑制层叠膜的大气暴露等引起的氧化,也能够抑制由层叠膜的氧化造成的耐加工性(耐蚀刻性)的降低。即,层叠膜能够维持高的耐蚀刻性。其结果是,后述的步骤D中,对通过选择性破裂而在第1表面上形成的膜(包含第1膜及第2膜中的至少任一者的膜)进行蚀刻时,能够抑制由第2表面上的层叠膜的蚀刻引起的减膜。另外,层叠膜的耐氧化性高而不易被氧化,因此能够成为其表面的大部分区域未被OH封端的状态。即,层叠膜能够维持不易在其表面形成第2抑制剂层的状态。由此,步骤D中,对通过选择性破裂而在第1表面上形成的膜进行蚀刻后,进行步骤E时,能够在第1表面和层叠膜的表面之中的第1表面选择性地形成抑制剂层。
需要说明的是,进行步骤C时,第1膜也于第2温度进行加热,因此第1膜中所含的杂质的一部分被除去,缺陷的一部分被修复,第1膜的膜密度也变高。即,步骤C中,通过在第1膜上形成第2膜,第1膜的耐氧化性还存在高于形成第2膜前的第1膜的耐氧化性的情况。并且,这也有助于提高第1膜与第2膜的层叠膜的耐氧化性。但是,即使在该情况下,较之第1膜,第2膜的杂质浓度更低、膜密度更高、耐氧化性更高。
通过步骤C形成的第2膜的厚度与通过步骤B形成的第1膜的厚度的关系没有特别限定。即,通过步骤C形成的第2膜的厚度可以比第1膜的厚度后,可以与第1膜的厚度相同,也可以比第1膜的厚度薄。
(步骤D)
进行步骤C后,向晶片200供给蚀刻剂。本步骤能够使用蚀刻剂在与上述步骤G同样的处理步骤、下述处理条件下进行。通过在后述的处理条件下向晶片200供给蚀刻剂,从而能够将包含通过选择性破裂而在第1表面上形成的第1膜及第2膜中的至少任一者的膜除去(蚀刻)而使第1表面露出。由此,如图4的(e)所示,晶片200所具有的第1表面成为露出的状态。
本步骤中,在蚀刻处理中将在第1表面上形成的包含第1膜及第2膜中的至少任一者的膜除去时,在第1膜上形成的第2膜有时也一同被蚀刻,但即使在该情况下,其蚀刻量也极少,能够留存下在第1膜上形成的第2膜的大部分。这是因为较之在第1表面上形成的第2膜,在第1膜上形成的第2膜是更稳定的膜,并且远厚于在第1表面上形成的第2膜。
作为在步骤D中供给蚀刻剂时的处理条件,可例示出:
处理温度:室温(25℃)~550℃、优选室温~450℃
处理压力:1~2000Pa、优选1~1000Pa
处理时间:10秒~60分钟、优选1~60分钟
蚀刻剂供给流量:0.001~2slm、优选0.001~0.5slm
非活性气体供给流量(每个气体供给管):0~10slm、优选1~10slm。
从第1表面将在第1表面上形成的包含第1膜及第2膜中的至少任一者的膜除去而使第1表面露出后,将阀243e关闭,停止向处理室201内供给蚀刻剂。并且,利用与步骤G中的吹扫同样的处理步骤、处理条件,将处理室201内残留的气体状物质等从处理室201内排出(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给蚀刻剂时的处理温度同样的温度。
作为蚀刻剂,例如,可使用与上述步骤G中例示的各种清洗剂同样的含F气体、各种清洗液。
(步骤E)
进行步骤D后,向晶片200供给与第1表面反应的第2改性剂。本步骤除使用第2改性剂以外能够在与上述步骤A同样的处理步骤、处理条件下进行。如图4的(f)所示,通过在与上述步骤A同样的处理条件下向晶片200供给与第1表面反应的第2改性剂,从而能够使作为构成第2改性剂的分子的分子结构的至少一部分的、第2抑制剂分子化学吸附于晶片200的第1表面而在第1表面形成第2抑制剂层。即,本步骤中,通过向晶片200供给与第1表面反应的第2改性剂,从而能够使第2改性剂中所含的第2抑制剂分子吸附于第1表面而在第1表面形成第2抑制剂层。由此,能够利用作为构成第2改性剂的分子的分子结构的至少一部分的、第2抑制剂分子使作为第1基底的最表面的第1表面封端。
本步骤中形成的第2抑制剂层包含作为来源于第2改性剂的残基的、构成第2改性剂的分子的分子结构的至少一部分。第2抑制剂层在后述的步骤F中防止第3原料(第3成膜剂)向第1表面吸附,阻碍(抑制)在第1表面上的成膜反应的进行。之所以第2抑制剂层能够防止第3原料(第3成膜剂)向第1表面的吸附、阻碍(抑制)在第1表面上的成膜反应的进行,其理由与上述步骤A同样。
需要说明的是,本步骤中,构成第2改性剂的分子的分子结构的至少一部分有时也吸附于第2膜上的一部分,但其吸附量少,而在晶片200的第1表面的吸附量压倒性地多。之所以能够实现这样的选择性(优先)的吸附,是因为第1表面如上所述其全部区域被OH封端,与之相对,第2膜的表面其大部分区域没有被OH封端。
在晶片200的第1表面选择性地形成第2抑制剂层后,将阀243a关闭,停止向处理室201内供给第2改性剂。并且,利用与步骤G中的吹扫同样的处理步骤、处理条件,将处理室201内残留的气体状物质等从处理室201内排出(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给第2改性剂时的处理温度同样的温度。
作为第2改性剂,例如,可使用与上述步骤A中例示的各种第1改性剂同样的、具有氨基直接键合于Si的结构的化合物、具有氨基和烷基直接键合于Si的结构的化合物。作为第2改性剂,可使用上述之中的1种以上。第2改性剂与第1改性剂的分子结构可以不同,也可以相同。
(步骤F)
进行步骤E后,向晶片200供给至少对第3成膜剂的一部分赋予了第3能量的该第3成膜剂。即,向晶片200供给至少对其一部分赋予比第2能量低的第3能量的第3成膜剂,以与在第2表面上形成的第1膜上的第2膜反应。由此,于在晶片200的第2表面上形成的第1膜上的第2膜上选择性地(优先地)形成第3膜。本步骤中,具体而言,依次执行后续的步骤F1、步骤F2。
需要说明的是,以下的例子中,在比第2温度低的第3温度下供给作为第3成膜剂的第3原料、第3反应体、及催化剂的各自。即,以下的例子中,通过于比第2温度低的第3温度对第3原料、第3反应体、及催化剂的各自进行加热,从而对第3原料、第3反应体、及催化剂的各自赋予第3能量。该情况下,第3原料、第3反应体、及催化剂中的至少任一者有时也被第3能量激发(热激发)。因此,步骤F1、步骤F2中,调节加热器207的输出功率,维持使处理温度(第3温度)低于步骤C1、步骤C2中的处理温度(第2温度)的状态。
需要说明的是,本步骤中,根据处理条件也可省略催化剂的供给。具体而言,可以在步骤F1中省略催化剂的供给,可以在步骤F2中省略催化剂的供给,也可以在步骤F1及步骤F2的各自中省略催化剂的供给。如此,本步骤中,也可以使用第3原料和第3反应体作为第3成膜剂。
[步骤F1]
步骤F1中,向进行步骤E后的晶片200、即在第1表面形成第2抑制剂层后的晶片200供给第3原料(第3原料气体)及催化剂作为第3成膜剂。
具体而言,将阀243b,243d打开,分别向气体供给管232b、232d内流入第3原料、催化剂。第3原料、催化剂分别由MFC241b、241d进行流量调节,经由喷嘴249b、249a向处理室201内供给,在处理室201内混合,并从排气口231a排气。此时,从晶片200的侧方向晶片200供给原料及催化剂(供给第3原料+催化剂)。此时,也可以设为将阀243f~243h打开,经由喷嘴249a~249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给第3原料和催化剂,能够使构成第3原料的分子的分子结构的至少一部分选择性地化学吸附于第2膜的表面。由此,在第2膜上选择性地形成第5层。第5层包含作为来源于第3原料的残基的、构成原料的分子的分子结构的至少一部分。即,第5层包含构成第3原料的原子的至少一部分。
本步骤中,通过与第3原料一同供给催化剂,从而能够在非等离子体的气氛下、并且在后述那样的低温度条件下(即第3温度下)进行上述的反应。如此,通过在非等离子体的气氛下、并且在第3温度下进行第5层的形成,从而能够抑制在第1表面形成的第2抑制剂层的无效化及/或除去(脱离)。需要说明的是,所谓第2抑制剂层的无效化,意指构成第2抑制剂层的分子的分子结构、原子的排列结构等发生变化,成膜剂向第1表面的吸附、第1表面与成膜剂的反应成为可能。
另外,通过在非等离子体的气氛下、并且在后述那样的低温度条件下(即第3温度下)进行第5层的形成,能够使第3原料在处理室201内不发生热分解(气相分解)、即不发生自分解。由此,能够抑制构成第3原料的分子的分子结构的至少一部分多重沉积于第1表面及第2膜的表面,能够使构成第3原料的分子的分子结构的至少一部分选择性地吸附于第1表面及第2膜的表面之中的第2膜的表面。
需要说明的是,本步骤中,构成第3原料的分子的分子结构的至少一部分有时也吸附于晶片200的第1表面的一部分,但其吸附量很少,而向第2膜的表面的吸附量压倒性地多。之所以能够实现这样的选择性(优先)的吸附,是因为将本步骤中的处理条件设为后述那样的低温度条件(即第3温度)且原料在处理室201内不发生气相分解的条件。另外,是因为在第1表面的全部区域形成有第2抑制剂层,与之相对,在第2膜的表面的大部分区域没有形成第2抑制剂层。
作为在步骤F1中供给第3原料及催化剂时的处理条件,可例示出:
处理温度(第3温度):室温(25℃)~200℃、优选室温~150℃处理压力:133~1333Pa
处理时间:1~120秒、优选1~60秒
第3原料供给流量:0.001~2slm
催化剂供给流量:0.001~2slm
非活性气体供给流量(每个气体供给管):0~20slm。
在第2膜上选择性地形成第5层后,将阀243b、243d关闭,停止向处理室201内供给第3原料、催化剂。并且,利用与步骤G中的吹扫同样的处理步骤、处理条件,将处理室201内残留的气体状物质等从处理室201内排出(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给第3原料及催化剂时的处理温度同样的温度。
作为第3原料,例如,可使用与上述步骤B1中例示的各种第1原料同样的含Si及卤素的气体(含Si及卤素的物质)。第3原料与第1原料的分子结构可以不同,也可以相同。另外,第3原料与第2原料的分子结构可以不同,也可以相同。
作为催化剂,例如,可使用包含C、N、及H的胺系气体(胺系物质)。作为胺系气体(胺系物质),可使用链状胺系气体(链状胺系物质)、环状胺系气体(环状胺系物质)。作为催化剂,例如,可使用三乙基胺((C2H5)3N)、二乙基胺((C2H5)2NH)、单乙基胺((C2H5)NH2)、三甲基胺((CH3)3N)、二甲基胺((CH3)2NH)、单甲基胺((CH3)NH2)等链状胺。另外,作为催化剂,例如,可使用氨基吡啶(C5H6N2)、吡啶(C5H5N)、甲基吡啶(C6H7N)、二甲基吡啶(C7H9N)、嘧啶(C4H4N2)、喹啉(C9H7N)、哌嗪(C4H10N2)、哌啶(C5H11N)、苯胺(C6H7N)等环状胺。作为催化剂,除上述之外,例如,也可使用NH3气体等。作为催化剂,可使用上述之中的1种以上。这一点在后述的步骤F2中也是同样的。
[步骤F2]
步骤F1结束后,向晶片200、即在第2膜上选择性地形成第5层后的晶片200供给第3反应体(第3反应气体)及催化剂(催化剂气体)作为第3成膜剂。此处,对使用氧化剂作为第3反应体的例子进行说明。
具体而言,将阀243c、243d打开,分别向气体供给管232c、232d流入第3反应体、催化剂。第3反应体、催化剂分别由MFC241c,241d进行流量调节,经由喷嘴249c、249a向处理室201内供给,在处理室201内混合,并从排气口231a排气。此时,从晶片200的侧方向晶片200供给第3反应体及催化剂(供给第3反应体+催化剂)。此时,也可以设为将阀243f~243h打开,经由喷嘴249a~249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给第3反应体和催化剂,从而能够使在步骤F1中在第2膜上形成的第5层的至少一部分氧化。由此,在第2膜上形成由第5层氧化而成的第6层。
本步骤中,通过与第3反应体一同供给催化剂,能够在非等离子体的气氛下、并且在后述那样的低温度条件下(即第3温度下)进行上述的反应。如此,通过在非等离子体的气氛下、并且第3温度下进行第6层的形成,能够抑制在第1表面形成的第2抑制剂层的无效化及/或除去(脱离)。
作为在步骤F2中供给第3反应体及催化剂的时的处理条件,可例示出:
处理温度(第1温度):室温(25℃)~200℃、优选室温~150℃处理压力:133~1333Pa
处理时间:1~120秒、优选1~60秒
第3反应体供给流量:0.001~2slm
催化剂供给流量:0.001~2slm
非活性气体供给流量(每个气体供给管):0~20slm。
使在第2膜上形成的第5层氧化而转化(转换)成第6层后,将阀243c、243d关闭,停止向处理室201内供给第3反应体、催化剂。并且,利用与步骤G中的吹扫同样的处理步骤、处理条件,将处理室201内残留的气体状物质等从处理室201内排出(吹扫)。需要说明的是,进行吹扫时的处理温度优选设为与供给第3反应体及催化剂时的处理温度同样的温度。
作为第3反应体,例如,可使用氧化剂。作为氧化剂,例如,可使用含氧(O)及H的气体。作为含O及H的气体,例如,可使用水蒸气(H2O气体)、过氧化氢(H2O2)气体等具有O-H键的气体、以及氢(H2)气体+氧(O2)气体、H2气体+臭氧(O3)气体等。作为第3反应体,可使用上述之中的1种以上。
需要说明的是,本说明书中“H2气体+O2气体”这样的两种气体的并列记载意指H2气体和O2气体的混合气体。供给混合气体的情况下,可以使两种气体在供给管内混合(预混合)后向处理室201内供给,也可以使两种气体分别经由不同的供给管向处理室201内供给并在处理室201内混合(后混合)。
作为催化剂,例如,可使用与上述步骤F1中例示的各种催化剂同样的催化剂。
[实施规定次数]
通过将非同时(即不同步)地进行上述步骤F1和步骤F2的循环进行规定次数(m次,m为1或2以上的整数),如图4的(g)所示,能够于在第2表面上形成的第1膜上的第2膜上选择性地(优先地)形成第3膜。例如,使用上述第3原料、第3反应体、及催化剂的情况下,能够在第2膜上选择性地使SiO膜或硅氧碳化膜(SiOC膜)生长作为第3膜。上述循环优选重复进行多次。即,优选的是,每1个循环所形成的第6层的厚度比所期望的第3膜的膜厚薄,重复进行多次上述循环直至通过层叠第6层而形成的第3膜的膜厚达到所期望的膜厚。
如上所述,通过将上述循环进行规定次数,能够在第2膜上选择性地使第3膜生长。此时,在第1表面形成有第2抑制剂层,因此能够抑制第1表面上的第3膜的生长。即,通过将上述循环进行规定次数,能够在抑制第1表面上的第3膜的生长的同时促进第3膜向第2膜上的生长。
需要说明的是,实施步骤F1、步骤F2时,有时也会极轻微地发生第3膜向第1表面的形成、生长。但是,即使在该情况下,在第1表面上形成的第3膜的厚度也远薄于在第2膜上形成的第3膜的厚度。本说明书中,所谓“在第2膜上选择性地(优先地)形成第3膜”,不仅是指在第1表面上完全没有形成第3膜而仅在第2膜上形成膜的情况,也包括尽管在第1表面上形成极薄的膜、但是在第2膜上形成与之相比相当厚的膜的情况。
(步骤H)
进行步骤F后,对晶片200进行热处理(退火处理)。此时,以使处理室201内的温度、即进行步骤F后的晶片200的温度为第3温度以上的方式调节加热器207的输出功率。优选以使进行步骤F后的晶片200的温度高于第3温度的方式调节加热器207的输出功率。
通过对晶片200进行热处理(退火处理),从而能够进行第1膜、第2膜、及第3膜的各自中残留的杂质的除去、缺陷的修复,能够使第1膜、第2膜、及第3膜的各自的密度高于热处理前。作为结果,能够使第1膜、第2膜、及第3膜的各自较之热处理前硬质化。由此,能够提高第1膜、第2膜、及第3膜各自的膜的耐氧化性、膜的耐加工性、即耐蚀刻性。需要说明的是,无需对第1膜、第2膜、及第3膜进行杂质的除去、缺陷的修复、膜的硬质化等的情况下,也可省略退火处理、即步骤H。
需要说明的是,进行步骤F后,如图4的(g)所示,在晶片200的第1表面残存第2抑制剂层的情况下,通过进行本步骤,也能够利用热处理将残存的第2抑制剂层无效化及/或除去。例如,如图4的(h)所示,根据本步骤,也能够将在第1表面上残存的第2抑制剂层除去而使第1表面露出。
需要说明的是,可以在向处理室201内供给了非活性气体的状态下进行本步骤,也可以在供给了O2气体等氧化剂(氧化气体)、NH3气体等氮化剂(氮化气体)、氢H2气体等还原剂(还原气体)等反应性物质的状态下进行本步骤。也将该情况下的非活性气体、氧化剂(氧化气体)、氮化剂(氮化气体)、还原剂(还原气体)等反应性物质称为辅助物质。
作为在步骤H中进行热处理时的处理条件,可例示出:
处理温度:200~1000℃、优选400~700℃
处理压力:1~120000Pa
处理时间:1~18000秒
辅助物质供给流量:0~50slm。
(后吹扫及大气压恢复)
步骤H结束后,从喷嘴249a~249c的各自向处理室201内供给作为吹扫气体的非活性气体,并从排气口231a排气。由此,处理室201内被吹扫,处理室201内残留的气体、反应副产物等从处理室201内除去(后吹扫)。然后,处理室201内的气氛被置换成非活性气体(非活性气体置换),处理室201内的压力恢复为常压(大气压恢复)。
(晶舟卸载及晶片取出)
然后,利用晶舟升降机115使密封盖219下降,歧管209的下端开口。并且,处理完的晶片200在支承于晶舟217的状态下被从歧管209的下端搬出至反应管203的外部(晶舟卸载)。晶舟卸载后,使闸门219s移动,歧管209的下端开口借助O型圈220c由闸门219s密封(闸门关闭)。处理完的晶片200在被搬出至反应管203的外部后,被从晶舟217取出(晶片取出)。
(3)由本方式带来的效果
根据本方式,可获得以下所示的1个或多个效果。
通过进行步骤A、步骤B、步骤C,能够于在第1表面及第2表面之中的第2表面上形成的第1膜上形成具有比第1膜的耐氧化性高的耐氧化性的第2膜,能够提高第1膜与第2膜的层叠膜(层叠体)的耐氧化性。由此,能够抑制层叠膜的大气暴露等引起的氧化,能够抑制由层叠膜的氧化造成的耐加工性(耐蚀刻性)的降低。即,层叠膜能够维持高的耐蚀刻性。并且,由此,在步骤D中,对通过选择性破裂而在第1表面上形成的膜进行蚀刻时,能够抑制由第2表面上的层叠膜的蚀刻引起的减膜。另外,层叠膜的耐氧化性高、不易被氧化,因此能够成为其表面的大部分区域未被OH封端的状态。即,层叠膜能够维持不易在其表面形成第2抑制剂层的状态。由此,在进行步骤D后,进行步骤E时,能够在第1表面选择性地形成第2抑制剂层。作为结果,能够在第1表面和层叠膜的表面之中的第1表面选择性地形成第2抑制剂层,能够于在第2表面上形成的层叠膜上选择性地形成第3膜。如此,能够在第1表面及第2表面之中的第2表面上以高精度选择性地形成膜。需要说明的是,通过层叠膜的耐氧化性等的提高,也能够抑制电气特性的降低。
通过在步骤B中使用第1原料和第1反应体作为第1成膜剂、在步骤C中使用第2原料和第2反应体作为第2成膜剂、在步骤F中使用第3原料、第3反应体和催化剂作为第3成膜剂,能够高效且有效地得到上述效果。尤其是通过使第2原料为分子结构与第1原料不同的化合物,能够更高效且有效地得到上述效果。该情况下,通过使第2原料的热分解温度低于第1原料的热分解温度,能够进一步高效且有效地得到上述效果。
第1膜及第2膜的各自包含原子X的情况下,优选的是,第1原料在1分子中包含1个原子X,第2原料在1分子中包含2个以上的原子X。另外,该情况下,优选的是,第1原料不含原子X彼此的化学键,第2原料含有原子X彼此的化学键。由此,能够更高效且有效地得到上述效果。
优选的是,步骤B中,向晶片200交替地供给第1原料和第1反应体作为第1成膜剂,步骤C中向晶片200交替地供给第2原料和第2反应体作为第2成膜剂,步骤F中,向晶片200交替地供给第3原料和第3反应体作为第3成膜剂、或者向晶片200交替地供给第3原料和第3反应体作为第3成膜剂并至少与任一者一同供给催化剂。由此,能够在晶片200上以高均一性形成共形的层叠膜。
优选的是,第2膜的材质与第1膜相同,第3膜的材质与第1膜及第2膜不同。由此,能够于在第2表面上选择性地形成的材质相同的第1膜和第2膜的层叠膜之上选择性地形成材质与层叠膜不同的第3膜。优选的是,第1膜及第2膜为氮化膜,第3膜为氧化膜。由此,可更显著地得到上述效果。另外,优选的是,第1表面为含氧膜的表面,第2表面为非含氧膜的表面。此处,优选的是,含氧膜为氧化膜,非含氧膜为氮化膜。另外,更优选的是,氧化膜为SiO膜,氮化膜为SiN膜。由此,可更显著地得到上述效果。
(4)变形例
本方式中的处理顺序能够如以下示出的变形例那样进行变更。这些变形例能够任意地组合。除非特别说明,各变形例的各步骤中的处理步骤、处理条件能够与上述的处理顺序的各步骤中的处理步骤、处理条件相同。
(变形例1)
也可以如以下示出的处理顺序对步骤F进行变更。即,步骤F中,也可以向晶片200交替地供给第3原料和第4反应体作为第3成膜剂后,向晶片200供给活化后的第3反应体。即,本变形例的步骤F中,作为第3成膜剂,使用第3原料、第3反应体和第4反应体。更具体而言,本变形例的步骤F中,将包括向晶片200供给第3原料的步骤、和向晶片200供给第4反应体的步骤的循环进行规定次数(n3次,n3为1或2以上的整数),然后,进行向晶片200供给活化后的第3反应体的步骤,由此于在第2表面上形成的第1膜上的第2膜上形成第3膜。需要说明的是,作为活化后的第3反应体,例如,可使用激发成等离子体状态后的(等离子体激发状态的)第3反应体。需要说明的是,以下的处理顺序中的“第3反应体*”的表述意指激发成等离子体状态后的第3反应体。
第1改性剂→(第1原料→第1反应体)×n1→(第2原料→第2反应体)×n2→蚀刻剂→第2改性剂→[(第3原料→第4反应体)×n3→第3反应体*)]×m
清洗剂→第1改性剂→(第1原料→第1反应体)×n1→(第2原料→第2反应体)×n2→蚀刻剂→第2改性剂→[(第3原料→第4反应体)×n3→第3反应体*)]×m→热处理
除交替地供给的物质为第3原料和第4反应体、和具有使第3反应体激发成等离子体状态而进行供给的步骤以外,本变形例的步骤F的处理步骤、处理条件能够与上述处理顺序中的步骤B或步骤C的处理步骤、处理条件相同。需要说明的是,作为本变形例中使用的第3原料、第3反应体,可使用与上述方式中的第3原料、第3反应体同样的物质。即,本变形例中使用的第3反应体的分子结构与第1反应体、第2反应体不同。另外,作为本变形例中使用的第4反应体,能够使用分子结构与第1反应体、第2反应体相同的物质,例如,可使用与上述步骤B2中例示的各种第1反应体同样的含N气体(含N物质)。
本变形例的步骤F中,首先,通过交替地供给第3原料和第4反应体,能够于在第2表面上形成的第1膜上的第2膜上选择性地(优先地)形成前体膜。例如,使用上述第3原料及第4反应体的情况下,能够在第2膜上选择性地使SiN膜或SiCN膜生长作为前体膜。然后,通过在后述的处理条件下向晶片200供给活化后的第3反应体、即激发成等离子体状态后的第3反应体,能够使前体膜氧化(等离子体氧化)。即,本变形例的步骤F中,进行:通过交替地供给第3原料和第4反应体从而形成前体膜的步骤、和通过供给激发成等离子体状态后的第3反应体从而使前体膜氧化的步骤。由此,能够使前体膜转化成组成与前体膜不同的第3膜。本变形例中也能够形成与上述方式中的第3膜同样的第3膜。需要说明的是,对于使第3反应体激发成等离子体状态,只要使用上述RPU270即可。即,只要利用RPU270使由气体供给管232c供给的第3反应体激发成等离子体状态,将激发成等离子体状态后的第3反应体向处理室201内供给即可。
作为在步骤F中使第3反应体激发成等离子体状态而进行供给时的处理条件,可例示出:
处理温度:室温(25℃)~800℃、优选500~750℃
处理压力:1~2000Pa、优选50~500Pa
处理时间:1~1000秒、优选30~600秒
第3反应体供给流量:0.1~10slm
非活性气体供给流量(每个气体供给管):0~20slm
RF电力:1~5000W。
需要说明的是,本变形例中,能够在第2温度以下的第3温度下、或者比第2温度低的第3温度下进行步骤F中的形成前体膜的步骤。通过以该情况下的方式控制处理温度,本变形例的步骤F中的形成前体膜的步骤中,能够对第3成膜剂的至少一部分(第3原料、第4反应体)赋予被赋予至第2成膜剂(第2原料、第2反应体)的至少一部分的第2能量以下的第3能量、或者比被赋予至第2成膜剂(第2原料、第2反应体)的至少一部分的第2能量低的第3能量。通过如此进行,能够抑制在第1表面形成的第2抑制剂层的无效化及/或除去(脱离)。由此,能够于在第2表面上形成的第1膜和第2膜的层叠膜上以更高的选择性形成第3膜。
本变形例中也可得到与上述方式同样的效果。另外,本变形例中,能够在第2温度以上的第4温度下、或者比第2温度高的第4温度下进行步骤F中的使前体膜氧化的步骤。通过如此控制处理温度,能够形成耐氧化性及耐蚀刻性更高的第3膜。另外,使前体膜氧化而转化成第3膜时,也能够进行膜中的杂质的除去、缺陷的修复、膜的硬质化。进一步地,还能够在形成前体膜的步骤后,促进在第1表面上残存的第2抑制剂层的无效化及/或除去(脱离)。例如,也能够将在第1表面上残存的第2抑制剂层除去而使第1表面露出。
(变形例2)
如以下示出的衬底处理顺序那样,也可以在进行步骤B后、进行步骤C前还具有通过向晶片200供给蚀刻剂从而将在第1表面上形成的第1膜除去的步骤I。步骤B中,有时通过选择性破裂而在第1表面上形成第1膜。例如,在与步骤C的处理条件同样的处理条件下进行步骤B的情况下,步骤B中,有时通过选择性破裂而在第1表面上形成第1膜。该情况下,通过进行步骤I,从而能够在进行步骤B后将通过选择性破裂而在第1表面上形成的第1膜从第1表面除去(蚀刻)。通过如此进行,本变形例中,即使在步骤B中发生选择性破裂的情况下,也能够成为在第1表面及第2表面之中的第2表面上选择性地形成第1膜的状态。本变形例的情况下,优选在进行步骤I后、进行步骤C前进行通过向晶片200供给与第1表面反应的第1改性剂从而再次在第1表面形成第1抑制剂层的步骤A’。
第1改性剂→(第1原料→第1反应体)×n1→蚀刻剂→第1改性剂→(第2原料→第2反应体)×n2→蚀刻剂→第2改性剂→(第1原料+催化剂→第3反应体+催化剂)×m
清洗剂→第1改性剂→(第1原料→第1反应体)×n1→蚀刻剂→第1改性剂→(第2原料→第2反应体)×n2→蚀刻剂→第2改性剂→(第1原料+催化剂→第3反应体+催化剂)×m→热处理
主要参考图5的(a)~图5的(j)对本变形例进行说明。首先,进行步骤G,如图5的(a)所示,使晶片200的第1表面及第2表面露出。然后,进行步骤A,如图5的(b)所示,在第1表面上选择性地形成第1抑制剂层。然后,进行步骤B,如图5的(c)所示,在第2表面上形成第1膜。此时,如图5的(c)所示,通过选择性破裂而在第1表面上也局部地形成比在第2表面上形成的第1膜薄的第1膜。然后,进行步骤I,如图5的(d)所示,将在第1表面上形成的第1膜选择性地除去。接着,进行步骤A,如图5的(e)所示,再次在第1表面上选择性地形成第1抑制剂层。然后,进行步骤C,如图5的(f)所示,于在第2表面上形成的第1膜上选择性地形成第2膜。此时,如图5的(f)所示,通过选择性破裂在第1表面上也局部地形成比在第1膜上形成的第2膜薄的第2膜。然后,进行步骤D,如图5的(g)所示,将在第1表面上形成的第2膜除去。然后,进行步骤E,如图5的(h)所示,在第1表面上选择性地形成第2抑制剂层。接着,进行步骤F,如图5的(i)所示,于在第2表面上形成的第1膜上的第2膜上形成第3膜。并且,进行步骤H,对包含在第2表面上形成的第1膜、第2膜和第3膜的晶片200进行热处理,此时,将在第1表面上形成的第2抑制剂层除去。如此,如图5的(j)所示,仅在第1表面及第2表面之中的第2表面上形成由第1膜、第2膜和第3膜层叠而成的层叠膜。
除供给蚀刻剂的对象为进行步骤B后的晶片200以外,本变形例的步骤I的处理步骤、处理条件能够与上述处理顺序中的步骤D的处理步骤、处理条件相同。另外,除供给第1改性剂的对象为进行步骤I后的晶片200以外,本变形例的步骤A’的处理步骤、处理条件能够与上述处理顺序中的步骤A的处理步骤、处理条件相同。
另外,本变形例中,能够在第1温度以上的第2温度下进行步骤C。通过以该情况下的方式控制处理温度,本变形例的步骤C中,对第2成膜剂的至少一部分(第2原料、第2反应体)赋予被赋予至第1成膜剂(第1原料、第1反应体)的至少一部分的第1能量以上的第2能量。因此,除对第2成膜剂的至少一部分(第2原料、第2反应体)赋予被赋予至第1成膜剂(第1原料、第1反应体)的至少一部分的第1能量以上的第2能量以外,本变形例的步骤C的处理步骤、处理条件能够与上述处理顺序中的步骤C的处理步骤、处理条件相同。通过如此进行,能够于在第1表面及第2表面之中的第2表面上形成的第1膜上形成具有第1膜的耐氧化性以上的耐氧化性的第2膜。
本变形例中也可得到与上述方式同样的效果。另外,本变形例中,步骤B中选择性破裂是被允许的,因此能够在更高的处理温度下进行步骤B,能够形成具有与上述方式中的第2膜同样高的耐氧化性的第1膜。由此,能够形成耐氧化性及耐蚀刻性进一步高的层叠膜(第1膜与第2膜的层叠膜)。另外,步骤B中发生的选择性破裂能够通过步骤I而被消除,因此能够确保高的选择性。另外,由于能够提高第1膜的耐氧化性及耐蚀刻性,进行步骤I时,能够抑制由在第2表面上形成的第1膜的蚀刻引起的减膜。结果,能够在第2表面上以更高的精度选择性地形成耐氧化性及耐蚀刻性更高的膜。另外,本变形例的情况下,可使步骤B中的处理温度(第1温度)与步骤C中的处理温度(第2温度)相同。由此,无需在步骤B与步骤C之间进行处理温度的变更,也能够缩短处理时间。
(变形例3)
也可以如以下示出的衬底处理顺序那样,将上述变形例1与变形例2组合。
第1改性剂→(第1原料→第1反应体)×n1→蚀刻剂→第1改性剂→(第2原料→第2反应体)×n2→蚀刻剂→第2改性剂→[(第3原料→第4反应体)×n3→第3反应体*)]×m
清洗剂→第1改性剂→(第1原料→第1反应体)×n1→蚀刻剂→第1改性剂→(第2原料→第2反应体)×n2→蚀刻剂→第2改性剂→[(第3原料→第4反应体)×n3→第3反应体*)]×m→热处理
本变形例中也可得到与上述方式同样的效果。另外,本变形例中,也可得到与变形例1及变形例2同样的效果。
(变形例4)
步骤C1中,也可以使用分子结构与第1原料相同的第2原料。即,也可以在步骤B1与步骤C1中使用分子结构相同的原料。若使第1原料与第2原料的分子结构相同,则能够减少所使用的物质的种类。由此,能够简化处理顺序,能够简化衬底处理装置中的供给***,还能够降低装置成本。另外,本变形例中也可得到与上述方式同样的效果。
(变形例5)
构成步骤A中在第1表面形成的第1抑制剂层、及步骤E中在第1表面形成的第2抑制剂层中的至少任一者的抑制剂分子也可以包含氟化碳基、氟化甲硅烷基中的至少任一者。即,在第1表面形成的第1抑制剂层、及第2抑制剂层中的至少任一者也可以包含氟化碳封端、氟化甲硅烷基封端中的至少任一者。
抑制剂分子包含氟化碳基的情况下,例如能够使用上述的、具有氨基和烷基直接键合于Si的结构的化合物和上述的含F气体作为改性剂(第1改性剂及/或第2改性剂)并依次或同时地向晶片200供给这些气体。需要说明的是,抑制剂分子包含氟化碳基的情况下,作为改性剂(第1改性剂、第2改性剂),例如也可以使用上述具有氨基和烷基直接键合于Si的结构的化合物之中的烷基所具有的H的一部分或者全部被置换成F的气体。通过上述中的至少任一者,在第1表面形成的第1抑制剂层、及第2抑制剂层中的至少任一者包含氟化碳封端。
另外,抑制剂分子包含氟化甲硅烷基的情况下,例如,能够使用上述的具有氨基直接键合于Si的结构的化合物和上述含F气体作为改性剂(第1改性剂及/或第2改性剂)并依次或同时地向晶片200供给这些气体。由此,在第1表面形成的第1抑制剂层、及第2抑制剂层中的至少任一者包含氟化甲硅烷基封端。
本变形例中,作为供给具有氨基和烷基直接键合于Si的结构的化合物或具有氨基直接键合于Si的结构的化合物时的处理条件,可例示出:
处理温度:室温(25℃)~600℃、优选室温~450℃
处理压力:1~2000Pa、优选1~1000Pa
处理时间:1秒~60分钟
上述化合物供给流量:0.001~2slm、优选0.001~0.5slm
非活性气体供给流量(每个气体供给管):0~20slm。
本变形例中,作为供给含F气体时的处理条件,可例示出:
处理温度:室温(25℃)~550℃、优选室温~450℃
处理压力:1~2000Pa、优选1~1000Pa
处理时间:1秒~60分钟
含F气体供给流量:0.001~2slm、优选0.001~0.5slm
非活性气体供给流量(每个气体供给管):0~20slm。
需要说明的是,上述中任意的情况下,第1抑制剂层及第2抑制剂层中的至少任一者的最表面均成为F,因此也可将它们称为F封端。将第1表面封端的氟化碳基、氟化甲硅烷基在步骤B、步骤C、步骤F中能够防止第1成膜剂(尤其是第1原料)、第2成膜剂(尤其是第2原料)、第3成膜剂(尤其是第3原料)向第1表面的吸附、阻碍(抑制)在第1表面上的成膜反应的进行。本变形例中也可得到与上述方式同样的效果。
<本发明的其他方式>
以上,对本发明的方式进行了具体说明。然而,本发明并不限于上述方式,能够在不脱离其要旨的范围内进行各种变更。
例如,晶片200可以包含含氧膜及含金属膜中的至少任一者作为第1表面(第1基底),也可以包含非含氧膜及非含金属膜中的至少任一者作为第2表面(第2基底)。另外,例如,晶片200可以具有材质不同的多个种类的区域作为第1表面(第1基底),也可以具有材质不同的多个种类的区域作为第2表面(第2基底)。作为构成第1表面及第2表面的区域(基底),在上述SiO膜、SiN膜之外,也可以是硅氧碳氮化膜(SiOCN膜)、SiOC膜、硅氧氮化膜(SiON膜)、SiCN膜、硅碳化膜(SiC膜)、硅硼碳氮化膜(SiBCN膜)、硅硼氮化膜(SiBN膜)、硅硼碳化膜(SiBC膜)、硅膜(Si膜)、锗膜(Ge膜)、硅锗膜(SiGe膜)等包含半导体元素的膜、钛氮化膜(TiN膜)、钽氮化膜(TaN膜)、钨膜(W膜)、钼膜(Mo膜)、钌膜(Ru膜)、钴膜(Co膜)、镍膜(Ni膜)、铜膜(Cu膜)等包含金属元素的膜、无定形碳膜(a-C膜)、以及单晶Si(Si晶片)等。只要可形成第1抑制剂层、第2抑制剂层的区域(基底),则任意区域(基底)均可用作第1表面。另一方面,只要不易形成第1抑制剂层、第2抑制剂层的区域(基底),则任意区域(基底)均可用作第2表面。本方式中也可得到与上述方式同样的效果。
另外,例如,作为第1膜及第2膜,在SiN膜、SiCN膜之外,例如,也可形成SiON膜、SiOCN膜、SiBCN膜、SiBN膜、锗氮化膜(GeN膜)、锗氧氮膜(GeON膜)等包含半导体元素的含N膜、铝氮化膜(AlN膜)、TiN膜、TaN膜、钨氮化膜(WN)等包含金属元素的含N膜。即使在形成上述膜的情况下也可得到与上述方式同样的效果。需要说明的是,只要在第1膜上形成耐氧化性比第1膜高的第2膜,则能够使第1膜与第2膜成为至少一部分的成分不同的膜、即化学组成不同的膜、即不同材质的膜。该情况下,有时也能够根据第1膜的材质与第2膜的材质的组合来进一步提高上述效果。
另外,例如,作为第3膜,在SiO膜、SiOC膜之外,也可以形成SiOCN膜、SiON膜、氧化锗膜(GeO膜)、GeON膜等包含半导体元素的含O膜、铝氧膜(AlO膜)、钛氧膜(TiO膜)、钽氧化膜(TaO膜)、钨氧化膜(WO)等包含金属元素的含O膜。即使在形成上述膜的情况下也可得到与上述方式同样的效果。
各处理中使用的制程根据处理内容而单独准备,预先经由电通信线路、外部存储装置123而记录、储存在存储装置121c内是优选的。并且,在开始各处理时,CPU121a根据处理内容从记录、存储于存储装置121c内的多个制程中适当选择合适的制程是优选的。由此,能够在1台衬底处理装置中再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。另外,能够减轻操作者的负担,避免操作失误,并且能够迅速地开始各处理。
上述制程不限于新制作的情况,例如,也可以通过变更已安装在衬底处理装置中的现有制程来准备。在变更制程的情况下,也可以将变更后的制程经由电通信线路、记录有该制程的记录介质而安装在衬底处理装置中。另外,也可以对现有衬底处理装置所具备的输入输出装置122进行操作,直接对已安装在衬底处理装置中的现有制程进行变更。
上述方式中,对使用一次处理多张衬底的分批式衬底处理装置形成膜的例子进行了说明。本发明不限定于上述方式,例如,在使用一次处理一张或几张衬底的单片式衬底处理装置形成膜的情况下,也能够合适地应用。另外,上述方式中,对使用具有热壁型处理炉的衬底处理装置来形成膜的例子进行了说明。本发明不限定于上述方式,在使用具有冷壁型处理炉的衬底处理装置形成膜的情况下,也能够合适地应用。
上述方式中,以在同一衬底处理装置(衬底处理***)的同一处理室内(在原位;in-situ)连续地进行步骤A~F的例子进行说明。本发明不限于上述方式。例如,如图6所示,使用包含多个独立型的衬底处理装置(第1衬底处理装置、第2衬底处理装置、第3衬底处理装置)的衬底处理***,在不同的衬底处理装置的各自不同的处理室内(在非原位)进行各步骤的情况下也能够合适地应用。该情况下,例如,能够在第1衬底处理装置中进行步骤A~C、在第2衬底处理装置中进行步骤D、在第3衬底处理装置中进行步骤E~F。该情况下,也将第1衬底处理装置、第2衬底处理装置、第3衬底处理装置分别称为第1处理部、第2处理部、第3处理部。另外,如图7所示,使用包含多个处理室(第1处理室、第2处理室、第3处理室)设于搬送室周围的簇型的衬底处理装置的衬底处理***,在同一衬底处理装置的不同处理室内进行各步骤的情况下,也能够合适地应用。该情况下,例如,能够在第1处理室中进行步骤A~C、在第2处理室中进行步骤D、在第3处理室中进行步骤E~F。该情况下,也将第1处理室、第2处理室、第3处理室分别称为第1处理部、第2处理部、第3处理部。需要说明的是,上述方式也可说是第1处理部、第2处理部和第3处理部为同一处理部的例子。
在使用这些衬底处理装置的情况下,也能够在与上述方式、变形例同样的处理步骤、处理条件下进行各处理,可得到与上述方式、变形例同样的效果。
上述方式、变形例可适当组合而使用。此时的处理步骤、处理条件例如能够与上述方式、变形例的处理步骤、处理条件设为同样。
实施例
<实施例1>
对与上述方式同样的具有第1表面和第2表面的晶片进行与上述方式同样的处理顺序,在第2表面上层叠作为第1膜的SiN膜、作为第2膜的SiN膜、和作为第3膜的SiO膜,制作第1膜(SiN膜)的厚度:第2膜(SiN膜)的厚度=3:1的实施例1的评价样品1。需要说明的是,制作评价样品1时,使步骤D中的蚀刻剂的供给时间在20秒~240秒之间进行变化,制作多个评价样品1。制作评价样品1时的各步骤中的处理条件设为与上述方式的各步骤中的处理条件的范围内的规定条件。需要说明的是,制作评价样品1时,使用上述方式中例示的不含Si-Si键的氯硅烷系气体作为第1原料,使用上述方式中例示的含有Si-Si键的氯硅烷系气体作为第2原料,使用上述方式中例示的含有Si-Si键的氯硅烷系气体作为第3原料。另外,使用上述方式中例示的含有N-H键的氮化氢系气体作为第1反应体及第2反应体,使用上述方式中例示的具有O-H键的含O及H的气体作为第3反应体。另外,作为催化剂,使用上述方式中例示的环状胺系气体。
<实施例2>
对与上述方式同样的具有第1表面和第2表面的晶片进行与上述方式同样的处理顺序,在第2表面上层叠作为第1膜的SiN膜、作为第2膜的SiN膜、和作为第3膜的SiO膜,制作第1膜(SiN膜)的厚度:第2膜(SiN膜)的厚度=5:3的实施例2的评价样品2。需要说明的是,制作评价样品2时,使步骤D中的蚀刻剂的供给时间在20秒~240秒之间进行变化,制作多个评价样品2。制作评价样品2时的各步骤中的处理条件除步骤B及步骤C的循环数以外设为与实施例1的各步骤中的处理条件同样。需要说明的是,制作评价样品2时的第1原料、第2原料、第3原料、第1反应体、第2反应体、第3反应体、及催化剂均与制作评价样品1时的相应物相同。
<实施例3>
对与上述方式同样的具有第1表面和第2表面的晶片进行与上述方式同样的处理顺序,在第2表面上层叠作为第1膜的SiN膜、作为第2膜的SiN膜、和作为第3膜的SiO膜,制作第1膜(SiN膜)的厚度:第2膜(SiN膜)的厚度=1:1的实施例3的评价样品3。需要说明的是,制作评价样品3时,将步骤D中的蚀刻剂的供给时间在20秒~240秒之间进行变化,制作多个评价样品3。制作评价样品3时的各步骤中的处理条件除步骤B及步骤C的循环数以外设为与实施例1的各步骤中的处理条件同样。需要说明的是,制作评价样品3时的第1原料、第2原料、第3原料、第1反应体、第2反应体、第3反应体、及催化剂均与制作评价样品1时的相应物相同。
针对所制作的各评价样品,对按照步骤D中的蚀刻剂的各供给时间的、在第1表面上形成的SiO膜的厚度、在第2表面上形成的SiO膜的厚度的各自进行测定。另外,根据测定结果,由在第2表面上形成的SiO膜的厚度减去在第1表面上形成的SiO膜的厚度,由此求出选择性(Selectivity)。选择性的值越大,则越能够在第2表面上以高精度选择性地形成膜。将评价样品1的结果示于图8,将评价样品2的结果示于图9,将评价样品3的结果示于图10。图8~图10的横轴表示蚀刻剂的供给时间(秒)、即处理时间,纵轴表示SiO膜的厚度(Arbitrary Unit:a.u.;任意单位)。
由图8~图10可知,评价样品1~3中均确认到通过对在进行步骤B、步骤C后、进行步骤E前进行的步骤D中的蚀刻剂的供给时间进行控制,能够在第2表面上以高选择性形成膜。

Claims (21)

1.衬底处理方法,其具有:
(a)通过向具有第1表面和第2表面的衬底供给与所述第1表面反应的第1改性剂,从而在所述第1表面形成第1抑制剂层的工序;
(b)通过向所述衬底供给至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂,从而在所述第2表面上形成第1膜的工序;
(c)通过向所述衬底供给至少对第2成膜剂的一部分赋予了第2能量的该第2成膜剂,从而于在所述第2表面上形成的所述第1膜上形成第2膜的工序;
(d)通过向所述衬底供给蚀刻剂,从而将在所述第1表面上形成的包含所述第1膜及所述第2膜中的至少任一者的膜除去的工序;
(e)通过向所述衬底供给与所述第1表面反应的第2改性剂,从而在除去了所述膜后的所述第1表面形成第2抑制剂层的工序;和
(f)通过向所述衬底供给至少对第3成膜剂的一部分赋予了第3能量的该第3成膜剂,从而于在所述第2表面上形成的所述第1膜上的所述第2膜上形成第3膜的工序。
2.如权利要求1所述的衬底处理方法,其中,
(b)中,作为所述第1成膜剂,使用第1原料和第1反应体,
(c)中,作为所述第2成膜剂,使用第2原料和第2反应体,
(f)中,作为所述第3成膜剂,使用第3原料和第3反应体,或者使用第3原料和第3反应体和催化剂,或者使用第3原料和第3反应体和第4反应体。
3.如权利要求2所述的衬底处理方法,其中,所述第2原料的分子结构与所述第1原料不同。
4.如权利要求3所述的衬底处理方法,其中,所述第2原料的热分解温度低于所述第1原料的热分解温度。
5.如权利要求3所述的衬底处理方法,其中,所述第1膜及所述第2膜的各自包含原子X,所述第1原料不含所述原子X彼此的化学键,所述第2原料含有所述原子X彼此的化学键。
6.如权利要求2所述的衬底处理方法,其中,所述第2原料的分子结构与所述第1原料相同。
7.如权利要求2所述的衬底处理方法,其中,
所述第1反应体与所述第2反应体与所述第4反应体的分子结构相同,
所述第1反应体的分子结构与所述第3反应体不同。
8.如权利要求2所述的衬底处理方法,其中,
(b)中,向所述衬底交替地供给所述第1原料和所述第1反应体,
(c)中,向所述衬底交替地供给所述第2原料和所述第2反应体,
(f)中,向所述衬底交替地供给所述第3原料和所述第3反应体,或者向所述衬底交替地供给所述第3原料和所述第3反应体且至少与任一者一同供给催化剂,或者向所述衬底交替地供给所述第3原料和所述第4反应体后向所述衬底供给活化后的所述第3反应体。
9.如权利要求1~8中任一项所述的衬底处理方法,其中,在进行(b)后、进行(c)前,还具有通过向所述衬底供给蚀刻剂从而将在所述第1表面上形成的所述第1膜除去的工序。
10.如权利要求1~8中任一项所述的衬底处理方法,其中,所述第2能量为所述第1能量以上的能量、或者为比所述第1能量高的能量。
11.如权利要求1~8中任一项所述的衬底处理方法,其中,所述第3能量为所述第2能量以下的能量、或者为比所述第2能量低的能量。
12.如权利要求1~8中任一项所述的衬底处理方法,其中,在第1温度下进行(b),在所述第1温度以上的第2温度下、或比所述第1温度高的第2温度下进行(c)。
13.如权利要求1~8中任一项所述的衬底处理方法,其中,在第1温度下进行(b),在第2温度下进行进行(c),在所述第2温度以下的第3温度下、或比所述第2温度低的第3温度下进行(f)。
14.如权利要求1~8中任一项所述的衬底处理方法,其中,所述第2膜的材质与所述第1膜相同,所述第3膜的材质与所述第1膜及所述第2膜不同。
15.如权利要求1~8中任一项所述的衬底处理方法,其中,所述第2膜的耐氧化性为所述第1膜的耐氧化性以上、或者比所述第1膜的耐氧化性高。
16.如权利要求1~8中任一项所述的衬底处理方法,其中,所述第1膜及所述第2膜为氮化膜,所述第3膜为氧化膜。
17.如权利要求1~8中任一项所述的衬底处理方法,其中,所述第1表面为含氧膜的表面,所述第2表面为非含氧膜的表面。
18.如权利要求17所述的衬底处理方法,其中,所述含氧膜为氧化膜,所述非含氧膜为氮化膜。
19.半导体器件的制造方法,所述制造方法具有:
(a)通过向具有第1表面和第2表面的衬底供给与所述第1表面反应的第1改性剂,从而在所述第1表面形成第1抑制剂层的工序;
(b)通过向所述衬底供给至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂,从而在所述第2表面上形成第1膜的工序;
(c)通过向所述衬底供给至少对第2成膜剂的一部分赋予了第2能量的该第2成膜剂,从而于在所述第2表面上形成的所述第1膜上形成第2膜的工序;
(d)通过向所述衬底供给蚀刻剂,从而将在所述第1表面上形成的包含所述第1膜及所述第2膜中的至少任一者的膜除去的工序;
(e)通过向所述衬底供给与所述第1表面反应的第2改性剂,从而在除去了所述膜后的所述第1表面形成第2抑制剂层的工序;和
(f)通过向所述衬底供给至少对第3成膜剂的一部分赋予了第3能量的该第3成膜剂,从而于在所述第2表面上形成的所述第1膜上的所述第2膜上形成第3膜的工序。
20.衬底处理***,其具有第1处理部、第2处理部和第3处理部,
所述第1处理部能够进行:
(a)通过向具有第1表面和第2表面的衬底供给与所述第1表面反应的第1改性剂,从而在所述第1表面形成第1抑制剂层的处理;
(b)通过向所述衬底供给至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂,从而在所述第2表面上形成第1膜的处理;和
(c)通过向所述衬底供给至少对第2成膜剂的一部分赋予了第2能量的该第2成膜剂,从而于在所述第2表面上形成的所述第1膜上形成第2膜的处理,
所述第2处理部能够进行:(d)通过向所述衬底供给蚀刻剂,从而将在所述第1表面上形成的包含所述第1膜及所述第2膜中的至少任一者的膜除去的处理,
所述第3处理部能够进行:
(e)通过向所述衬底供给与所述第1表面反应的第2改性剂,从而在除去了所述膜后的所述第1表面形成第2抑制剂层的处理;和
(f)通过向所述衬底供给至少对第3成膜剂的一部分赋予了第3能量的该第3成膜剂,从而于在所述第2表面上形成的所述第1膜上的所述第2膜上形成第3膜的处理。
21.计算机可读取的记录介质,其记录有利用计算机使衬底处理***执行下述步骤的程序:
(a)通过向具有第1表面和第2表面的衬底供给与所述第1表面反应的第1改性剂,从而在所述第1表面形成第1抑制剂层的步骤;
(b)通过向所述衬底供给至少对第1成膜剂的一部分赋予了第1能量的该第1成膜剂,从而在所述第2表面上形成第1膜的步骤;
(c)通过向所述衬底供给至少对第2成膜剂的一部分赋予了第2能量的该第2成膜剂,从而于在所述第2表面上形成的所述第1膜上形成第2膜的步骤;
(d)通过向所述衬底供给蚀刻剂,从而将在所述第1表面上形成的包含所述第1膜及所述第2膜中的至少任一者的膜除去的步骤;
(e)通过向所述衬底供给与所述第1表面反应的第2改性剂,从而在除去了所述膜后的所述第1表面形成第2抑制剂层的步骤;和
(f)通过向所述衬底供给至少对第3成膜剂的一部分赋予了第3能量的该第3成膜剂,从而于在所述第2表面上形成的所述第1膜上的所述第2膜上形成第3膜的步骤。
CN202311119277.1A 2022-09-26 2023-08-31 衬底处理方法、半导体器件的制造方法、衬底处理***及记录介质 Pending CN117766374A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022153086A JP2024047456A (ja) 2022-09-26 2022-09-26 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
JP2022-153086 2022-09-26

Publications (1)

Publication Number Publication Date
CN117766374A true CN117766374A (zh) 2024-03-26

Family

ID=88093023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311119277.1A Pending CN117766374A (zh) 2022-09-26 2023-08-31 衬底处理方法、半导体器件的制造方法、衬底处理***及记录介质

Country Status (5)

Country Link
US (1) US20240105443A1 (zh)
EP (1) EP4343815A1 (zh)
JP (1) JP2024047456A (zh)
KR (1) KR20240043684A (zh)
CN (1) CN117766374A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
JP2020056104A (ja) * 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー.ブイ. 選択的パッシベーションおよび選択的堆積
JP6860605B2 (ja) 2019-03-18 2021-04-14 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP6960953B2 (ja) 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7076490B2 (ja) * 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
US20240105443A1 (en) 2024-03-28
EP4343815A1 (en) 2024-03-27
KR20240043684A (ko) 2024-04-03
JP2024047456A (ja) 2024-04-05

Similar Documents

Publication Publication Date Title
CN111719133A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN113314393B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
EP4245883A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and program
TW202230514A (zh) 半導體裝置的製造方法,基板處理方法,基板處理裝置,及程式
KR20240043091A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램
CN117702084A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
WO2023047918A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7328293B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
CN115110058A (zh) 半导体装置的制造方法、基板处理方法、记录介质和基板处理装置
CN115224102A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
CN117766374A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理***及记录介质
TWI841132B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7329021B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN117253819A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
CN116246942A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
CN116057677A (zh) 半导体器件的制造方法、衬底处理装置及程序
CN117546277A (zh) 半导体装置的制造方法、基板处理方法、基板处理装置以及程序
CN117121172A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置、及程序
JP2023018545A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN113113284A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN117941038A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及程序

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination