CN117727798A - 双向非对称瞬态电压抑制器器件 - Google Patents

双向非对称瞬态电压抑制器器件 Download PDF

Info

Publication number
CN117727798A
CN117727798A CN202211129583.9A CN202211129583A CN117727798A CN 117727798 A CN117727798 A CN 117727798A CN 202211129583 A CN202211129583 A CN 202211129583A CN 117727798 A CN117727798 A CN 117727798A
Authority
CN
China
Prior art keywords
layer
isolation
region
major surface
tvs device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211129583.9A
Other languages
English (en)
Inventor
鲍里斯·罗森萨夫特
斯特凡·斯泰因霍夫
顾兴冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Semiconductor (Wuxi) Co Ltd
Original Assignee
Littelfuse Semiconductor (Wuxi) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Littelfuse Semiconductor (Wuxi) Co Ltd filed Critical Littelfuse Semiconductor (Wuxi) Co Ltd
Priority to CN202211129583.9A priority Critical patent/CN117727798A/zh
Priority to KR1020230121152A priority patent/KR20240038611A/ko
Priority to EP23197020.3A priority patent/EP4340045A1/en
Priority to US18/369,054 priority patent/US20240096527A1/en
Publication of CN117727798A publication Critical patent/CN117727798A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Element Separation (AREA)

Abstract

公开了一种双向非对称瞬态电压抑制器器件，以及一种瞬态电压抑制(TVS)器件和形成方法。TVS器件可以包括：第一层，其被设置在基板的第一表面上，该第一层包括第一P+层；第二层，其被设置在基板的与第一表面相对的第二表面上，该第二层包括第二P+层；第三层，其被设置在第一P+层和第二P+层之间，该第三层包括N‑层；以及隔离扩散区域，该隔离扩散区域包括P结构，其被连接至第二P+层，并沿N‑层的周边延伸。

Description

双向非对称瞬态电压抑制器器件
技术领域
实施例涉及电路保护器件领域，包括瞬态电压抑制器器件。
背景技术
诸如瞬态电压抑制器(TVS)器件的半导体器件可以被制造为单向器件或双向器件。在许多应用中，TVS二极管可被用于保护敏感电路节点免受单次和限时过压故障的影响。此类TVS二极管也被用于现代大功率IGBT电路中，以防止集电极电路(collectorcircuit)中的过载。对此类TVS二极管的要求可以包括具有低偏差和低温度系数的高击穿电压，以及具有低钳位电压的高浪涌电流能力。在当今的技术中，两个或更多个低压TVS二极管被串联布置以实现大约500V的电压范围。这种串联连接既昂贵又热效率低。具有台面(mesa)或沟(moat)终端(termination)的低压TVS二极管不太适合高压TVS应用，因为此类器件中的电场分布在钝化材料附近显示出最大值，该最大值导致击穿电压的严重偏差和高泄漏电流。
关于这些和其他考虑，提供了本公开。
发明内容
在一个实施例中，TVS器件可以包括被设置在基板(substrate)的第一表面上的第一层，该第一层包括第一P+层。TVS器件还可以包括被设置在基板的与第一表面相对的第二表面上的第二层，该第二层包括第二P+层。像这样，TVS器件可以包括被设置在第一P+层和第二P+层之间的第三层，该第三层包括N-层。TVS器件还可以包括隔离扩散区域(isolationdiffusion region)，该隔离扩散区域包括P结构，其被连接到第二P+层，并且沿着N-层的周边延伸。
在进一步的实施例中，提供了一种非对称双向瞬态电压抑制(TVS)器件。非对称双向TVS器件可以包括半导体基板，其具有第一主表面、与第一主表面相对的第二主表面和一组侧表面。非对称双向TVS器件可以包括被设置在第一主表面上并且包括第一极性的第一层和被设置在第二主表面上并且包括第一极性的第二层。非对称双向TVS器件还可以包括第三层，该第三层包括第二极性并且被设置在基板的主体(bulk)内，并且被设置在第一层和第二层之间并与第一层和第二层接触。非对称双向TVS器件还可以包括隔离扩散区域，该隔离扩散区域包括具有第一极性的掺杂材料，隔离扩散区域沿着该组侧表面被设置，其被连接到第二层并且沿着第三层的周边延伸。
在另一实施例中，一种形成非对称双向TVS器件的方法可以包括提供N-基板，以及通过从N-基板的第二主表面扩散P型掺杂剂，沿着N-基板的周边形成包括P-材料的隔离扩散区域。该方法可以包括在基板的第一主表面上形成包括第一P+层的第一层，以及在基板的与第一表面相对的第二主表面上形成包括第二P+层的第二层。像这样，在第一P+层和第二P+层之间形成N-层，并且隔离扩散区域与第一P+层电隔离。
附图说明
图1是被布置在具有高功率IGBT电路的电路中以防止集电极电路中的过载的TVS二极管的一个实施方式；
图2A示出了根据本公开的实施例的TVS器件；
图2B描绘了对于图2A的TVS器件在反向阻断模式下的电场强度的二维图；
图3示出了根据本公开的实施例布置的TVS器件的示例性电流-电压(I-V)特性；
图4示出了根据本公开的另一实施例的TVS器件；
图5示出了根据本公开的进一步的实施例的另一TVS器件；
图6示出了根据本公开的附加实施例的又一TVS器件；
图7描绘了通常根据图2A的实施例布置的非对称双向高压TVS器件的实验测量的反向I-V行为；
图8呈现了示例性处理流程；
图9呈现了示例性处理流程；和
图10呈现了示例性处理流程。
具体实施方式
现在将在下文中参照附图更全面地描述本实施例，其中示出了示例性实施例。实施例不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并将其范围充分传达给本领域技术人员。在附图中，相同的数字始终指代相同的元件。
在下面的描述和/或权利要求中，术语“在……上”、“覆盖于……上面”、“被设置在……上面”和“在上方”可以被用在下面的描述和权利要求中。“在……上”、“覆盖于……上面”、“被设置在……上面”和“在上方”可被用于指示两个或更多个元件彼此直接物理接触。此外，术语“在……上”、“覆盖于……上面”、“被设置在……上面”和“在上方”可能意味着两个或更多个元件彼此不直接接触。例如，“在上方”可能意味着一个元件在另一个元件之上但彼此不接触，并且在两个元件之间可以具有另一个元件或多个元件。
在各种实施例中，提供了用于形成双向TVS器件的新颖器件结构和技术。
图1示出了TVS二极管的一个实施方式，该TVS二极管被布置在具有高功率IGBT电路的电路中以防止集电极电路中的过载，从而提供IGBT有源钳位。
图2A示出了根据本公开的实施例布置的TVS设备200。该实施例以及随后的其他实施例基于形成单片双向非对称TVS二极管以满足高电压要求的方法。简而言之，在本实施例中，NPT(non-punch-through，非穿通)P+N-P+结构可以被形成在半导体晶粒(die)中，该半导体晶粒还提供有隔离扩散边缘终端，从而形成适用于高压TVS应用的单片器件。
作为参考，已知的低压TVS器件可以被形成有各种类型的隔离结构，该隔离结构可以包括沟或台面边缘终端形式的钝化。请注意，此类器件可能不适用于高压TVS应用，因为电场分布在钝化附近显示出最大值，这会导致击穿电压的严重偏差和高泄漏电流。参考图3，示出了TVS器件200的示例性电流-电压(I-V)特性。TVS器件200的有源钳位功能对应于反向阻断方向(阴极上的“+”和阳极上的“-”)。如下文详述，TVS器件200的结构，包括背面隔离扩散的使用，在可能的反向方向上产生低的击穿电压偏差，这是因为最大电场被放置在半导体本体(semiconductor body)的主体区域内。此外，NPTP+N-P+结构的使用提供其他重要优点，诸如在浪涌电流事件期间具有低功率损耗的低钳位电压，以及击穿电压的低热系数。第一个优点是由于反向阻断模式中所显示出的负动态电阻而出现的(参见图3的骤回(snapback)区域)。图3中显示的骤回行为是由PNP结构的晶体管增益引起的，该增益取决于电流值。这种效果是通过将反向阻断模式下的电场稳定阶段(plateau)最大值(M1)设计为位于Si主体中(这意味着在本示例中，M1位于到隔离扩散区域很远(数百微米)的下部P+N结中)而促成的，如下详述。
再次转向图2A，TVS器件200可以形成在单片半导体晶粒中，该单片半导体晶粒由基板202表示。TVS器件200可以包括被设置在基板202的第一主表面208上的第一层204，其中第一层可以是第一P+层。TVS器件200还可以包括被设置在基板202的第二主表面212上的第二层210，该第二主表面212与第一主表面208相对，其中第二层构成第二P+层。如本文所用，术语“P+”或“P+层”可以指半导体基板中具有通常在1E17cm-3-1E21cm-3范围内的p掺杂剂的表面浓度的区域。
TVS器件200还可以包括被设置在第一P+层和第二P+层之间的第三层206，其中第三层206是N-层。TVS器件200还可以包括隔离扩散区域214，其包括被连接到第二P+层的P层，并且沿着N-层的周边延伸。如本文所用，术语“P”或“P层”可指半导体基板中具有通常在5E16cm-3-1E18cm-3范围内的p掺杂剂的表面浓度的区域。因此，隔离扩散区214形成用于图2的器件结构的隔离扩散边缘终端。注意，隔离扩散区域214可以通过在对晶圆(wafer)进行划片以形成基板202之前从晶圆的边界区域215扩散掺杂剂来形成。边界区域可以对应于在划片前在半导体晶圆表面上限定晶粒或芯片(chip)边缘(示出为侧217)的表面网格图案。因此，边界区域将表示在划片之后在半导体晶粒的侧表面上方延伸的的在半导体基板的区域。
在图2A的实施例中，隔离扩散区域214从第二主表面212延伸到第一主表面208，而第一P+层(第一层204)仅在第一主表面208的第一部分上方延伸。N-层(第三层206)在围绕第一层204的第一主表面208的第二部分上方延伸，使得第一P+层与在基板202的周边上延伸的隔离扩散区域214电隔离。TVS器件200还可以包括顶部钝化层207，诸如氧化物层和顶部电极接触件209(ME1)，诸如金属接触件，其被形成在顶部钝化层207的开口中。附加地，底部电极接触件211(ME2)可以被形成为第二主表面212上的覆盖层(blanket layer)。
图2A还提供了在TVS器件200操作期间电场最大值位置的指示。稳定阶段最大值M1指示用于TVS器件200在反向阻断方向(有源钳位模式)中操作的电场最大值的位置。注意，由于非对称(P/P+)-N-结，M1可能总是位于P+N-结中(N-区和P+第二层210之间)。为了更清楚地说明这种现象，图2B提供了二维横截面图，其示出了在反向阻断模式下TVS器件200中的电场强度的模拟，其中根据所示的笛卡尔坐标系将场强绘制为位置的函数。注意，沿Y轴的距离以微米为单位，而TVS器件200沿X轴的宽度可对应于几毫米或更多。如图2B所示，最大值M1位于P/N结中并形成沿X轴延伸的稳定阶段(见图2A)。注意，M1(沿X轴)距隔离扩散区域214边缘的横向距离可以大约数百微米。
最大值M2指示用于TVS器件200在正向阻断方向上的操作的电场最大值的位置。注意，由于PN结曲率的原因，M2可能总是位于第一P+层(第一层204)和N-层之间的P+N-结的弯曲边缘中。
现在转向图4，示出了根据本公开的其他实施例的被布置在基板402内的TVS器件400。在该示例中，除了围绕第三层206的隔离扩散区域414之外，隔离由从第一表面408延伸的台面隔离区域416的台面结构提供。台面隔离区域416被设计成围绕第一P+层(意指第一层404)，其中台面隔离区域416还被设置为与隔离扩散区域414接触。台面隔离区域416可以通过已知操作而被形成，该已知操作包括掩模、蚀刻和形成用于台面隔离区域416的绝缘体材料(诸如氧化物)的操作。TVS器件400还可以包括顶部电极接触件409(ME1)，诸如金属接触件，其被形成在由台面隔离区域416界定的区域中的第一表面408中。此外，底部电极接触件411(ME2)可以被形成为第二表面412上的覆盖层。
如在TVS器件200中，示出为Ml的反向阻断模式最大值可以位于距离隔离扩散区域很远(数百微米)的下部P+N-结(N-区域和第二层210之间)中。由于强耗尽层靠近钝化层弯曲，示出为M2的正向阻断模式最大值可以位于台面隔离区域416的钝化层的附近(几微米或更小)。
这种结构的主要优点是隔离扩散的深度由MESA深度限定。换言之，因为隔离扩散区域414紧靠台面隔离区域416的底部，所以隔离扩散区域414将只需要从第二表面412延伸到到达台面隔离区域416所需的深度。因此，该设计允许通过增加MESA深度来降低隔离扩散深度，并且因此减少从第二表面扩散掺杂剂所需的深度，并且因此减少掺杂剂扩散时间并于是降低工艺成本。
该设计的相关优点是，与图2A的实施例的隔离扩散区域214相比，隔离扩散区域414可以通过仅从第二主表面212扩散P型掺杂剂来形成，该区域在实际实施方式中通过从第一主表面208以及从第二主表面212扩散P型掺杂剂而形成。该设计的另一优点是第一P+层(即第一层404)借助于台面隔离区域416的绝缘体材料与隔离扩散区域414固有地(inherently)电隔离。因此，第一层404可以如所示出的被形成在台面隔离区域416内的整个第一主表面208上方，使得不需要如图2A的实施例中那样的掩模操作来形成较小的P+区域。
现在转向图5，示出了根据本公开的其他实施例的被布置在基板502内的TVS器件500。在该示例中，除了围绕第三层206的隔离扩散区域514之外，隔离由从第一表面508延伸的被示出为台面隔离区域516的另一结构提供。台面隔离区域516还被设计为围绕第一P+层(意指第一层504)，其中台面隔离区域516被设置为与隔离扩散区域514接触。台面隔离区域516可以通过已知操作形成，包括形成用于台面隔离区域516的绝缘体材料(诸如氧化物)的操作。在该示例中，台面隔离区域具有两阶台面结构：台面隔离区域516的第一阶518具有形成在第一P+层内的下表面520，以及台面隔离区域516的第二阶522具有形成在N-层内的下表面524。这种结构有助于在正向阻断方向(阴极上的“-”和阳极上的“+”)的更好的阻断能力。
TVS器件500可以进一步包括顶部电极接触件509(ME1)，诸如金属接触件，其被形成在由台面隔离区域516界定的区域中的第一表面508中。此外，底部电极接触件511(ME2)可以被形成为第二表面512上的覆盖层。
如在TVS器件200和TVS器件400中，被示出为Ml的反向阻断模式最大值可以位于到隔离扩散区域很远(数百微米)的下P+N-结中(在N-区域和第二层210之间)。
除了图4的设计的优点之外，在该设计中，用于正向阻断模式的电场分布最大值位于远离(几十微米)由台面隔离区域516提供的钝化的位置，如M2所示。这种几何结构促成了操作期间的更低的泄露电流和更高的击穿电压。
现在转向图6，示出了根据本公开的附加实施例的被布置在基板602内的TVS器件600。在该示例中，除了围绕第三层606(N-层)的隔离扩散区域614之外，隔离还通过从第一表面608延伸到N-层中的沟结构(被示出为沟隔离区域616)来提供。沟隔离区域616还以其中沟隔离区域616被设置与隔离扩散区域614接触的方式围绕第一P+层(第一层604)。沟隔离区域616可以通过已知操作形成，包括掩模、蚀刻和形成用于沟隔离区域616的绝缘体材料(诸如氧化物)的操作。
TVS器件600还可以包括顶部电极接触件609(ME1)，诸如金属接触件，其被形成在由沟隔离区域616界定的区域中的第一表面608中。此外，底部电极接触件611(ME2)可以被形成为第二表面612上的第二P+层(第二层610)上方的覆盖层。
如在TVS器件200中，被示出为M1的反向阻断模式最大值稳定阶段可以位于与隔离扩散区域614数百微米距离的P+N-结中(在N-层(第三层606)和第二层610之间)。由于强耗尽层靠近钝化层弯曲，被示出为M2的正向阻断模式最大值可以位于沟隔离区域616的钝化层的附近(几微米或更小)。
如图6所示，沟隔离区域616可以远离基板602的边缘618而被形成。作为示例，基板602可以表示在从较大的半导体晶圆切割或划片之后的半导体晶粒。该设计的优点是与隔离扩散区214相比，隔离扩散区域614可以通过仅从第二主表面212扩散P型掺杂剂来形成，如前所述。该设计的另一优点是，第一P+层(第一层604)凭借沟隔离区域616的绝缘体材料而与隔离扩散区域614固有地电隔离。因此，第一层604可以被形成在由沟隔离区域616围绕的区域内的整个第一主表面208上方，如图所示，使得不需要如图2A的实施例中那样的掩模操作来形成较小的P+区。图6的设计的又一个优点在于，被用于形成基板602的边缘618的诸如划片之类的操作位于远离沟隔离区域616的绝缘体材料的位置，从而防止划片通过绝缘体材料发生，该操作可能倾向于产生缺陷。
总之，关于图2A-6所讨论的TVS器件的实施例提供了具有隔离扩散区域的P+/N-/P+层的配置，其将显示出比已知P/N/P器件结构的增益更低的晶体管增益。然而，根据设计的细节，这些P+N-P+结构可能会由于P+N-P+结构的电流放大而在反向上显示出不适当增加的热泄漏电流。
在本公开的附加实施例中，这些上述结构中的任何一个都可以被修改以通过例如选择正确的N-层厚度来减少热泄漏电流。N-层的厚度越高，PNP晶体管的增益就越低。PNP结构的晶体管增益越低，泄漏电流越低。
在本公开的进一步实施例中，热泄漏可以通过隔离使用电子的器件来进一步减少。图7是示出通常根据图2A的实施例布置的非对称双向高压TVS器件的实验测量的反向I-V行为的曲线图。最左边的曲线示出了针对未辐照的器件结构的I-V特性，同时中间的曲线示出了利用相对较低剂量的电子进行辐照后的器件结构的I-V特性，以及最右边的曲线示出了利用相对较高剂量的电子进行辐照后的器件结构的I-V特性。如所示出的，例如，电子辐照的使用可显著降低600V处的泄露电流，并显著提高了击穿电压，在150℃测量温度下提高了100V或更多。根据本公开的各种实施例，有效降低泄漏和提高击穿电压的电子剂量范围可以在0.2kGy-20kGy之间。
图8呈现了示例性工艺流程800。在框802处，提供基板，其中该基板由N-材料形成，意味着基板是掺杂了N型掺杂剂的半导体材料，其表面浓度范围在5E13cm-3-1E15cm-3。
在框804处，P型掺杂剂沿着基板的边界区域从半导体基板的第一主表面和第二主表面扩散到半导体基板的主体中，从而形成包括从第一主表面延伸到第二主表面的P-材料的隔离扩散区域。在一些示例中，从第一主表面和第二主表面同时扩散掺杂剂。因此，隔离扩散区域可以凭借由围绕第一P+层的N-材料形成的第一主表面的区域而与第一P+层电隔离。
在框806处，在基板的第一主表面上形成第一P+层。第一P+层可以具有在1E17cm-3-1E21cm-3范围内的P型掺杂剂表面浓度。第一P+层可以仅形成在第一主表面的第一区域上方，使得在第一主表面的第二区域中，基板的N-材料保留。在一个示例中，第一主表面的第一区域可以对应于硅晶圆上的多个阴极区域，该多个阴极区域对应于要被形成的多个TVS晶粒。因此，所形成的器件可以表示具有低反向击穿电压偏差的P+NP+非穿通TVS器件，因为该结构将最大电场放置在半导体本体的主体区域中。在一些实施例中，在基板的第二主表面上形成第二P+层与形成第一P+层同时或相继发生。因此，N-层被形成在第一P+层和第二P+层之间的基板的主体区域中。在一些示例中，第二P+层可以以覆盖方式被形成在整个第二主表面上方。
在框808处，在第一主表面上形成钝化层，诸如氧化物。在框810处，在第一主表面和第二主表面上形成金属接触层。在一个示例中，金属接触件可以被形成在第一主表面上的开口中，诸如在第一P+层上方，以形成第一电极接触件。在一些示例中，可以在第二主表面上形成覆盖金属接触件以形成与第二P+层接触的第二电极接触件。
图9呈现了另一示例性工艺流程900。在框902处，提供基板，其中基板由N-材料形成，意味着基板是掺杂有N型掺杂剂的半导体材料，其表面浓度范围为5E13cm-3-1E15cm-3。
在框904处，将P型掺杂剂引入基板的第二主表面中并从其扩散，形成隔离扩散区域，该隔离扩散区域沿着第二主表面的表示基板的边界区域的一部分延伸到基板中。在一个实施方式中，边界区域可以对应于限定待划片的半导体晶圆的晶粒或芯片边缘的表面图案。因此，边界区域可以表示在从晶圆切割晶粒之后在半导体晶粒的侧表面上方延伸的半导体基板的区域。
在框906处，在基板的第一主表面上形成第一P+层并且在基板的第二主表面上形成第二P+层。在不同的实施例中，第二P+层的形成可以与第一P+层的形成同时或相继发生。因此，可以在第一P+层和第二P+层之间限定N-层，其中N-层表示N-基板的内部部分。根据特定实施例，第一P+层并且可以具有在5E15cm-3-5E17cm-3范围内的P型掺杂剂表面浓度。第二P+层可以具有在1E17cm-3-1E21cm-3范围内的P型掺杂剂表面浓度。
在框908处，台面结构以台面结构和隔离扩散区域接合以形成隔离结构的方式沿着边界区域被形成在基板的第一主表面上。隔离结构可以包含第一P+层和N-层以形成P+NP+非穿通双向TVS。在不同的实施例中，台面结构可以是简单的台面结构或两阶台面结构。在两阶台面结构的特定实施例中，在方框906中形成的第一P+层可能需要相对于简单台面结构低数百倍的掺杂浓度梯度，以实现将最大场位置远离钝化的放置效果和由此产生的更好的正向阻断能力。该较低梯度可使用具有相对较高扩散系数的已知掺杂剂来实现。
在框910处，金属接触层被形成在第一主表面和第二主表面上，以形成与第一P+层接触的第一电极接触件和与第二P+层接触的第二电极接触件。
图10呈现了另一示例性工艺流程1000。在框1002处，提供基板，其中基板由N-材料形成，意味着基板是掺杂有N型掺杂剂的半导体材料，其表面浓度范围为5E13cm-3-1E15cm-3。
在框1004处，将P型掺杂剂引入基板的第二主表面并从其扩散，形成隔离扩散区域，该隔离扩散区域沿着第二主表面的表示基板的边界区域的一部分延伸到基板中。在一个实施方式中，边界区域可以对应于限定待划片的半导体晶圆的晶粒或芯片边缘的表面图案。因此，边界区域可以表示在从晶圆切割晶粒之后在半导体晶粒的侧表面上方延伸的半导体基板的区域。
在框1006处，在基板的第一主表面上形成第一P+层并且在基板的第二主表面上形成第二P+层。在不同的实施例中，第二P+层的形成可以与第一P+层的形成同时或相继发生。因此，可以在第一P+层和第二P+层之间限定N-层，其中N-层表示N-基板的内部部分。根据特定实施例，第一P+层并且可以具有在5E15cm-3-5E18cm-3范围内的P型掺杂剂表面浓度。第二P+层可以具有在1E17cm-3-1E21cm-3范围内的P型掺杂剂表面浓度。
在框1008处，沟结构以沟结构与隔离扩散区域结合以形成隔离结构的方式沿边界区域被形成在基板的第一主表面上。隔离结构可以包含第一P+层和N-层以形成P+NP+非穿通双向TVS。在特定实施例中，沟结构可以被定位成使得沟结构相对于隔离扩散区域向内移位，使得后续划片工艺将限定延伸穿过隔离扩散区域但不穿过沟结构的TVS芯片的侧表面。
在框1010处，在第一主表面和第二主表面上形成金属化层(金属接触层)，以形成与第一P+层接触的第一电极接触件和与第二P+层接触的第二电极接触件。
虽然前述实施例集中于P+NP+非穿通器件，但在另外的实施例中，可以根据前述实施例中概述的原理形成N+PN+非穿通器件。例如，与图4-图6中公开的P+NP+结构类似的N+P-N+结构由于适用的N-掺杂剂的扩散系数与P-掺杂剂相比较低，而可能特别适用于制造非穿通器件。
尽管已经参考某些实施例公开了本实施例，但是在不脱离如所附权利要求所限定的本公开的范围和领域的情况下，对所描述的实施例的许多修改、变更和改变是可能的。因此，本实施例不限于所描述的实施例，并且可以具有由所附权利要求的语言及其等效物所限定的全部范围。

Claims (20)

1.一种瞬态电压抑制(TVS)器件，包括：
第一层，所述第一层被设置在基板的第一表面上，包括第一P+层；
第二层，所述第二层被设置在所述基板的与所述第一表面相对的第二表面上，包括第二P+层；
第三层，所述第三层被设置在所述第一P+层和所述第二P+层之间，包括N-层；和
隔离扩散区域，所述隔离扩散区域包括P结构，所述P结构被连接至所述第二P+层，并沿所述N-层的周边延伸。
2.根据权利要求1所述的TVS器件，其中，所述第一层、所述第二层和所述第三层形成在反向阻断模式下具有负动态电阻的非穿通器件。
3.根据权利要求1所述的TVS器件，其中，所述隔离扩散区域从所述第二表面延伸到所述第一表面，其中，所述第一P+层在所述第一表面的第一部分上方延伸，其中所述N-层在所述第一表面的第二部分上方延伸，并且其中，所述第一P+层与所述隔离扩散区域电隔离。
4.根据权利要求1所述的TVS器件，还包括台面隔离区域，所述台面隔离区域从所述第一表面延伸并围绕所述第一P+层，其中，所述台面隔离区域被设置为与所述隔离扩散区域接触。
5.根据权利要求4所述的TVS器件，其中，所述台面隔离区域包括两阶台面结构。
6.根据权利要求5所述的TVS器件，其中，所述台面隔离区域的第一阶具有形成在所述第一P+层内的下表面，并且其中，所述台面隔离区域的第二阶具有形成在所述N-层内的下表面。
7.根据权利要求1所述的TVS器件，还包括沟隔离区域，所述沟隔离区域从所述第一表面延伸到所述N-层中，并且围绕所述第一P+层，其中，所述沟隔离区域被设置为与所述隔离扩散区域接触。
8.根据权利要求1所述的TVS器件，其中，所述隔离区域形成所述TVS器件的隔离扩散边缘终端。
9.一种非对称双向瞬态电压抑制(TVS)器件，包括：
半导体基板，所述半导体基板具有第一主表面、与所述第一主表面相对的第二主表面以及一组侧表面；
第一层，所述第一层被设置在所述第一主表面上并且包括第一极性；
第二层，所述第二层被设置在所述第二主表面上并且包括所述第一极性；和
第三层，所述第三层包括第二极性并且被设置在所述基板的主体内，并且被设置在所述第一层和所述第二层之间并与所述第一层和所述第二层接触；和
隔离扩散区域，所述隔离扩散区域包括具有所述第一极性的掺杂材料，所述隔离扩散区域沿所述一组侧表面被设置，所述隔离扩散区域被连接到所述第二层并沿所述第三层的周边延伸。
10.根据权利要求9所述的非对称双向TVS器件，其中，所述第一层包括第一P+层，所述第二层包括第二P+层，并且所述第三层包括N-层，其中所述第一P+层、所述第二P+层、以及所述N-层形成在反向阻断模式下具有负动态电阻的非穿通器件。
11.根据权利要求10所述的非对称双向TVS器件，其中，所述隔离扩散区域从所述第二主表面延伸到所述第一主表面，其中，所述第一P+层在所述第一主表面的第一部分上方延伸，其中，所述N-层在所述第一主表面的第二部分上方延伸，并且其中所述第一P+层与所述隔离扩散区域电隔离。
12.根据权利要求10所述的非对称双向TVS器件，还包括台面隔离区域，所述台面隔离区域从所述第一主表面延伸并围绕所述第一P+层，其中，所述台面隔离区域被设置为与所述隔离扩散区域接触。
13.根据权利要求12所述的非对称双向TVS器件，其中，所述台面隔离区域包括两阶台面结构。
14.根据权利要求13所述的非对称双向TVS器件，其中，所述台面隔离区域的第一阶具有形成在所述第一P+层内的下表面，并且其中，所述台面隔离区域的第二阶具有形成在所述N-层内的下表面。
15.根据权利要求10所述的非对称双向TVS器件，还包括沟隔离区域，所述沟隔离区域从所述第一表面延伸到所述N-层中，并且围绕所述第一P+层，其中，所述沟隔离区域被设置为与所述隔离扩散区域接触，并且不与所述一组侧表面接触。
16.根据权利要求9所述的非对称双向TVS器件，其中，所述隔离扩散区域形成隔离扩散边缘终端。
17.一种形成非对称双向TVS器件的方法，包括：
提供N-基板；
通过从所述N-基板的第二主表面扩散P型掺杂剂，沿着所述N-基板的周边形成包括P-材料的隔离扩散区域；
在所述半导体基板的第一主表面上形成第一层，所述第一层包括第一P+层；和
在所述基板的与所述第一主表面相对的第二主表面上形成第二层，所述第二层包括第二P+层，其中，N-层被形成在所述第一P+层和所述第二P+层之间，以及
其中，所述隔离扩散区域与所述第一P+层电隔离。
18.根据权利要求17所述的方法，其中，形成所述第一层和形成所述第二层同时发生。
19.根据权利要求17所述的方法，还包括形成附加的隔离结构，包括台面隔离区域或沟隔离区域，其中，所述附加的隔离结构从所述第一主表面延伸并围绕所述第一P+层，并且其中，所述附加的隔离结构被设置为与所述隔离扩散区域接触。
20.根据权利要求17所述的方法，还包括将所述N-基板暴露于一定剂量的电子辐照，其中，所述非对称双向TVS器件的击穿电压增加。
CN202211129583.9A 2022-09-16 2022-09-16 双向非对称瞬态电压抑制器器件 Pending CN117727798A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202211129583.9A CN117727798A (zh) 2022-09-16 2022-09-16 双向非对称瞬态电压抑制器器件
KR1020230121152A KR20240038611A (ko) 2022-09-16 2023-09-12 양방향 비대칭 과도 전압 억제기 디바이스
EP23197020.3A EP4340045A1 (en) 2022-09-16 2023-09-12 Bidirectional asymmetric transient voltage suppressor device
US18/369,054 US20240096527A1 (en) 2022-09-16 2023-09-15 Bidirectional asymmetric transient voltage suppressor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211129583.9A CN117727798A (zh) 2022-09-16 2022-09-16 双向非对称瞬态电压抑制器器件

Publications (1)

Publication Number Publication Date
CN117727798A true CN117727798A (zh) 2024-03-19

Family

ID=88197111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211129583.9A Pending CN117727798A (zh) 2022-09-16 2022-09-16 双向非对称瞬态电压抑制器器件

Country Status (4)

Country Link
US (1) US20240096527A1 (zh)
EP (1) EP4340045A1 (zh)
KR (1) KR20240038611A (zh)
CN (1) CN117727798A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824007B2 (ja) * 1979-07-16 1983-05-18 株式会社日立製作所 半導体装置の製造方法
CN201383498Y (zh) * 2009-03-03 2010-01-13 百圳君耀电子（深圳）有限公司 一种半导体二极管芯片
FR2960097A1 (fr) * 2010-05-11 2011-11-18 St Microelectronics Tours Sas Composant de protection bidirectionnel
US8878236B1 (en) * 2013-05-10 2014-11-04 Ixys Corporation High voltage breakover diode having comparable forward breakover and reverse breakdown voltages
CN104091823A (zh) * 2014-07-24 2014-10-08 江苏捷捷微电子股份有限公司 一种瞬态抑制二极管芯片及其制造方法
US9941264B2 (en) * 2015-04-03 2018-04-10 Littelfuse, Inc. Transient overvoltage protection device
CN110071171B (zh) * 2019-04-18 2024-04-16 江苏捷捷微电子股份有限公司 一种带有过压斩波特性的可控硅芯片及其制备方法
CN114203550A (zh) * 2021-11-02 2022-03-18 浙江里阳半导体有限公司 一种瞬态抑制二极管及其制造方法

Also Published As

Publication number Publication date
EP4340045A1 (en) 2024-03-20
KR20240038611A (ko) 2024-03-25
US20240096527A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US10566462B2 (en) Bipolar semiconductor device and manufacturing method
US4110775A (en) Schottky diode with voltage limiting guard band
US9281392B2 (en) Charge compensation structure and manufacturing therefor
EP1394860B1 (en) Power devices with improved breakdown voltages
KR20150136046A (ko) 반도체 장치
JP2010050441A (ja) 半導体装置
TW201351665A (zh) 具有相反極性蕭基二極體場防護環之蕭基二極體
US11094779B2 (en) Semiconductor device having an edge termination region comprising a first edge termination region of a second conductivity type adjacent to a second edge termination region of a first conductivity type
WO2012150161A1 (en) Bipolar junction transistor in silicon carbide with improved breakdown voltage
KR20240078639A (ko) SiC 기반 보호 디바이스를 위한 구조 및 방법
CN107293533B (zh) 瞬态电压抑制器及其制造方法
US9831327B2 (en) Electrostatic discharge protection devices and methods of forming the same
CN219040487U (zh) 非对称双向瞬态电压抑制器件
CN107301996B (zh) 瞬态电压抑制器及其制造方法
WO2018154963A1 (ja) 半導体装置
CN111863971B (zh) 堆叠状的高截止的InGaAs半导体功率二极管
CN117727798A (zh) 双向非对称瞬态电压抑制器器件
TW202414829A (zh) 雙向非對稱瞬態電壓抑制器元件
CN219303673U (zh) 单向高电压穿通瞬态电压抑制器件
KR20090113964A (ko) 고전압 쇼트키장벽 다이오드의 제조방법
US20240136349A1 (en) Unidirectional high voltage punch through tvs diode and method of fabrication
CN219017660U (zh) 高电压半导体器件
US20220406600A1 (en) Semiconductor device including a field stop region
US11715766B2 (en) Stacked high barrier III-V power semiconductor diode
CN216054719U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination