CN117724569B - 一种偏置电压增强电路及射频功率放大器 - Google Patents
一种偏置电压增强电路及射频功率放大器 Download PDFInfo
- Publication number
- CN117724569B CN117724569B CN202410164073.8A CN202410164073A CN117724569B CN 117724569 B CN117724569 B CN 117724569B CN 202410164073 A CN202410164073 A CN 202410164073A CN 117724569 B CN117724569 B CN 117724569B
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- pmos tube
- tube
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002708 enhancing effect Effects 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 56
- 239000003381 stabilizer Substances 0.000 claims abstract description 15
- 230000000087 stabilizing effect Effects 0.000 claims description 46
- 238000001914 filtration Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明适用于无线通讯技术领域,尤其涉及一种偏置电压增强电路及射频功率放大器。所述偏置电压增强电路包括依次电连接的信号输入端、电流源产生电路、过充产生电路、线性稳压器电路以及信号输出端;所述过充产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电阻、第二电阻以及第一电容。与现有技术相比,通过本发明提出的偏置电压增强电路,在偏置电压建立瞬间,产生可控的电压过充,在偏置电压建立瞬间这一阶段,提升射频功率放大器的偏置电压,进一步提升其开启阶段线性度,有效提高射频功率放大器的性能。
Description
技术领域
本发明适用于无线通讯技术领域,尤其涉及一种偏置电压增强电路及射频功率放大器。
背景技术
在无线射频通信***中,射频功率放大器主要作用为实现射频信号尽可能小失真的放大,其线性度受偏置电压影响,现有的方法的偏置电压由线性稳压器产生稳定的电压值,但对于时分通信***来说,在射频功放的开启阶段线性度往往会受限,对射频功率放大器的性能造成影响。为了解决这一问题,需要在偏置电压建立阶段,产生电压增强过充,以有效提升射频功率放大器线性度。
因此亟需一种新的偏置电压增强电路及射频功率放大器解决上述问题。
发明内容
本发明提供一种偏置电压增强电路及射频功率放大器,旨在解决偏置电压在射频功放的开启阶段线性度受限的问题。
第一方面,本发明提供所述偏置电压增强电路包括依次电连接的信号输入端、电流源产生电路、过充产生电路、线性稳压器电路以及信号输出端;
所述信号输入端用于输入电压;所述电流源产生电路用于产生电流;所述过充产生电路用于产生过充电压;所述线性稳压器电路用于输出稳压信号;所述信号输出端用于输出基准电压;
所述过充产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电阻、第二电阻以及第一电容;
所述第一电容的第一端分别与所述第一NMOS管的漏极、所述第一PMOS管的漏极以及所述第四PMOS管的栅极连接,所述第一电容的第二端分别与所述第一NMOS管的源极以及所述第二NMOS管的源极连接并接地,所述第一NMOS管的栅极连接于外部逻辑控制电路,所述第二NMOS管的漏极与所述第三NMOS管的源极连接,所述第二NMOS管的栅极作为所述过充产生电路的第一输出端,所述第三NMOS管的栅极作为所述过充产生电路的第二输出端,所述第三NMOS管的漏极分别与所述第一电阻的第一端以及所述第二NMOS管的栅极连接,所述第一电阻的第二端分别与所述第四PMOS管的漏极以及所述第三NMOS管的栅极连接,所述第四PMOS管的源极与所述第二电阻的第一端连接,所述第二电阻的第二端与第三PMOS管的漏极连接,所述第三PMOS管的栅极连接于外部逻辑控制电路,所述第三PMOS管的源极和第二PMOS管的源极连接于电源电压,所述第二PMOS管的漏极与所述第一PMOS管的源极连接,所述第一PMOS管的栅极作为所述过充产生电路的第一输入端,所述第二PMOS管的栅极作为所述过充产生电路的第二输入端。
优选的,所述电流源产生电路包括第一滤波稳压电路、第一运算放大器、第一米勒补偿电路、第三电阻、第五PMOS管以及第六PMOS管;所述第一滤波稳压电路的第一端作为所述电流源产生电路的输入端与所述信号输入端连接,所述第一滤波稳压电路的第二端接地,所述第一滤波稳压电路的第三端与所述第一运算放大器的负输入端连接,所述第一运算放大器的输出端分别与所述第一米勒补偿电路的第一端、所述第六PMOS管的栅极连接,所述第一运算放大器的正输入端分别与所述第一米勒补偿电路的第二端、第五PMOS管的漏极以及第三电阻的第一端连接,所述第三电阻的第二端与所述第一电容的第二端连接,所述第五PMOS管的源极与所述第六PMOS管的漏极连接,所述第五PMOS管的栅极作为所述电流源产生电路的第一输出端与所述过充产生电路的第一输入端连接,所述第六PMOS管的源极连接于电源电压,所述第六PMOS管的栅极作为所述电流源产生电路的第二输出端与所述过充产生电路的第二输入端连接。
优选的,所述第一滤波稳压电路包括第二电容和第四电阻,所述第四电阻的第一端作为所述第一滤波稳压电路的第一端,所述第四电阻的第二端与所述第二电容的第一端连接,所述第四电阻的第二端作为所述滤波稳压电路的第三端,所述第二电容的第二端作为所述滤波稳压电路的第二端。
优选的,所述第一米勒补偿电路包括第三电容和第五电阻,所述第五电阻的第一端作为所述第一米勒补偿电路的第一端,所述第五电阻的第二端与所述第三电容的第一端连接,所述第三电容的第二端作为所述第一米勒补偿电路的第二端。
优选的,所述线性稳压器电路包括第二滤波稳压电路、第二运算放大器、第二米勒补偿电路、第四NMOS管、第五NMOS管、第七PMOS管、第六电阻以及第七电阻,所述第二滤波稳压电路的第一端与所述信号输入端连接,所述第二滤波稳压电路的第二端接地,所述第二滤波稳压电路的第三端与所述第二运算放大器的负输入端连接,所述第二运算放大器的输出端分别与所述第二米勒补偿电路的第一端以及所述第七PMOS管的栅极连接,所述第六电阻的第一端分别与所述第二米勒补偿电路的第二端以及第七PMOS管的漏极连接,所述第二运算放大器的正输入端分别与所述第五NMOS管的漏极、第六电阻的第二端以及第七电阻的第一端连接,所述第七PMOS管的源极与电源电压连接,所述第七PMOS管的漏极作为所述线性稳压器电路的输出端与所述信号输出端连接,所述第五NMOS管的源极与所述第四NMOS管的漏极连接,所述第四NMOS管的源极与所述第七电阻的第二端连接以及第二NMOS管的源极连接,所述第四NMOS管的栅极作为所述线性稳压器电路的第一输入端与所述过充产生电路的第一输出端连接,所述第五NMOS管的栅极作为所述线性稳压器电路的第二输入端与所述过充产生电路的第二输出端连接。
优选的,所述第二滤波稳压电路包括第八电阻以及第四电容,所述第八电阻的第一端作为所述第二滤波稳压电路的第一端,所述第八电阻的第二端与所述第四电容的第一端连接,所述第四电容的第二端作为所述第二滤波稳压电路的第二端,所述第八电阻的第二端作为所述第二滤波稳压电路的第三端。
优选的,所述第二米勒补偿电路包括第九电阻以及第五电容,所述第九电阻的第一端作为所述第二米勒补偿电路的第一端,所述第九电阻的第二端与所述第五电容的第一端连接,所述第五电容的第二端作为所述第二米勒补偿电路的第二端。
第二方面,本发明还提供一种射频功率放大器,所述射频功率放大器包括如上述实施例任一项所述的偏置电压增强电路。
与现有技术相比,通过本发明提出的偏置电压增强电路,在偏置电压建立瞬间,产生可控的电压过充,在偏置电压建立瞬间这一阶段,提升射频功率放大器的偏置电压,进一步提升其开启阶段线性度,有效提高射频功率放大器的性能。
附图说明
下面结合附图详细说明本发明。通过结合以下附图所作的详细描述,本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中:
图1是本发明实施例提供的偏置电压增强电路的结构示意图;
图2是本发明实施例提供的偏置电压增强电路的可控电压过充示意图。
图中,100、偏置电压增强电路,1、信号输入端,2、电流源产生电路,3、过充产生电路,4、线性稳压器电路,5、信号输出端。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
实施例一
请参考图1-图2,本发明提供一种偏置电压增强电路100,所述偏置电压增强电路100包括依次电连接的信号输入端1、电流源产生电路2、过充产生电路3、线性稳压器电路4以及信号输出端5;其中信号输入端1产生VBG电压输入至电流源产生电路2,信号输出端5输出基准电压Vreg。
所述信号输入端1用于输入电压VBG;所述电流源2产生电路用于产生电流;所述过充产生电路3用于产生过充电压;所述线性稳压器电路4用于输出稳压信号;所述信号输出端5用于输出基准电压Vreg;
其中,所述过充产生电路3包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一电阻R1、第二电阻R2以及第一电容C1;
所述第一电容C1的第一端分别与所述第一NMOS管MN1的漏极、所述第一PMOS管MP1的漏极以及所述第四PMOS管MP4的栅极连接,所述第一电容C1的第二端分别与所述第一NMOS管MN1的源极以及所述第二NMOS管MN2的源极连接并接地,所述第一NMOS管MN1的栅极连接于外部逻辑控制电路ENB,所述第二NMOS管MN2的漏极与所述第三NMOS管MN3的源极连接,所述第二NMOS管MN2的栅极作为所述过充产生电路3的第一输出端,所述第三NMOS管MN3的栅极作为所述过充产生电路3的第二输出端,所述第三NMOS管MN3的漏极分别与所述第一电阻R1的第一端以及所述第二NMOS管MN2的栅极连接,所述第一电阻R1的第二端分别与所述第四PMOS管MP4的漏极以及所述第三NMOS管MN3的栅极连接,所述第四PMOS管MP4的源极与所述第二电阻R2的第一端连接,所述第二电阻R2的第二端与第三PMOS管MP3的漏极连接,所述第三PMOS管MP3的栅极连接于外部逻辑控制电路ENB,所述第三PMOS管MP3的源极和第二PMOS管MP2的源极连接于电源电压VDD,所述第二PMOS管MP2的漏极与所述第一PMOS管MP1的源极连接,所述第一PMOS管MP1的栅极作为所述过充产生电路3的第一输入端,所述第二PMOS管MP2的栅极作为所述过充产生电路3的第二输入端。
在本实施方式中,所述电流源产生电路2包括第一滤波稳压电路21、第一运算放大器OP1、第一米勒补偿电路22、第三电阻R3、第五PMOS管MP5以及第六PMOS管MP6;所述第一滤波稳压电路21的第一端作为所述电流源产生电路2的输入端与所述信号输入端1连接,所述第一滤波稳压电路21的第二端接地,所述第一滤波稳压电路21的第三端与所述第一运算放大器OP1的负输入端连接,所述第一运算放大器OP1的输出端分别与所述第一米勒补偿电路22的第一端、所述第六PMOS管MP6的栅极连接,所述第一运算放大器OP1的正输入端分别与所述第一米勒补偿电路22的第二端、第五PMOS管MP5的漏极以及第三电阻R3的第一端连接,所述第三电阻R3的第二端与所述第一电容C1的第二端连接,所述第五PMOS管MP5的源极与所述第六PMOS管MP6的漏极连接,所述第五PMOS管MP5的栅极作为所述电流源产生电路2的第一输出端与所述过充产生电路3的第一输入端连接,所述第六PMOS管MP6的源极连接于电源电压VDD,所述第六PMOS管MP6的栅极作为所述电流源产生电路2的第二输出端与所述过充产生电路3的第二输入端连接。
在本实施方式中,所述第一滤波稳压电路21包括第二电容C2和第四电阻R4,所述第四电阻R4的第一端作为所述第一滤波稳压电路21的第一端,所述第四电阻R4的第二端与所述第二电容C2的第一端连接,所述第四电阻R4的第二端作为所述滤波稳压电路21的第三端,所述第二电容C2的第二端作为所述滤波稳压电路21的第二端。
在本实施方式中,所述第一米勒补偿电路22包括第三电容C3和第五电阻R5,所述第五电阻R5的第一端作为所述第一米勒补偿电路22的第一端,所述第五电阻R5的第二端与所述第三电容C3的第一端连接,所述第三电容C3的第二端作为所述第一米勒补偿电路22的第二端。
在本实施方式中,所述线性稳压器电路4包括第二滤波稳压电路41、第二运算放大器OP2、第二米勒补偿电路42、第四NMOS管MN4、第五NMOS管MN5、第七PMOS管MP7、第六电阻R6以及第七电阻R7,所述第二滤波稳压电路41的第一端与所述信号输入端1连接,所述第二滤波稳压电路41的第二端接地,所述第二滤波稳压电路41的第三端与所述第二运算放大器OP2的负输入端连接,所述第二运算放大器OP2的输出端分别与所述第二米勒补偿电路42的第一端以及所述第七PMOS管MP7的栅极连接,所述第六电阻R6的第一端分别与所述第二米勒补偿电路42的第二端以及第七PMOS管MP7的漏极连接,所述第二运算放大器OP2的正输入端分别与所述第五NMOS管MN5的漏极、第六电阻R6的第二端以及第七电阻R7的第一端连接,所述第七PMOS管MP7的源极与电源电压VDD连接,所述第七PMOS管MP7的漏极作为所述线性稳压器电路4的输出端与所述信号输出端1连接,所述第五NMOS管MN5的源极与所述第四NMOS管MN4的漏极连接,所述第四NMOS管MN4的源极与所述第七电阻R7的第二端连接以及第二NMOS管MN2的源极连接,所述第四NMOS管MN4的栅极作为所述线性稳压器电路4的第一输入端与所述过充产生电路3的第一输出端连接,所述第五NMOS管MN5的栅极作为所述线性稳压器电路4的第二输入端与所述过充产生电路3的第二输出端连接。
在本实施方式中,所述第二滤波稳压电路41包括第八电阻R8以及第四电容C4,所述第八电阻R8的第一端作为所述第二滤波稳压电路41的第一端,所述第八电阻R8的第二端与所述第四电容C4的第一端连接,所述第四电容C4的第二端作为所述第二滤波稳压电路41的第二端,所述第八电阻R8的第二端作为所述第二滤波稳压电路41的第三端。
在本实施方式中,所述第二米勒补偿电路42包括第九电阻R9以及第五电容C5,所述第九电阻R9的第一端作为所述第二米勒补偿电路42的第一端,所述第九电阻R9的第二端与所述第五电容C5的第一端连接,所述第五电容C5的第二端作为所述第二米勒补偿电路42的第二端。
如图2所示,图2是本发明实施例提供的偏置电压增强电路的可控电压过充示意图。其中,图2中A表示在偏置电压Vreg建立瞬间,未产生电压过充时,偏置电压Vreg的波形图;图2中B表示在偏置电压Vreg建立瞬间,产生电压过充时,偏置电压Vreg的波形图。本发明提出的偏置电压增强电路,实现在偏置电压Vreg建立瞬间,产生可控时间ΔT长度的ΔV幅度的电压过充,在这一阶段,提升射频功率放大器偏置电压,进一步提升其开启阶段线性度。
具体的,电流源产生电路2包括一个第一运算放大器OP1和由第五PMOS管MP5和第六PMOS管MP6组成的PMOS电流镜电路,其组成负反馈,信号输入端1输入的VBG电压在电阻R3上产生固定的电流源。第四电阻R4、第二电容C2组成低通电路,用于滤波稳压。第五电阻R5、第三电容C3用于米勒补偿,保证反馈环路的稳定性,第五PMOS管MP5和第六PMOS管MP6组成共源共栅组态,降低沟道调制效应,提高电流准确度。过充产生电路3中第一PMOS管MP1和第二PMOS管MP2将电流镜像后流入第一电容C1中,第一NMOS管MN1和第三PMOS管MP3起开关作用,在外部逻辑控制电路ENB由高转低切换开始工作。使能初始阶段,第一电容C1的第一端点位由0V开始爬升,经过电流源充电,最终达到电源电压VDD,电容的充电时间和电流源电流大小线性相关,即为最终产生过充电压时间ΔT。在这一阶段,第四PMOS管MP4从导通到截至,第四PMOS管MP4输出电流从大到小,最终为0,第二电阻R2起到电流大小调节作用。第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4以及第五NMOS管MN5组成NMOS电流镜电路,第一电阻R1起偏置作用。第五NMOS管MN5和第四NMOS管MN4将受控的电流注入线性稳压器电路4的反馈节点,进而产生了可控的电压过充电压。线性稳压器电路4中,第八电阻R8和第四电容C4用于低通滤波,第二运算放大器OP2和第七PMOS管MP7、第六电阻R6、第七电阻R7组成负反馈环路的线性稳压电路,第九电阻R9和第五电容C5起米勒补偿作用,保证环路稳定性。最终产生基准电压Vreg,基准电压Vreg的过充幅度和时间可控。
与现有技术相比,通过本发明提出的偏置电压增强电路,在偏置电压建立瞬间,产生可控的电压过充,在偏置电压建立瞬间这一阶段,提升射频功率放大器的偏置电压,进一步提升其开启阶段线性度,有效提高射频功率放大器的性能。
实施例二
本发明实施例还提供一种射频功率放大器,所述射频功率放大器包括如上述实施例所述的偏置电压增强电路100,且能实现同样的技术效果,参上述实施例中的描述,此处不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述,所揭露的仅为本发明较佳实施例而已,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式用等同变化,均属于本发明的保护之内。
Claims (8)
1.一种偏置电压增强电路,其特征在于,所述偏置电压增强电路包括依次电连接的信号输入端、电流源产生电路、过充产生电路、线性稳压器电路以及信号输出端;
所述信号输入端用于输入电压;所述电流源产生电路用于产生电流;所述过充产生电路用于产生过充电压;所述线性稳压器电路用于输出稳压信号;所述信号输出端用于输出基准电压;
其中,所述过充产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电阻、第二电阻以及第一电容;
所述第一电容的第一端分别与所述第一NMOS管的漏极、所述第一PMOS管的漏极以及所述第四PMOS管的栅极连接,所述第一电容的第二端分别与所述第一NMOS管的源极以及所述第二NMOS管的源极连接并接地,所述第一NMOS管的栅极连接于外部逻辑控制电路;
所述第二NMOS管的漏极与所述第三NMOS管的源极连接,所述第二NMOS管的栅极作为所述过充产生电路的第一输出端,连接至所述线性稳压器电路的第一输入端;
所述第三NMOS管的栅极作为所述过充产生电路的第二输出端,连接至所述线性稳压器电路的第二输入端,所述第三NMOS管的漏极分别与所述第一电阻的第一端以及所述第二NMOS管的栅极连接,所述第一电阻的第二端分别与所述第四PMOS管的漏极以及所述第三NMOS管的栅极连接;
所述第四PMOS管的源极与所述第二电阻的第一端连接,所述第二电阻的第二端与第三PMOS管的漏极连接,所述第三PMOS管的栅极连接于外部逻辑控制电路,所述第三PMOS管的源极和第二PMOS管的源极分别连接于电源电压;
所述第二PMOS管的漏极与所述第一PMOS管的源极连接,所述第一PMOS管的栅极作为所述过充产生电路的第一输入端,连接至所述电流源产生电路的第一输出端;所述第二PMOS管的栅极作为所述过充产生电路的第二输入端,连接至所述电流源产生电路的第二输出端。
2.如权利要求1所述的偏置电压增强电路,其特征在于,所述电流源产生电路包括第一滤波稳压电路、第一运算放大器、第一米勒补偿电路、第三电阻、第五PMOS管以及第六PMOS管;所述第一滤波稳压电路的第一端作为所述电流源产生电路的输入端与所述信号输入端连接,所述第一滤波稳压电路的第二端接地,所述第一滤波稳压电路的第三端与所述第一运算放大器的负输入端连接;所述第一运算放大器的输出端分别与所述第一米勒补偿电路的第一端、所述第六PMOS管的栅极连接,所述第一运算放大器的正输入端分别与所述第一米勒补偿电路的第二端、第五PMOS管的漏极以及第三电阻的第一端连接,所述第三电阻的第二端与所述第一电容的第二端连接;所述第五PMOS管的源极与所述第六PMOS管的漏极连接,所述第五PMOS管的栅极作为所述电流源产生电路的第一输出端,所述第六PMOS管的源极连接于电源电压,所述第六PMOS管的栅极作为所述电流源产生电路的第二输出端。
3.如权利要求2所述的偏置电压增强电路,其特征在于,所述第一滤波稳压电路包括第二电容和第四电阻,所述第四电阻的第一端作为所述第一滤波稳压电路的第一端,所述第四电阻的第二端与所述第二电容的第一端连接,所述第四电阻的第二端作为所述滤波稳压电路的第三端,所述第二电容的第二端作为所述滤波稳压电路的第二端。
4.如权利要求2所述的偏置电压增强电路,其特征在于,所述第一米勒补偿电路包括第三电容和第五电阻,所述第五电阻的第一端作为所述第一米勒补偿电路的第一端,所述第五电阻的第二端与所述第三电容的第一端连接,所述第三电容的第二端作为所述第一米勒补偿电路的第二端。
5.如权利要求1所述的偏置电压增强电路,其特征在于,所述线性稳压器电路包括第二滤波稳压电路、第二运算放大器、第二米勒补偿电路、第四NMOS管、第五NMOS管、第七PMOS管、第六电阻以及第七电阻;所述第二滤波稳压电路的第一端与所述信号输入端连接,所述第二滤波稳压电路的第二端接地,所述第二滤波稳压电路的第三端与所述第二运算放大器的负输入端连接;所述第二运算放大器的输出端分别与所述第二米勒补偿电路的第一端以及所述第七PMOS管的栅极连接,所述第六电阻的第一端分别与所述第二米勒补偿电路的第二端以及第七PMOS管的漏极连接,所述第二运算放大器的正输入端分别与所述第五NMOS管的漏极、第六电阻的第二端以及第七电阻的第一端连接;所述第七PMOS管的源极与电源电压连接,所述第七PMOS管的漏极作为所述线性稳压器电路的输出端与所述信号输出端连接;所述第五NMOS管的源极与所述第四NMOS管的漏极连接,所述第四NMOS管的源极与所述第七电阻的第二端连接以及第二NMOS管的源极连接,所述第四NMOS管的栅极作为所述线性稳压器电路的第一输入端,所述第五NMOS管的栅极作为所述线性稳压器电路的第二输入端。
6.如权利要求5所述的偏置电压增强电路,其特征在于,所述第二滤波稳压电路包括第八电阻以及第四电容,所述第八电阻的第一端作为所述第二滤波稳压电路的第一端,所述第八电阻的第二端与所述第四电容的第一端连接,所述第四电容的第二端作为所述第二滤波稳压电路的第二端,所述第八电阻的第二端作为所述第二滤波稳压电路的第三端。
7.如权利要求5所述的偏置电压增强电路,其特征在于,所述第二米勒补偿电路包括第九电阻以及第五电容,所述第九电阻的第一端作为所述第二米勒补偿电路的第一端,所述第九电阻的第二端与所述第五电容的第一端连接,所述第五电容的第二端作为所述第二米勒补偿电路的第二端。
8.一种射频功率放大器,其特征在于,所述射频功率放大器包括如权利要求1-7任一项所述的偏置电压增强电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410164073.8A CN117724569B (zh) | 2024-02-05 | 2024-02-05 | 一种偏置电压增强电路及射频功率放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410164073.8A CN117724569B (zh) | 2024-02-05 | 2024-02-05 | 一种偏置电压增强电路及射频功率放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117724569A CN117724569A (zh) | 2024-03-19 |
CN117724569B true CN117724569B (zh) | 2024-04-12 |
Family
ID=90210931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410164073.8A Active CN117724569B (zh) | 2024-02-05 | 2024-02-05 | 一种偏置电压增强电路及射频功率放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117724569B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200404544Y1 (ko) * | 2005-07-23 | 2005-12-26 | 알에프아이씨 테크놀로지 코퍼레이션 | 무선주파수 전력증폭기의 바이어스 전압회로 |
CN109976424A (zh) * | 2019-04-18 | 2019-07-05 | 电子科技大学 | 一种无电容型低压差线性稳压器 |
CN115756057A (zh) * | 2022-11-23 | 2023-03-07 | 西安电子科技大学 | 一种瞬态响应增强型ldo线性稳压器 |
CN116736922A (zh) * | 2023-06-14 | 2023-09-12 | 圣邦微电子(北京)股份有限公司 | 低压差线性稳压器 |
-
2024
- 2024-02-05 CN CN202410164073.8A patent/CN117724569B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200404544Y1 (ko) * | 2005-07-23 | 2005-12-26 | 알에프아이씨 테크놀로지 코퍼레이션 | 무선주파수 전력증폭기의 바이어스 전압회로 |
CN109976424A (zh) * | 2019-04-18 | 2019-07-05 | 电子科技大学 | 一种无电容型低压差线性稳压器 |
CN115756057A (zh) * | 2022-11-23 | 2023-03-07 | 西安电子科技大学 | 一种瞬态响应增强型ldo线性稳压器 |
CN116736922A (zh) * | 2023-06-14 | 2023-09-12 | 圣邦微电子(北京)股份有限公司 | 低压差线性稳压器 |
Also Published As
Publication number | Publication date |
---|---|
CN117724569A (zh) | 2024-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108803761B (zh) | 一种含有高阶温度补偿的ldo电路 | |
CN108599728B (zh) | 一种具有限流和钳位功能的误差放大器 | |
KR100940151B1 (ko) | 밴드갭 기준전압 발생회로 | |
CN108646841B (zh) | 一种线性稳压电路 | |
CN101887283B (zh) | 电源电路 | |
CN108536206B (zh) | 一种电压调节器及电压调节方法 | |
KR100651150B1 (ko) | 중간 또는 고주파수용 지연 클록 펄스폭 조정회로 | |
CN113311898B (zh) | 一种具有电源抑制的ldo电路、芯片及通信终端 | |
US20180234062A1 (en) | Triangular-wave voltage generator and corresponding class-d amplifier circuit | |
JP2007048283A (ja) | マルチループ電圧調整器制御スキームにおける零消去 | |
US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
CN112860002B (zh) | 一种瞬时响应线性稳压器 | |
CN103809647A (zh) | 一种高电源抑制比基准电压源 | |
CN111443753B (zh) | 一种带软启动的耗尽管基准电路 | |
CN112269420A (zh) | 一种实现限流保护的低压差线性稳压电路 | |
CN110928350A (zh) | 一种具有宽输入电压的供电电源 | |
CN117724569B (zh) | 一种偏置电压增强电路及射频功率放大器 | |
KR100343380B1 (ko) | 전압 레벨 검출회로 및 이를 이용한 전압 발생회로 | |
CN116760294B (zh) | 一种直流电压转换电路 | |
CN109388171B (zh) | 一种带隙基准电压源及电子设备 | |
CN208782784U (zh) | 张弛振荡器 | |
CN216721300U (zh) | 一种带有自适应负载变化的频率补偿电路的稳定电路 | |
US20100045387A1 (en) | Optical receiver-amplifier | |
CN215340873U (zh) | 一种低压差高耐压稳压器ldo电路 | |
CN111290459B (zh) | 电压基准源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |