CN117691011B - Led的制备方法以及led - Google Patents
Led的制备方法以及led Download PDFInfo
- Publication number
- CN117691011B CN117691011B CN202410146785.7A CN202410146785A CN117691011B CN 117691011 B CN117691011 B CN 117691011B CN 202410146785 A CN202410146785 A CN 202410146785A CN 117691011 B CN117691011 B CN 117691011B
- Authority
- CN
- China
- Prior art keywords
- electrode
- type semiconductor
- semiconductor layer
- layer
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 230000001105 regulatory effect Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000007547 defect Effects 0.000 claims abstract description 5
- 230000001276 controlling effect Effects 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000000605 extraction Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明提供一种LED的制备方法以及LED。所述方法包括如下步骤:提供一发光结构,所述发光结构由上表面依次包括N型半导体层、发光层、和P型半导体层;在所述N型半导体层表面形成台阶;形成第一绝缘层,所述第一绝缘层覆盖所述台阶侧壁和/或部分的台阶表面;在所述第一绝缘层表面形成调控电极;在所述调控电极的侧壁形成第二绝缘层;在所述台阶表面形成第一电极,所述第一电极与调控电极通过第二绝缘层绝缘隔离;形成与P型半导体层电连接的第二电极。本发明通过调控电极的设置,并结合LED芯片侧壁缺陷捕获电子的特点,避免LED的漏电流以及减小衰减。并且,调控电极起到隔离作用,避免了与相邻LED之间的光串扰。
Description
技术领域
本发明涉及新一代信息技术领域,尤其涉及一种LED的制备方法以及LED。
背景技术
以氮化镓基LED为代表的第三代半导体器件在照明、显示、物联网、5G通信等领域取得了长足的发展,并获得了广泛的应用。
然而,由于电子泄露(electron leakage)而导致的漏电流和效率衰减(即随着LED工作电流的增加,其效率急剧下降)仍待进一步解决。LED通常由n-型层,有源层(MQW)和p-型层构成。n-型层中的电子浓度会高于p-型层中的空穴浓度,导致LED在正常工作条件下,注入到有源层的电子浓度大于空穴浓度。由于电子和空穴浓度的不平衡, 过剩的/多余的载流子电子将在LED工作电压的驱动下,越过(overflow)有源层,产生电子泄露(electronleakage),进而成为LED漏电源源不断的根源,产生漏电流。并且尤为严重的是,随着LED工作电流的增加,亦即第一电极和第二电极之间电压的增大,其所带来的漏电将进一步变得严重,进而使得LED效率衰减更加严重。
另一方面,Micro-LED由于其微小尺寸,自身即可作为超高清显示器的像素点,因而具备自发光的特性,被誉为颠覆性的显示技术,在下一代新型显示产业领域具备广阔的市场前景,特别是随着AR,VR,MR等新型显示应用的兴起,对LED光源的尺寸微缩化提出了挑战,要求LED芯片尺寸向micro尺寸迈进。然而研究发现随着显示像素点间距的缩小,芯片之间的光串扰严重影响显示效果。因而如何设计芯片结构,在提高Micro-LED内/外量子效率和亮度的同时,解决光串扰至关重要。
发明内容
本发明所要解决的技术问题是,提供一种LED的制备方法以及LED,能够在提高Micro-LED内/外量子效率和亮度的同时,解决光串扰问题,与此同时,解决LED的漏电和效率衰减。
为了解决上述问题,本发明提供了一种LED的制备方法,包括如下步骤:提供一发光结构,所述发光结构由上表面依次包括N型半导体层、发光层、和P型半导体层;在所述N型半导体层表面形成台阶;形成第一绝缘层,所述第一绝缘层覆盖所述台阶侧壁和/或部分的台阶表面;在所述第一绝缘层表面形成调控电极;在所述调控电极的侧壁形成第二绝缘层;在所述台阶表面形成第一电极,所述第一电极与调控电极通过第二绝缘层绝缘隔离;形成与P型半导体层电连接的第二电极。
为了解决上述问题,本发明提供了一种LED,包括:发光结构,所述发光结构由上表面依次包括N型半导体层、发光层、和P型半导体层;所述N型半导体层表面具有台阶,所述台阶的侧壁和/或部分的台阶表面覆盖第一绝缘层;在所述台阶表面具有第一电极,所述第一绝缘层表面具有调控电极,所述第一电极与调控电极通过第二绝缘层绝缘隔离;所述P型半导体层与第二电极电连接。
本发明解决了LED发光层电子泄露及产生的漏电流问题,即通过调控电极的设置,对N型半导体层施加正向电压,吸引部分电子到达芯片的侧壁,并利用芯片侧壁的缺陷去捕获电子,从而减小其注入到发光层的数量,进而减小其越过发光层的几率,避免由此产生的漏电流。另外,电子泄露亦是导致LED效率衰减(即LED的发光效率随着注入电流的增加而减小)的根源之一,因此本技术方案通过减小电子泄露,可以有效降低LED的效率衰减。另外,通过减小电子注入到发光层的数量,有利于实现注入到发光层中电子和空穴浓度的平衡,在解决漏电流和效率衰减问题的同时,还提高有源层中的辐射复合效率,提高发光效率。并且,调控电极起到隔离作用,避免了与相邻LED之间的光串扰。
附图说明
附图1所示是本发明所述LED制备方法一具体实施方式的步骤示意图。
附图2A至附图2G所示是本发明所述LED制备方法一具体实施方式的工艺流程图。
附图3所示是本发明所述LED制备方法一具体实施方式的步骤示意图。
附图4A至附图4C所示是本发明所述LED制备方法一具体实施方式的工艺流程图。
附图5所示是本发明所述LED制备方法一具体实施方式的步骤示意图。
附图6A至附图6C所示是本发明所述LED制备方法一具体实施方式的工艺流程图。
附图7所示是本发明所述LED制备方法一具体实施方式的工艺流程图。
具体实施方式
下面结合附图对本发明提供的LED的制备方法以及LED的具体实施方式做详细说明。
附图1所示是本发明所述LED制备方法一具体实施方式的步骤示意图,包括:步骤S10,提供一发光结构,所述发光结构由上表面依次包括N型半导体层、发光层、和P型半导体层;步骤S11,在所述N型半导体层表面形成台阶;步骤S12,形成第一绝缘层,所述第一绝缘层覆盖所述台阶侧壁和/或部分的台阶表面;步骤S13,在所述第一绝缘层表面形成调控电极;步骤S14,在所述调控电极的侧壁形成第二绝缘层;步骤S15,在所述台阶表面形成第一电极,所述第一电极与调控电极通过第二绝缘层绝缘隔离;步骤S16,形成与P型半导体层电连接的第二电极。
附图2A至附图2G所示是本发明所述LED制备方法一具体实施方式的工艺流程图。
附图2A所示,参考步骤S10,提供一发光结构21,所述发光结构由上表面依次包括N型半导体层211、发光层212、和P型半导体层213。在本具体实施方式中,上述发光结构21设置在一衬底20上,所述衬底20是导电衬底,例如Si或GaN等。在其他的具体实施方式中,如果衬底20为绝缘衬底,例如蓝宝石等,还需要进行与P型半导体层213连接的电极引出。N型半导体层211和P型半导体层213的材料可以为GaN,也可以是GaAs、AlN、ZnO等任何一种用于制作LED的半导体材料;发光层212为LED的发光结构,例如InGaN/GaN、AlInGaN/AlGaN、AlGaInP/InGaP、MgZnO/ZnO等多量子阱,但不限于此。
附图2B所示,参考步骤S11,在所述N型半导体层211表面形成台阶22。本步骤中,可以采用光刻和腐蚀工艺,在凸起处形成光刻胶刻蚀阻挡层或硬掩膜层(如SiO2等),再通过腐蚀工艺部分腐蚀暴露出的部分,从而在N型半导体层211表面形成台阶22。
附图2C所示,参考步骤S12,形成第一绝缘层231,所述第一绝缘层231覆盖所述台阶22的侧壁和/或部分的台阶22的表面。本具体实施方式中,如附图2C所示,选择在所述台阶22的侧壁和部分的台阶22的表面都形成第一绝缘层231。在其他的具体实施方式中,也可以选择仅在所述台阶22的侧壁或部分的台阶22的表面形成第一绝缘层231。第一绝缘层231仅在部分的台阶22的表面形成的目的在于为后续形成顶电极预留空间。
附图2D所示,参考步骤S13,在所述第一绝缘层231表面形成调控电极24。本具体实施方式中,在所述台阶22的侧壁和部分的台阶22的表面都形成了第一绝缘层231,调控电极24与台阶22即N型半导体层211之间通过第一绝缘层231电学隔离。在其他的具体实施方式中,如果选择仅在所述台阶22的侧壁或部分的台阶22的表面形成第一绝缘层231,也应当确保调控电极24与台阶22即N型半导体层211之间能够通过第一绝缘层231电学隔离。
附图2E所示,参考步骤S14,在所述调控电极24的侧壁形成第二绝缘层232。本具体实施方式中,第二绝缘层232形成于调控电极24的侧壁,用于同后续形成的第一电极隔离。第二绝缘层232还可以设置为对调控电极24形成半包围或全包围的形状,并腐蚀形成电学引线窗口即可。
附图2F所示,参考步骤S15,在所述台阶22表面形成第一电极251,所述第一电极251与调控电极24通过第二绝缘层232绝缘隔离。第一电极251优选为透明电极,发光层212的光可以从上表面直接出射。
附图2G所示,参考步骤S16,形成与P型半导体层213电连接的第二电极252。在本具体实施方式中,上述发光结构21设置在一衬底20上,所述衬底20是导电衬底,故第二电极252直接制作于衬底背面,即可形成与213的电连接。对于衬底为绝缘衬底情况,可以参见后续的具体实施方式的叙述。
上述步骤实施完毕后获得的LED结构,包括发光结构21,所述发光结构由上表面依次包括N型半导体层211、发光层212、和P型半导体层213;所述N型半导体层211表面具有台阶22,所述台阶22的侧壁和/或部分的台阶22表面覆盖第一绝缘层231;在所述台阶表面具有第一电极251,所述第一绝缘层231表面具有调控电极24,所述第一电极251与调控电极24通过第二绝缘层252绝缘隔离。上述结构通过调控电极24实现对N型半导体层211内部横向电场的调控。在使用过程中,通过对该横向电场的调控,即对调控电极24施加一正向电压,将吸引N型半导体层211中的多数载流子电子到达N型半导体层211和第一绝缘层231的界面,从而被界面处由于台阶22刻蚀所导致的侧壁缺陷俘获。上述过程可以导致注入到发光层212的电子浓度降低,减小其越过发光层212的几率,实现注入到发光层212中电子和空穴浓度的平衡,进而增加LED发光效率,减小电子泄露而导致的漏电流及效率衰减。并且,调控电极24起到隔离作用,避免了与相邻LED之间的光串扰。特别是Micro-LED在高PPI超高清显示应用中,点间距非常小的情况下,可以有效避免光串扰。在调控电极24选择为金属电极的情况下,同时起到光反射的作用,可以进一步提高LED的光提取效率,同时减少临近芯片之间的光串扰。
附图3所示是本发明所述LED制备方法一具体实施方式的步骤示意图,包括:步骤S20,提供一外延衬底,所述外延衬底的表面由衬底侧依次包括N型半导体层、发光层、以及P型半导体层;步骤S21,将上述结构以P型半导体层为键合面,与一支撑衬底键合;步骤S22,去除外延衬底;步骤S23,在所述N型半导体层表面形成台阶;步骤S24,形成第一绝缘层,所述第一绝缘层覆盖所述台阶侧壁和/或部分的台阶表面;步骤S25,在所述第一绝缘层表面形成调控电极;步骤S26,在所述调控电极的侧壁形成第二绝缘层;步骤S27,在所述台阶表面形成第一电极,所述第一电极与调控电极通过第二绝缘层绝缘隔离;步骤S28,形成与P型半导体层电连接的第二电极。
附图4A至附图4C所示是本发明所述LED制备方法一具体实施方式的工艺流程图。
附图4A所示,参考步骤S20,提供一外延衬底40,所述外延衬底的表面由衬底侧依次包括N型半导体层411、发光层412、以及P型半导体层413。在本具体实施方式中,上述发光结构41设置在外延衬底40上,所述外延衬底40是任意一种可以用作半导体材料外延生长的衬底,例如Si、蓝宝石、SiC、AlN、GaN或GaAs等。N型半导体层411和P型半导体层413的材料可以为GaN,也可以是GaP、GaAs、AlN、ZnO等任何一种用于制作LED的半导体材料;发光层412为LED的发光结构,例如InGaN/GaN、AlInGaN/AlGaN、AlGaInP/InGaP、MgZnO/ZnO等多量子阱,但不限于此。
附图4B所示,参考步骤S21,将上述结构以P型半导体层413为键合面,与一支撑衬底46键合。所述支撑衬底46是导电衬底,例如Si或GaN等。在其他的具体实施方式中,如果支撑衬底46为绝缘衬底,例如蓝宝石等,还需要进行与P型半导体层连接的电极引出。
附图4C所示,参考步骤步骤S22,去除外延衬底40。本步骤可以采用研磨、化学机械抛光(CMP)、腐蚀、激光剥离、或者以上工艺任意组合的方式去除外延衬底40。去除后的结构包括支撑衬底46以及表面的发光结构41,所述发光结构由上表面依次包括N型半导体层411、发光层412、和P型半导体层413。上述结构与附图2A所示结构近似。后续步骤即可以采用上一具体实施方式所述工艺进行后续制备。所获得的LED也与上一具体实施方式近似。
附图5所示是本发明所述LED制备方法一具体实施方式的步骤示意图,包括:步骤S30,提供一发光结构,所述发光结构由上表面依次包括N型半导体层、发光层、和P型半导体层;步骤S31,在所述N型半导体层表面形成台阶;步骤S32,形成第一绝缘层,所述第一绝缘层覆盖所述台阶侧壁和/或部分的台阶表面;步骤S33,在所述第一绝缘层表面形成调控电极;步骤S34,在所述调控电极的侧壁形成第二绝缘层;步骤S35,在所述台阶表面形成第一电极,所述第一电极与调控电极通过第二绝缘层绝缘隔离;步骤S36,在所述发光结构中形成暴露出P型半导体层的沟槽;步骤S37,在所述沟槽侧壁覆盖第三绝缘层;步骤S38,在所述沟槽内制作与P型半导体层电连接的第二电极。
附图6A至附图6C所示是本发明所述LED制备方法一具体实施方式的工艺流程图。
以上步骤S30-步骤S35与附图1所对应的具体实施方式近似。区别在于,本具体实施方式中,上述发光结构设置在一绝缘衬底上,例如蓝宝石,因此还需要进行与P型半导体层连接的电极引出。
附图6A所示,参考步骤S36,在所述发光结构21中形成暴露出P型半导体层213的沟槽61。本步骤接续附图2F所示结构,形成沟槽61的目的在于提供第二电极与P型半导体层213接触的通道,因此沟槽底部可以至P型半导体层213的上表面,或者部分的去除P型半导体层213以增大接触面积。
附图6B所示,参考步骤S37,在所述沟槽61侧壁覆盖第三绝缘层633。第三绝缘层633的作用在于确保后续的第二电极与P型半导体层213之外的其他结构的电学隔离。
附图6C所示,参考步骤S38,在所述沟槽61内制作与P型半导体层213电连接的第二电极652。第二电极652优选为金属电极,可以在导电的同时起到光反射的作用,特别是反射LED芯片侧壁的光,可以进一步提高LED的光提取效率,同时减少临近芯片之间的光串扰。尤其在高PPI Micro-LED超高清显示应用中相邻芯片之间的光串扰。相邻芯片可以共第二电极652,或单独控制。
上述步骤实施完毕后获得的LED结构,由于衬底为绝缘材料,因此需要制备在所述发光结构中的沟槽,以及在所述沟槽内与P型半导体层电连接的第二电极。
附图7所示,如果用于承载发光结构的衬底20为不透光材料(如Si),还可以将上述结构通过倒装封装的方式与基板70倒装焊,空隙填充绝缘保护物质如反光白胶,再将衬底20通过腐蚀,激光剥离,或CMP去除。基板70可以是普通的陶瓷基板也可以是设置了逻辑控制电路的集成电路芯片。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种LED的制备方法,其特征在于,包括如下步骤:
提供一发光结构,所述发光结构由上表面依次包括N型半导体层、发光层、和P型半导体层;
在所述N型半导体层表面形成台阶;
形成第一绝缘层,所述第一绝缘层仅覆盖在所述N型半导体层表面、且所述第一绝缘层覆盖所述台阶侧壁和部分的台阶表面;
在所述第一绝缘层表面形成调控电极,通过所述调控电极实现对所述N 型半导体层内部横向电场的调控,吸引所述N 型半导体层中的多数载流子电子到达所述N 型半导体层和所述第一绝缘层的界面,从而被界面处由于台阶刻蚀所导致的侧壁缺陷俘获;
在所述调控电极的侧壁形成第二绝缘层;
在所述台阶表面形成第一电极,所述第一电极与所述调控电极通过所述第二绝缘层绝缘隔离;
形成与所述P型半导体层电连接的第二电极。
2.根据权利要求1所述的方法,其特征在于,所述发光结构进一步采用如下方法形成:
提供一外延衬底,所述外延衬底的表面由外延衬底侧依次包括N型半导体层、发光层、以及P型半导体层;
将上述结构以P型半导体层为键合面,与一支撑衬底键合;
去除外延衬底。
3.根据权利要求1所述的方法,其特征在于,所述发光结构设置于一绝缘的支撑衬底表面,所述形成与P型半导体层电连接的第二电极的步骤进一步是:
在所述发光结构中形成暴露出P型半导体层的沟槽;
在所述沟槽侧壁覆盖第三绝缘层;
在所述沟槽内制作与P型半导体层电连接的第二电极。
4.根据权利要求1所述的方法,其特征在于,所述第一电极为透明电极。
5.根据权利要求1所述的方法,其特征在于,所述调控电极为金属电极。
6.一种LED,其特征在于,包括:
发光结构,所述发光结构由上表面依次包括N型半导体层、发光层、和P型半导体层;
所述N型半导体层表面具有台阶,所述台阶的侧壁和部分的台阶表面覆盖第一绝缘层,所述第一绝缘层仅覆盖在所述N型半导体层表面;
在所述台阶表面具有第一电极,所述第一绝缘层表面具有调控电极,所述第一电极与所述调控电极通过第二绝缘层绝缘隔离,通过所述调控电极实现对所述N 型半导体层内部横向电场的调控,吸引所述N 型半导体层中的多数载流子电子到达所述N 型半导体层和所述第一绝缘层的界面,从而被界面处由于台阶刻蚀所导致的侧壁缺陷俘获;
所述P型半导体层与第二电极电连接。
7.根据权利要求6所述的LED,其特征在于,所述发光结构设置于一绝缘的支撑衬底表面,所述LED进一步包括:
在所述发光结构中的沟槽,所述沟槽侧壁覆盖第三绝缘层;
在所述沟槽内与P型半导体层电连接的第二电极。
8.根据权利要求6所述的LED,其特征在于,所述第一电极为透明电极。
9.根据权利要求6所述的LED,其特征在于,所述调控电极为金属电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410146785.7A CN117691011B (zh) | 2024-02-02 | 2024-02-02 | Led的制备方法以及led |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410146785.7A CN117691011B (zh) | 2024-02-02 | 2024-02-02 | Led的制备方法以及led |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117691011A CN117691011A (zh) | 2024-03-12 |
CN117691011B true CN117691011B (zh) | 2024-05-07 |
Family
ID=90128540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410146785.7A Active CN117691011B (zh) | 2024-02-02 | 2024-02-02 | Led的制备方法以及led |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117691011B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201626600A (zh) * | 2014-11-06 | 2016-07-16 | Sharp Kk | 氮化物半導體發光元件 |
CN110931619A (zh) * | 2019-11-20 | 2020-03-27 | 厦门士兰明镓化合物半导体有限公司 | 倒装led芯片及其制造方法 |
CN111403566A (zh) * | 2020-03-27 | 2020-07-10 | 天津赛米卡尔科技有限公司 | 具有侧壁场板的发光二极管器件结构及其制备方法 |
KR20210044518A (ko) * | 2019-10-15 | 2021-04-23 | (재)한국나노기술원 | 절연체 전자친화도를 이용한 고효율 마이크로 led 장치 |
WO2021087686A1 (zh) * | 2019-11-04 | 2021-05-14 | 厦门三安光电有限公司 | 发光二极管及其制作方法 |
CN115832142A (zh) * | 2022-11-25 | 2023-03-21 | 北京量子显示科技有限公司 | Micro-LED芯片结构及Micro-LED芯片结构的制备方法 |
TW202315158A (zh) * | 2021-09-24 | 2023-04-01 | 光鋐科技股份有限公司 | 發光二極體晶片及其製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210158701A (ko) * | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 반도체 발광 소자 |
TWI773560B (zh) * | 2021-10-12 | 2022-08-01 | 友達光電股份有限公司 | 發光元件 |
-
2024
- 2024-02-02 CN CN202410146785.7A patent/CN117691011B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201626600A (zh) * | 2014-11-06 | 2016-07-16 | Sharp Kk | 氮化物半導體發光元件 |
KR20210044518A (ko) * | 2019-10-15 | 2021-04-23 | (재)한국나노기술원 | 절연체 전자친화도를 이용한 고효율 마이크로 led 장치 |
WO2021087686A1 (zh) * | 2019-11-04 | 2021-05-14 | 厦门三安光电有限公司 | 发光二极管及其制作方法 |
CN110931619A (zh) * | 2019-11-20 | 2020-03-27 | 厦门士兰明镓化合物半导体有限公司 | 倒装led芯片及其制造方法 |
CN111403566A (zh) * | 2020-03-27 | 2020-07-10 | 天津赛米卡尔科技有限公司 | 具有侧壁场板的发光二极管器件结构及其制备方法 |
TW202315158A (zh) * | 2021-09-24 | 2023-04-01 | 光鋐科技股份有限公司 | 發光二極體晶片及其製造方法 |
CN115832142A (zh) * | 2022-11-25 | 2023-03-21 | 北京量子显示科技有限公司 | Micro-LED芯片结构及Micro-LED芯片结构的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117691011A (zh) | 2024-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100753518B1 (ko) | 질화물계 발광 소자 | |
KR102170243B1 (ko) | 공융 금속-합금 본딩을 이용한 다중 접합 발광 다이오드 및 이의 제조방법 | |
US9006768B2 (en) | Light emitting diode having increased light extraction | |
US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
JP2016092414A (ja) | 発光素子及び照明システム | |
KR100999800B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
US9178110B2 (en) | Light-emitting device and method for manufacturing same | |
KR20160076785A (ko) | 적색 발광소자 및 조명장치 | |
KR20170083353A (ko) | 발광소자 | |
KR20070075164A (ko) | 발광소자와 그 제조방법 | |
CN117691011B (zh) | Led的制备方法以及led | |
CN115832142A (zh) | Micro-LED芯片结构及Micro-LED芯片结构的制备方法 | |
KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
KR100644215B1 (ko) | 발광소자와 그 제조방법 | |
TW201131833A (en) | Optoelectronic semiconductor chip and method for manufacturing optoelectronic semiconductor chip | |
KR20120046374A (ko) | 발광소자 | |
KR20100067503A (ko) | 질화물 반도체 발광 소자 및 그 제조 방법 | |
KR20170011839A (ko) | 자외선 발광소자 및 발광소자 패키지 | |
KR102234117B1 (ko) | 발광소자 및 조명시스템 | |
KR20120063953A (ko) | 발광 소자 및 발광 소자 패키지 | |
KR101826032B1 (ko) | 발광다이오드칩과 이의 제조방법 | |
KR100813070B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
KR20170099207A (ko) | 발광 소자 및 이의 제조 방법 | |
KR20170028546A (ko) | 발광소자 및 이를 포함하는 디스플레이 장치 | |
TW202347808A (zh) | 微型led結構和微型顯示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |