CN117674820A - 电平转换电路 - Google Patents

Abstract

本公开实施例公开了一种电平转换电路。该电平转换电路包括：第一开关，连接第一高电平端和电平转换电路的信号输出端；第二开关，连接第一低电平端和电平转换电路的信号输出端；输入控制电路，连接第二高电平端和第二低电平端；输入控制电路包括输入信号端用于接收输入信号；转换电路，连接输入控制电路，第一输出端连接第一开关，第二输出端连接第二开关；用于基于输入控制电路的输出信号导通第一开关以使信号输出端输出第一高电平信号，或导通第二开关以使信号输出端输出第一低电平信号。本公开实施例中的电平转换电路，可以实现电平的稳定转换。

Description

电平转换电路

技术领域

本公开实施例涉及电路设计领域，涉及但不限于一种电平转换电路。

背景技术

电平转换电路(Level Shift)应用非常广泛，传统电平转换电路的电平转换电路的电压域由0至VDDL转换到0至VDDH，VDDL和VDDH都为正电压，而当地不为0而是负电压时，传统电平转换电路不能实现电平转换功能。

发明内容

有鉴于此，本公开实施例提供一种电平转换电路，包括：

第一开关，第一端连接第一高电平端_，第二端与所述电平转换电路的信号输出端相连接；

第二开关，第一端连接第一低电平端_，第二端与所述电平转换电路的信号输出端相连接；

输入控制电路，第一端连接第二高电平端，第二端连接第二低电平端；所述输入控制电路包括输入信号端，用于接收输入信号；所述输入控制电路基于所述输入信号输出所述第二高电平端提供第二高电平信号，或输出所述第二低电平端提供第二低电平信号；

转换电路，输入端连接所述输入控制电路，第一输出端连接所述第一开关，第二输出端连接所述第二开关；用于基于所述输入控制电路的输出信号导通所述第一开关以使所述信号输出端输出第一高电平信号，或导通所述第二开关以使所述信号输出端输出第一低电平信号；其中，所述第一高电平信号由所述第一高电平端提供；所述第一低电平信号由所述第一低电平端提供。

在一些实施例中，所述输入控制电路包括：

输入信号端，用于接收所述输入信号；

使能信号端，用于接收使能信号，所述使能信号用于切换所述电平转换电路的工作状态或非工作状态，工作状态时与所述输入信号共同控制所述第一开关、所述第二开关的导通。

在一些实施例中，所述输入控制电路还包括：

使能单元，用于输出所述使能信号的反相信号或所述使能信号的同相信号；

所述使能单元包括：第一反相器和第二反相器；所述第一反相器的输入端连接所述使能信号端，输出端连接所述第二反相器的输入端；所述第一反相器和所述第二反相器还连接所述第二高电平端和所述第二低电平端，所述第一反相器、所述第二反相器的输出信号用于控制所述第二开关的导通。

在一些实施例中，所述使能单元还包括：延迟单元，输入端连接所述使能信号端，输出端连接所述第一反相器的输入端。

在一些实施例中，所述输入控制电路还包括：输入信号控制单元，用于输出所述输入信号的反相信号或所述输入信号的同相信号；

所述输入信号控制单元包括：

与非门，输入端连接所述输入信号端和所述使能信号端；

第三反相器，输入端连接所述与非门的输出端；

所述与非门和所述第三反相器还连接所述第二高电平端和所述第二低电平端，所述与非门的输出信号与所述第三反相器的输出信号用于控制第一开关的导通。

在一些实施例中，所述输入控制电路还包括：使能单元，

所述使能单元包括：第一反相器及/或第二反相器，所述第一反相器的输入端连接所述使能信号端，输出端连接所述第二反相器的输入端；所述第一反相器和所述第二反相器还连接所述第二高电平端和所述第二低电平端；

所述第一反相器及/或所述第二反相器的输出信号与所述与非门的输出信号共同控制所述第二开关的导通。

在一些实施例中，所述转换电路包括：

第一转换电路，输入端连接所述输入控制电路，输出端与第一开关的控制端相连接，用于基于所述输入控制电路输出的所述第二高电平信号控制所述第一开关导通以使所述信号输出端输出第一高电平信号，或基于所述输入控制电路输出的所述第二低电平信号控制所述第一开关截止；

第一电容，第一端连接所述第二开关的控制端；

第二转换电路，输入端连接所述输入控制电路，输出端与所述第一电容的第二端连接，用于通过所述输入控制电路提供的所述第二高电平信号为所述第一电容充电，以及通过所述输入控制电路提供的第二低电平信号使充电后的所述第一电容第一端的电压切换为使所述第二开关导通的电压。

在一些实施例中，所述第一转换电路包括：第一上拉开关、第二上拉开关、第一下拉开关和第二下拉开关；

所述第一上拉开关的第一端连接所述第一高电平端，第二端连接所述第一下拉开关的第一端，控制端连接所述第二上拉开关的第二端；

所述第二上拉开关的第一端连接所述第一高电平端，第二端连接所述第二下拉开关的第一端，且连接所述第一转换电路的输出端，控制端连接所述第一上拉开关的第二端；

所述第一下拉开关的控制端连接所述输入控制电路，用于接收所述第二高电平信号或所述第二低电平信号，第二端连接所述第二低电平端；所述第一下拉开关用于在接收到所述第二高电平信号时导通，以拉低所述第二上拉开关的控制端电压，导通所述第二上拉开关并拉高所述第一转换电路的输出电压，以使所述第一开关截止；

所述第二下拉开关的控制端连接所述输入控制电路，用于接收所述第二高电平信号或所述第二低电平信号，第二端连接所述第二低电平端；所述第二下拉开关用于在接收到所述第二高电平信号时导通，以拉低所述第一上拉开关的控制端电压，导通所述第一上拉开关，同时拉低所述第一转换电路的输出信号，以使所述第一开关导通。

在一些实施例中，所述第二转换电路包括：第三开关和/或第四开关；

所述第三开关以及所述第四开关的第一端连接所述第一电容的第二端，第二端连接所述输入控制电路；其中，所述第三开关和所述第四开关基于所述输入控制电路的输出信号在所述电平转换电路的工作状态下导通，在非工作状态下截止。

在一些实施例中，所述电平转换电路还包括：

第六开关，第一端连接第二低电压端，第二端连接所述第二开关的控制端；

输出控制电路，输入端连接使能信号端，输出端连接所述第六开关的控制端，用于基于所述电平转换电路的非工作状态对应的所述使能信号，使所述第六开关导通；以及基于所述电平转换电路的工作状态对应的所述使能信号，使所述第六开关截止。

在一些实施例中，所述输出控制电路包括：

第四反相器，输入端用于接收所述使能信号；

第二电容，第一端连接所述第四反相器的输出端；

第七开关，第一端连接所述第四反相器的输出端，第二端连接至所述输出控制电路的输出端；所述第七开关基于所述非工作状态对应的所述使能信号导通，并将所述第四反相器输出的高电平信号传递至所述输出控制电路的输出端，以使所述第六开关导通；

第八开关，第一端连接所述第二电容的第二端，第二端连接所述第七开关的第二端；所述第八开关基于所述工作状态对应的所述使能信号导通，并将所述第二电容的第二端的负电压传递至所述输出控制电路的输出端，以使所述第六开关截止；

第一电阻和第九开关，所述第一电阻的第一端连接所述第二电容的第二端；所述第九开关的第一端连接第二低电平端，第二端连接所述第一电阻的第二端，控制端连接所述第七开关的第二端。

本公开实施例的上述电平转换电路，通过输入控制电路接收输入信号并基于输入信号控制提供相应的第二高电平信号或者第二低电平信号以切换第一开关和第二开关的导通状态，从而输出第一高电平信号或者第一低电平信号，实现电平的稳定转换。

附图说明

图1为本公开实施例提供的一种电平转换电路的结构示意图一；

图2为本公开实施例提供的一种电平转换电路的结构示意图二；

图3为本公开实施例提供的一种电平转换电路的结构示意图三；

图4为本公开实施例提供的一种电平转换电路的结构示意图四；

图5为本公开实施例提供的一种电平转换电路的结构示意图五；

图6为本公开实施例提供的一种电平转换电路的结构示意图六；

图7为本公开实施例提供的一种电平转换电路的结构示意图七；

图8为本公开实施例提供的一种电平转换电路的结构示意图八；

图9为本公开实施例提供的一种信号处理装置的结构框图。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以多种不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了实现描述具体的实施例的目的，不是旨在限制本公开。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示，本公开实施例提供一种电平转换电路100，包括：

第一开关K1，第一端连接第一高电平端_，第二端与所述电平转换电路100的信号输出端OUT相连接；

第二开关K2，第一端连接第一低电平端_，第二端与所述电平转换电路的信号输出端OUT相连接；

输入控制电路110，第一端连接第二高电平端，第二端连接第二低电平端；所述输入控制电路110包括输入信号端，用于接收输入信号IN；所述输入控制电路110基于所述输入信号IN输出所述第二高电平端提供第二高电平信号VDDL，或输出所述第二低电平端提供第二低电平信号VSS；

转换电路120，输入端连接所述输入控制电路110，第一输出端连接所述第一开关K1，第二输出端连接所述第二开关K2；用于基于所述输入控制电路110的输出信号导通所述第一开关K1以使所述信号输出端OUT输出第一高电平信号VDDH，或导通所述第二开关K2以使所述信号输出端OUT输出第一低电平信号VSSL；其中，所述第一高电平信号VDDH由所述第一高电平端提供；所述第一低电平信号VSSL由所述第一低电平端提供。

在一些实施例中，所述第一高电平端与所述第二高电平端相互独立，且用于提供不同的高电平信号；所述第一低电平端与所述第二低电平端相互独立，且用于提供不同的低电平信号。

示例性地，上述第一高电平端用于提供第一高电平信号VDDH，第二高电平端用于提供第二高电平信号VDDL，第一低电平端用于提供第一低电平信号VSSL，第二低电平端用于提供第二低电平信号VSS。

上述第一开关K1与第二开关K2可以为三极管、场效应晶体管等三端器件来实现，这里以晶体管为例，第一开关K1可以为P型晶体管，第二开关K2可以为N型晶体管。

上述第一高电平端的输出电压VDDH为后级电源电压，第二高电平端的输出电压VDDL为前级电源电压；第二低电平端的电压VSS可以为地电压，也可以为预设的低电平电压，例如，负电压；第一低电平端的电压VSSL则为负电压，其电压值可以等于第二高电平端的电压的负值(-VDDL)，当然也可以为其他预设的低电压值。

本公开实施例中的电平转换电路100通过上述第一开关K1与第二开关K2的通断来切换输出电平。当第一开关K1导通时，第二开关K2截止，且第一开关K1的第一端所连接的第一高电平端向信号输出端OUT提供电压，使得输出电压为VDDH。

当第二开关K2导通时，第一开关K1截止，且第二开关K2的第一端所连接的第一低电平端向信号输出端OUT提供电压，使得输出电压为VSSL。

在本公开实施例中，输入控制电路110用于接收前级电压，即上述第二高电平端提供的第二高电平信号VDDL以及第二低电平端提供的第二低电平信号VSS，并接收输入信号IN。输入信号IN用于选择将哪个前级电压进行电平转换，也就是说，输入控制电路110会根据数据信号IN的值决定将第二高电平信号VDDL转换为第一高电平信号VDDH，还是将第二低电平信号VSS转换为第一低电平信号VSSL。可以理解的是，当需要转换高电平信号时，输入控制电路110则将第二高电平信号VDDH提供给转换电路120控制相应的开关，当需要转换低电平信号时，输入控制电路则将第二低电平信号VSS提供给转换电路120相应的开关。在一些实施例中，在电平转换电路100进行电平转换的过程中，输入控制电路110会同时将上述第二高电平信号VDDL以及第二低电平信号VSS提供给转换电路120，但是会在不同情况下控制转换电路120的不同开关导通或截止，从而实现不同情况的电平转换。

转换电路120则用于根据输入控制电路110提供的前级电压执行电平转换，控制相应的第一开关K1导通，或第二开关K2导通。

在一些实施例中，如图2所示，所述输入控制电路110包括：

输入信号端，用于接收所述输入信号IN；

使能信号端，用于接收使能信号EN，所述使能信号EN用于切换所述电平转换电路100的工作状态或非工作状态，工作状态时与所述输入信号IN共同控制所述第一开关K1、所述第二开关K2的导通。

输入控制电路110除了接收前级电源端提供的电平信号，还通过输入信号端接收上述输入信号IN，以及通过使能信号端接收使能信号EN。使能信号EN用于切换电平转换转换电路100的工作状态。电平转换电路100在工作状态下实现前级电平信号到后级电平信号的转换，在非工作状态下处于初始状态，不执行电平的转换。

使能信号EN与输入信号IN都会参与到转换电路120中各开关的控制中，最终决定了第一开关K1与第二开关K2的导通或截止状态的切换。也就是说，上述输入控制电路110利用输入信号IN决定电平转换的类型；利用使能信号EN决定电平转换的时机。

在一些实施例中，如图2所示，所述输入控制电路110还包括：

使能单元111，用于输出所述使能信号EN的反相信号ENA或所述使能信号的同相信号ENB；

所述使能单元111包括：第一反相器INV1和第二反相器INV2；所述第一反相器INV1的输入端连接所述使能信号端，输出端连接所述第二反相器INV2的输入端；所述第一反相器INV1和所述第二反相器INV2还连接所述第二高电平端和所述第二低电平端，所述第一反相器INV1、所述第二反相器INV2的输出信号即上述使能信号的反相信号ENA以及使能信号的同相信号ENB则用于控制所述第二开关K2的导通。

在本公开实施例中，上述使能单元111提供的信号ENA与信号ENB均可以用于提供给转换电路120用于控制不同的开关导通或截止。示例性地，使能信号EN为“1”时指示电平转换电路100的工作状态，信号ENA为低电平信号，信号ENA为高电平信号。使能信号EN为“0”是指示电平转换电路100的非工作状态，信号ENA为高电平信号，信号ENB为低电平信号。

使能单元111可以利用上述第二高电平端提供的第二高电平信号VDDL输出为上述信号ENA或ENB，以及利用第二低电平端提供的第二低电平信号VSS输出为上述信号ENA或ENB。使能单元111也可以连接第一高电平端，将其提供的第一高电平信号VDDH输出为上述信号ENA或ENB。

值得注意的是，第二开关K2的导通与截止状态可以由上述使能信号EN决定，且第二开关K2的导通与截止状态与第一低电平端提供的第一低电平信号VSSL没有关联，因此，即便第一低电平信号VSSL被抬高，也可以使得信号输出端OUT直接输出抬高后的VSSL，不影响第二开关K2的导通，不会出现导通延迟或输出错误的情况。

在一些实施例中，如图2所示，所述使能单元111还包括：延迟单元T_delay，输入端连接所述使能信号端，输出端连接所述第一反相器INV1的输入端。

这样，使能信号EN经过延迟后再提供给转换电路120，可以延迟转换电路120中部分开关状态切换的时间，从而可以调整电平转换的时机。

在一些实施例中，如图2所示，所述输入控制电路110还包括：输入信号控制单元112，用于输出所述输入信号的反相信号INA或所述输入信号的同相信号INB；

所述输入信号控制单元112包括：

与非门NAND，输入端连接所述输入信号端和所述使能信号端；

第三反相器INV3，输入端连接所述与非门NAND的输出端；

所述与非门NAND和所述第三反相器INV3还连接所述第二高电平端和所述第二低电平端，所述与非门NAND的输出信号即上述信号INA，和所述第三反相器的输出信号即上述信号INB用于控制第一开关K1的导通。

也就是说，上述信号INA与信号INB可以提供给转换电路120中的不同开关控制他们的通断，从而决定输出至第一开关K1控制端的信号。

需要说明的是，这里的与非门NAND还接收使能信号EN，是为了使得其在电平转换电路处于工作状态时才输出所需的上述信号INA与INB，即也是为了确定电平转换的时机。

在一些实施例中，所述输入控制电路包括上述使能单元111并且上述输入信号控制单元112。这里不再赘述。

在一些实施例中，如图3所示，所述转换电路120包括：

第一转换电路121，输入端连接所述输入控制电路110，输出端与第一开关K1的控制端相连接，用于基于所述输入控制电路112输出的所述第二高电平信号VDDL控制所述第一开关K1导通以使所述信号输出端OUT输出第一高电平信号VDDH，或基于所述输入控制电路112输出的所述第二低电平信号VSS控制所述第一开关K1截止；

第一电容C1，第一端连接所述第二开关K2的控制端；

第二转换电路122，输入端连接所述输入控制电路110，输出端与所述第一电容C1的第二端连接，用于通过所述输入控制电路110提供的所述第二高电平信号VDDL为所述第一电容C1充电，以及通过所述输入控制电路110提供的第二低电平信号VSS使充电后的所述第一电容C1第一端的电压切换为使所述第二开关K2导通的电压。

上述第一开关K1的通断由第一转换电路110控制，第二开关K2的通断由第二转换电路120以及第一电容C1来控制。由于第二转换电路120用于向第一电容C1充电，并由充电的电荷控制第二开关K2的通断，因此，第二开关K2的通断与第一低电平端没有关联，从而不会因为VSSL被抬高而无法开启。相对地，传统的交叉耦合结构，输出开关的栅极与VSSL相关联，因此当VSSL变化时会对开关的开启速度以及是否能开启产生影响。本公开实施例中的电路，即便VSSL被抬高，也可以直接输出抬高后的VSSL，而不会出现第二开关K2开启延迟或开启失败导致输出延迟或输出错误的情况。

第一转换电路110连接作为前级输入的第二高电平端和第二低电平端，并基于一些输入信号确认输出上述第二高电平端提供的第二高电平信号VDDL还是输出第二低电平端提供的第二低电平信号VSS。示例性地，如果输出第二高电平信号VDDL可以令上述第一开关K1导通，那么输出第二低电平信号VSS可以令上述第一开关K1截止；或者，如果输出第二高电平信号VDDL可以令上述第一开关K1截止，那么输出第二低电平信号VSS可以令上述第一开关K1导通。可以理解的是，若第一开关K1使用场效应晶体管，那么连接高电平的可以使用PMOS晶体管，便于实现更好的导通和截止性能。

由于第一开关K1连接上述第一高电平端，因此，在第一开关K1导通时可以将上述第一高电平端提供的第一高电平信号VDDH通过第一开关K1传输到电平转换电路的信号输出端OUT，如此，便实现了第二高电平信号VDDL到第一高电平信号VDDH的电平转换。

在一些实施例中，如图4所示，所述第一转换电路121包括：第一上拉开关P1、第二上拉开关P2、第一下拉开关N1和第二下拉开关N2；

所述第一上拉开关P1的第一端连接所述第一高电平端，第二端连接所述第一下拉开关N1的第一端，控制端连接所述第二上拉开关P2的第二端；

所述第二上拉开关P2的第一端连接所述第一高电平端，第二端连接所述第二下拉开关N2的第一端，且连接所述第一转换电路121的输出端，控制端连接所述第一上拉开关P1的第二端；

所述第一下拉开关N1的控制端连接所述输入控制电路110，用于接收所述第二高电平信号VDDL或所述第二低电平信号VSS，第二端连接所述第二低电平端；所述第一下拉开关N1用于在接收到所述第二高电平信号VDDL时导通，以拉低所述第二上拉开关P2的控制端电压，导通所述第二上拉开关P2并拉高所述第一转换电路121的输出电压，以使所述第一开关K1截止；

所述第二下拉开关N2的控制端连接所述输入控制电路110，用于接收所述第二高电平信号VDDL或所述第二低电平信号VSS，第二端连接所述第二低电平端；所述第二下拉开关N2用于在接收到所述第二高电平信号VSS时导通，以拉低所述第一上拉开关P1的控制端电压，导通所述第一上拉开关P1，同时拉低所述第一转换电路121的输出信号，以使所述第一开关K1导通。

上述输入信号IN是用于决定该电平转换电路100是将第二高电平信号VDDL转换为第一高电平信号VDDH，还是将第二低电平信号VSS转换为第一低电平信号VSSL。第一转换电路110则用于根据数据信号IN确定是否将第二高电平信号VDDL转换为第一高电平信号VDDH。示例性地，若输入信号IN为“1”则确定将第二高电平信号VDDL转换为第一高电平信号VDDH，此时第一转换电路110起到转换作用。若输入信号IN为“0”则电平转换电路不转换高电平信号，而是用于将第二低电平信号VSS转换为第一低电平信号VSSL，因此，此时第一转换电路110只起到使第一开关K1截止的作用，进而电平转换电路不输出第一高电平信号VDDH。置于如何输出第一低电平信号VSSL，则由上述第二转换电路122实现。

示例性地，第一转换电路110中第一上拉开关P1与第二上拉开关P2可以采用交叉连接的两个PMOS晶体管，在工作状态下，两者处于一开一关的状态。相应的，第一下拉开关N1与第二下拉开关N2可以采用两个NMOS晶体管，其控制端分别由输入信号IN与输入信号IN的反相信号来控制，如图2所示，输入信号IN经过一次反相的第一输入信号INA可以作为第一下拉开关N1控制端的输入信号；经过两次反相的第二输入信号INB可以作为第二下拉开关N2控制端的输入信号。在第一输入信号INA为第二高电平信号VDDL时，第二输入信号INB为第二低电平信号VSS；在第一输入信号INA为第二低电平信号VSS时，第二输入信号INB为第二低高平信号VDDL。因此，这两个开关在工作状态下也保持一开一关的状态。在一实施例中，上述第一下拉开关N1以及第二下拉开关N2的控制端可以连接一信号选择电路。改信号选择电路则根据接收的输入信号IN分别选择向第一下拉开关N1以及第二下拉开关N2的控制端输出第二高电平信号VDDL还是第二低电平信号VSS。

也就是说，若需要第一转换电路110输出高电平信号使第一开关K1截止，则第一上拉开关P1截止，第二上拉开关P2导通，且第一下拉开关N1导通，第二下拉开关N2截止。因此，此时的第一下拉开关N1控制端接收到的输入信号IN的反相信号为高电平，第二下拉开关N2控制端接收到的输入信号IN为低电平。

相应地，若需要第一转换电路110输出低电平信号使第一开关K2导通，则第一上拉开关P1导通，第二上拉开关P2截止，且第一下拉开关N1截止，第二下拉开关N2导通。因此，此时的第一下拉开关N1控制端接收到的输入信号IN的反相信号为低电平，第二下拉开关N2控制端接收到的输入信号IN的为高电平。此时便实现了输入第二高电平端提供的第二高电平信号VDDL输出第一高电平端提供的第一高电平信号VDDH的电平转换。

在一些实施例中，如图5所示，所述第二转换电路122包括：第三开关K3和/或第四开关K4；

所述第三开关K3以及所述第四开关K4的第一端连接所述第一电容C1的第二端，第二端连接所述输入控制电路110；其中，所述第三开关K3和所述第四开关K4基于所述输入控制电路110的输出信号在所述电平转换电路100的工作状态下导通，在非工作状态下截止。

与第一转换电路120的功能类似，第二转换电路120连接输入信号端以及使能信号端，并基于输入信号IN确定是否导通第二开关K2。

上述第三开关K3以及第四开关K4的第二端可以连接输入控制电路110以接收输入信号IN的反相信号INA，或同相信号INB。

示例性地，若输入信号IN为“1”则确定将第二高电平信号VDDL转换为第一高电平信号VDDH，此时第一转换电路110起到转换作用。若输入信号IN为“0”则电平转换电路100用于将第二低电平信号VSS转换为第一低电平信号VSSL，此时第二转换电路120与第一电容C1共同起到使第二开关K2导通的作用，进而使得电平转换电路输出第一低电平信号VSSL。

具体地，第二转换电路120可以仅包括一个开关(第三开关K3或第四开关K4)，也可以包括并联的这两个开关。若使用两个开关，则导通性能更好，能够对第一电容C1更快充电。以两个开关为例，第三开关与第四开关的控制端连接使能信号端，并由使能信号EN控制。使能信号EN用于切换整个电平转换电路100的工作状态与非工作状态。如图5所示，若第三开关K3以及第四开关K4分别为一NMOS晶体管和一PMOS晶体管，那么第三开关K3的控制端可以由使能信号EN(或使能信号经过两次反相后的第二使能信号ENB)控制，第四开关K4的控制端可以由使能信号经过一次反相后的第一使能信号ENA控制。第三开关K3与第四开关K4的第二端连接输入信号的反相信号，即上述第一输入信号INA。该第一输入信号INA实际上是基于输入信号IN得到的第二高电平信号VDDL或第二低电平信号VSS。

在工作状态下，第三开关K3与第四开关K4是导通的，可以将其第一端连接的第二高电平信号VDDL或第二低电平信号VSS传输到第一电容C1，进而通过第一电容C1另一端的电压状态控制第二开关K2导通与否，示例性地，第二开关K2可以为NMOS晶体管，其控制端为高电平时导通，控制端为低电平时截止。可以理解的是，第二高电平信号VDDL或第二低电平信号VSS是根据输入信号IN提供的，若输入信号为“0”则该位置可以提供第二高电平信号VDDL，若输入信号为“1”则该位置可以提供第二低电平信号VSS。

在输入信号为“0”时，第二高电平信号VDDL经过第三开关K3与第四开关K4为第一电容C1充电，使其电压为VDDL，此时第一电容C1的另一端电压为0。由于第二开关K2的源端连接第一低电平端，其电压VSSL为负值，因此此时第二开关K2可以处于导通状态，从而使得信号输出端OUT输出第一低电平信号VSSL。

在输入信号为“1”时，第二低电平信号VSS经过第三开关K3与第四开关K4拉低第一电容C1下端的电压。由于第一电容C1已经被充电，因此其第一电容C1的另一端的电压会相对变化为-VDDL，进而使得第二开关K2的控制端电压降低，从而切换为截止状态。

在一些实施例中，第二电平转换电路120还可以包括第五开关K5(图5中未示出)，所述第五开关的第一端连接所述第一电容的第二端，第二端连接所述第二高电平端；其中，所述第五开关基于所述使能信号在所述工作状态下截止，在所述非工作状态下导通。

示例性地，第五开关K5的控制端连接第一使能信号ENA。

这样，在非工作状态下，第五开关K5可以将第一电容C1的第一端的电压拉高至VDDL，使得第一电容C1充电，使得第一电容第一端的电压为0，进而保持第二开关K2处于导通的状态。

当切换到工作状态后，第五开关K5截止，第一电容C1两端的电压则由上述第三开关K3以及第四开关K4的状态以及输入信号来决定，进而确定第二开关K2维持导通的状态还是切换为截止状态。

在一些实施例中，如图6所示，所述电平转换电路100还包括：

第六开关K6，第一端连接第二低电压端，第二端连接所述第二开关K2的控制端；

输出控制电路130，输入端连接使能信号端，输出端连接所述第六开关K6的控制端，用于基于所述电平转换电路100的非工作状态对应的所述使能信号EN，使所述第六开关K6导通；以及基于所述电平转换电路的工作状态对应的所述使能信号EN，使所述第六开关K6截止。

在电平转换电路100切换到工作状态后，输出控制电路130控制第六开关K6截止，呈现出高阻状态，这样，第一电容C1充电后的电荷可以维持在第一电容C1中，从而便于使用第一电容C1对应的电压控制第二开关K2位置导通状态或切换至截止状态。

在一些实施例中，如图7所示，所述输出控制电路130包括：

第四反相器INV4，输入端用于接收所述使能信号EN；

第二电容C2，第一端连接所述第四反相器INV4的输出端；

第七开关K7，第一端连接所述第四反相器INV4的输出端，第二端连接至所述输出控制电路130的输出端；所述第七开关K7基于所述非工作状态对应的所述使能信号EN导通，并将所述第四反相器INV4输出的高电平信号传递至所述输出控制电路130的输出端，以使所述第六开关K6导通；

第八开关K8，第一端连接所述第二电容C2的第二端，第二端连接所述第七开关K7的第二端；所述第八开关K8基于所述工作状态对应的所述使能信号EN导通，并将所述第二电容C2的第二端的负电压传递至所述输出控制电路130的输出端，以使所述第六开关K6截止；

第一电阻R1和第九开关K9，所述第一电阻R1的第一端连接所述第二电容C2的第二端；所述第九开关K9的第一端连接第二低电平端，第二端连接所述第一电阻R1的第二端，控制端连接所述第七开关K7的第二端。

这里提供了一种控制电路的具体实现方式，如图8所示，初始状态下，使能信号端EN输出低电平“0”(即表示电平转换电路无效)，此时第四反相器INV4输出高电平“1”即电压VDDL向电容C2充电。此时第七开关K7导通，使得高电平电压VDDL传递至第六开关K6的控制端，并且，此时第九开关K9以及第六开关K6均导通，使得第一电容C1的电荷通过第六开关K6被释放，同时第二电容C2两侧的电压分别为VDDL与0，第八开关K8截止。

当使能信号端EN输出高电平“1”(即表示电平转换电路有效)，此时第四反相器INV4输出低电平VSS(如电压为0)，此时第二电容C2两侧的电压变为0与-VDDL，使得第八开关K8导通并将低电平信号VSS传递至第九开关K9的控制端，此时第九开关K9截止。同时，使得第六开关K6截止，从而形成大阻抗，防止第一电容C1的电荷泄露。

这里，为了减少第九开关K9所在通路的电流，从而减少第二电容C2的电荷泄露，第九开关K9可以采用倒比管，即沟道长度L大于沟道宽度W的mos管。

在其他实施例中，上述控制电路也可以采用其他实现方式，在使能信号端EN输出高电平“1”时，向第六开关K6的控制端输出低电平，使其截止；在使能信号端输出低电平“0”时，向第六开关K6的控制端输出高电平，使其导通。

如此，利用第二电容C2可以使得第六开关K6在电平转换电路的工作状态下更好的关闭，防止第一电容C1的电荷泄露，进而更有利于利用第一电容C1切换第二开关K2的导通或截止。

本公开实施例还提供如下示例：

如图8所示的电平转换电路200，EN为使能端，IN为输入信号，OUT为输出信号，VDDL为前级电源电压，VDDH为后级电源电压，VSS为0电位，VSSL为负压其值为负VDDL，T＿delay为延时单元。

电平转换电路200通过开关MP3、MN3令输出电平在VDDH与VSSL(负压，由负压模块产生)之间切换，其中控制VSSL的输出开关MN3，其开启闭合与VSSL无关联，不会因为VSSL被抬高而无法开启，传统交叉耦合模式中，输出开关的栅极与VSSL相关联，因此当VSSL变化时会对开关的开启速度及是否能开启产生影响。本申请中，即便vssl抬高，则会输出抬高后的电压。

第一模块210用于输出A点电压，从而控制MP3开启或关闭。开关MN3开关通过C1的输出电压控制，而C1的电荷变化通过EN、IN共同控制。第二模块220用于通过电容C2输出E点电压，从而控制开关MN8的开启或关闭，其与输入信号IN无关，只与使能信号EN相关。其中，MN8的作用为避免C1电荷流失，其可通过其他结构代替，比如其他具有大阻抗的结构。第三模块230为数字控制模块。

下面说明电平转换电路200的工作原理：

第一、初始阶段(无信号输入IN)：

情况一：EN输入为0时，MP3断开，MN3开启，MN8开启。

1、MP3：EN＝0，INA＝1，INB＝0，MN2断开，MN1开启，MP2栅极接地，MP2开启，A为VDDH，MP3断开；

2、MN8：EN＝0，F＝VDDL，MP4开启，MN4断开，E点、MN7栅极为VDDL，MN8、MN7开启，令B点、D点为接地为0(vss)，此时C2左右两侧分别为VDDL、0；

3、MN3：EN＝0，ENA＝1，ENB＝0，即ENA为VDDH，MN6开启，C点为VDDL，MN5、MP5断开，由于B＝0，MN3开启，输出端OUT输出VSSL，此时C1两侧分别为VDDL、0。

情况二：EN输入为1时，MN8断开，MP3和MN3在没有输入信号IN时保持不变。

1、MP3：通过输入信号IN共同确定，当没有输入信号IN时，INA＝1，INB＝0，MP3状态不变；

2、MN8：EN＝1，F＝0，MP4断开，C2左侧由VDDL变化为0，右侧由0变化为-VDDL，D点为-VDDL，MN4导通，E点、MN7栅极为-VDDL，MN7断开，MN8断开；

3、MN3：EN＝1，ENA＝0，ENB＝1，MN6断开，MN5与MP5开启，C1下侧由VDDL变化为INA，C1上侧随之变化，INA由输入信号IN与EN共同确定，当没有输入信号IN时，INA＝1，即为VDDL，C1状态不变，开关MN3状态不变。

也就是说，初始阶段，为C1充电，令C1处于初始状态。

第二、电平转换阶段(使能信号为“1”)：

情况一：保持IN＝0时，保持初始状态，out端输出VSSL。

1、MP3：IN＝0，INA＝1，INB＝0，MP3状态不变，保持断开；

2、MN3：IN＝0，INA＝1，C1状态不变，MN3保持开启。

情况二：IN＝1时，MP3开启，MN3断开，out端输出VDDH。

1、MP3：IN＝1，INA＝0，INB＝1，MN1断开，MN2闭合，A点为0，MP3开启；

2、MN3：IN＝1，INA＝0，C1下侧由VDDL变化为0，上侧由0变化为-VDDL，MN3断开。

为了令MN8更好关闭，图1采用了C2，通过C2令E点变成负压，从而保证MN8可靠关闭。其他方案中，也可以令E点为0或者VDDL，即第二模块中仅保留非门、MN6。

MN5、MP5也可以仅保留一个，并联的两个开关一方面更可靠，一方面可以减小开关阻抗，当仅有MP5时，第三模块无需ENB信号。

MN8时用于避免C1在由0变化为-VDDL的时候C1上的电荷泄露到地，为了保证其可靠性，可令MN8先断开，再导通MN5和MP5，因此使能信号ENA与ENB前加入了延迟模块T_delay，将两个使能信号延迟，从而延迟MN6、MN5、MP5开关的翻转时间。此外，在C2进行电平转换时，由于MN4导通有一定的延时，MN7也会存在短暂的导通，因此可以将MN7设置成倒比管，可以减小电流。(倒比管就是L>W的mos管。电阻比较大，电流比较小，一般用于低功耗电路。)或者加一个电阻R1减少电容C2上的电荷损失，保证MN4顺利翻转。

关于开关MP3跟MN3开启顺序，最优顺序为VOUT＝VDDH时，MP3后开启，VOUT＝VSSL时，MP3先关闭，避免负压再被VDDH提高。此时也可以在第三模块230与非门产生INA后增加延迟模块，对MP3的开启或关闭进行调整。

通过本公开实施例中的电路，可以实现正压到负压的电平转换，并且负压部分没有交叉耦合管，理论上不存在电平转换中间态的问题，采用开关电容技术，B点在转换的过程中不存在放电翻转速度更快的问题。

如图9所示，本公开实施例还提供一种信号处理装置300，包括：

电平转换电路310，该电平转换电路310可以是上述图1至图7中的任一所述的电平转换电路100或图8中的电平转换电路200；

与所述电平转换电路100连接的负载电路200。

该信号处理装置300可以是存储器、处理器、显示面板或其他需要使用电平转换电路的电学器件。

应理解，说明书通篇中提到的“一些实施例”、“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种电平转换电路，其特征在于，包括：

第一开关，第一端连接第一高电平端_，第二端与所述电平转换电路的信号输出端相连接；

第二开关，第一端连接第一低电平端_，第二端与所述电平转换电路的信号输出端相连接；

输入控制电路，第一端连接第二高电平端，第二端连接第二低电平端；所述输入控制电路包括输入信号端，用于接收输入信号；所述输入控制电路基于所述输入信号输出所述第二高电平端提供第二高电平信号，或输出所述第二低电平端提供第二低电平信号；

转换电路，输入端连接所述输入控制电路，第一输出端连接所述第一开关，第二输出端连接所述第二开关；用于基于所述输入控制电路的输出信号导通所述第一开关以使所述信号输出端输出第一高电平信号，或导通所述第二开关以使所述信号输出端输出第一低电平信号；其中，所述第一高电平信号由所述第一高电平端提供；所述第一低电平信号由所述第一低电平端提供。

2.根据权利要求1所述的电平转换电路，其特征在于，所述输入控制电路包括：

输入信号端，用于接收所述输入信号；

使能信号端，用于接收使能信号，所述使能信号用于切换所述电平转换电路的工作状态或非工作状态，工作状态时与所述输入信号共同控制所述第一开关、所述第二开关的导通。

3.根据权利要求2所述的电平转换电路，其特征在于，所述输入控制电路还包括：

使能单元，用于输出所述使能信号的反相信号或所述使能信号的同相信号；

所述使能单元包括：第一反相器和第二反相器；所述第一反相器的输入端连接所述使能信号端，输出端连接所述第二反相器的输入端；所述第一反相器和所述第二反相器还连接所述第二高电平端和所述第二低电平端，所述第一反相器、所述第二反相器的输出信号用于控制所述第二开关的导通。

4.根据权利要求3所述的电平转换电路，其特征在于，所述使能单元还包括：延迟单元，输入端连接所述使能信号端，输出端连接所述第一反相器的输入端。

5.根据权利要求2所述的电平转换电路，其特征在于，所述输入控制电路还包括：输入信号控制单元，用于输出所述输入信号的反相信号或所述输入信号的同相信号；

所述输入信号控制单元包括：

与非门，输入端连接所述输入信号端和所述使能信号端；

第三反相器，输入端连接所述与非门的输出端；

所述与非门和所述第三反相器还连接所述第二高电平端和所述第二低电平端，所述与非门的输出信号与所述第三反相器的输出信号用于控制第一开关的导通。

6.根据权利要求5所述的电平转换电路，其特征在于，所述输入控制电路还包括：使能单元，

所述使能单元包括：第一反相器及/或第二反相器，所述第一反相器的输入端连接所述使能信号端，输出端连接所述第二反相器的输入端；所述第一反相器和所述第二反相器还连接所述第二高电平端和所述第二低电平端；

所述第一反相器及/或所述第二反相器的输出信号与所述与非门的输出信号共同控制所述第二开关的导通。

7.根据权利要求1至6任一所述的电平转换电路，其特征在于，所述转换电路包括：

第一转换电路，输入端连接所述输入控制电路，输出端与第一开关的控制端相连接，用于基于所述输入控制电路输出的所述第二高电平信号控制所述第一开关导通以使所述信号输出端输出第一高电平信号，或基于所述输入控制电路输出的所述第二低电平信号控制所述第一开关截止；

第一电容，第一端连接所述第二开关的控制端；

第二转换电路，输入端连接所述输入控制电路，输出端与所述第一电容的第二端连接，用于通过所述输入控制电路提供的所述第二高电平信号为所述第一电容充电，以及通过所述输入控制电路提供的第二低电平信号使充电后的所述第一电容第一端的电压切换为使所述第二开关导通的电压。

8.根据权利要求7所述的电平转换电路，其特征在于，所述第一转换电路包括：第一上拉开关、第二上拉开关、第一下拉开关和第二下拉开关；

所述第一上拉开关的第一端连接所述第一高电平端，第二端连接所述第一下拉开关的第一端，控制端连接所述第二上拉开关的第二端；

所述第二上拉开关的第一端连接所述第一高电平端，第二端连接所述第二下拉开关的第一端，且连接所述第一转换电路的输出端，控制端连接所述第一上拉开关的第二端；

所述第一下拉开关的控制端连接所述输入控制电路，用于接收所述第二高电平信号或所述第二低电平信号，第二端连接所述第二低电平端；所述第一下拉开关用于在接收到所述第二高电平信号时导通，以拉低所述第二上拉开关的控制端电压，导通所述第二上拉开关并拉高所述第一转换电路的输出电压，以使所述第一开关截止；

所述第二下拉开关的控制端连接所述输入控制电路，用于接收所述第二高电平信号或所述第二低电平信号，第二端连接所述第二低电平端；所述第二下拉开关用于在接收到所述第二高电平信号时导通，以拉低所述第一上拉开关的控制端电压，导通所述第一上拉开关，同时拉低所述第一转换电路的输出信号，以使所述第一开关导通。

9.根据权利要求7所述的电平转换电路，其特征在于，所述第二转换电路包括：第三开关和/或第四开关；

所述第三开关以及所述第四开关的第一端连接所述第一电容的第二端，第二端连接所述输入控制电路；其中，所述第三开关和所述第四开关基于所述输入控制电路的输出信号在所述电平转换电路的工作状态下导通，在非工作状态下截止。

10.根据权利要求7所述的电平转换电路，其特征在于，还包括：

第六开关，第一端连接第二低电压端，第二端连接所述第二开关的控制端；

输出控制电路，输入端连接使能信号端，输出端连接所述第六开关的控制端，用于基于所述电平转换电路的非工作状态对应的所述使能信号，使所述第六开关导通；以及基于所述电平转换电路的工作状态对应的所述使能信号，使所述第六开关截止。

11.根据权利要求10所述的电平转换电路，其特征在于，所述输出控制电路包括：

第四反相器，输入端用于接收所述使能信号；

第二电容，第一端连接所述第四反相器的输出端；

第七开关，第一端连接所述第四反相器的输出端，第二端连接至所述输出控制电路的输出端；所述第七开关基于所述非工作状态对应的所述使能信号导通，并将所述第四反相器输出的高电平信号传递至所述输出控制电路的输出端，以使所述第六开关导通；

第八开关，第一端连接所述第二电容的第二端，第二端连接所述第七开关的第二端；所述第八开关基于所述工作状态对应的所述使能信号导通，并将所述第二电容的第二端的负电压传递至所述输出控制电路的输出端，以使所述第六开关截止；

第一电阻和第九开关，所述第一电阻的第一端连接所述第二电容的第二端；所述第九开关的第一端连接第二低电平端，第二端连接所述第一电阻的第二端，控制端连接所述第七开关的第二端。