CN117642851A - 包括具有不同数量的层的堆积的玻璃芯衬底 - Google Patents

包括具有不同数量的层的堆积的玻璃芯衬底 Download PDF

Info

Publication number
CN117642851A
CN117642851A CN202280046974.6A CN202280046974A CN117642851A CN 117642851 A CN117642851 A CN 117642851A CN 202280046974 A CN202280046974 A CN 202280046974A CN 117642851 A CN117642851 A CN 117642851A
Authority
CN
China
Prior art keywords
stack
substrate
layers
core
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280046974.6A
Other languages
English (en)
Inventor
A·柯林斯
S·V·皮坦巴拉姆
T·A·***
S·加内桑
R·S·维斯瓦纳斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117642851A publication Critical patent/CN117642851A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本文中描述的实施例可涉及针对基于玻璃芯的衬底的设备、过程和技术，所述衬底具有不对称数量的前侧和后侧铜层。在实施例中，前侧和/或后侧铜层可称为玻璃芯衬底上的叠层或堆积层。实施例可通过预留出更多的前侧层(其中信号路由可通常最高)而不要求匹配或对称数量的后侧铜层，来允许更低的总体衬底层数。可描述和/或要求保护其它实施例。

Description

包括具有不同数量的层的堆积的玻璃芯衬底
技术领域
本公开的实施例一般涉及半导体封装的领域，并且具体涉及具有不对称堆积层的衬底。
背景技术
计算和移动装置的持续增长将不断增加对于提高信号质量和减小半导体封装大小的需求。
附图说明
图1示出具有前侧上的高速串行输入输出(I/O)布线和后侧上的直接直通(directpass-through)的传统对称衬底堆积。
图2示出根据各种实施例、具有前侧上的高速串行I/O布线和后侧上精简的竖直路径的不对称衬底堆积。
图3A-3H示出根据各种实施例、用于衬底上不对称堆积的制造过程中的各个阶段。
图4A-4H示出根据各种实施例、用于衬底上不对称堆积的另一制造过程中的各个阶段。
图5示出根据实施例的玻璃芯激光辅助蚀刻工艺的多个示例。
图6示出根据各种实施例、用于创建具有不对称堆积的衬底的示例过程。
图7示意性地示出根据各种实施例的计算装置。
具体实施方式
本文中描述的实施例可涉及与基于玻璃芯的衬底相关的设备、过程和技术，所述衬底具有不对称数量的前侧和后侧铜层。在实施例中，前侧和/或后侧铜层可称为玻璃芯衬底上的叠层或堆积层。实施例可通过预留出更多的前侧层(其中信号布线可能通常最高)而不要求匹配或对称数量的后侧铜层，来允许更低的总体衬底层数。
在实施例中，本文中描述的技术可用来减少总体封装层数，以便减少衬底工厂制造吞吐时间，这可以得到更低的单价和在固定时间量内制造更多单元的选择。在实施例中，这些技术可用来确保为每个设计充分利用所有金属层。特别是，传统衬底通常具有对称数量的前/后侧金属层，其中>90％的I/O布线在前侧层上进行。电力递送在前侧层上也更关键。因此，对于传统衬底，从电气设计角度来看，后侧层利用率是低的。
在传统实现中，衬底被制造成具有对称的前侧和后侧铜层图案。通常，通过蚀刻或镀覆过程，同时加工对应的前侧层和后侧层。在许多传统衬底中，通过IO信号扇出布线从凸块级别到镀通孔(PTH)级别间距的间距转换构成衬底上布线中的大多数。因此，在这些传统实现中，中型和小型管芯复合体经常具有未充分利用的后侧层。
本文中描述的实施例还可包括用于同时将两个玻璃芯衬底图案化、得到两个或更多个具有不对称数量的前侧和后侧铜层的成品衬底的技术和/或过程。这些技术和/或过程也可应用于例如可能对前侧层有更高布线要求的标准衬底。实施例还可用于替换无源硅基中介层，例如以与3-D管芯堆叠或直接芯片附连架构一起使用。
此外，在金属信号布线要求在前侧层和后侧层金属特征之间不均匀分布的情况下，这些技术和/或过程可为玻璃衬底实现高效的不对称前侧和后侧铜层图案化，并且可减少总封装层数。而且，这些技术和/或过程还可改善制造期间的工厂负荷和吞吐时间。此外，与传统实现相比，消除了未充分利用的金属层，通过移除可使高速信号传输性能降级的阻抗不连续性和寄生电容可以改善衬底电气性能。
在以下详细描述中，参考了形成描述的一部分的附图，其中同样的标号始终表示同样的部分，并且其中通过举例说明来示出可用来实践本公开主题的实施例。要理解，可利用其它实施例并且可进行结构或逻辑改变，而不会背离本公开的范围。因此，以下详细描述不要视为限制性的，并且实施例的范围由随附权利要求及其等效物来限定。
为了本公开的目的，短语“A和/或B”意指(A)、(B)、或(A和B)。为了本公开的目的，短语“A、B、和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
该描述可使用基于透视的描述，诸如顶/底、进/出、在……上方/在……下方、等等。这类描述仅用来方便论述，而并非意在将本文中描述的实施例的应用限制到任何特定取向。
该描述可使用短语“在实施例中”或“在一些实施例中”，其均可指代相同或不同实施例中的一个或多个实施例。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等等是同义的。
本文中可使用术语“与……耦合”及其派生词。“耦合”可意指下列的一项或多项。“耦合”可意指两个或更多个元件直接物理或电接触。然而，“耦合”也可意指两个或更多个元件彼此间接接触，但是仍然还彼此协作或交互，并且可意指一个或多个其它元件被耦合或连接在被说成彼此耦合的元件之间。术语“直接耦合”可意指两个或更多个元件直接接触。
可能以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的操作。然而，描述的顺序不应当被解读为暗示这些操作必然是顺序相关的。
如本文中所使用，术语“模块”可指代ASIC、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、组合逻辑电路、和/或提供所描述的功能性的其它适当部件，或者可以是上述一项或多项的一部分，或者可包括上述一项或多项。
这里的各种附图可描绘一个或多个封装组件的一个或多个层。这里描述的层被描绘为不同封装组件的层的相对位置的示例。这些层是出于解释的目的而描绘的，并且不是按比例绘制的。因此，不应当从附图中假定各层的对比大小，而且仅对于其中具体指出或论述过大小、厚度或尺寸的一些实施例才可假定所述大小、厚度或尺寸。
图1示出传统对称衬底堆积，它具有前侧上的高速串行I/O布线和后侧上的直接直通。传统衬底100包括芯102，芯102包括通过芯102的一个或多个镀通孔(PTH)104。铜或其它导电焊盘106可置于芯102的两侧，并且与PTH104电耦合。
芯102的顶侧上的第一堆积108包括多个层，这些层包括与铜层112交错的介电层110。在实现中，铜层可以是任何其它导电金属或合金。管芯114可通过与一个或多个过孔116、118和电迹线120电耦合，来与第一堆积108内的PTH104之一电耦合。注意，如所实现的，过孔116、118可延伸穿过第一堆积108的各种层。芯102的底侧上的第二堆积122可包括过孔124，该过孔124与在第二堆积122的底部的球栅阵列(BGA)焊盘126耦合。
传统衬底100可以是典型的传统衬底，其中70％至95％的信号布线可出现在第一堆积108的铜层112、120、121内，这些铜层也可称为前侧铜层。传统衬底100的对称构造没有高效地使用第二堆积122中的铜层127，这些铜层127可称为后侧铜层。在一些情况下，第二堆积122中的铜层127是对理想电气性能的阻碍。例如，如果管芯114是高速串行I/O管芯，例如SERDES管芯，则全部的管芯114到BGA焊盘126位置布线是在衬底100的第一侧上在第一堆积108中使用一层布线120完成的，而仅仅使用过孔124直接穿过后侧铜层。由于信号的敏感性以及与管芯114可能使用的其它布线层121的分离，可选择这单个布线层120。
例如，在可编程网络交换机产品设计内使用的传统实现中，在第二堆积122中在第一堆积108内可能有高层数，比如18至24层。在这些示例中，通过第二堆积122的竖直过孔124路径将在操作期间增加到BGA焊盘126的电容，并且可导致阻抗不连续性。可实现将BGA焊盘126信号焊盘上方第二堆积122上的金属空隙化125，以减小球栅阵列(BGA)焊盘电容耦合到上方的第二堆积122接地层的影响，但是接地层中这些大的铜空隙使得在铜图案化期间一致的镀铜厚度因局部铜密度变化而成为难题。例如(未示出)，从种子层使用镀铜，在衬底叠层中的两个区域可能发生局部铜密度变化，其中一个区域具有～40％的金属密度，而另一区域具有～90％的金属密度。在镀覆后，40％区域的铜将比90％区域镀得厚得多。在这个示例中，铜厚度容差控制可能被破坏，并且可导致在90％区域中电源层的电阻更大，并且在40％区域中信号阻抗值不准确。结果可能是不一致的铜和电介质厚度，有可能导致成品率损失。
在传统实现中，衬底100可以是具有可层压和/或压制在一起的覆铜层压板(CCL)芯的有机衬底。CCL芯的材料可包括基于聚合物的材料，该材料具有已经添加到芯中以提高刚度的纤维，诸如玻璃纤维或其它纤维。然而，当在操作期间暴露于温差下或者由于靠近其它热源，这些纤维可能以不同方式膨胀和收缩，并且导致CCL芯内的翘曲。相比之下，如下面在实施例中进一步论述的，作为单一均质材料的玻璃芯将不会经历这种类型的翘曲。此外，玻璃芯可具有多达有机芯厚度的2 1/2倍的厚度，这能够实现许多精细特征，诸如可构造成具有高纵横比和很窄间距的玻璃通孔(TGV)。
图2示出根据各种实施例、具有前侧上的高速串行I/O布线和后侧上精简的竖直路径的不对称衬底堆积。衬底200(其可类似于图1的衬底100)包括玻璃芯202(其可类似于图1的芯102)，具有第一堆积208和第二堆积222。在实施例中，第一堆积208可类似于图1的第一堆积108。在实施例中，可类似于PTH104的PTH204可使用玻璃芯的TGV来实现，然后，随后用诸如铜之类的导电材料填充。下面关于图5更详细地描述用于在玻璃芯内实现TGV的技术。
衬底200还可具有管芯214(其可类似于图1的管芯114)，使用过孔216、218和布线层220(其可类似于图1的过孔116、118和布线层120)将管芯214与第一堆积208耦合。与图1的衬底100不同，衬底200是非对称衬底叠层的示例，其中第二堆积222具有比第一堆积208更少的层。与图1的衬底100相比，这种不对称架构可用于减少衬底200的总体层数，以及对于管芯214与BGA焊盘226连接的短后侧直通224还消除了大部分的阻抗不连续性和镀铜难题。在实施例中，玻璃芯202的厚度可被调整并用作绝缘体，以防止BGA焊盘226金属电容耦合到第一堆积208。
图3A-3H示出根据各种实施例、用于衬底上不对称堆积的制造过程中的各个阶段。图3A示出制造过程中的一个阶段，其中，识别第一玻璃芯342和第二玻璃芯344以创建两个分开的衬底，诸如图2的衬底200。在实施例中，玻璃芯342、344可包含硼硅酸盐、铝硼硅酸盐、钠钙、熔融石英或者表现出低CTE(优选<4)和低介电常数Dk(<5.6)以及低损耗角正切(<0.01@5GHz)的特种玻璃。在实施例中，第一玻璃芯342和第二玻璃芯344可具有相同厚度，或者可以是不同厚度的。
图3B示出制造过程中的一个阶段，其中，用各种TGV346、348将玻璃芯342、344图案化。在实施例中，这些TGV可使用下面关于图5所描述的技术来制造。在实施例中，TGV346、348的图案可相同或者可不同。在实施例中，可在玻璃芯342、344中创建诸如盲孔(未示出)之类的其它特征，在玻璃芯中可***导电元件和/或介电材料以在玻璃芯342、344内创建电容器和/或导体结构。
图3C示出制造过程中的一个阶段，其中，可移除载体350与第一玻璃芯342的一侧和第二玻璃芯344的一侧物理耦合。在实施例中，在可移除载体350与第一玻璃芯342和第二玻璃芯344之间可施加粘合剂或环氧树脂或导电铜带352。在实施例中，粘合剂或环氧树脂或导电铜带352可被移除，如下面进一步所描述。
图3D示出制造过程中的一个阶段，其中，进行金属镀覆，其用来生成外面金属层352、354以及被镀覆或金属填充的TGV356、358。在实施例中，使用两步工艺来进行此金属镀覆。首先，通过溅射或无电镀来形成种子层，接着进行电解电镀工艺以填充TGV。TGV填充可使用通常在衬底通孔填充过程中进行的反向脉冲、双侧电镀工艺来完成。在实施例中，金属可以是铜或者某个其它导电元素或合金。
图3E示出制造过程中的一个阶段，其中，将附加金属层360、362图案化。注意，附加金属层360、362还可包括分隔每个金属层的介电层。可放置各种布线和/或迹线几何形状，作为附加金属层360、362的一部分。在实施例中，附加金属层360、362可类似于图2的第一堆积208。
图3F示出制造过程中的一个阶段，其中，分离可移除载体350，留下第一部分完成的衬底364和第二部分完成的衬底366。在制造过程的未来阶段中，第一部分完成的衬底364和第二部分完成的衬底366可随后被各自加工。
图3G示出制造过程中的一个阶段，其中，第一部分完成的衬底364可具有附加施加的附加金属层368、370。在实施例中，附加金属层368可以是用于创建可类似于图2的第一堆积208的第一堆积的附加层。在实施例中，附加金属层370可以是用于创建图2的第二堆积222的附加层。注意，金属层360、362以及附加金属层368、370还可包括竖直电耦合，竖直电耦合可类似于图2的过孔218、220或者图2的直通224。
图3H示出制造过程中的一个阶段，其中，可添加导电焊盘372、374来为诸如图2的管芯214之类的其它部件提供电附连点。在实施例中，焊盘374可经由BGA或插槽连接与主板或中介层(未示出)耦合。
图4A-4H示出根据各种实施例、用于衬底上不对称堆积的另一制造过程中的各个阶段。图4A示出制造过程中的一个阶段，其中，识别第一玻璃芯442和第二玻璃芯444以用来创建两个分开的衬底，诸如图2的衬底200。在实施例中，玻璃芯442、444可类似于图3A的玻璃芯342、344。在实施例中，第一玻璃芯442和第二玻璃芯444可具有相同厚度，或者可以是不同厚度的。
图4B示出制造过程中的一个阶段，其中，用各种TGV446、448将玻璃芯442、444图案化。在实施例中，这些TGV可使用下面关于图5所描述的技术来制造。在实施例中，可在玻璃芯442、444中创建诸如盲孔(未示出)之类的其它特征，在玻璃芯中可***导电元件和/或介电材料以在玻璃芯442、444内创建电容器和/或导体结构。
图4C示出制造过程中的一个阶段，其中，进行金属镀覆，其生成玻璃芯442上的外面金属层452和玻璃芯444上的外面金属层454、以及玻璃芯442上的被镀覆的TGV456和玻璃芯444上的被镀覆的TGV458。在实施例中，金属可以是铜，或者可以是某个其它导电元素或合金。
图4D示出制造过程中的一个阶段，其中，可移除载体450与第一玻璃芯442的该侧上的金属层452以及与第二玻璃芯444的该侧上的金属层454物理耦合。在实施例中，在可移除载体450与第一玻璃芯442之间以及在可移除载体450与第二玻璃芯444之间可施加粘合剂或环氧树脂453或导电铜带。在实施例中，可移除载体450可被粘合剂或环氧树脂453或导电铜带束缚，任何一项都可随后被移除，如下文进一步所描述。
图4E示出制造过程中的一个阶段，其中，将附加金属层460、462图案化。注意，附加金属层460、462还可包括分隔每个单独层的介电层。在实施例中，附加金属层460、462可类似于图2的第一堆积208。
图4F示出制造过程中的一个阶段，其中，分离可移除载体450，留下第一部分完成的衬底464和第二部分完成的衬底466。在制造过程的未来阶段中，第一部分完成的衬底464和第二部分完成的衬底466可随后被各自加工。
图4G示出制造过程中的一个阶段，其中，第一部分完成的衬底464可具有施加的附加金属层468、470。在实施例中，附加金属层468可以是用于创建可类似于图2的第一堆积208的第一堆积的附加层。在实施例中，附加金属层470可以是用于创建类似于图2的第二堆积222的第二堆积的附加层。注意，金属层460、462以及附加金属层468、470还可包括竖直电耦合，该竖直电耦合可类似于图2的过孔218、220或者图2的直通224。
图4H示出制造过程中的一个阶段，其中，可添加导电焊盘472、474来为诸如图2的管芯214之类的其它部件提供电附连点。在实施例中，焊盘474可经由BGA接触(未示出)与主板或中介层(未示出)耦合。
图5示出根据实施例的玻璃互连激光辅助蚀刻工艺(本文中可称为“LEGIT”)的多个示例。LEGIT技术的一个用途是为半导体封装中使用的传统覆铜层压板(CCL)芯提供备选衬底芯材料，该半导体封装用于实现诸如服务器、图形、客户端、5G等产品。通过使用激光辅助蚀刻、无裂纹高密度过孔钻孔，可在玻璃衬底中形成中空形状。在实施例中，可调整不同的工艺参数以获得各种形状和深度的钻孔，从而为玻璃中的创新器件、架构、工艺和设计打开大门。诸如本文中论述的桥之类的实施例也可利用这些技术。
简图500示出用于微电子封装衬底(例如玻璃)中的通孔和盲孔(或沟槽)的高级工艺流程，其中使用LEGIT来创建通孔或盲孔。所得到的玻璃的体积/形状具有激光诱导的形态变化，然后可以被选择性地蚀刻以创建沟槽、通孔或空隙，可以用导电材料填充所述沟槽、通孔或空隙。通孔512由来自玻璃晶圆506的相对侧上的两个激光源502、504的激光脉冲来创建。如本文中所使用，穿透钻孔和通孔是指钻孔或过孔在玻璃/衬底的一侧开始且在另一侧结束的情形。盲钻孔和盲孔是指钻孔或过孔在衬底的表面开始且在衬底内部中途停止的情形。在实施例中，来自两个激光源502、504的激光脉冲被垂直施加到玻璃晶圆506，以在遭遇激光脉冲的玻璃中诱导形态变化508，该形态变化也可称为结构变化。这种形态变化508包括玻璃的分子结构变化，这使其更容易蚀刻掉(移除玻璃的一部分)。在实施例中，可使用湿式蚀刻工艺。
简图520示出用于双盲形状的高级工艺流程。可通过来自两个激光源522、524的激光脉冲来创建双盲形状532、533，所述两个激光源522、524可类似于激光源502、504，在玻璃晶圆526的相对侧上，玻璃晶圆526可类似于玻璃晶圆506。在此示例中，可对来自两个激光源522、524的激光脉冲能量和/或激光脉冲曝光时间进行调整。结果，可得到玻璃526中的形态变化528、529，而这些变化使得更容易蚀刻掉玻璃的一些部分。在实施例中，可使用湿式蚀刻工艺。
简图540示出用于单盲形状的高级工艺流程，该单盲形状也可称为沟槽。在此示例中，单个激光源542向玻璃晶圆546递送激光脉冲以在玻璃546中创建形态变化548。如上所述，这些形态变化使得更容易蚀刻掉玻璃的一部分552。在实施例中，可使用湿式蚀刻工艺。
简图560示出用于通孔形状的高级工艺流程。在此示例中，单个激光源562向玻璃566施加激光脉冲以在玻璃566中创建形态变化568，而该变化使得更容易蚀刻掉玻璃的一部分572。如这里所示，来自激光源562的激光脉冲能量和/或激光脉冲曝光时间已经被调整，以创建完全延伸穿过玻璃566的蚀刻掉的部分572。
关于图5，虽然实施例将激光源502、504、522、524、542、562示为垂直于玻璃506、526、546、566的表面，但是在实施例中激光源可与玻璃表面成一定角度来定位，并且变更脉冲能量和/或脉冲曝光时间，以便造成对角过孔或沟槽，或者让过孔(诸如512、572)成形，例如以使其成为圆柱形、锥形或包括某个其它特征。此外，因为玻璃的蚀刻强烈依赖于玻璃的化学组成，所以改变玻璃类型也可在过孔或沟槽内造成不同的特征。
在使用关于图5所描述的工艺的实施例中，可创建直径小于10μm的通孔过孔512、572，并且通孔过孔512、572可具有40:1至50:1的纵横比。结果，密度高得多的过孔可放置于玻璃内，并且以细间距彼此更靠近地放置。在实施例中，此间距可以是50μm或更小。在创建过孔或沟槽之后，可应用金属化工艺，以便创建通过该过孔或沟槽的导电路径，例如镀通孔(PTH)。使用这些技术，更细间距的过孔可得到更好的信号传输，允许对更多I/O信号通过玻璃晶圆布线到其它耦合的部件，诸如衬底。
图6示出根据各种实施例、用于创建具有不对称堆积的衬底的示例过程。过程600可使用如关于图1-5所描述的或本文中描述的任何其它实施例的技术、方法、***和/或设备来执行。
在框602，该过程可包括识别由玻璃制成的第一衬底芯，第一衬底芯包括第一侧和与第一侧相对的第二侧。在实施例中，第一衬底芯可类似于图2的玻璃衬底芯202、图3A的玻璃芯342、或者图4A的玻璃芯442。
在框604，该过程可进一步包括识别由玻璃制成的第二衬底芯，第二衬底芯包括第一侧和与第一侧相对的第二侧。在实施例中，第二衬底芯可类似于图2的玻璃衬底芯202、图3A的玻璃芯344、或者图4A的玻璃芯444。
在框606，该过程可进一步包括在第一衬底的第一侧上形成第一堆积。在实施例中，第一衬底的第一侧上的第一堆积可类似于图3D的外面金属层352、或者图3E的附加金属层360。
在框608，该过程可进一步包括在第二衬底的第二侧上形成第二堆积。在实施例中，第二衬底的第二侧上的第二堆积可类似于图3D的外面金属层354、或者图3E的附加金属层362。
在框610，该过程可进一步包括在第一衬底的第二侧上形成第三堆积，其中，第三堆积层中的层数少于第一堆积层中的层数。在实施例中，第一衬底的第二侧上的第三堆积可类似于图3G的层370。
在框612，该过程可进一步包括在第二衬底的第一侧上形成第四堆积，其中，第四堆积层中的层数少于第二堆积层中的层数。在实施例中，第二衬底的第一侧上的第四堆积可类似于图3G的层370。
图7示意性地示出根据各种实施例的计算装置。图7是根据本发明的实施例的计算机***700的示意图。根据如本公开中阐述的若干公开实施例及其等效物中的任一个，如所描绘的计算机***700(也称为电子***700)可以实施包括具有不同层数的堆积的玻璃芯衬底。计算机***700可以是诸如上网本计算机之类的移动装置。计算机***700可以是诸如无线智能电话之类的移动装置。计算机***700可以是台式计算机。计算机***700可以是手持阅读器。计算机***700可以是服务器***。计算机***700可以是超级计算机或高性能计算***。
在实施例中，电子***700是计算机***，其包括***总线720以电耦合电子***700的各种部件。根据各种实施例，***总线720是单个总线或者总线的任何组合。电子***700包括向集成电路710提供电力的电压源730。在一些实施例中，电压源730通过***总线720向集成电路710供应电流。
根据实施例，集成电路710电耦合到***总线720，并且包括任何电路或电路的组合。在实施例中，集成电路710包括可以是任何类型的处理器712。如本文中所使用，处理器712可意指任何类型的电路，诸如但不限于微处理器、微控制器、图形处理器、数字信号处理器、或者另一处理器。在实施例中，处理器712包括或耦合到玻璃芯衬底，如本文中所公开的，该玻璃芯衬底包括具有不同层数的堆积。在实施例中，SRAM实施例见于处理器的存储器高速缓存中。可以包括在集成电路710中的其它类型的电路是定制电路或专用集成电路(ASIC)，诸如供无线装置(诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电装置、以及类似的电子***)中使用的通信电路714、或者用于服务器的通信电路。在实施例中，集成电路710包括管芯上存储器716，诸如静态随机存取存储器(SRAM)。在实施例中，集成电路710包括嵌入式管芯上存储器716，诸如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路710与后续的集成电路711互补。有用的实施例包括双处理器713和双通信电路715以及诸如SRAM之类的双管芯上存储器717。在实施例中，双集成电路710包括嵌入式管芯上存储器717，诸如eDRAM。
在实施例中，电子***700还包括外部存储器740，该外部存储器740又可包括适合于特定应用的一个或多个存储器元件，诸如RAM形式的主存储器742、一个或多个硬盘驱动器744、和/或操控可移除介质746(诸如磁盘、致密盘(CD)、数字可变盘(DVD)、闪存驱动器和本领域已知的其它可移除介质)的一个或多个驱动器。根据实施例，外部存储器740也可以是嵌入式存储器748，诸如管芯堆叠中的第一管芯。
在实施例中，电子***700还包括显示装置750、音频输出760。在实施例中，电子***700包括输入装置(诸如控制器)770，其可以是键盘、鼠标、轨迹球、游戏控制器、麦克风、语音识别装置、或者向电子***700输入信息的任何其它输入装置。在实施例中，输入装置770是相机。在实施例中，输入装置770是数字声音记录器。在实施例中，输入装置770是相机和数字声音记录器。
如本文中所示，集成电路710可以在许多不同的实施例中实现，其中包括：根据若干公开实施例及其等效物中任一个的具有玻璃芯衬底(包括具有不同层数的堆积)的封装衬底，根据如本文中在各种实施例中阐述的若干公开实施例及其本领域公认等效物中任一个的电子***、计算机***、制造集成电路的一个或多个方法、以及制造包括具有玻璃芯衬底(包括具有不同层数的堆积)的封装衬底的电子组件的一个或多个方法。根据具有玻璃芯衬底(包括具有不同层数的堆积)的若干公开封装衬底实施例及其等效物中任一个，元件、材料、几何形状、尺寸和操作顺序都可以改变，以适应具体的I/O耦合要求，包括用于处理器安装衬底中嵌入的微电子管芯的阵列接触配置、阵列接触数。如图7的虚线所表示，可包括基础衬底。如也在图7中所描绘，还可包括无源装置。
各种实施例可包括上述实施例的任何适当组合，包括上面以结合形式(和)描述的实施例的备选(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可包括其上存储有指令的一个或多个制品(例如，非暂时性计算机可读介质)，所述指令在被执行时，导致上述实施例中任一个的动作。此外，一些实施例可包括具有用于执行上述实施例的各种操作的任何适当部件的设备或***。
所示实施例的以上描述(包括摘要中描述的内容)并非意在穷举或将实施例限制为所公开的精确形式。虽然本文中为了说明性目的描述了具体实施例，但是如相关领域的技术人员将会认识到的，在实施例的范围内各种等效修改是可能的。
鉴于以上详细描述，可对实施例进行这些修改。以下权利要求中使用的术语不应当被解读为将实施例限制到说明书和权利要求书中公开的具体实现。相反，本发明的范围要完全由以下权利要求来确定，要根据权利要求解释的既定原则来解读以下权利要求。
以下段落描述了各种实施例的示例。
示例
示例1是一种衬底，包括：玻璃芯，玻璃芯具有第一侧和与第一侧相对的第二侧；与玻璃芯的第一侧耦合的第一堆积，第一堆积包括一个或多个层；与玻璃芯的第二侧耦合的第二堆积，第二堆积包括一个或多个层；以及其中，第一堆积的一个或多个层的数量不同于第二堆积的一个或多个层的数量。
示例2包括示例1的衬底，其中，第一堆积的一个或多个层或者第二堆积的一个或多个层包括铜层。
示例3包括示例1的衬底，其中，玻璃芯进一步包括一个或多个玻璃通孔(TGV)，所述TGV从玻璃芯的第一侧延伸至玻璃芯的第二侧。
示例4包括示例3的衬底，其中，用导电材料填充一个或多个TGV。
示例5包括示例4的衬底，其中，一个或多个TGV具有小于150μm的间距。
示例6包括示例4的衬底，其中，第一堆积的一个或多个层中的至少一个层与一个或多个TGV中的一个TGV电耦合；并且其中，第二堆积的一个或多个层中的至少一个层与一个或多个TGV中的所述一个TGV电耦合。
示例7包括示例6的衬底，其中，第一堆积的一个或多个层的数量大于第二堆积的一个或多个层的数量；并且进一步包括与第一堆积耦合的管芯，管芯与第一堆积的一个或多个层中的一个层电耦合。
示例8包括示例1-7中的任一示例的衬底，其中，第一堆积内的铜的第一体积大于或等于第二堆积内的铜的第二体积的一半。
示例9是一种方法，所述方法包括：识别由玻璃制成的第一衬底芯，第一衬底芯包括第一侧和与第一侧相对的第二侧；识别由玻璃制成的第二衬底芯，第二衬底芯包括第一侧和与第一侧相对的第二侧；在第一衬底的第一侧上形成第一堆积；在第二衬底的第二侧上形成第二堆积；在第一衬底的第二侧上形成第三堆积，其中，第三堆积层中的层数少于第一堆积层中的层数；以及在第二衬底的第一侧上形成第四堆积，其中，第四堆积层中的层数少于第二堆积层中的层数。
示例10包括示例9的方法，其中，识别第一衬底芯进一步包括：用一个或多个玻璃通孔(TGV)将第一衬底芯图案化；以及其中，识别第二衬底芯进一步包括：用一个或多个TGV将第二衬底芯图案化。
示例11包括示例9的方法，进一步包括，在识别第二衬底芯之后：将第一衬底芯的第二侧附着到芯载体的第一侧；以及将第二衬底芯的第一侧附着到芯载体的第二侧，芯载体的第二侧与芯载体的第一侧相对。
示例12包括示例11的方法，其中，芯载体是玻璃芯载体。
示例13包括示例9-12中的任一示例的方法，进一步包括，在形成第二堆积之后：将第一衬底从芯载体分离；以及将第二衬底从芯载体分离。
示例14包括示例9-12中的任一示例的方法，进一步包括：将金属焊盘施加到第一堆积、第二堆积、第三堆积或第四堆积的一侧。
示例15是一种封装，所述封装包括中介层，所述中介层包括：玻璃芯，玻璃芯具有第一侧和与第一侧相对的第二侧；与玻璃芯的第一侧耦合的第一堆积，第一堆积包括多个层，多个层包括至少一个铜层；与玻璃芯的第二侧耦合的第二堆积，第二堆积包括多个层，多个层包括至少一个铜层；以及其中第一堆积的多个层的数量大于第二堆积的多个层的数量。所述封装还包括与所述第一堆积耦合的管芯。
示例16包括示例15的封装，其中，玻璃芯进一步包括从玻璃芯的第一侧延伸至玻璃芯的第二侧的一个或多个玻璃通孔(TGV)，其中，用铜填充一个或多个TGV。
示例17包括示例16的封装，其中，第一堆积的多个层中的至少一个层与用铜填充的一个或多个TGV中的一个TGV电耦合；并且其中，第二堆积的多个层中的至少一个层与用铜填充的一个或多个TGV中的所述一个TGV电耦合。
示例18包括示例15-17中的任一示例的封装，其中，中介层包括第一堆积层上的第一焊盘和第二堆积层上的第二焊盘，其中，第一焊盘和第二焊盘通过用铜填充的一个或多个TGV中的一个TGV电耦合。
示例19包括示例18的封装，其中，管芯与第一焊盘电耦合。
示例20包括示例15-19中的任一示例的封装，其中，第二堆积与衬底电耦合或物理耦合。

Claims (20)

1.一种衬底，包括：
玻璃芯，所述玻璃芯具有第一侧和与所述第一侧相对的第二侧；
与所述玻璃芯的所述第一侧耦合的第一堆积，所述第一堆积包括一个或多个层；
与所述玻璃芯的所述第二侧耦合的第二堆积，所述第二堆积包括一个或多个层；以及
其中，所述第一堆积的所述一个或多个层的数量不同于所述第二堆积的所述一个或多个层的数量。
2.根据权利要求1所述的衬底，其中，所述第一堆积的所述一个或多个层或者所述第二堆积的所述一个或多个层包括铜层。
3.根据权利要求1所述的衬底，其中，所述玻璃芯进一步包括一个或多个玻璃通孔(TGV)，所述TGV从所述玻璃芯的所述第一侧延伸至所述玻璃芯的所述第二侧。
4.根据权利要求3所述的衬底，其中，用导电材料填充所述一个或多个TGV。
5.根据权利要求4所述的衬底，其中，所述一个或多个TGV具有小于150μm的间距。
6.根据权利要求4所述的衬底，其中，所述第一堆积的所述一个或多个层中的至少一个层与所述一个或多个TGV中的一个TGV电耦合；并且其中，所述第二堆积的所述一个或多个层中的至少一个层与所述一个或多个TGV中的所述一个TGV电耦合。
7.根据权利要求6所述的衬底，其中，所述第一堆积的所述一个或多个层的数量大于所述第二堆积的所述一个或多个层的数量；并且
进一步包括与所述第一堆积耦合的管芯，所述管芯与所述第一堆积的所述一个或多个层中的所述一个层电耦合。
8.根据权利要求1、2、3、4、5、6或7所述的衬底，其中，所述第一堆积内的铜的第一体积大于或等于所述第二堆积内的铜的第二体积的一半。
9.一种方法，包括：
识别由玻璃制成的第一衬底芯，所述第一衬底芯包括第一侧和与所述第一侧相对的第二侧；
识别由玻璃制成的第二衬底芯，所述第二衬底芯包括第一侧和与所述第一侧相对的第二侧；
在所述第一衬底的所述第一侧上形成第一堆积；
在所述第二衬底的所述第二侧上形成第二堆积；
在所述第一衬底的所述第二侧上形成第三堆积，其中，所述第三堆积层中的层数少于所述第一堆积层中的层数；以及
在所述第二衬底的所述第一侧上形成第四堆积，其中，所述第四堆积层中的层数少于所述第二堆积层中的层数。
10.根据权利要求9所述的方法，其中，识别所述第一衬底芯进一步包括：用一个或多个玻璃通孔(TGV)将所述第一衬底芯图案化；以及
其中，识别所述第二衬底芯进一步包括：用一个或多个TGV将所述第二衬底芯图案化。
11.根据权利要求9所述的方法，进一步包括，在识别所述第二衬底芯之后：
将所述第一衬底芯的所述第二侧附着到芯载体的第一侧；以及
将所述第二衬底芯的所述第一侧附着到芯载体的第二侧，所述芯载体的所述第二侧与所述芯载体的所述第一侧相对。
12.根据权利要求11所述的方法，其中，所述芯载体是玻璃芯载体。
13.根据权利要求9、10、11或12所述的方法，进一步包括，在形成所述第二堆积之后：将所述第一衬底从所述芯载体分离；以及
将所述第二衬底从所述芯载体分离。
14.根据权利要求9、10、11或12所述的方法，进一步包括：将金属焊盘施加到所述第一堆积、所述第二堆积、所述第三堆积或所述第四堆积的一侧。
15.一种封装，包括：
中介层，所述中介层包括：
玻璃芯，所述玻璃芯具有第一侧和与所述第一侧相对的第二侧；
与所述玻璃芯的所述第一侧耦合的第一堆积，所述第一堆积包括多个层，所述多个层包括至少一个铜层；
与所述玻璃芯的所述第二侧耦合的第二堆积，所述第二堆积包括多个层，所述多个层包括至少一个铜层；以及
其中，所述第一堆积的所述多个层的数量大于所述第二堆积的所述多个层的数量；
与所述第一堆积耦合的管芯。
16.根据权利要求15所述的封装，其中，所述玻璃芯进一步包括从所述玻璃芯的所述第一侧延伸至所述玻璃芯的所述第二侧的一个或多个玻璃通孔(TGV)，其中，用铜填充所述一个或多个TGV。
17.根据权利要求16所述的封装，其中，所述第一堆积的所述多个层中的至少一个层与用铜填充的所述一个或多个TGV中的一个TGV电耦合；并且其中，所述第二堆积的所述多个层中的至少一个层与用铜填充的所述一个或多个TGV中的所述一个TGV电耦合。
18.根据权利要求15、16或17所述的封装，其中，所述中介层包括所述第一堆积层上的第一焊盘和所述第二堆积层上的第二焊盘，其中，所述第一焊盘和所述第二焊盘通过用铜填充的所述一个或多个TGV中的一个TGV电耦合。
19.根据权利要求18所述的封装，其中，所述管芯与所述第一焊盘电耦合。
20.根据权利要求15、16或17所述的封装，其中，所述第二堆积与衬底电耦合或物理耦合。
CN202280046974.6A 2021-09-21 2022-07-18 包括具有不同数量的层的堆积的玻璃芯衬底 Pending CN117642851A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/481,237 US20230086356A1 (en) 2021-09-21 2021-09-21 Glass core substrate including buildups with different numbers of layers
US17/481237 2021-09-21
PCT/US2022/037467 WO2023048798A1 (en) 2021-09-21 2022-07-18 Glass core substrate including buildups with different numbers of layers

Publications (1)

Publication Number Publication Date
CN117642851A true CN117642851A (zh) 2024-03-01

Family

ID=85573211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280046974.6A Pending CN117642851A (zh) 2021-09-21 2022-07-18 包括具有不同数量的层的堆积的玻璃芯衬底

Country Status (5)

Country Link
US (1) US20230086356A1 (zh)
CN (1) CN117642851A (zh)
DE (1) DE112022001437T5 (zh)
TW (1) TW202333308A (zh)
WO (1) WO2023048798A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995689A (zh) * 2024-04-03 2024-05-07 淄博芯材集成电路有限责任公司 玻璃基材ic载板的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
JP5904556B2 (ja) * 2010-03-03 2016-04-13 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
US9583431B1 (en) * 2012-11-28 2017-02-28 Altera Corporation 2.5D electronic package
EP3731270B1 (en) * 2016-07-01 2023-09-27 INTEL Corporation Semiconductor packages with antennas
US11552008B2 (en) * 2018-11-28 2023-01-10 Intel Corporation Asymmetric cored integrated circuit package supports

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995689A (zh) * 2024-04-03 2024-05-07 淄博芯材集成电路有限责任公司 玻璃基材ic载板的制造方法

Also Published As

Publication number Publication date
DE112022001437T5 (de) 2023-12-21
WO2023048798A1 (en) 2023-03-30
TW202333308A (zh) 2023-08-16
US20230086356A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US11780210B2 (en) Glass dielectric layer with patterning
US10187971B2 (en) Wiring board and method of manufacturing wiring board
US20230092242A1 (en) Dielectric layer separating a metal pad of a through glass via from a surface of the glass
CN102573338A (zh) 多层布线基板的制造方法
US20150060124A1 (en) Combined printed wiring board and method for manufacturing the same
CN117642851A (zh) 包括具有不同数量的层的堆积的玻璃芯衬底
US20120118618A1 (en) Printed circuit board and method for manufacturing the same
CN116314103A (zh) 多层玻璃衬底
EP4105983A1 (en) Die coupling using a substrate with a glass core
US20220406725A1 (en) Glass package core with planar structures
CN116264204A (zh) 具有包括开口和穿玻璃过孔的玻璃芯的中介层
US10026691B2 (en) Package substrate having noncircular interconnects
US20230089096A1 (en) Multiple dies coupled with a glass core substrate
US20230197351A1 (en) Film capacitor on a glass substrate
US20220384330A1 (en) High speed bridge between a package and a component
US20230100576A1 (en) Thick and thin traces in a bridge with a glass core
EP4109669A1 (en) Signal and ground vias in a glass core to control impedance
US20230319997A1 (en) Capacitor in a substrate via
US20230420357A1 (en) Silicon nitride layer under a copper pad
US20230420353A1 (en) Asymmetrical dielectric-to-metal adhesion architecture for electronic packages
CN115939081A (zh) 具有混合接合光子集成电路的双面玻璃衬底
US20130313720A1 (en) Packaging substrate with reliable via structure
JP2023056567A (ja) 多層配線基板、その製造方法及びその設計方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication