CN117637797A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117637797A
CN117637797A CN202311112534.9A CN202311112534A CN117637797A CN 117637797 A CN117637797 A CN 117637797A CN 202311112534 A CN202311112534 A CN 202311112534A CN 117637797 A CN117637797 A CN 117637797A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
connection electrode
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311112534.9A
Other languages
English (en)
Inventor
李智慧
金璟陪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117637797A publication Critical patent/CN117637797A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置包括：堤层，限定第一发光区域；第一电极，在第一发光区域中；第二电极，在第一发光区域中与第一电极隔开并且在第一电极的至少一部分周围；以及发光元件，在第一电极和第二电极之间。第二电极包括：第一电极部分，面对第一电极的第一侧表面，在第一发光区域中形成第一分离空间；第二电极部分，面对第一电极的第二侧表面，在第一发光区域中形成第二分离空间；以及第三电极部分，将第一电极部分和第二电极部分连接并且面对第一电极的第三侧表面，在第一发光区域中形成第三分离空间。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性已经稳定地增加。响应于此，已经使用了诸如有机发光二极管(OLED)显示器、液晶显示器(LCD)等的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。发光显示面板可以包括发光元件，例如发光二极管(LED)，并且发光二极管的示例包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
使用无机半导体作为荧光材料的无机发光二极管具有的优点在于，其即使在高温环境中也具有耐久性，并且具有比有机发光二极管高的蓝光效率。
发明内容
本公开的实施方式的方面和特征提供了显示装置，在所述显示装置中，设置在像素中的发光元件均匀地布置，并且因此提高了亮度。
然而，本公开的实施方式的方面和特征不限于本文中所阐述的那些。通过参考以下给出的本公开的详细描述，本公开的上述和其它方面对于本公开所属领域中的普通技术人员将变得更加显而易见。
根据本公开的一个或更多个实施方式，显示装置包括：堤层(也称为外堤)，限定第一发光区域；第一电极(也称为第二对准电极)，在第一发光区域中；第二电极(也称为第一对准电极)，在第一发光区域中与第一电极隔开并且在第一电极的至少一部分周围；以及发光元件，在第一电极和第二电极之间的空间中。第二电极包括：第一电极部分，面对第一电极的第一侧表面并且在第一发光区域中形成第一分离空间；第二电极部分，面对第一电极的第二侧表面并且在第一发光区域中形成第二分离空间；以及第三电极部分，将第一电极部分和第二电极部分连接，并且面对第一电极的第三侧表面且在第一发光区域中形成第三分离空间。堤层包括：第一表面，与第一电极的第一侧表面相对；第二表面，与第一电极的第二侧表面相对；以及第三表面，将堤层的第一表面和第二表面连接并且与第一电极的第三侧表面相对。第一分离空间与堤层的第一表面之间的直线距离、第二分离空间与堤层的第二表面之间的直线距离以及第三分离空间与堤层的第三表面之间的直线距离相同。
第一分离空间与堤层的第一表面之间的直线距离、第二分离空间与堤层的第二表面之间的直线距离以及第三分离空间与堤层的第三表面之间的直线距离中的每个可以是5μm或更大。
显示装置还可以包括在发光元件上的连接电极。发光元件可以包括第一发光元件、第二发光元件和第三发光元件，第一发光元件、第二发光元件和第三发光元件中的每个包括具有第一极性的第一端部和与第一端部相对并且具有与第一极性不同的第二极性的第二端部。连接电极可以包括：第一连接电极，与第一发光元件的第一端部接触；第二连接电极，与第一发光元件的第二端部和第二发光元件的第一端部接触；第三连接电极，与第二发光元件的第二端部和第三发光元件的第一端部接触；以及第四连接电极，与第三发光元件的第二端部接触。
第一连接电极配置成接收第一电力电压。第四连接电极配置成接收具有与第一电力电压不同的电势值的第二电力电压。
第一连接电极可以在第一电极上。第四连接电极可以在第二电极的第二电极部分上。第二连接电极可以包括：第一部分，在第二电极的第一电极部分上并且面对第一连接电极；第二部分，在第一电极上；以及连接部分，将第一部分和第二部分连接。第三连接电极可以包括：第一部分，在第二连接电极的第二部分周围；第二部分，在第一电极上并且面对第四连接电极；以及连接部分，将第三连接电极的第一部分和第二部分连接。
第一发光元件的第二端部可以与第二连接电极的第一部分接触。第二发光元件的第一端部可以与第二连接电极的第二部分接触。第二发光元件的第二端部可以与第三连接电极的第一部分接触。第三发光元件的第一端部可以与第三连接电极的第二部分接触。
堤层还可以在第一发光区域的一侧处限定第二发光区域。第二电极的在第一发光区域中的第一电极部分可以延伸到第二发光区域。
堤层还可以在第一发光区域的另一侧处限定第三发光区域。第二电极的在第一发光区域中的第二电极部分可以延伸到第三发光区域。
第二电极的第一电极部分可以包括在第一发光区域和第二发光区域之间并且穿透第二电极的第一电极部分的通孔。第二电极部分可以包括在第一发光区域和第三发光区域之间并且穿透第二电极部分的通孔。
根据本公开的一个或更多个实施方式，显示装置包括：堤层，限定发光区域；第一电极，在发光区域中，并且包括第一侧表面、第二侧表面以及将第一侧表面和第二侧表面连接的第三侧表面；第二电极，在发光区域中与第一电极隔开，以在第一电极的第一侧表面、第二侧表面和第三侧表面周围；第一发光元件、第二发光元件和第三发光元件，在第一电极和第二电极之间，第一发光元件、第二发光元件和第三发光元件中的每个包括具有第一极性的第一端部和与第一端部相对并且具有与第一极性不同的第二极性的第二端部；以及连接电极，在第一发光元件、第二发光元件和第三发光元件上。连接电极包括：第一连接电极，与第一发光元件的第一端部接触；第二连接电极，与第一发光元件的第二端部和第二发光元件的第一端部接触；第三连接电极，与第二发光元件的第二端部和第三发光元件的第一端部接触；以及第四连接电极，与第三发光元件的第二端部接触。
第一连接电极配置成接收第一电力电压。第四连接电极配置成接收具有与第一电力电压不同的电势值的第二电力电压。
第一连接电极可以在第一电极的第一侧表面上。第四连接电极可以在第二电极上。第二连接电极可以包括：第一部分，在第二电极上并且面对第一连接电极；第二部分，在第一电极上；以及连接部分，将第二连接电极的第一部分和第二部分连接。第三连接电极可以包括：第一部分，在第二连接电极的第二部分周围；第二部分，在第一电极的第二侧表面上并且面对第四连接电极；以及连接部分，将第三连接电极的第一部分和第二部分连接。
第一发光元件的第二端部可以与第二连接电极的第一部分接触。第二发光元件的第一端部可以与第二连接电极的第二部分接触。第二发光元件的第二端部可以与第三连接电极的第一部分接触。第三发光元件的第一端部可以与第三连接电极的第二部分接触。
第二连接电极的连接部分可以在第一发光元件和第二发光元件之间。第三连接电极的连接部分可以在第二发光元件和第三发光元件之间。
第二连接电极的第二部分的宽度可以大于第一电极的宽度。
第二连接电极的第二部分可以完全覆盖第一电极的第三侧表面并且可以覆盖第一电极的第一侧表面和第二侧表面的至少一部分。
第三连接电极的第一部分可以包括：第一延伸部分，面对第一电极的在第一电极的与第二连接电极的第二部分重叠的部分中的第一侧表面；第二延伸部分，面对第一电极的第二侧表面；以及第三延伸部分，面对第一电极的第三侧表面。
第二电极可以包括：第一电极部分，与发光区域中的第一电极的第一侧表面相邻并且形成第一分离空间；第二电极部分，与发光区域中的第一电极的第二侧表面相邻并且形成第二分离空间；以及第三电极部分，与发光区域中的第一电极的第三侧表面相邻并且形成第三分离空间。
堤层可以包括：第一表面，与第一电极的第一侧表面相对；第二表面，与第一电极的第二侧表面相对；以及第三表面，与第一电极的第三侧表面相对。第一分离空间与堤层的第一表面之间的直线距离、第二分离空间与堤层的第二表面之间的直线距离以及第三分离空间与堤层的第三表面之间的直线距离可以相同。
第一分离空间与堤层的第一表面之间的直线距离、第二分离空间与堤层的第二表面之间的直线距离以及第三分离空间与堤层的第三表面之间的直线距离中的每个可以是5μm或更大。
根据一个实施方式的显示装置，设置在像素中的发光元件均匀地布置，并且提高了亮度。
然而，本公开的效果不限于上述效果，并且各种其它效果包括在本公开中。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的上述和其它方面及特征将变得更加显而易见，在附图中：
图1是根据一个或更多个实施方式的显示装置的示意性平面图；
图2是示出根据一个或更多个实施方式的显示装置的多条布线的示意性布局图；
图3是根据一个或更多个实施方式的显示装置的一个子像素的等效电路图；
图4是示出根据一个或更多个实施方式的显示装置的像素的结构的平面图；
图5是示出图4的发光元件的结构的立体剖视图；
图6是图4的区域A1的放大图；
图7是示意性示出沿着图6的线X1-X1'截取的剖面的剖视图；
图8是示意性示出沿着图6的线X2-X2'截取的剖面的剖视图；
图9和图10是用于示出根据一个或更多个实施方式的显示装置的制造工艺的剖视图；
图11是示出根据一个或更多个实施方式的子像素的结构的平面图；
图12是根据一个或更多个实施方式的像素的平面图；以及
图13是图12的区域A2的放大图。
具体实施方式
在以下描述中，出于说明的目的，阐述了诸多具体细节以提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”是可互换的词，它们是采用本公开的一个或更多个实施方式的装置或方法的非限制性示例。然而，显而易见的是，各种实施方式可以在没有这些具体细节或者具有一个或更多个等同布置的情况下实践。在其它实例中，结构和装置以框图形式示出，以避免不必要地模糊各种实施方式。此外，各种实施方式可以是不同的，但是不必是排它性的，也不限制本公开。例如，在不背离本公开的范围的情况下，一实施方式的特定形状、配置和特性可以在其它实施方式中使用或实现。
除非另有说明，否则所示出的实施方式应理解为提供在实践中可以实现本公开的一些方式的变化细节的特征。因此，除非另有说明，否则各种实施方式的特征、组件、模块、层、膜、面板、区和/或方面等(下文中单独或统称为“元件”)可以在不背离本公开的情况下以其它方式组合、分离、互换和/或重新布置。
在附图中通常提供交叉影线和/或阴影的使用以澄清相邻元件之间的边界。因此，存在或不存在交叉影线或阴影都不传达或指示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求，除非另有说明。
此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当实施方式可以不同地实现时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。同样，相同的附图标记表示相同的元件。
当诸如层的元件被称为在另一元件或层“上”、“连接至”或“联接至”另一元件或层时，其可以直接在另一元件或层上、直接连接至或直接联接至另一元件或层，或者可以存在介于中间的元件或层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接至”或“直接联接至”另一元件或层时，不存在介于中间的元件或层。为此，术语“连接”可以指在具有或不具有介于中间的元件的情况下的物理连接、电连接和/或流体连接。
此外，X-轴、Y-轴和Z-轴不限于直角坐标系的三个轴，并且因此X-轴、Y-轴和Z-轴可以以更广泛的意义来解释。例如，X-轴、Y-轴和Z-轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
出于本公开的目的，“X、Y和Z中的至少一个”、“选自由X、Y和Z组成的组中的至少一个”以及“选自X、Y和Z中的至少一个”可以解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任意组合，诸如例如XYZ、XYY、YZ和ZZ等。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或更多个的任何和所有组合。
虽然在本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应被这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
出于描述的目的，可以在本文中使用诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并且由此来描述如附图中所示的一个元件与另一(些)元件的关系。除了附图中描绘的定向之外，空间相对术语旨在包括设备在使用、操作和/或制造中的不同取向。例如，如果附图中的设备被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随之被定向在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方两种定向。此外，设备可以以其它方式定向(例如，旋转90度或处于其它定向)，并且因此，本文中使用的空间相对描述语应相应地进行解释。
本文中使用的术语用于描述特定实施方式的目的，而不旨在进行限制。如本文中所使用的，单数形式“一”、“一个”和“所述”旨在还包括复数形式，除非上下文另外清楚地指示。此外，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”指定所陈述的特征、整体、步骤、操作、元件、组件和/或其组的存在，但是不排除一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。还要注意，如本文中所使用的，术语“基本上”、“约”和其它类似术语用作近似术语而不用作程度术语，并且因此，用于解释本领域普通技术人员将认识到的所测量、计算和/或提供的值中的固有偏差。
本文中参考作为实施方式和/或中间结构的示意图示的剖视图示和/或分解图示来描述一个或更多个实施方式。因此，应预期例如由于制造技术和/或公差而导致的图示的形状的变型。因此，本文中所公开的实施方式不应解释为限于区的具体示出的形状，而是应包括例如由制造而导致的形状的偏差。以这种方式，附图中所示的区本质上可以是示意性的，并且这些区的形状可以不反映装置的区的实际形状，并且因此，不一定旨在限制。
如本领域中惯用的那样，针对功能性块、单元、部分和/或模块，附图中描述和示出了一些示例性实施方式。本领域技术人员将理解，这些块、单元、部分和/或模块通过可使用基于半导体的制造技术或其它制造技术形成的诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件、布线连接器等的电气电路(或光学电路)物理地实现。在块、单元、部分和/或模块通过微处理器或其它相似硬件实现的情况下，可以使用软件(例如，微代码)对它们进行编程并控制它们以执行本文所讨论的各种功能，并且可以选择性地通过固件和/或软件来驱动它们。还可以设想到，每个块、单元、部分和/或模块可以通过专用硬件来实现，或者可以实现为用于执行一些功能的专用硬件与用于执行其它功能的处理器(例如，一个或更多个编程式微处理器和关联的电路)的组合。另外，在不背离本公开的范围的情况下，一些实施方式中的每个块、单元、部分和/或模块可以物理地分离成两个或更多个交互且离散的块、单元、部分和/或模块。此外，在不背离本公开的范围的情况下，一些实施方式的块、单元、部分和/或模块可以物理地组合成更复杂的块、单元、部分和/或模块。
除非本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员通常理解的相同的含义。还将理解，诸如在常用字典中定义的那些术语应当被解释为具有与其在相关技术和本公开的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
在下文中，参考附图来描述本公开的详细实施方式。
图1是根据一个或更多个实施方式的显示装置的示意性平面图。
第一方向DR1、第二方向DR2和第三方向DR3如图1中所示地限定。第一方向DR1和第二方向DR2可以彼此垂直，第一方向DR1和第三方向DR3可以彼此垂直，并且第二方向DR2和第三方向DR3可以彼此垂直。可以理解，第一方向DR1是指附图中的水平方向，第二方向DR2是指附图中的垂直方向，并且第三方向DR3是指附图中的上下方向(即，厚度方向)。
在下面的说明书中，除非另有说明，否则“方向”可以是指沿着所述方向延伸的两个方向。此外，当需要区分在两侧上延伸的两个“方向”时，一侧将被称为“在所述方向上的一侧”，并且另一侧将被称为“在所述方向上的另一侧”。参考图1，箭头指向的方向被称为一侧，并且相反方向被称为另一侧。
在下文中，为了简化描述，在提及显示装置1或构成显示装置1的每个构件的表面时，面对显示图像的方向(即，第三方向DR3)上的一侧的一个表面被称为顶表面，并且与所述一个表面相对的表面被称为底表面。然而，本公开不限于此，并且构件的一个表面和另一表面可以分别被称为前表面和后表面，或者可以分别被称为第一表面或第二表面。此外，在描述显示装置1的每个构件的相对位置时，在第三方向DR3上的一侧可以被称为上侧，并且在第三方向DR3上的另一侧可以被称为下侧。
参考图1，显示装置1显示运动图像或静止图像。显示装置1可以指提供显示屏的任何电子装置。显示装置1的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置1包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将举例说明应用无机发光二极管显示面板作为显示面板的情况，但是本公开不限于此，并且在技术精神的相同范围内可以应用其它显示面板。
可以对显示装置1的形状进行各种修改。例如，显示装置1可以具有诸如正方形形状、在水平方向上伸长的矩形形状、在垂直方向上伸长的矩形形状、具有圆角(顶点)的四边形形状、其它多边形形状和圆形形状的形状。显示装置1的显示区域DA的形状也可以类似于显示装置1的整体形状。图1示出了具有在第一方向DR1上伸长的矩形形状的显示装置1。
显示装置1可以包括显示区域DA和非显示区域NDA。显示区域DA是可显示图像的区域，并且非显示区域NDA是不显示图像的区域。显示区域DA也可以被称为有源区，并且非显示区域NDA也可以被称为非有源区。显示区域DA可以基本上占据显示装置1的中央(或中央区)。
显示区域DA可以包括多个像素PX。多个像素PX可以布置为矩阵。在平面图中，每个像素PX的形状可以是矩形或正方形形状。然而，本公开不限于此，并且其可以是其中每一侧相对于一个方向倾斜的菱形形状。像素PX可以布置为条纹型或岛型。此外，像素PX中的每个可以包括发射特定波长带的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以沿着显示区域DA的边缘或***设置在显示区域DA周围。非显示区域NDA可以完全或部分地围绕显示区域DA。显示区域DA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DA的四个边相邻。非显示区域NDA可以形成显示装置1的边框。可以在非显示区域NDA中设置包括在显示装置1中的布线或电路驱动器，或者可以在其中安装外部装置。
图2是示出根据一个或更多个实施方式的显示装置的多条布线的示意性布局图。
参考图2，显示装置1可以包括多条布线。显示装置1可以包括多条扫描线SL(SL1、SL2和SL3)、多条数据线DTL(DTL1、DTL2和DTL3)、初始化电压线VIL和多条电压线VL(VL1、VL2、VL3和VL4)。在一个或更多个实施方式中，还可以在显示装置1中设置其它布线。多条布线可以包括由第一导电层形成并且在第一方向DR1上延伸的布线以及由第三导电层形成并且在第二方向DR2上延伸的布线。然而，布线的延伸方向不限于此。
第一扫描线SL1和第二扫描线SL2可以设置成在第二方向DR2上延伸。第一扫描线SL1和第二扫描线SL2可以设置成彼此相邻，并且可以设置成在第一方向DR1上与不同的第一扫描线SL1和第二扫描线SL2隔开。第一扫描线SL1和第二扫描线SL2可以连接到扫描线焊盘WPD_SC，扫描线焊盘WPD_SC连接到扫描驱动器。第一扫描线SL1和第二扫描线SL2可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DA。
第三扫描线SL3可以设置成在第一方向DR1上延伸，并且可以设置成在第二方向DR2上与其它第三扫描线SL3隔开。一条第三扫描线SL3可以连接到一条或更多条第一扫描线SL1或者一条或更多条第二扫描线SL2。多条扫描线SL可以在显示区域DA的整个表面中具有网状结构，但是不限于此。
在一个或更多个实施方式中，如本文中所使用的，术语“连接”可以不仅意指一个构件通过物理接触连接到另一构件，而且还意指一个构件通过又一构件连接到另一构件。这也可以理解为作为整体元件的一部分和另一部分经由另一元件连接成整体元件。此外，如果一个元件连接到另一元件，则这可以解释为除了在物理接触上的直接连接之外还包括经由另一元件的电连接的含义。
数据线DTL可以设置成在第二方向DR2上延伸。数据线DTL包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3，并且第一数据线DTL1、第二数据线DTL2和第三数据线DTL3中的各一条形成一对并且彼此相邻设置。数据线DTL1、DTL2和DTL3中的每条可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DA。然而，本公开不限于此，并且多条数据线DTL可以在稍后将要描述的第一电压线VL1和第二电压线VL2之间以相等的间隔彼此隔开。
初始化电压线VIL可以设置成在第二方向DR2上延伸。初始化电压线VIL可以设置在数据线DTL和第一电压线VL1之间。初始化电压线VIL可以设置成从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DA。
第一电压线VL1和第二电压线VL2设置成在第二方向DR2上延伸，并且第三电压线VL3和第四电压线VL4设置成在第一方向DR1上延伸。第一电压线VL1和第二电压线VL2可以沿着第一方向DR1交替地布置，并且第三电压线VL3和第四电压线VL4可以沿着第二方向DR2交替地布置。第一电压线VL1和第二电压线VL2可以设置成在第二方向DR2上延伸以穿越显示区域DA，并且对于第三电压线VL3和第四电压线VL4，布线中的一些布线可以设置在显示区域DA中，并且布线中的其它布线可以分别设置在位于显示区域DA在第一方向DR1上的两侧上的非显示区域NDA中。第一电压线VL1和第二电压线VL2可以由第一导电层形成，并且第三电压线VL3和第四电压线VL4可以由设置在与第一导电层不同的层上的第三导电层形成。第一电压线VL1可以连接到至少一条第三电压线VL3，第二电压线VL2可以连接到至少一条第四电压线VL4，并且多条电压线VL可以在整个显示区域DA中具有网状结构。然而，本公开不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个线焊盘WPD。每个线焊盘WPD可以设置在非显示区域NDA中。在一个或更多个实施方式中，线焊盘WPD中的每个可以设置在位于下侧(其是显示区域DA在第二方向DR2上的一侧)上的焊盘区域PDA中。第一扫描线SL1和第二扫描线SL2分别连接到设置在焊盘区域PDA中的扫描线焊盘WPD_SC，并且多条数据线DTL分别连接到彼此不同的数据线焊盘WPD_DT。初始化电压线VIL连接到初始化线焊盘WPD_Vint，第一电压线VL1连接到第一电压线焊盘WPD_VL1，并且第二电压线VL2连接到第二电压线焊盘WPD_VL2。外部装置可以安装在线焊盘WPD上。外部装置可以通过应用各向异性导电膜、超声接合等安装在线焊盘WPD上。附图示出了线焊盘WPD中的每个设置在设置于显示区域DA的下侧上的焊盘区域PDA中，但是不限于此。多个线焊盘WPD中的一些可以设置在显示区域DA的上侧上或者左侧和右侧上的任何一个区域中。
显示装置1的每个像素PX或子像素SPXn(n是1至3的整数)包括像素驱动电路。上述布线可以穿过每个像素PX或其附近，以向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以进行各种修改。根据一个或更多个实施方式，在显示装置1的每个子像素SPXn中，像素驱动电路可以具有包括三个晶体管和一个电容器的3T1C结构。在下文中，将作为示例描述3T1C结构的像素驱动电路，但是本公开不限于此，并且可以应用诸如2T1C结构、7T1C结构和6T1C结构的各种其它修改结构。
图3是根据一个或更多个实施方式的显示装置的一个像素的等效电路图。
参考图3，根据一个或更多个实施方式的显示装置1的每个子像素SPXn除了发光二极管EL之外还包括三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光二极管EL通过经由第一晶体管T1提供的电流发射光。发光二极管EL包括第一电极、第二电极和设置在它们之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极传输的电信号来发射特定波长带的光。
发光二极管EL的一端可以连接到第一晶体管T1的源电极，并且其另一端可以连接到第二电压线VL2，第二电压线VL2被提供比第一电压线VL1的高电势电压(下文中称为第一电力电压)低的低电势电压(下文中称为第二电力电压)。
第一晶体管T1根据第一晶体管T1的栅电极和源电极之间的电压差来调节从被提供第一电力电压的第一电压线VL1流向发光二极管EL的电流。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，并且第一晶体管T1的漏电极可以连接到被施加第一电力电压的第一电压线VL1。
第二晶体管T2通过扫描线SL的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到扫描线SL，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3通过扫描线SL的扫描信号导通，以将初始化电压线VIL连接到发光二极管EL的一端。第三晶体管T3的栅电极可以连接到扫描线SL，第三晶体管T3的漏电极可以连接到初始化电压线VIL，并且第三晶体管T3的源电极可以连接到发光二极管EL的一端或者连接到第一晶体管T1的源电极。
在一个或更多个实施方式中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于上述那些，并且晶体管T1、T2和T3中的每个的源电极和漏电极可以与以上描述的相反。晶体管T1、T2和T3中的每个可以由薄膜晶体管(TFT)形成。在图3中，已经将晶体管T1、T2和T3中的每个描述为由N型金属氧化物半导体场效应晶体管(MOSFET)形成，但是不限于此。例如，晶体管T1、T2和T3中的每个可以由P型MOSFET形成。可替代地，晶体管T1、T2和T3中的一些晶体管可以由N型MOSFET形成，并且晶体管T1、T2和T3中的其它晶体管可以由P型MOSFET形成。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压和源极电压之间的差电压。
在图3的实施方式中，第二晶体管T2的栅电极可以连接到第一扫描线SL1(例如，参见图2)，并且第三晶体管T3的栅电极可以连接到第二扫描线SL2(例如，参见图2)。换句话说，第二晶体管T2和第三晶体管T3可以连接到不同的扫描线以响应于从不同的扫描线施加的扫描信号而导通。然而，本公开不限于此，并且第二晶体管T2和第三晶体管T3可以响应于从相同的扫描线施加的扫描信号而导通。
在下文中，将描述根据一个或更多个实施方式的显示装置1的像素PX的结构。
图4是示出根据一个或更多个实施方式的显示装置的像素的结构的平面图。图5是示出图4的发光元件的结构的立体剖视图。图6是图4的区域A1的放大图。
图4和图6示出了设置在显示装置1的一个像素PX中的对准电极RME、外堤BNL、多个发光元件ED和连接电极CNE的平面设置。
参考图4和图6，显示装置1的像素PX中的每个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。在一个或更多个实施方式中，子像素SPXn中的每个可以发射蓝光。尽管在附图中示出了一个像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括更多数量的子像素SPXn。在下文中，为了描述的简洁，将主要将一个像素PX描述为包括三个子像素SPXn。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以沿着第一方向DR1依次布置。例如，第一子像素SPX1可以设置在第三子像素SPX3在第一方向DR1上的一侧上。
因此，像素PX和所述像素PX中的子像素SPXn中的至少一个可以与相邻于所述像素PX的另一像素PX的子像素SPXn中的至少一个相邻。例如，参考图4，设置在第一方向DR1上的另一侧上的像素PX的第三子像素SPX3可以与在第一方向DR1上的一侧上相邻于所述像素PX的另一像素PX的第一子像素SPX1相邻。
显示装置1的子像素SPXn中的每个可以包括发射区域EMA(也称为发光区域)和非发射区域(也称为非发光区域)。在发射区域EMA中，设置发光元件ED以发射特定波长带的光。在非发射区域中，不设置发光元件ED，并且从发光元件ED发射的光不到达非发射区域，并且因此没有光从非发射区域射出。
发射区域EMA可以由外堤BNL限定。换句话说，发射区域EMA可以是由外堤BNL围绕的空间。在平面图中，发射区域EMA可以具有包括在第一方向DR1上的短边和在第二方向DR2上的长边的矩形形状。例如，如图6中所示，外堤BNL可以包括第一表面BNLa、第二表面BNLb、第三表面BNLc和第四表面，第一表面BNLa将发射区域EMA在第一方向DR1上的另一侧表面限定为在第二方向DR2上的长侧面，第二表面BNLb将发射区域EMA在第一方向DR1上的一侧表面限定为在第二方向DR2的长侧面，第三表面BNLc将发射区域EMA在第二方向DR2上的一侧表面限定为在第一方向DR1上的短侧面，第四表面将发射区域EMA在第二方向DR2上的另一侧表面限定为在第一方向DR1上的短侧面。
发射区域EMA可以包括其中设置有发光元件ED的区以及与发光元件ED相邻并且从发光元件ED发射的光从其发射的区。例如，发射区域EMA还可以包括其中从发光元件ED发射的光由另一构件反射或折射并且发射的区。可以在每个子像素SPXn中设置多个发光元件ED，并且发射区域EMA可以形成为包括设置有发光元件ED的区域和与其相邻的区域。
尽管在附图中示出了子像素SPXn具有在尺寸上基本上相同的发射区域EMA，但是本公开不限于此。在一个或更多个实施方式中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。在一个或更多个实施方式中，发射区域EMA在第一方向DR1上的宽度可以为约74μm，但是不限于此。
每个子像素SPXn还可以包括设置在非发射区域中的子区SA。根据对准电极RME的设置，子区SA可以是划分的区域。子区SA可以设置在发射区域EMA在第二方向DR2上的一侧和另一侧上。与子像素SPX1、SPX2和SPX3对应的发射区域EMA可以沿着第一方向DR1交替地布置，并且子区SA可以在第一方向DR1上延伸。多个发射区域EMA和子区SA中的每个可以沿着第二方向DR2重复地布置。多个发射区域EMA中的每个可以设置在子区SA之间。
子区SA可以是由在第一方向DR1上彼此相邻的子像素SPXn共享的区。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以共享子区SA。此外，子区SA可以是由在第二方向DR2上彼此相邻的子像素SPXn共享的区。例如，在图4中所示的设置在外堤BNL在第二方向DR2上的两侧上的子区SA可以由图中所示的子像素SPXn和未在图中示出并且在第二方向DR2上与示出的子像素SPXn相邻的子像素SPXn共享。
虽然光可以由于发光元件ED不设置在子区SA中而不从子区SA发射，但是设置在每个子像素SPXn中的对准电极RME可以部分地设置在子区SA中。设置在不同子像素SPXn中的对准电极RME可以设置成在子区SA的分离部分ROP处分离。
对准电极RME可以包括设置在每个子像素SPXn中的第二对准电极RME2和超出相邻子像素SPXn一体地形成的第一对准电极RME1。第一对准电极RME1和第二对准电极RME2彼此隔开。
在平面图中，第二对准电极RME2可以具有基本上在第二方向DR2上延伸的棒形状。第二对准电极RME2可以设置在每个子像素SPXn的发射区域EMA的中央部分中。第二对准电极RME2可以通过第一电极接触孔CTD电连接到稍后将要描述的电路元件层CCL(参考图7和图8)以接收第一电力电压。
在平面图中，第二对准电极RME2可以具有矩形形状。例如，如图6中所示，第二对准电极RME2可以包括第一侧表面RME2a、第二侧表面RME2b和第三侧表面RME2c和第四侧表面，第一侧表面RME2a是在第一方向DR1上的另一侧表面，第二侧表面RME2b是在第一方向DR1上的一侧表面，第三侧表面RME2c是在第二方向DR2上的一侧表面，第四侧表面是在第二方向DR2上的另一侧表面。在一个或更多个实施方式中，第一侧表面RME2a和第二侧表面RME2b的长度可以大于第三侧表面RME2c和第四侧表面的长度，但是本公开不限于此。
第二对准电极RME2的第四侧表面可以与分离部分ROP接触，并且第一侧表面RME2a、第二侧表面RME2b和第三侧表面RME2c可以被第一对准电极RME1围绕。
第一对准电极RME1可以在每个子像素SPXn的发射区域EMA中具有围绕第二对准电极RME2的U形状。第一对准电极RME1可以通过第二电极接触孔CTS电连接到稍后将要描述的电路元件层CCL(参考图7和图8)。第一对准电极RME1可以通过第二电极接触孔CTS接收上述第二电力电压。
在一个或更多个实施方式中，第一电极接触孔CTD和第二电极接触孔CTS可以不与发射区域EMA重叠。在一些实施方式中，第一电极接触孔CTD和第二电极接触孔CTS可以设置成与外堤BNL重叠，但是不限于此。例如，第一电极接触孔CTD和第二电极接触孔CTS可以设置在子区SA中。图4和图6示出了第一电极接触孔CTD和第二电极接触孔CTS与外堤BNL重叠。
第一对准电极RME1可以包括第一电极部分RME1a、第二电极部分RME1b和第三电极部分RME1c。第一电极部分RME1a、第二电极部分RME1b和第三电极部分RME1c可以一体地形成为第一对准电极RME1的一部分，以形成第一对准电极RME1。
例如，如图6中所示，第一对准电极RME1可以包括第一电极部分RME1a、第二电极部分RME1b和第三电极部分RME1c，第一电极部分RME1a定位在发射区域EMA在第一方向DR1上的另一侧上以面对第二对准电极RME2的第一侧表面RME2a，第二电极部分RME1b定位在发射区域EMA在第一方向DR1上的一侧上以面对第二对准电极RME2的第二侧表面RME2b，第三电极部分RME1c定位在发射区域EMA在第二方向DR2上的一侧上以将第一电极部分RME1a和第二电极部分RME1b连接并且面对第二对准电极RME2的第三侧表面RME2c。
第一对准电极RME1的第一电极部分RME1a可以具有基本上在第二方向DR2上从发射区域EMA延伸的形状。第一电极部分RME1a可以在第一方向DR1上与第二对准电极RME2的第一侧表面RME2a隔开。在一个或更多个实施方式中，第一电极部分RME1a可以穿过发射区域EMA延伸到子区SA，但是不限于此。
第一对准电极RME1的第二电极部分RME1b可以具有基本上在第二方向DR2上从发射区域EMA延伸的形状。第二电极部分RME1b可以在第一方向DR1上与第一电极部分RME1a隔开。第二电极部分RME1b可以在第一方向DR1上与第二对准电极RME2的第二侧表面RME2b隔开。在一个或更多个实施方式中，第二电极部分RME1b可以穿过发射区域EMA延伸到子区SA，但是不限于此。
第一对准电极RME1的第三电极部分RME1c可以具有基本上在第一方向DR1上从发射区域EMA延伸的形状。第三电极部分RME1c可以将第一电极部分RME1a和第二电极部分RME1b连接。第三电极部分RME1c可以在第二方向DR2上与第二对准电极RME2的第三侧表面RME2c隔开。
一个子像素SPXn的第一电极部分RME1a可以与相邻于所述一个子像素SPXn的子像素SPXn的第二电极部分RME1b一体地形成。例如，如图4中所示，第二子像素SPX2的第一电极部分RME1a可以在第一方向DR1的另一侧上延伸超出第二子像素SPX2的发射区域EMA，以与第一子像素SPX1的第二电极部分RME1b一体地形成，并且第二子像素SPX2的第二电极部分RME1b可以在第一方向DR1的一侧上延伸超出第二子像素SPX2的发射区域EMA，以与第三子像素SPX3的第一电极部分RME1a一体地形成。
一个子像素SPXn的第一电极部分RME1a和与所述一个子像素SPXn相邻的子像素SPXn的第二电极部分RME1b连接处的部分可以包括从中穿过的通孔RMH。通孔RMH可以在第三方向DR3上与外堤BNL重叠，并且可以不与发射区域EMA重叠。如稍后将描述的，通孔RMH可以用于排出在显示装置制造工艺中可能在电路元件层CCL(参考图7和图8)中产生的放气。
如上所述，因为第一对准电极RME1跨越多个相邻子像素SPXn而一体地形成，所以子像素SPXn可以更密集地布置在显示区域DA中，并且因此，可以进一步提高屏幕的分辨率。例如，因为可以减小设置在每个子像素SPXn的发射区域EMA之间的外堤BNL的宽度，所以可以更密集地设置子像素SPXn。在一些实施方式中，设置在每个子像素SPXn的多个发射区域EMA之间的外堤BNL在第一方向DR1上的宽度可以是约18μm或更小，但是不限于此。
如图6中所示，可以在对准电极RME中的每个之下设置多个内堤BP。多个内堤BP可以设置在子像素SPXn的发射区域EMA中。多个内堤BP可以包括在平面图中具有U形状的第一内堤BP1和在平面图中具有棒形状的第二内堤BP2。第一内堤BP1和第二内堤BP2可设置成彼此间隔开。
第一内堤BP1可以在发射区域EMA中设置在第一对准电极RME1下方，并且第二内堤BP2可以在发射区域EMA中设置在第二对准电极RME2下方。
第一内堤BP1可以包括设置在第一对准电极RME1的第一电极部分RME1a下方以在第二方向DR2上延伸的第一部分BP1a、设置在第一对准电极RME1的第二电极部分RME1b下方以在第二方向DR2上延伸的第二部分BP1b以及设置在第一对准电极RME1的第三电极部分RME1c下方以在第一方向DR1上延伸的第三部分BP1c。第一内堤BP1的第三部分BP1c可以将第一部分BP1a和第二部分BP1b连接。
在一个或更多个实施方式中，对准电极RME可以在发射区域EMA中完全覆盖设置在对准电极RME中的每个下方的内堤BP中的每个，但是本公开不限于此。例如，对准电极RME可以在发射区域EMA中部分地覆盖设置在对准电极RME中的每个之下的内堤BP中的每个。图6示出了在发射区域EMA中设置在对准电极RME中的每个之下的内堤BP中的每个完全由对准电极RME覆盖。
在一个或更多个实施方式中，第一对准电极RME1和第二对准电极RME2可以彼此隔开，以提供其中设置有发光元件ED的空间。
例如，第一电极部分RME1a可以面对第二对准电极RME2的第一侧表面RME2a，并且可以在第一方向DR1上与第二对准电极RME2的第一侧表面RME2a隔开，以形成第一分离空间。发光元件ED可以设置在第一分离空间中。第一分离空间可以形成其中设置有第一发光元件ED1的第一通道EA1的部分和其中设置有第二发光元件ED2的第二通道EA2的部分，这将在稍后描述。第一分离空间和外堤BNL可以以第一宽度w1彼此隔开。例如，第一对准电极RME1的第一电极部分RME1a在第一方向DR1上的一侧与外堤BNL的第一表面BNLa之间在第一方向DR1上的分离距离可以是第一宽度w1。
第二电极部分RME1b可以面对第二对准电极RME2的第二侧表面RME2b，并且可以在第一方向DR1上与第二对准电极RME2的第二侧表面RME2b隔开，以形成第二分离空间。发光元件ED可以设置在第二分离空间中。第二分离空间可以形成如稍后将描述的其中设置有第三发光元件ED3的第三通道EA3的部分和其中设置有第二发光元件ED2的第二通道EA2的部分。第二分离空间和外堤BNL可以以第一宽度w1彼此隔开。例如，第一对准电极RME1的第二电极部分RME1b在第一方向DR1上的另一侧与外堤BNL的第二表面BNLb之间在第一方向DR1上的分离距离可以是第一宽度w1。
第三电极部分RME1c可以面对第二对准电极RME2的第三侧表面RME2c，并且可以在第二方向DR2上与第二对准电极RME2的第三侧表面RME2c隔开，以形成第三分离空间。发光元件ED可以设置在第三分离空间中。第三分离空间可以形成如稍后将描述的其中设置有第二发光元件ED2的第二通道EA2的部分。第三分离空间和外堤BNL可以以第一宽度w1彼此隔开。例如，第一对准电极RME1的第三电极部分RME1c在第二方向DR2上的另一侧与外堤BNL的第三表面BNLc之间在第二方向DR2上的分离距离可以是第一宽度w1。
如上所述，第一分离空间、第二分离空间和第三分离空间可以设置成在发射区域EMA中与外堤BNL以相同的间隙(即，第一宽度w1)隔开。如稍后将描述的，在通过喷墨方法将其中分散有发光元件ED的墨水(INK，参见图9和图10)排放到发射区域EMA中时，墨水INK的体积可以根据距离外堤BNL的距离而改变，并且因为分散在墨水INK中的发光元件ED的数量可以根据墨水INK的体积(即，距离外堤BNL的距离)而改变，所以可以通过将其中设置有发光元件ED的通道EA1、EA2和EA3定位在距离外堤BNL的相同距离处来均匀地对准发光元件ED。稍后将提供对其的详细描述。
此外，因为子像素SPXn所占据的区域随着屏幕分辨率的增加而减小，所以在稍后将要描述的显示装置制造工艺中，可以减小发射区域EMA的其中排放有墨水INK的区域，墨水INK中分散有发光元件ED。如稍后将描述的，因为在排放到发射区域EMA的墨水INK中所分散的发光元件ED的数量随着它们变得与外堤BNL更相邻而减小，所以有必要确保外堤BNL和其中对准有发光元件ED的通道EA1、EA2和EA3之间的直线距离。在一个或更多个实施方式中，第一宽度w1可以是5μm或更大，但是不限于此。当第一宽度w1是5μm或更大时，可以确保对准的发光元件ED的数量。稍后将提供对其的详细描述。
参考图5，发光元件ED可以是发光二极管。具体地，发光元件ED可以是具有纳米或微米尺寸并且由无机材料制成的无机发光二极管。当在彼此面对的两个电极之间在特定方向上形成电场时，发光元件ED可以在具有极性的两个电极之间对准。
根据一个或更多个实施方式的发光元件ED可以具有在一个方向上伸长的形状。发光元件ED可以具有圆柱、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有诸如规则的立方体、长方体和六棱柱的多边形棱柱形状，或者可以具有诸如在一个方向上伸长并且具有部分地倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任意导电类型(例如，P型或N型)掺杂剂的半导体层。半导体层可以通过接收从外部电力源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发射层36、电极层37和绝缘膜38。
第一半导体层31可以是N型半导体。第一半导体层31可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是选自N型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂到第一半导体层31中的N型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32设置在第一半导体层31上，且发射层36在它们之间。第二半导体层32可以是P型半导体，并且第二半导体层32可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是选自P型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂到第二半导体层32中的P型掺杂剂可以是Mg、Zn、Ca、Ba等。
因此，发光元件ED的两端可以具有不同的极性。在以下描述中，为了便于说明，发光元件ED的两端中的与第二半导体层32相邻的一端将被称为“第一端(也称为第一端部)”，同时与第一半导体层31相邻的另一端将被称为“第二端(也称为第二端部)”。发光元件ED的第一端可以定位成与第二端相对。
发光元件ED的第一端和第二端可以具有不同的极性。此外，不同发光元件ED的第一端可以具有相同的极性，并且不同发光元件ED的第二端可以具有相同的极性。
尽管在附图中第一半导体层31和第二半导体层32中的每个实现为单层，但是本公开不限于此。根据发射层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如包层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31和发射层36之间或者第二半导体层32和发射层36之间的另一半导体层。设置在第一半导体层31和发射层36之间的半导体层可以是选自掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和超晶格(Supperlattice)中的一种或更多种。设置在第二半导体层32和发射层36之间的半导体层可以是选自掺杂有P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。
发射层36设置在第一半导体层31和第二半导体层32之间。发射层36可以包括具有单量子阱结构或多量子阱结构的材料。当发射层36包括具有多量子阱结构的材料时，所述结构可以包括彼此交替地堆叠的量子层和阱层。响应于通过第一半导体层31和第二半导体层32施加的电信号，发射层36可以在电子-空穴对在其中复合时而发射光。发射层36可以包括诸如AlGaN、AlGaInN和InGaN的材料。特别地，当发射层36具有其中量子层和阱层彼此交替地堆叠的多量子阱结构时，量子层可以包括AlGaN或AlGaInN，并且阱层可以包括诸如GaN和AlGaN的材料。
发射层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替地堆叠的结构，并且可以根据发射的光的波长范围而包括其它第III族至第V族半导体材料。因此，从发射层36发射的光不限于蓝色波长带的光。
电极层37可以是欧姆连接电极，并且可以分别设置在发光元件ED的在第二半导体层32和/或第一半导体层31上的第一端和/或第二端上。然而，应当理解，本公开不限于此。电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37。然而，应当理解，本公开不限于此。可以除去电极层37。
电极层37可以在发光元件ED电连接到显示装置1中的电极或连接电极时减小发光元件ED与所述电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属或金属氧化物。例如，电极层37可以包括选自铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。利用上述结构，发光元件ED中的每个的两端可以具有不同的极性。
绝缘膜38设置成在上述多个半导体层和电极层37的外表面(例如，***表面或外周表面)周围(例如，围绕上述多个半导体层和电极层37的外表面(例如，***表面或外周表面))。例如，绝缘膜38可以设置成在发光元件ED的两端在纵向方向上暴露的情况下在发射层36的至少外表面(例如，***表面或外周表面)周围(例如，围绕发射层36的至少外表面(例如，***表面或外周表面))。此外，绝缘膜38的上表面的与发光元件ED的端中的至少一个相邻的部分的剖面可以是圆形的。
绝缘膜38可以包括具有绝缘性质的材料，例如选自硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)中的至少一种。尽管在附图中绝缘膜38形成为单层，但是本公开不限于此。在一个或更多个实施方式中，绝缘膜38可以由其中多个层彼此堆叠的多层结构构成。
绝缘膜38可以保护发光元件ED的半导体层和电极层37。绝缘膜38可以防止在发射层36与电极(电信号通过所述电极传输到发光元件ED)直接接触时可能在发射层36中出现的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率的降低。
此外，绝缘膜38的外表面(例如，***表面或外周表面)可以经受表面处理。发光元件ED可以分散在墨水(INK，参见图9和图10)中，并且墨水INK可以喷射到电极上。这样做时，为了保持分散在墨水INK中的发光元件ED不彼此聚集，可以对绝缘膜38应用表面处理，以使其变得疏水或亲水。
返回参考图4和图6，发光元件ED可以包括在子像素SPXn中的每个的发射区域EMA中的设置在第一通道EA1中的第一发光元件ED1、设置在第二通道EA2中的第二发光元件ED2以及设置第三通道EA3中的第三发光元件ED3。
多个发光元件ED(即，第一发光元件ED1、第二发光元件ED2和第三发光元件ED3)中的每个具有黑色线。多个发光元件ED中的每个的黑色线可以是图5中所示的发射层36。第一发光元件ED1、第二发光元件ED2和第三发光元件ED3中的每个的靠近黑色线的一端可以是上述第一端，而其相对端可以是第二端。
作为设置在第一对准电极RME1的第一电极部分RME1a和第二对准电极RME2的第一侧表面RME2a之间的第一分离空间的一部分，第一通道EA1可以具有基本上在第二方向DR2上延伸的形状。
作为设置在第一对准电极RME1的第二电极部分RME1b和第二对准电极RME2的第二侧表面RME2b之间的第二分离空间的一部分，第三通道EA3可以具有基本上在第二方向DR2上延伸的形状。
第二通道EA2可以具有大致的U形状。例如，第二通道EA2可以包括作为第一分离空间的一部分的第一部分、作为第二分离空间的一部分的第二部分以及作为第三分离空间的一部分的第三部分，第一部分具有基本上在第二方向DR2上延伸的形状，第二部分具有基本上在第二方向DR2上延伸的形状，第三部分具有基本上在第一方向DR1上延伸的形状。第三部分可以将第一部分和第二部分连接。
第一通道EA1可以在第二方向DR2上与第二通道EA2的第一部分隔开，并且第三通道EA3可以在第二方向DR2上与第二通道EA2的第二部分隔开。
发光元件ED可以沿着通道EA1、EA2和EA3的形状布置。例如，第一发光元件ED1可以沿着第一通道EA1的形状沿着第二方向DR2布置，第二发光元件ED2可以沿着第二通道EA2的U形状在第一部分和第二部分处沿着第二方向DR2布置并且在第三部分处沿着第一方向DR1布置，并且第三发光元件ED3可以沿着第三通道EA3沿着第二方向DR2布置。
在一个或更多个实施方式中，发光元件ED的第一端可以设置在第二对准电极RME2上，并且发光元件ED的第二端可以设置在第一对准电极RME1上，但是本公开不限于此。例如，发光元件ED的第一端可以设置在第一对准电极RME1上，并且发光元件ED的第二端可以设置在第二对准电极RME2上。图4和图6示出了发光元件ED的第一端设置在第二对准电极RME2上，并且发光元件ED的第二端设置在第一对准电极RME1上。
在一个或更多个实施方式中，可以根据设置在发光元件ED上的连接电极CNE的布置来对第一通道EA1、第二通道EA2和第三通道EA3进行分类。
连接电极CNE可以设置在发光元件ED上。连接电极CNE可以包括彼此隔开的第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3和第四连接电极CNE4。
连接电极CNE可以包括第一连接电极层CNEL1和第二连接电极层CNEL2，第一连接电极层CNEL1包括第一连接电极CNE1和第三连接电极CNE3，第二连接电极层CNEL2包括第二连接电极CNE2和第四连接电极CNE4。第一连接电极层CNEL1和第二连接电极层CNEL2可以根据堆叠顺序来区分。例如，在显示装置制造工艺中，可以在形成第二连接电极层CNEL2之前形成第一连接电极层CNEL1。
第一连接电极CNE1可以基本上在第二方向DR2上延伸。第一连接电极CNE1可以设置在第二对准电极RME2的第一侧表面RME2a上。第一连接电极CNE1可以与布置在第一通道EA1中的第一发光元件ED1的第一端接触。
第一连接电极CNE1可以通过第一接触部分CT1电连接到第二对准电极RME2。因为如上所述第一电力电压施加到第二对准电极RME2，所以第一电力电压可以施加到第一连接电极CNE1。因此，第一电力电压可以施加到布置在第一通道EA1中的第一发光元件ED1的第一端。
在一个或更多个实施方式中，第一接触部分CT1可以设置在子区SA中，但是不限于此。
第二连接电极CNE2可以具有在发射区域EMA中弯折至少一次的形状。第二连接电极CNE2可以包括与布置在第一通道EA1中的第一发光元件ED1的第二端接触的第一部分CNE2a、与布置在第二通道EA2中的第二发光元件ED2的第一端接触的第二部分CNE2b以及将第一部分CNE2a和第二部分CNE2b连接的连接部分CNE2c。
第二连接电极CNE2的第一部分CNE2a可以设置在第一对准电极RME1的第一电极部分RME1a上，以具有基本上在第二方向DR2上延伸的形状。第一部分CNE2a可以具有第二宽度w2的布线宽度并且在第二方向DR2上延伸。
第二连接电极CNE2的第二部分CNE2b可以设置在第二对准电极RME2在第二方向DR2上的一侧上，以完全覆盖第二对准电极RME2的第三侧表面RME2c并且部分地覆盖第二对准电极RME2的第一侧表面RME2a和第二侧表面RME2b。例如，第二部分CNE2b可以部分地覆盖第二对准电极RME2的在第一方向DR1上与第二通道EA2的第一部分重叠的第一侧表面RME2a，并且可以部分地覆盖第二对准电极RME2的在第一方向DR1上与第二通道EA2的第二部分重叠的第二侧表面RME2b。换句话说，第二部分CNE2b的布线宽度可以具有比第二对准电极RME2的布线宽度w4大的第三宽度w3。在一个或更多个实施方式中，第三宽度w3可以大于第二宽度w2，但是不限于此。
通过具有上述形状，第二部分CNE2b可以与在以U形状弯折的第二通道EA2中以U形状布置的第二发光元件ED2的第一端接触。
第二连接电极CNE2的连接部分CNE2c可以界定第一通道EA1和第二通道EA2。例如，连接部分CNE2c可以穿越第一通道EA1和第二通道EA2之间在第二方向DR2上的分离空间。因此，第一对准电极RME1的第一电极部分RME1a和第二对准电极RME2的第一侧表面RME2a之间的第一分离空间可以区分为第二通道EA2的第一部分和第一通道EA1。
第三连接电极CNE3可以具有在发射区域EMA中弯折至少一次的形状。第三连接电极CNE3可以包括与布置在第二通道EA2中的第二发光元件ED2的第二端接触的第一部分CNE3a、与布置在第三通道EA3中的第三发光元件ED3的第一端接触的第二部分CNE3b以及将第一部分CNE3a和第二部分CNE3b连接的连接部分CNE3c。
第三连接电极CNE3的第一部分CNE3a可以至少设置在第一对准电极RME1的第一电极部分RME1a的一部分、第一对准电极RME1的第二电极部分RME1b的一部分和第三电极部分RME1c上，以具有基本上以U形状弯折的形状。
例如，第一部分CNE3a可以包括在第二方向DR2上延伸以面对第二对准电极RME2的第一侧表面RME2a的第一延伸部分CNE3aa、在第二方向DR2上延伸以面对第二对准电极RME2的第二侧表面RME2b的第二延伸部分CNE3ab以及在第一方向DR1上延伸以将第一延伸部分CNE3aa和第二延伸部分CNE3ab连接并且面对第二对准电极RME2的第三侧表面RME2c的第三延伸部分CNE3ac。
第一延伸部分CNE3aa可以与布置在第二通道EA2的第一部分中的第二发光元件ED2的第二端接触，第二延伸部分CNE3ab可以与布置在第二通道EA2的第二部分中的第二发光元件ED2的第二端接触，并且第三延伸部分CNE3ac可以与布置在第二通道EA2的第三部分中的第二发光元件ED2的第二端接触。
第三连接电极CNE3的第二部分CNE3b可以设置在第二对准电极RME2的第二侧表面RME2b上，并且具有基本上在第二方向DR2上延伸的形状。第二部分CNE3b可以与第二对准电极RME2上的第一连接电极CNE1隔开。
第三连接电极CNE3的连接部分CNE3c可以划分成第三通道EA3和第二通道EA2。例如，连接部分CNE3c可以穿越第三通道EA3和第二通道EA2之间在第二方向DR2上的分离空间。因此，第一对准电极RME1的第二电极部分RME1b和第二对准电极RME2的第二侧表面RME2b之间的第二分离空间可以划分为第二通道EA2的第二部分和第三通道EA3。
第四连接电极CNE4可以基本上在第二方向DR2上延伸。第四连接电极CNE4可以设置在第一对准电极RME1的第二电极部分RME1b上。第四连接电极CNE4可以与布置在第三通道EA3中的第三发光元件ED3的第二端接触。
第四连接电极CNE4可以通过第二接触部分CT2电连接到第一对准电极RME1。如上所述，因为第二电力电压施加到第一对准电极RME1，所以第二电力电压也可以施加到第四连接电极CNE4。因此，第二电力电压可以施加到布置在第三通道EA3中的第三发光元件ED3的第二端。
利用上述配置，第一发光元件ED1、第二发光元件ED2和第三发光元件ED3可以串联连接。例如，第一电力电压可以施加到第一发光元件ED1的第一端，第一发光元件ED1的第二端可以电连接到第二发光元件ED2的第一端，第二发光元件ED2的第二端可以电连接到第三发光元件ED3的第一端，并且第二电力电压可以施加到第三发光元件ED3的第二端。因此，与第一电力电压施加到一个发光元件ED的第一端并且第二电力电压施加到所述发光元件ED的第二端的情况相比，可以利用相同的电流表示更高的亮度。
在下文中，将描述一个子像素SPXn的器件堆叠结构。
图7是示意性示出沿着图6的线X1-X1'截取的剖面的剖视图。图8是示意性示出沿着图6的线X2-X2'截取的剖面的剖视图。
图7示出了穿越通孔RMH、第一发光元件ED1和第三发光元件ED3的剖面，并且图8示出了穿越第一接触部分CT1、第一电极接触孔CTD、第一发光元件ED1、第二发光元件ED2、第三发光元件ED3、第二电极接触孔CTS以及第二接触部分CT2的剖面。
参考图7和图8结合图6描述根据一个或更多个实施方式的显示装置1中的一个子像素SPXn的剖面结构。显示装置1可以包括衬底SUB以及设置在其上的半导体层、多个导电层和多个绝缘层。此外，如上所述，显示装置1可以包括多个对准电极RME、发光元件ED和连接电极CNE。半导体层、导电层和绝缘层可以各自构成显示装置1的电路元件层CCL。
衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，衬底SUB可以是刚性衬底，但是也可以是能够弯折、折叠和/或卷曲的柔性衬底。
电路元件层CCL可以设置在衬底SUB上。在电路元件层CCL中，可以设置将电信号传输到设置在衬底SUB上的发光元件ED的各种布线。如图7和图8中所示，电路元件层CCL可以包括半导体层以及作为多个导电层的第一导电层、第二导电层和第三导电层，并且可以包括作为多个绝缘层的缓冲层BF、第一栅极绝缘层GI、第一层间绝缘层ILD和第一钝化层PV1等。
第一导电层可以设置在衬底SUB上。第一导电层包括下金属层BML，并且下金属层BML设置成在第三方向DR3上与第一晶体管T1的第一有源层ACT1重叠。下金属层BML可以防止光入射在第一晶体管T1的第一有源层ACT1上，或者可以电连接到第一有源层ACT1以执行稳定第一晶体管T1的电特性的功能。然而，可以省略下金属层BML。
缓冲层BF可以设置在下金属层BML和衬底SUB上。缓冲层BF可以形成在衬底SUB上，以保护像素PX的晶体管不受渗透通过易受湿气渗透的衬底SUB的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BF上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以设置成在第三方向DR3上分别与稍后将要描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在一个或更多个实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)和铟镓锌锡氧化物(IGZTO)中的至少一种。
尽管在附图中示出了第一晶体管T1和第二晶体管T2设置在显示装置1的像素PX中，但是本公开不限于此，并且显示装置1可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DA中设置在半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘层。尽管在附图中示出了第一栅极绝缘层GI与稍后将要描述的第二导电层的栅电极G1和G2一起图案化并且部分地设置在第二导电层与半导体层的有源层ACT1和ACT2之间，但是本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以完全设置在缓冲层BF上。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置成在作为衬底SUB的厚度方向的第三方向DR3上与第一有源层ACT1的沟道区重叠，并且第二栅电极G2可以设置成在作为衬底SUB的厚度方向的第三方向DR3上与第二有源层ACT2的沟道区重叠。
第一层间绝缘层ILD设置在第二导电层上。第一层间绝缘层ILD可以用作第二导电层与设置在其上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层ILD上。第三导电层可以包括设置在显示区域DA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、第一晶体管T1的第一源电极S1和第一漏电极D1以及第二晶体管T2的第二源电极S2和第二漏电极D2。
第一电压线VL1可以被施加传输到第二对准电极RME2的高电势电压(或第一电力电压)，并且第二电压线VL2可以被施加传输到第一对准电极RME1的低电势电压(或第二电力电压)。第一电压线VL1的一部分可以通过穿过第一层间绝缘层ILD的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第一电压线VL1可以直接连接到第二对准电极RME2，并且第二电压线VL2可以直接连接到第一对准电极RME1。
第一导电图案CDP1可以通过穿透第一层间绝缘层ILD的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿透第一层间绝缘层ILD和缓冲层BF的另一接触孔与下金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。此外，第一导电图案CDP1可以连接到第二对准电极RME2或稍后将要描述的第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电力电压传输到第二对准电极RME2或第一连接电极CNE1。
第二源电极S2和第二漏电极D2可以通过穿透第一层间绝缘层ILD的接触孔与第二晶体管T2的第二有源层ACT2接触。
第一钝化层PV1设置在第三导电层上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘层，并且可以保护第三导电层。
上述缓冲层BF、第一栅极绝缘层GI、第一层间绝缘层ILD和第一钝化层PV1可以由以交替的方式堆叠的多个无机层形成。例如，缓冲层BF、第一栅极绝缘层GI、第一层间绝缘层ILD和第一钝化层PV1可以形成为通过堆叠无机层形成的双层或通过交替地堆叠无机层形成的多层，所述无机层包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种。
过孔绝缘层VIA可以设置在电路元件层CCL上。具体地，过孔绝缘层VIA可以设置在电路元件层CCL的第一钝化层PV1上。过孔绝缘层VIA可以包括有机绝缘材料，例如，诸如聚酰亚胺的有机绝缘材料，并且可以在补偿由于电路元件层CCL内的各种布线而导致的台阶差的同时形成平坦的顶表面。
内堤BP设置在过孔绝缘层VIA的顶表面上。换句话说，过孔绝缘层VIA和内堤BP可以直接接触。
内堤BP可以设置在过孔绝缘层VIA上。内堤BP可以具有以一定曲率倾斜或弯曲的侧表面，并且从发光元件ED发射的光可以从设置在内堤BP上的对准电极RME反射，并且可以发射到在第三方向DR3上的一侧。内堤BP可以包括但是不限于由诸如聚酰亚胺的透明材料制成的有机绝缘材料。例如，内堤BP还可以包括诸如黑色颜料的有色染料。
多个对准电极RME可以设置在内堤BP和过孔绝缘层VIA上。
如图8中所示，第一对准电极RME1的第一电极部分RME1a可以设置在第一内堤BP1的第一部分BP1a上并且在朝向第二内堤BP2的方向上延伸，第一对准电极RME1的第二电极部分RME1b可以设置在第一内堤BP1的第二部分BP1b上并且在朝向第二内堤BP2的方向上延伸，第一对准电极RME1的第三电极部分RME1c可以设置在第一内堤BP1的第三部分BP1c上并且在朝向第二内堤BP2的方向上延伸，并且第二对准电极RME2可以设置在第二内堤BP2上并且可以在朝向第一内堤BP1的方向上延伸。
其中第一对准电极RME1和第二对准电极RME2彼此隔开的间隙可以比第一内堤BP1和第二内堤BP2之间的间隙窄。例如，第一对准电极RME1的至少一部分区和第二对准电极RME2的至少一部分区可以直接设置在过孔绝缘层VIA上，并且可以设置在相同的平面上。
第二对准电极RME2可以通过穿透过孔绝缘层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第一对准电极RME1的第二电极部分RME1b可以通过穿透过孔绝缘层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。
对准电极RME可以反射从发光元件ED发射的光。具体地，发光元件ED可以设置在内堤BP之间，以在两个端方向上发射光，并且所发射的光可以向设置在内堤BP上的对准电极RME引导。因此，从发光元件ED发射的光可以被对准电极RME反射并且在第三方向DR3上发射。
对准电极RME可以包括具有高反射率的导电材料。例如，对准电极RME可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属，或者可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金，或者诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层与合金的堆叠。在一个或更多个实施方式中，对准电极RME可以由其中包含铝(Al)的合金以及由钛(Ti)、钼(Mo)和铌(Nb)制成的至少一个金属层彼此堆叠的双层或多层构成。
然而，应当理解，本公开不限于此。对准电极RME还可以包括透明导电材料。例如，对准电极RME中的每个可以包括诸如ITO、IZO和TZO的材料。在一个或更多个实施方式中，对准电极RME1和RME2中的每个可以具有其中一个或更多个透明导电材料的层和具有高反射率的一个或更多个金属层彼此堆叠的结构，或者可以由包括它们的单个层构成。例如，对准电极RME中的每个可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或者ITO/Ag/ITZO/IZO的堆叠结构。对准电极RME可以电连接到发光元件ED，并且可以将从发光元件ED发射的光中的一些朝向衬底SUB的上侧反射。
如图7中所示，对准电极RME可以包括穿过对准电极RME的通孔RMH。如上所述，通孔RMH可以用于排出可能从设置在其下的电路元件层CCL产生的放气。
第一绝缘层PAS1可以设置在显示区域DA的前表面上，并且可以设置在多个对准电极RME上。第一绝缘层PAS1可以包括绝缘材料，并且可以保护多个对准电极RME并且可以使不同的对准电极RME彼此绝缘。由于第一绝缘层PAS1设置成在形成外堤BNL之前覆盖对准电极RME，因此可以防止对准电极RME在形成外堤BNL的工艺期间被损坏。此外，第一绝缘层PAS1还可以防止设置在其上的发光元件ED与其它元件接触并损坏。
在一个或更多个实施方式中，第一绝缘层PAS1可以具有台阶，使得其上表面的一部分于在第一方向DR1上彼此隔开的对准电极RME之间凹入。发光元件ED可以设置在第一绝缘层PAS1的上表面的台阶处，并且发光元件ED和第一绝缘层PAS1之间可以形成空间。
第一绝缘层PAS1可以包括接触部分CT1和CT2。接触部分CT1和CT2可以定位成使得它们分别与不同的对准电极RME重叠。例如，接触部分CT1和CT2可以包括与第二对准电极RME2重叠的第一接触部分CT1和与第一对准电极RME1的第二电极部分RME1b重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透第一绝缘层PAS1，以暴露设置在其下的第一对准电极RME1的第二电极部分RME1b或第二对准电极RME2的上表面的一部分。
第一接触部分CT1和第二接触部分CT2中的每个还可以穿透设置在第一绝缘层PAS1上的其它绝缘层中的一些。由接触部分CT1和CT2暴露的对准电极RME可以与连接电极CNE接触。发光元件ED与连接电极CNE接触，并且电连接到对准电极RME和过孔绝缘层VIA之下的电路元件层CCL，使得它们可以通过接收电信号而发射在某些波长带中的光。
此外，第一绝缘层PAS1还可以包括在与穿过对准电极RME的通孔RMH重叠的部分处穿过第一绝缘层PAS1的通孔。因此，可以排出可能从电路元件层CCL产生的放气。
外堤BNL可以设置在第一绝缘层PAS1上。外堤BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以在子像素SPXn中的每个周围(例如，可以围绕子像素SPXn中的每个)。外堤BNL可以在子像素SPXn周围(例如，可以围绕子像素SPXn)以将它们彼此分离，并且可以在显示区域DA的边界周围(例如，可以围绕显示区域DA的边界)以在显示区域DA和非显示区域NDA之间进行区分。
外堤BNL可以具有与内堤BP的高度类似的适当高度(例如，预定高度)。在一个或更多个实施方式中，外堤BNL的上表面可以高于内堤BP的上表面，并且其厚度可以等于或大于内堤BP的厚度。因此，在制造显示装置1的工艺中的喷墨打印工艺期间，外堤BNL可以有效地防止墨水(INK，参见图9和图10)溢出到相邻像素PX中。像内堤BP那样，外堤BNL可以包括但是不限于由诸如聚酰亚胺的透明材料制成的有机绝缘材料。例如，外堤BNL可以包括诸如黑色颜料的有色染料。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和外堤BNL上。第二绝缘层PAS2可以在内堤BP之间在第一方向DR1上延伸，并且可以包括设置在多个发光元件ED上的图案部分。图案部分可以设置成部分地围绕发光元件ED的外表面(例如，***表面或外周表面)，并且可以不覆盖发光元件ED的两侧或两端。图案部分可以在每个子像素SPXn中形成线型或岛状图案。第二绝缘层PAS2的图案部分在制造显示装置1的工艺期间可以保护发光元件ED并且可以固定发光元件ED。此外，第二绝缘层PAS2可以设置成填充发光元件ED和其下的第一绝缘层PAS1之间的空间。
第二绝缘层PAS2可以包括接触部分CT1和CT2。接触部分CT1和CT2可以定位成使得它们分别与不同的对准电极RME重叠。例如，接触部分CT1和CT2可以包括与第二对准电极RME2重叠的第一接触部分CT1和与第一对准电极RME1的第二电极部分RME1b重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透第二绝缘层PAS2，以暴露设置在其下的第一对准电极RME1的第二电极部分RME1b或第二对准电极RME2的上表面的一部分。
第一接触部分CT1和第二接触部分CT2中的每个还可以穿透设置在第二绝缘层PAS2上的其它绝缘层中的一些。由接触部分CT1和CT2暴露的对准电极RME可以与连接电极CNE接触。发光元件ED与连接电极CNE接触，并且电连接到对准电极RME和过孔绝缘层VIA之下的电路元件层CCL，使得它们可以通过接收电信号而发射某些波长带中的光。
连接电极CNE的第一连接电极层CNEL1可以设置在第二绝缘层PAS2上。第一连接电极层CNEL1的第一连接电极CNE1和第三连接电极CNE3可以设置在第二绝缘层PAS2上以接触发光元件ED。因为第一连接电极CNE1和第三连接电极CNE3与发光元件ED之间的接触关系如上所述，所以下面将省略对其的详细描述。
如图8中所示，第一连接电极CNE1可以设置成从发射区域EMA延伸超出外堤BNL。第一连接电极CNE1可以通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第一接触部分CT1与第二对准电极RME2接触。因此，第一连接电极CNE1可以电连接到第一晶体管T1，从而可以向其施加第一电力电压。
第三绝缘层PAS3可以设置在第二绝缘层PAS2、第一连接电极层CNEL1和外堤BNL上。第三绝缘层PAS3可以在每个子像素SPXn的发射区域EMA中形成线型或岛状图案。由第三绝缘层PAS3形成的线型或岛状图案可以不覆盖发光元件ED的端。换句话说，第三绝缘层PAS3可以不覆盖发光元件ED的在发射区域EMA中不与第一连接电极层CNEL1接触的第二端。
第三绝缘层PAS3可以包括与第一对准电极RME1的第二电极部分RME1b重叠的第二接触部分CT2。第二接触部分CT2可以穿透第三绝缘层PAS3以暴露其下的第一对准电极RME1的第二电极部分RME1b的上表面的一部分。
第二接触部分CT2还可以穿透设置在第三绝缘层PAS3上的其它绝缘层中的一些。由接触部分CT1和CT2暴露的对准电极RME可以与连接电极CNE接触。发光元件ED与连接电极CNE接触，并且电连接到对准电极RME和过孔绝缘层VIA之下的电路元件层CCL，使得它们可以通过接收电信号而发射某些波长带中的光。
连接电极CNE的第二连接电极层CNEL2可以设置在第三绝缘层PAS3上。第二连接电极层CNEL2的第二连接电极CNE2和第四连接电极CNE4可以设置在第三绝缘层PAS3上以接触发光元件ED。因为第二连接电极CNE2和第四连接电极CNE4与发光元件ED之间的接触关系如上所述，所以下面将省略对其的详细描述。
如图8中所示，第四连接电极CNE4可以与第一对准电极RME1的第二电极部分RME1b部分地重叠，并且可以设置成从发射区域EMA延伸超出外堤BNL。第四连接电极CNE4可以通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第二接触部分CT2与第一对准电极RME1的第二电极部分RME1b接触。因此，第四连接电极CNE4可以电连接到第二电压线VL2，从而可以向其施加第二电力电压。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、铝(Al)等。例如，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以透过连接电极CNE以出射。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。根据本公开的一个或更多个实施方式，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以由选自硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种制成。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料制成。可替代地，它们中的一些可以由相同的材料制成，而它们中的另一个(些)可以由不同的(多种)材料制成，或者它们可以由不同的材料制成。
在下文中，将描述根据本公开的一个或更多个实施方式的制造显示装置的工艺。
图9和图10是用于示出根据一个或更多个实施方式的显示装置的制造工艺的剖视图。图9和图10示出了在根据一个或更多个实施方式的显示装置1的制造工艺期间排出发光元件ED的工艺。
由于在衬底SUB上形成电路元件层CCL、过孔绝缘层VIA、对准电极RME、第一绝缘层PAS1和外堤BNL的工艺在本领域中是公知的，因此将省略对其的描述。
参考图9和图10，将包括溶剂SV和分散在溶剂SV中的发光元件ED的墨水INK排出到对准电极RME上。墨水INK的排出可以通过喷墨打印设备来执行。
当喷墨打印设备排出墨水INK时，将墨水INK排出到由外堤BNL围绕的区域(即，发射区域EMA)，并且排出的墨水INK可以形成以外堤BNL为边缘向在第三方向DR3上的另一侧凸出的弯月面。
由排出的墨水INK形成的弯月面可以具有其中在第三方向DR3上的宽度(即，高度)相对于与发射区域EMA的中央交叉的参考线朝向外堤BNL变窄的形状。由喷出的墨水INK形成的弯月面可以关于参考线对称。换句话说，由喷出的墨水INK形成的高度可以根据其在朝向参考线的方向上距离外堤BNL有多远而变化。
例如，排出的墨水INK可以在与外堤BNL相邻的部分处具有第一高度h1，并且在与参考线相邻的部分处具有大于第一高度h1的第二高度h2。排出的墨水INK的从外堤BNL朝向参考线到具有第一高度h1的部分的直线距离d1可以彼此相等，并且排出的墨水INK的从外堤BNL朝向参考线到具有第二高度h2的部分的直线距离d2也可以彼此相等。然而，墨水INK的从外堤BNL朝向参考线到具有第一高度h1的部分的直线距离d1和墨水INK的从外堤BNL朝向参考线到具有第二高度h2的部分的直线距离d2可以不同。
因为喷出的墨水INK的高度与喷出的墨水INK的体积成比例，所以分散在墨水INK中的发光元件ED的数量可以与喷出的墨水INK的高度成比例。例如，分散在其中喷出的墨水INK具有第一高度h1的部分中的发光元件ED的数量可以小于分散在其中喷出的墨水INK具有第二高度h2的部分中的发光元件ED的数量。
分散在墨水INK中的发光元件ED的对准可以使用由通过在对准电极RME处具有不同电势值的对准信号产生的电场所引起的介电泳(DEP)力来执行。因此，发光元件ED可以在对准电极RME之间的空间上对准。在图9和图10的情况下，发光元件ED将在第一通道EA1或第二通道EA2中对准。
然而，如果外堤BNL和第一通道EA1之间的直线距离不同于外堤BNL和第二通道EA2之间的直线距离，则设置在第一通道EA1和第二通道EA2中的墨水INK可以具有不同的高度，并且分散在第一通道EA1和第二通道EA2中的发光元件ED的数量可以不同。因此，在第一通道EA1和第二通道EA2中对准的发光元件ED的数量可能不同。在这种情况下，在第一通道EA1和第二通道EA2中的其中对准有较小数量的发光元件ED的通道中，黑色斑点的出现概率增加，从而出现亮度不平衡，导致像素显示质量不良。
因此，通过使外堤BNL和第一通道EA1之间的直线距离与外堤BNL和第二通道EA2之间的直线距离同为第一宽度w1，在第一通道EA1中对准的发光元件ED的数量与在第二通道EA2中对准的发光元件ED的数量相等，从而降低了黑色斑点的出现概率并且防止了亮度不平衡。
此外，因为随着距离外堤BNL的直线距离的减小，喷出的墨水INK的高度减小并且分散的发光元件ED的数量减小，所以有必要确保外堤BNL和通道之间的一定量的直线距离。在一个或更多个实施方式中，第一宽度w1可以是5μm或更大。在外堤BNL和通道之间的直线距离是5μm或更大的情况下，在某种程度上确保了喷出的墨水INK的高度，从而可以确保将要对准的发光元件ED的数量。
在下文中，将描述显示装置1的其它实施方式。在下面的实施方式中，与上述实施方式的组件相同的组件由相同的附图标记表示，将省略或简化对其的描述，并且将主要描述不同之处。
图11是示出根据一个或更多个实施方式的子像素的结构的平面图。
在图11中所示的示例中，由根据当前实施方式的显示装置1_1的第一对准电极RME1_1和第二对准电极RME2_1形成的第二通道EA2_1的第二部分可以具有弯曲的形状。
根据当前实施方式的对准电极RME_1可以包括第一对准电极RME1_1和第二对准电极RME2_1。
第一对准电极RME1_1可以包括第一电极部分RME1a、第二电极部分RME1b和第三电极部分RME1c_1。因为对第一电极部分RME1a和第二电极部分RME1b的描述与以上描述的那些相同，所以将省略对其的详细描述。
第一对准电极RME1_1的第三电极部分RME1c_1可以具有在发射区域EMA中向在第二方向DR2上的一侧凹陷的形状。例如，第三电极部分RME1c_1可以具有具备适当曲率(例如，预定曲率)的弯曲形状。
第二对准电极RME2_1可以包括第一侧表面RME2a、第二侧表面RME2b和第三侧表面RME2c_1。由于对第一侧表面RME2a和第二侧表面RME2b的描述与以上描述的那些相同，因此将省略对其的详细描述。
第二对准电极RME2_1的第三侧表面RME2c_1可以具有向在第二方向DR2上的一侧凸出的形状。例如，第三侧表面RME2c_1可以具有具备适当曲率(例如，预定曲率)的弯曲形状。
因此，第二通道EA2_1的作为第二对准电极RME2_1的第三侧表面RME2c_1和第一对准电极RME1_1的第三电极部分RME1c_1之间的空间的第三部分可以具有向在第二方向DR2上的一侧凸出的形状。由于上述形状，第二通道EA2_1可以具有基本上恒定的宽度，并且因此，第二对准电极RME2_1的第三侧表面RME2c_1和第一对准电极RME1_1的第三电极部分RME1c_1之间的间隙也变得恒定，而与位置无关。因此，可以促进发光元件ED的对准。
此外，根据当前实施方式的外堤BNL_1可以形成与第二对准电极RME2_1的第三侧表面RME2c_1和第一对准电极RME1_1的第三电极部分RME1c_1的形状对应的发射区域EMA_1。
例如，根据当前实施方式的外堤BNL_1的第三表面BNLc_1与第一对准电极RME1_1的第三电极部分RME1c_1的形状对应，以具有向在第二方向DR2上的一侧凹陷的形状，并且因此，发射区域EMA_1可以具有向在第二方向DR2上的一侧凸出的弯曲形状。因此，外堤BNL_1的第三表面BNLc_1和第一对准电极RME1_1的第三电极部分RME1c_1之间的直线距离可以恒定为第一宽度w1，而与位置无关。
由于上述配置，外堤BNL_1的第三表面BNLc_1和第一对准电极RME1_1的第三电极部分RME1c_1之间的直线距离恒定，而与位置无关，使得发光元件ED可以与区无关地均匀地对准。
图12是示出根据一个或更多个实施方式的像素的结构的平面图。图13是图12的区域A2的放大图。
在图12和图13中所示的示例中，根据一个或更多个实施方式的显示装置1_2的对准电极RME_2可以包括设置在子像素SPXn中的每个中的第一对准电极RME1_2和第二对准电极RME2。
由于根据当前实施方式的第二对准电极RME2与根据实施方式的第二对准电极RME2相同，因此将省略对其的详细描述。
第一对准电极RME1_2可以在每个子像素SPXn的发射区域EMA中具有围绕第二对准电极RME2的U形状。
第一对准电极RME1_2可以包括第一电极部分RME1a_2、第二电极部分RME1b_2和第三电极部分RME1c_2。作为第一对准电极RME1_2的一部分，第一电极部分RME1a_2、第二电极部分RME1b_2和第三电极部分RME1c_2可以一体地形成以形成第一对准电极RME1_2。
第一电极部分RME1a_2、第二电极部分RME1b_2和第三电极部分RME1c_2的形状分别与根据一个或更多个实施方式的显示装置1的第一电极部分RME1a、第二电极部分RME1b和第三电极部分RME1c的形状基本上相同，将省略对其的详细描述。
在一个或更多个实施方式中，根据当前实施方式的第一对准电极RME1_2与根据一个或更多个实施方式的显示装置1的第一对准电极RME1的不同之处在于，第一对准电极RME1_2设置在每个子像素SPXn中并且彼此隔开。例如，如图12中所示，第二子像素SPX2的第一电极部分RME1a_2可以在第一方向DR1上与第一子像素SPX1的第二电极部分RME1b_2隔开，并且第二子像素SPX2的第二电极部分RME1b_2可以在第一方向DR1上与第三子像素SPX3的第一电极部分RME1a_2隔开。
因为通过上述配置简化了形成对准电极RME_2的工艺，所以可以改善可加工性。

Claims (20)

1.显示装置，包括：
堤层，限定第一发光区域；
第一电极，在所述第一发光区域中；
第二电极，在所述第一发光区域中与所述第一电极隔开并且在所述第一电极的至少一部分周围；以及
发光元件，在所述第一电极和所述第二电极之间的空间中，
其中，所述第二电极包括：
第一电极部分，面对所述第一电极的第一侧表面并且在所述第一发光区域中形成第一分离空间；
第二电极部分，面对所述第一电极的第二侧表面并且在所述第一发光区域中形成第二分离空间；以及
第三电极部分，将所述第一电极部分和所述第二电极部分连接，并且面对所述第一电极的第三侧表面且在所述第一发光区域中形成第三分离空间，
其中，所述堤层包括：
第一表面，与所述第一电极的所述第一侧表面相对；
第二表面，与所述第一电极的所述第二侧表面相对；以及
第三表面，将所述堤层的所述第一表面和所述第二表面连接并且与所述第一电极的所述第三侧表面相对，以及
其中，所述第一分离空间与所述堤层的所述第一表面之间的直线距离、所述第二分离空间与所述堤层的所述第二表面之间的直线距离以及所述第三分离空间与所述堤层的所述第三表面之间的直线距离相同。
2.根据权利要求1所述的显示装置，其中，所述第一分离空间与所述堤层的所述第一表面之间的所述直线距离、所述第二分离空间与所述堤层的所述第二表面之间的所述直线距离以及所述第三分离空间与所述堤层的所述第三表面之间的所述直线距离中的每个是5μm或更大。
3.根据权利要求2所述的显示装置，还包括在所述发光元件上的连接电极，
其中，所述发光元件包括第一发光元件、第二发光元件和第三发光元件，所述第一发光元件、所述第二发光元件和所述第三发光元件中的每个包括具有第一极性的第一端部和与所述第一端部相对并且具有与所述第一极性不同的第二极性的第二端部，以及
其中，所述连接电极包括：
第一连接电极，与所述第一发光元件的所述第一端部接触；
第二连接电极，与所述第一发光元件的所述第二端部和所述第二发光元件的所述第一端部接触；
第三连接电极，与所述第二发光元件的所述第二端部和所述第三发光元件的所述第一端部接触；以及
第四连接电极，与所述第三发光元件的所述第二端部接触。
4.根据权利要求3所述的显示装置，其中，所述第一连接电极配置成接收第一电力电压，以及
其中，所述第四连接电极配置成接收具有与所述第一电力电压不同的电势值的第二电力电压。
5.根据权利要求4所述的显示装置，其中，所述第一连接电极在所述第一电极上，
其中，所述第四连接电极在所述第二电极的所述第二电极部分上，
其中，所述第二连接电极包括：
第一部分，在所述第二电极的所述第一电极部分上并且面对所述第一连接电极；
第二部分，在所述第一电极上；以及
连接部分，将所述第一部分和所述第二部分连接，以及其中，所述第三连接电极包括：
第一部分，在所述第二连接电极的所述第二部分周围；
第二部分，在所述第一电极上并且面对所述第四连接电极；以及
连接部分，将所述第三连接电极的所述第一部分和所述第二部分连接。
6.根据权利要求5所述的显示装置，其中，所述第一发光元件的所述第二端部与所述第二连接电极的所述第一部分接触，
其中，所述第二发光元件的所述第一端部与所述第二连接电极的所述第二部分接触，
其中，所述第二发光元件的所述第二端部与所述第三连接电极的所述第一部分接触，以及
其中，所述第三发光元件的所述第一端部与所述第三连接电极的所述第二部分接触。
7.根据权利要求6所述的显示装置，其中，所述堤层还在所述第一发光区域的一侧处限定第二发光区域，以及
其中，所述第二电极的在所述第一发光区域中的所述第一电极部分延伸到所述第二发光区域。
8.根据权利要求7所述的显示装置，其中，所述堤层还在所述第一发光区域的另一侧处限定第三发光区域，以及
其中，所述第二电极的在所述第一发光区域中的所述第二电极部分延伸到所述第三发光区域。
9.根据权利要求8所述的显示装置，其中，所述第二电极的所述第一电极部分包括在所述第一发光区域和所述第二发光区域之间并且穿透所述第二电极的所述第一电极部分的通孔，以及
其中，所述第二电极部分包括在所述第一发光区域和所述第三发光区域之间并且穿透所述第二电极部分的通孔。
10.显示装置，包括：
堤层，限定发光区域；
第一电极，在所述发光区域中，并且包括第一侧表面、第二侧表面以及将所述第一侧表面和所述第二侧表面连接的第三侧表面；
第二电极，在所述发光区域中与所述第一电极隔开，以在所述第一电极的所述第一侧表面、所述第二侧表面和所述第三侧表面周围；
第一发光元件、第二发光元件和第三发光元件，在所述第一电极和所述第二电极之间，所述第一发光元件、所述第二发光元件和所述第三发光元件中的每个包括具有第一极性的第一端部和与所述第一端部相对并且具有与所述第一极性不同的第二极性的第二端部；以及
连接电极，在所述第一发光元件、所述第二发光元件和所述第三发光元件上，
其中，所述连接电极包括：
第一连接电极，与所述第一发光元件的所述第一端部接触；
第二连接电极，与所述第一发光元件的所述第二端部和所述第二发光元件的所述第一端部接触；
第三连接电极，与所述第二发光元件的所述第二端部和所述第三发光元件的所述第一端部接触；以及
第四连接电极，与所述第三发光元件的所述第二端部接触。
11.根据权利要求10所述的显示装置，其中，所述第一连接电极配置成接收第一电力电压，以及
其中，所述第四连接电极配置成接收具有与所述第一电力电压不同的电势值的第二电力电压。
12.根据权利要求11所述的显示装置，其中，所述第一连接电极在所述第一电极的所述第一侧表面上，
其中，所述第四连接电极在所述第二电极上，
其中，所述第二连接电极包括：
第一部分，在所述第二电极上并且面对所述第一连接电极；
第二部分，在所述第一电极上；以及
连接部分，将所述第二连接电极的所述第一部分和所述第二部分连接，
其中，所述第三连接电极包括：
第一部分，在所述第二连接电极的所述第二部分周围；
第二部分，在所述第一电极的所述第二侧表面上并且面对所述第四连接电极；以及
连接部分，将所述第三连接电极的所述第一部分和所述第二部分连接。
13.根据权利要求12所述的显示装置，其中，所述第一发光元件的所述第二端部与所述第二连接电极的所述第一部分接触，
其中，所述第二发光元件的所述第一端部与所述第二连接电极的所述第二部分接触，
其中，所述第二发光元件的所述第二端部与所述第三连接电极的所述第一部分接触，以及
其中，所述第三发光元件的所述第一端部与所述第三连接电极的所述第二部分接触。
14.根据权利要求13所述的显示装置，其中，所述第二连接电极的所述连接部分在所述第一发光元件和所述第二发光元件之间，以及
其中，所述第三连接电极的所述连接部分在所述第二发光元件和所述第三发光元件之间。
15.根据权利要求14所述的显示装置，其中，所述第二连接电极的所述第二部分的宽度大于所述第一电极的宽度。
16.根据权利要求12所述的显示装置，其中，所述第二连接电极的所述第二部分完全覆盖所述第一电极的所述第三侧表面并且覆盖所述第一电极的所述第一侧表面和所述第二侧表面的至少一部分。
17.根据权利要求16所述的显示装置，其中，所述第三连接电极的所述第一部分包括：
第一延伸部分，面对所述第一电极的在所述第一电极的与所述第二连接电极的所述第二部分重叠的部分中的所述第一侧表面；
第二延伸部分，面对所述第一电极的所述第二侧表面；以及
第三延伸部分，面对所述第一电极的所述第三侧表面。
18.根据权利要求10所述的显示装置，其中，所述第二电极包括：
第一电极部分，与所述发光区域中的所述第一电极的所述第一侧表面相邻并且形成第一分离空间；
第二电极部分，与所述发光区域中的所述第一电极的所述第二侧表面相邻并且形成第二分离空间；以及
第三电极部分，与所述发光区域中的所述第一电极的所述第三侧表面相邻并且形成第三分离空间。
19.根据权利要求18所述的显示装置，其中，所述堤层包括：
第一表面，与所述第一电极的所述第一侧表面相对；
第二表面，与所述第一电极的所述第二侧表面相对；以及
第三表面，与所述第一电极的所述第三侧表面相对，
其中，所述第一分离空间与所述堤层的所述第一表面之间的直线距离、所述第二分离空间与所述堤层的所述第二表面之间的直线距离以及所述第三分离空间与所述堤层的所述第三表面之间的直线距离相同。
20.根据权利要求19所述的显示装置，其中，所述第一分离空间与所述堤层的所述第一表面之间的所述直线距离、所述第二分离空间与所述堤层的所述第二表面之间的所述直线距离以及所述第三分离空间与所述堤层的所述第三表面之间的所述直线距离中的每个是5μm或更大。
CN202311112534.9A 2022-09-01 2023-08-31 显示装置 Pending CN117637797A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0110700 2022-09-01
KR1020220110700A KR20240032241A (ko) 2022-09-01 2022-09-01 표시 장치

Publications (1)

Publication Number Publication Date
CN117637797A true CN117637797A (zh) 2024-03-01

Family

ID=90025928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311112534.9A Pending CN117637797A (zh) 2022-09-01 2023-08-31 显示装置

Country Status (3)

Country Link
US (1) US20240081102A1 (zh)
KR (1) KR20240032241A (zh)
CN (1) CN117637797A (zh)

Also Published As

Publication number Publication date
KR20240032241A (ko) 2024-03-12
US20240081102A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US20230057723A1 (en) Display apparatus
KR20210124564A (ko) 표시 장치
CN113707686A (zh) 显示装置
CN116057614A (zh) 显示装置
CN115668504A (zh) 显示装置
CN116368617A (zh) 显示装置
CN220210915U (zh) 显示装置
CN117637797A (zh) 显示装置
CN219513108U (zh) 显示装置
US20220302178A1 (en) Display device and method of manufacturing the same
CN220358090U (zh) 显示装置
CN219961262U (zh) 显示装置
US20230260981A1 (en) Display device
US20240113260A1 (en) Display device and manufacturing method of the same
US20230124028A1 (en) Display device
US20240006570A1 (en) Display device and method of fabricating the same
US20230275189A1 (en) Display device
US20230261142A1 (en) Display device
US20230016834A1 (en) Display device
US20230197764A1 (en) Display device
US20230317885A1 (en) Display device
US20230253412A1 (en) Display device and manufacturing method of the same
US20220131047A1 (en) Light emitting element and display device including the same
CN117637970A (zh) 显示装置
CN116344704A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication