CN117637619A - 封装结构及其制造方法 - Google Patents
封装结构及其制造方法 Download PDFInfo
- Publication number
- CN117637619A CN117637619A CN202210980481.1A CN202210980481A CN117637619A CN 117637619 A CN117637619 A CN 117637619A CN 202210980481 A CN202210980481 A CN 202210980481A CN 117637619 A CN117637619 A CN 117637619A
- Authority
- CN
- China
- Prior art keywords
- colloid
- area
- encapsulant
- glue
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000084 colloidal system Substances 0.000 claims abstract description 144
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 claims abstract description 16
- 239000003292 glue Substances 0.000 claims description 77
- 239000008393 encapsulating agent Substances 0.000 claims description 31
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000003466 welding Methods 0.000 abstract description 12
- 238000005336 cracking Methods 0.000 abstract description 2
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 239000000499 gel Substances 0.000 description 10
- 230000035515 penetration Effects 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 230000003750 conditioning effect Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种封装结构及其制造方法。封装结构包括基板、半导体封装体、第一胶体以及第二胶体;基板具有第一板面及第二板面,第二区域位于第一板面且环绕第一区域;半导体封装体具有上表面、下表面以及侧表面,半导体封装体设置在第一板面上且位于第一区域中,且通过设置在下表面的多个引脚电性连接于基板;第一胶体形成在第一板面上,且在第二区域以及第一区域邻近第二区域的部分之中;第二胶体形成在侧表面与第一胶体之间;其中,第二胶体同时接触侧表面及第一胶体,且第一胶体与第二胶体共同形成桥墩胶体,桥墩胶体连接侧表面的至少一部分。本发明封装结构及其制造方法可避免焊点龟裂或断路等异常以提升产品可靠度,并大幅降低整体生产成本。
Description
技术领域
本发明涉及一种封装结构及其制造方法,特别是涉及一种可有效控制在侧面点胶制程中产生的元件底部渗入量的封装结构及其制造方法。
背景技术
在传统半导体元件或***的封装制程中,为保护锡球接点的可靠性,必须使用底部填胶(underfill dispensing)或侧面填胶(side-fill dispensing)等制程。
此外,为了满足客户需求或相关产业标准(例如,JEDEC J-STD-020,非密封固态表面贴装器件的潮湿/回流敏感度分类,Moisture/Reflow Sensitivity Classificationfor Nonhermetic Surface Mount Devices),封装元件产品须确保能通过至少3次回温制程(reflow process)及包含多项可靠性测试及失效类检验的验证标准(例如,针对多芯片模块的AEC-Q104验证标准),采用底部填胶的元件底部需确保完全洁净与干燥,且在填充过程需确保“完全填充”,进而延伸清洗(chemical or water cleaning)、烘烤(baking)、表面调质(plasma treatment)与压力烘烤(pressure curing)等制程需求与费用,且前述各制程的变异都会影响后续产品在回温制程与产品可靠度的表现。
虽可以侧面填胶方式取代需要完全填充的底部填胶方式,然而,在侧面点胶过程中,过多的元件底部渗入量(underneath penetration)会造成胶体包覆锡球或焊点,致使锡球或焊点在后续回焊(SMT reflow)制程中,高温熔融的锡球、焊点中的气泡(void)或助焊剂(flux)挥发等热膨胀无法排除而影响锡球或焊点型态,甚至因而造成锡球变形、焊点断路、元件本体或印刷电路板/基板与胶体的界面分层(delamination)等缺陷。
故,如何通过封装结构与制程的改良,以低成本的方式精确控制封装胶体的形态,同时确保封装后的成品可满足回温制程需求,已成为该项事业所欲解决的重要课题之一。
因此,需要提供一种封装结构及其制造方法来解决上述问题。
发明内容
本发明所要解决的技术问题在于,针对现有技术的不足提供一种可有效控制在侧面点胶制程中产生的元件底部渗入量的封装结构及其制造方法。
为了解决上述的技术问题,本发明所采用的其中一技术方案是提供一种封装结构,其包括基板、半导体封装体、第一胶体以及第二胶体。基板具有一第一板面及一第二板面,其中,一第一区域位于第一板面,一第二区域位于第一板面且环绕第一区域。半导体封装体,具有一上表面、一下表面,以及在上表面及下表面之间的一侧表面,半导体封装体设置在第一板面上且位于第一区域中,且通过设置在下表面的多个引脚电性连接于基板。第一胶体,形成在第一板面上,且在第二区域以及第一区域邻近第二区域的一部分之中。第二胶体,形成在侧表面与第一胶体之间。其中,第二胶体同时接触侧表面及第一胶体,且第一胶体与第二胶体共同形成一桥墩胶体,且桥墩胶体连接侧表面的至少一部分。
为了解决上述的技术问题,本发明所采用的另外一技术方案是提供一种封装结构的制造方法,其包括:提供一基板,其中,基板具有一第一板面及一第二板面,且一第一区域位于第一板面,一第二区域环绕第一区域;将一半导体封装体设置并固定在第一板面上且在第一区域中,同时将设置在半导体封装体的多个引脚电性连接于基板,其中,半导体封装体具有一下表面及与下表面相对的一上表面,以及在上表面及下表面之间的一侧表面,该些引脚设置在下表面;通过一第一点胶步骤将一第一胶体形成在第一板面上,且在第二区域以及第一区域邻近第二区域的一部分之中;以及通过一第二点胶步骤将一第二胶体形成在侧表面与第一胶体之间并同时接触侧表面及第一胶体,使第一胶体与第二胶体共同形成一桥墩胶体,且桥墩胶体连接侧表面的至少一部分。
本发明的其中一有益效果在于,本发明所提供的封装结构及其制造方法,通过二段或多段点胶可精准控制侧面桥墩胶体的胶高(fillet height)、胶宽(fillet width),以对半导体封装体的边缘进行强固,进而可避免焊点(solder joint)龟裂(Crack)或断路(Open)等异常以提升产品可靠度。
此外,在本发明所提供的封装结构及其制造方法中,通过二段或多段点胶形成的桥墩体结构可精准控制元件底部渗入量(underneath penetration),进而避免锡球变形、焊点断路、元件本体或印刷电路板/基板与胶体的界面分层(delamination)等缺陷。也因此,可省却传统底部点胶或侧面点胶所需的模块清洗、烘烤与表面调质等制程,大幅降低整体生产成本。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本发明加以限制。
附图说明
图1为本发明实施例的封装结构的制造方法的流程图。
图2为本发明实施例的基板的俯视示意图。
图3为本发明实施例的基板、半导体封装体以及第一胶体的侧视示意图。
图4A及图4B为本发明实施例的步骤S104的俯视示意图及侧视示意图,图4C为本发明实施例的步骤S104的另一侧视示意图。
图5A及图5B为本发明实施例的步骤S106的俯视示意图及侧视示意图,图5C为本发明实施例的步骤S106的另一侧视示意图,图5D为本发明实施例的步骤S106的又一侧视示意图。
图6为本发明实施例的封装结构的另一侧视示意图。
图7A及图7B为本发明实施例的步骤S108的俯视示意图及侧视示意图。
图8至图17显示本发明实施例的第一胶体及第二胶体的多个实施态样。
主要组件符号说明:
100 封装结构
1 基板
11 第一板面
12 第二板面
A1 第一区域
A2 第二区域
A3 第三区域
2 半导体封装体
21 上表面
22 下表面
A4 内侧区域
A5 外侧区域
220 引脚
23 侧表面
3 针筒
4 第一胶体
5 第二胶体
6 桥墩胶体
61 内侧面
7 第三胶体
S1 假想平面
S11 第一截面积
S12 第二截面积
H1、H2、H3 高度
H4 封装体高度
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“封装结构及其制造方法”的实施方式,本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不背离本发明的构思下进行各种修改与变更。另外,本发明的附图仅为简单示意说明,并非依实际尺寸的描绘,事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容,但所公开的内容并非用以限制本发明的保护范围。另外,本文中所使用的术语“或”,应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
图1为本发明实施例的封装结构的制造方法的流程图。参阅图1,本发明实施例提供一种封装结构的制造方法,其包括下列步骤:
步骤S100:提供基板。可参阅图2及图3,图2为本发明实施例的基板的俯视示意图,图3为本发明实施例的基板、半导体封装体以及第一胶体的侧视示意图。如图2及图3所示,基板1具有第一板面11及第二板面12,且第一区域A1位于第一板面11,第二区域A2环绕第一区域A1。
步骤S102:将半导体封装体设置并固定在第一板面上且在第一区域中,同时将设置在半导体封装体的多个引脚电性连接于基板。
如图3所示,半导体封装体2可为集成电路(integrated circuit,IC)芯片,其是一种将数百至数百万个或更多个组件整合于一起的芯片。半导体封装体2具有上表面21、与上表面21相对的下表面22,以及在上表面21及下表面22之间的侧表面23。多个引脚220设置在下表面22,且可以格状排列的方式覆满引脚的封装法,在运作时即可将电子信号从集成电路上传导至其所在的印刷电路板(PCB)。需要说明的是,可参考图2,下表面22分为内侧区域A4及围绕内侧区域A4的外侧区域A5,该些引脚220设置在内侧区域A4中,且内侧区域A4及外侧区域A5以虚线框的形式呈现在图2的俯视示意图中。
在图2中,半导体封装体2是设置在基板1的第一板面11上,且位于第一区域A1中,更精确来说,可设置在第一板面11上预先规划的第三区域A3中。此外,半导体封装体2与基板1可利用覆晶(flip-chip,FC)或晶圆级封装(Wafer Level Package,WLP)或无钉脚表面塑料封装(Quad Flat No-Lead,QFN/Dual Flate No-Lead,DFN)形式进行结合,以使半导体封装体2通过该些引脚220电性连接于基板1,且该些引脚220可通过焊接的方式连接于半导体封装体2及基板1。举例而言,该些引脚220是通过球栅阵列封装方式电性连接于基板,也就是以多个焊球按阵列方式在下表面22制造出球形触点以作为引脚220。在其他的实施例中,也可以在下表面22采用多个QFN底部引脚(BTC,bottom terminal component)的封装方式作为该些引脚220。
步骤S104:通过第一点胶步骤将第一胶体形成在第一板面上,且在第二区域以及第一区域邻近第二区域的一部分之中。
一般而言,在封装制程中,会通过点胶制程来确保锡球接点的可靠性,例如可使用底部填胶(underfill dispensing)或侧面填胶(side-fill dispensing)的制程。其中,可藉由点胶机控制流体黏度、流体温度、针筒内液体的高度及压力、针尖内径和长度、点胶量以及形状,来决定所形成胶体的形貌。
可参考图4A、图4B以及图4C,图4A及图4B为本发明实施例的步骤S104的俯视示意图及侧视示意图,图4C为本发明实施例的步骤S104的另一侧视示意图。如图4A及图4B所示,可通过针筒3将第一胶体4沿着半导体封装体2的侧表面23设置在第一板面11上,且在如图4A所示的第二区域A2中,以及第一区域A1邻近第二区域A2的一部分之中。
从图4A的俯视图来看,在本发明的实施例中,采用可有效控制侧面点胶底部渗入量的方式,也就是利用由外到内的分段点胶方法,让第一胶体4的胶量,在胶型形成基础胶宽前不至或微量渗入半导体封装体2的底部。举例而言,第一胶体4在初始状态下可不接触到半导体封装体2的侧表面23,而后续在形态稳定后可同时接触侧表面23的一部分及下表面22的一部分,例如,第一胶体4可接触下表面22的外侧区域A5,但本发明不以此为限。需注意的是,第一胶体4的初始状态或是形态稳定下的高度H1都至少高于下表面22的高度H2,但不论是在初始状态或是形态稳定后,第一胶体4都不接触任何的引脚220。
在一些实施例中,引脚220可能设置在非常靠近半导体封装体2的侧表面23的位置,如图4C所示。在此情况下,若以现有方式进行点胶容易导致胶体与引脚220接触。因此,对于此类引脚220的配置,第一胶体4可针对性的设置在距离半导体封装体2的侧表面23较远处,使第一胶体4在初始状态下不接触到半导体封装体2的侧表面23,且在形态稳定后也不接触侧表面23及下表面22。
此外,在本发明的实施例中,亦选用具有特定特性的胶材,请参考下表一:
表一
步骤S106:通过第二点胶步骤将第二胶体形成在侧表面与第一胶体之间并同时接触侧表面及第一胶体,使第一胶体与第二胶体共同形成桥墩胶体,且桥墩胶体连接侧表面的至少一部分。
可参考图5A、图5B以及图5C,图5A及图5B为本发明实施例的步骤S106的俯视示意图及侧视示意图,图5C为本发明实施例的步骤S106的另一侧视示意图。如图5A及图5B所示,可通过针筒3将第二胶体5沿着半导体封装体2的侧表面23设置在第一胶体4上,且在如图5A所示的第二区域A2中,便形成了封装结构100。
从图5A的俯视图来看,在封装结构100中,相对于第一点胶步骤,第二点胶步骤的点胶位置更靠近半导体封装体2的侧表面23。而从图5B的侧视图来看,第二点胶步骤的点胶位置的高度更高于第一点胶步骤的点胶位置的高度。这种方式,也就是先前提到所谓由外到内的分段点胶方法,且藉由将第二胶体5形成在半导体封装体2与第一胶体4之间,或者也可以视为将第二点胶步骤的点胶位置设定在第一点胶步骤的点胶位置及半导体封装体2的侧表面之间,通过靠近半导体封装体2边缘处点胶并接续以第一胶体4及第二胶体5来堆叠整体胶型的高度,可精确控制半导体封装体2边缘的最终胶合的桥墩胶体6的高度、胶宽与渗入元件胶量,达成所需的侧面胶体的形貌。
此外,除了上述的位置差异以外,第二点胶步骤使用的胶量可以与第一点胶步骤所使用的胶量相当或更少。更详细而言,此处的胶量差异并非指使用在半导体封装体2的全部的侧表面(例如半导体封装体2的4个侧表面)上所使用的总胶量差异。如图5A及5B所示,一假想平面S1同时与第一板面11及上表面21垂直,且从第一区域A1跨越至第二区域A2。由图5B明显可知,第一胶体4在假想平面S1中的第一截面积S11大于第二胶体5在假想平面S1中的第二截面积S12。此外,在本实施例中,所形成的桥墩胶体6的最高点位于侧表面23上,且桥墩胶体6连接侧表面23的至少一部分。而在其他实施例中,半导体封装体2的下表面22的高度H2较低、或引脚220及其焊点离侧表面23较远的情况下,第一胶体4可接触侧表面23及下表面22。例如,以非球栅阵列形式(无锡球)形成的引脚220,如双列直插封装或四侧引脚扁平封装等情形。
而参考图5C所示,可接着继续在图4C所设置的第一胶体4上方(亦即,第一胶体4与侧表面23之间)的位置进一步设置第二胶体5,进而形成桥墩胶体6。需要说明的是,由于在图5C的实施例中,仅通过第二胶体5来搭接第一胶体4与侧表面23,因此,第二胶体5在设置后将会朝下方(即重力方向)流动,使得桥墩胶体6在状态稳定后接触下表面22的一部分,或不与下表面22接触,进而将桥墩胶体6面对引脚220的内侧面61控制在外侧区域A5在上板面11的垂直投影的外侧边缘处,进而可避免桥墩胶体6的最终形貌与引脚220接触。而在其他实施例中,半导体封装体2的下表面22的高度H2较高、或引脚220及其焊点离侧表面23较近的情况下,第一胶体4不接触侧表面23及下表面22。
在图5A至5C的实施例中,引脚220以球栅阵列的形式呈现,然而,由于焊球(例如,锡球)在物理特性上是不具材料刚度的,若胶体与引脚220接触,在后续回焊的制程中因胶体、PCB基板和BGA封装在热膨胀系数差异产生弯曲(热应力),或延展并震动(机械应力)下就可能导致焊点断裂。因此,在引脚220以球栅阵列封装方式电性连接基板1时,需确保第一胶体4及第二胶体5皆不接触引脚220,同时也需要确保后续形成的桥墩胶体6也不接触任何引脚220,进而避免导致焊点断裂。
请参考图5D,图5D为本发明实施例的步骤S106的又一侧视示意图。在图5D的实施例中,引脚220以QFN的形式呈现,在此情形下,由于引脚220具有较高的结构稳定性,物理特性上能提供足够的材料刚度,因此,只要精确控制胶体的底部渗入量,例如,控制胶体完全不渗入以接触下表面22,或仅些微渗入而接触未设置引脚220的下表面22,在第一胶体4或第二胶体5均不完整包覆引脚220的前提下,第一胶体4、第二胶体5或后续形成的桥墩胶体6可接触引脚220的一部分,特别是针对最靠近侧表面23的引脚220。
需要说明的是,第二胶体5可采用与第一胶体4具有相同或类似胶材特性的胶体,且亦如上表一所示。也因此,在第一胶体4与第二胶体5具有相似胶材特性的情况下,桥墩胶体6可具有较为明显的分层形态,因此可看出桥墩胶体6是由两道胶体形成。亦可参考图6,其为本发明实施例的封装结构的另一侧视示意图。如图6所示,在封装结构100中,在第一胶体4与第二胶体5采用的胶材特性的相似度更高、胶量较多且两胶体点胶位置较接近时,所形成的桥墩胶体6可能没有明显的分层形态。
在一些实施例中,桥墩胶体6的高度H3介于第一板面11的高度及上表面21的高度之间,也就是说,将第一板面11视为地面,可将封装完成的半导体封装体2相对于第一板面11的高度称为封装体高度H4,则桥墩胶体6的高度H3介于地面与封装体高度H4之间。在本发明的较佳实施例中,桥墩胶体6的高度H3介于封装体高度H4的25%至100%之间。更详细而言,若将桥墩胶体6的高度H3控制在上述范围内,仍可确保所形成的桥墩胶体6具有较少的底部渗入量。
特别是,针对尚有二次、三次回焊(reflow)需求的封装结构,本发明实施例采用的桥式点胶法可避免过多的底部渗入量造成胶体包覆锡球或焊点,致使锡球或焊点在后续回焊制程中,高温熔融的锡球、焊点中的气泡(void)或助焊剂(flux)挥发等热膨胀无法排除而影响锡球或焊点型态,甚至因而造成锡球变形、焊点断路、元件本体或PCB/sbstrate与胶体的界面分层(delamination)等缺陷。
可选的,封装结构的制造方法可进入步骤S108:通过第三点胶步骤将第三胶体形成在侧表面与第二胶体之间,并同时接触侧表面及第二胶体,使第一胶体、第二胶体以及第三胶体共同形成桥墩胶体。
可参考图7A及图7B,图7A及图7B为本发明实施例的步骤S108的俯视示意图及侧视示意图。如图7A及图7B所示,第三胶体7可采用与第一胶体4及第二胶体5具有相同或类似胶材特性的胶体,如上表一所示。相对于第一点胶步骤及第二点胶步骤,第三点胶步骤中的点胶位置更靠近半导体封装体2的侧表面23,且第三点胶步骤的点胶位置的高度更高于第一点胶步骤及第二点胶步骤的点胶位置的高度。也因此,如图7B所示,桥墩胶体6可具有由三道胶体形成的分层形态。此一步骤显示了本发明的封装结构的制造方法不以两道点胶制程为限,亦可执行由外而内的三道或更多道点胶制程来形成所需的桥墩胶体6的构造。
请进一步参阅图8至图17,其显示本发明实施例的第一胶体及第二胶体的多个实施态样。如前述的图5A所示,第一区域A1为矩形且具有四个边缘,因此,围绕第一区域A1设置的第二区域A2亦可为矩形且具有四个边缘。
需要说明的是,除了如图5A的方式以第一胶体4及第二胶体5沿着第一区域A1的所有边缘形成外,亦可如图8所示,可沿着第一区域A1的两个边缘形成第一胶体4及第二胶体5,也可如图9所示,沿着第一区域A1的三个边缘形成第一胶体4及第二胶体5。换言之,可沿着第一区域A1的其中至少两个边缘形成第一胶体4及第二胶体5,而至多两个边缘不形成第一胶体4及第二胶体5。
需要说明的是,为了使封装结构100在回焊制程(reflow)或产品可靠度验证温变循环(Thermal cycling)过程中不至于让锡球焊点或封装元件底部的空气在热胀冷缩时导致整体结构变形或损坏,需要在半导体封装体2的底部与桥墩胶体6之间提供一气体路径,而在图8中未形成第一胶体4及第二胶体5的两个边缘,以及在图9中未形成第一胶体4及第二胶体5的一个边缘,将作为保留的孔隙使半导体封装体2的底部空气在热胀冷缩时有足够的空间可向外排出。
在其他的实施例中,如图10所示,第一区域A1的所有边缘都形成有第一胶体4及第二胶体5,但对于其中相对的两个边缘,两个边缘中的每一个都有一部分不形成第二胶体5。换言之,第二胶体5可不形成在第一区域A1的其中两个相对的该些边缘中的一部分。类似的,需要在半导体封装体2的底部与桥墩胶体6之间提供一气体路径,而在图10中,仅形成第一胶体4的两个边缘的一部分中,第一胶体4将不接触半导体封装体2的侧表面23及下表面22,以保留孔隙使半导体封装体2的底部空气在热胀冷缩时有足够的空间可向外排出。也就是说,第一胶体4可以类似图4C及图5C的方式,在不与下表面22的外侧区域A5重叠的前提下设置,以保留所需的孔隙。
在其他的实施例中,如图11所示,除了第二胶体5可不形成在第一区域A1的其中两个相对的该些边缘中的一部分以外,对于其中相对的两个边缘,不形成第二胶体5的该部分亦不形成第一胶体4。也就是说,第一胶体4及第二胶体5均不沿着其中两个相对的该些边缘中的一部分形成,以保留孔隙。
类似的,图12是在图11的基础上显示另一态样。其中,对于其中相对的两个边缘,均有一部分不形成第一胶体4及第二胶体5。也因此,不形成任何胶体的部分会沿着第一区域A1的对角线排列。
在其他的实施例中,如图13及图14所示,第一胶体4及第二胶体5沿着第一区域A1的所有边缘形成,但在其中一个边缘中,有一部分不形成任何胶体。也就是说,第一胶体4及第二胶体5不沿着第一区域A1的其中一个边缘的一部分形成,且可作为保留的孔隙。而如图13及图14所示,不形成任何胶体的那一部分可在该边缘的中央处或端部。
在其他的实施例中,如图15所示,第一胶体4及第二胶体5沿着第一区域A1的所有边缘形成,但在所有的边缘中,均有一部分不形成第二胶体5。也就是说,第二胶体5不沿着第一区域A1的该些边缘中的每一个的一部分形成。而在图15中,仅形成第一胶体4的所有边缘的那些部分中,第一胶体4也不接触半导体封装体2的侧表面23及下表面22,以保留孔隙使半导体封装体2的底部空气在热胀冷缩时有足够的空间可向外排出。也就是说,第一胶体4可以类似图4C的方式,在不与下表面22的外侧区域A5重叠的前提下设置,以保留所需的孔隙。并且,在图8至图14的实施例中,虽然第一胶体4与下表面22的外侧区域A5重叠,但本发明不限于此。换言之,第一胶体4亦可在不与下表面22的外侧区域A5重叠的前提下设置。
在其他的实施例中,如图16及图17所示,第一胶体4及第二胶体5沿着第一区域A1的所有边缘形成,但在所有的边缘中,均有一部分不形成第一胶体4及第二胶体5,且可作为保留的孔隙。特别是在图17中,各边缘不形成第一胶体4及第二胶体5的该部分均分为两个区段以上,也因此可在采用较少胶量的前提下保持对称性的架构,以维持避免锡球变形、焊点断路、元件本体或印刷电路板/基板与胶体的界面分层(delamination)等缺陷。
[实施例的有益效果]
本发明的其中一有益效果在于,本发明所提供的封装结构及其制造方法,通过两段或多段点胶可精准控制侧面桥墩胶体的胶高(fillet height)、胶宽(fillet width),以对半导体封装体的边缘进行强固,进而可保护元件避免高低温热变形产生的应力或摔落、震动等机械应力所致的焊点(solder joint)龟裂(Crack)或断路(Open)等异常,藉以提升产品可靠度。
此外,在本发明所提供的封装结构及其制造方法中,通过两段或多段点胶形成的桥墩体结构可精准控制元件底部渗入量(underneath penetration),进而避免锡球变形、焊点断路、元件本体或印刷电路板/基板与胶体的界面分层(delamination)等缺陷。也因此,可省却传统底部点胶或侧面点胶所需的模块清洗、烘烤与表面调质等制程,大幅降低整体生产成本。
以上所公开的内容仅为本发明的优选可行实施例,并非因此局限本发明的权利要求书的范围,所以凡是运用本发明说明书及附图内容所做的等同技术变化,均包含于本发明的权利要求书的范围内。
Claims (17)
1.一种封装结构,该封装结构包括:
一基板,该基板具有一第一板面及一第二板面,其中,一第一区域位于该第一板面,一第二区域位于该第一板面且环绕该第一区域;
一半导体封装体,该半导体封装体具有一上表面、一下表面,以及在该上表面及下表面之间的一侧表面,该半导体封装体设置在该第一板面上且位于该第一区域中,且通过设置在该下表面的多个引脚电性连接于该基板;
一第一胶体,该第一胶体形成在该第一板面上,且在该第二区域以及该第一区域邻近该第二区域的一部分之中;以及
一第二胶体,该第二胶体形成在该侧表面与该第一胶体之间,
其中,该第二胶体同时接触该侧表面及该第一胶体,且该第一胶体与该第二胶体共同形成一桥墩胶体,且该桥墩胶体连接该侧表面的至少一部分。
2.如权利要求1所述的封装结构,该桥墩胶体的高度介于该第一板面及该上表面的一封装体高度的25%至100%之间。
3.如权利要求1所述的封装结构,其中,该桥墩胶体的最高点位于该侧表面上。
4.如权利要求1所述的封装结构,其中,该第一胶体的高度至少高于该下表面的高度,该第一胶体不接触该侧表面及该下表面,且该第二胶体接触该侧表面。
5.如权利要求1所述的封装结构,其中,该下表面分为一内侧区域及围绕该内侧区域的一外侧区域,该些引脚设置在该内侧区域中,该第一胶体接触该下表面的该外侧区域,且该第一胶体同时接触该侧表面及该下表面。
6.如权利要求1所述的封装结构,其中,该第一区域为一矩形且具有四个边缘。
7.如权利要求6所述的封装结构,其中,该第一胶体及该第二胶体沿着该些边缘的至少其中之二形成。
8.如权利要求6所述的封装结构,其中,该第一胶体及该第二胶体沿着该些边缘形成,但该第二胶体不沿着其中两个相对的该些边缘中的一部分形成。
9.如权利要求8所述的封装结构,其中,该第一胶体亦不沿着其中两个相对的该些边缘中的该部分形成。
10.如权利要求6所述的封装结构,其中,该第一胶体及该第二胶体沿着该些边缘形成,但该第一胶体及该第二胶体不沿着该些边缘的其中之一的一部分形成。
11.如权利要求6所述的封装结构,其中,该第一胶体及该第二胶体沿着该些边缘形成,但该第二胶体不沿着该些边缘中的每一个的一部分形成。
12.如权利要求11所述的封装结构,其中,该第一胶体亦不沿着该些边缘中的每一个的该部分形成。
13.如权利要求1所述的封装结构,其中,一假想平面同时与该第一板面及该上表面垂直且从该第一区域跨越至该第二区域,该第一胶体在该假想平面中的一第一截面积大于该第二胶体在该假想平面中的一第二截面积。
14.如权利要求1所述的封装结构,该些引脚为多个焊球,且通过一球栅阵列封装方式电性连接于该基板,该第一胶体与该第二胶体皆不接触该些引脚。
15.一种封装结构的制造方法,该封装结构的制造方法包括:
提供一基板,其中,该基板具有一第一板面及一第二板面,且一第一区域位于该第一板面,一第二区域环绕该第一区域;
将一半导体封装体设置并固定在该第一板面上且在该第一区域中,同时将设置在该半导体封装体的多个引脚电性连接于该基板,其中,该半导体封装体具有一下表面及与该下表面相对的一上表面,以及在该上表面及该下表面之间的一侧表面,该些引脚设置在该下表面;
通过一第一点胶步骤将一第一胶体形成在该第一板面上,且在该第二区域以及该第一区域邻近该第二区域的一部分之中;以及
通过一第二点胶步骤将一第二胶体形成在该侧表面与该第一胶体之间并同时接触该侧表面及该第一胶体,使该第一胶体与该第二胶体共同形成一桥墩胶体,且该桥墩胶体连接该侧表面的至少一部分。
16.如权利要求15所述的封装结构的制造方法,其中,该第一点胶步骤中使用的该第一胶体的重量大于该第二点胶步骤中使用的该第二胶体的重量。
17.如权利要求16所述的封装结构的制造方法,其中,该第二胶体的下胶位置比该第一胶体的下胶位置更靠近该侧表面,且高于该第一胶体的下胶位置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210980481.1A CN117637619A (zh) | 2022-08-16 | 2022-08-16 | 封装结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210980481.1A CN117637619A (zh) | 2022-08-16 | 2022-08-16 | 封装结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117637619A true CN117637619A (zh) | 2024-03-01 |
Family
ID=90016891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210980481.1A Pending CN117637619A (zh) | 2022-08-16 | 2022-08-16 | 封装结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117637619A (zh) |
-
2022
- 2022-08-16 CN CN202210980481.1A patent/CN117637619A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5629566A (en) | Flip-chip semiconductor devices having two encapsulants | |
US6232667B1 (en) | Technique for underfilling stacked chips on a cavity MLC module | |
US8952527B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
US6049122A (en) | Flip chip mounting substrate with resin filled between substrate and semiconductor chip | |
KR100412156B1 (ko) | 반도체장치 및 그 제조방법 | |
US10361177B2 (en) | Semiconductor package having a molding layer including a molding cavity and method of fabricating the same | |
US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
JPH063819B2 (ja) | 半導体装置の実装構造および実装方法 | |
US20200043854A1 (en) | Semiconductor package | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
US20070246814A1 (en) | Ball Grid array package structure | |
TW201316462A (zh) | 封裝件及其製法 | |
CN117637619A (zh) | 封装结构及其制造方法 | |
TWI813406B (zh) | 封裝結構及其製造方法 | |
TWI822334B (zh) | 封裝結構及其製造方法 | |
KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP3659872B2 (ja) | 半導体装置 | |
KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
JP2001223291A (ja) | 半導体装置パッケージ及びその実装基板 | |
KR200278534Y1 (ko) | 칩 크기 패키지 | |
JP3757895B2 (ja) | 半導体装置 | |
JPH10335386A (ja) | 半導体実装方法 | |
KR20030095036A (ko) | 플립 칩 패키지의 솔더 범프 연결방법 | |
KR20090052576A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |