CN117623216A - 一种mems器件及其制备方法、电子装置 - Google Patents
一种mems器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN117623216A CN117623216A CN202311679748.4A CN202311679748A CN117623216A CN 117623216 A CN117623216 A CN 117623216A CN 202311679748 A CN202311679748 A CN 202311679748A CN 117623216 A CN117623216 A CN 117623216A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- bonding pad
- substrate
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000002955 isolation Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 13
- 238000004026 adhesive bonding Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 405
- 238000000231 atomic layer deposition Methods 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 238000005240 physical vapour deposition Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000000047 product Substances 0.000 description 7
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000011049 filling Methods 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00158—Diaphragms, membranes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种MEMS器件及其制备方法、电子装置，该方法包括：提供基底，在基底上依次形成有第一牺牲层、振膜、第二牺牲层与第三牺牲层；形成第一通孔与第二通孔，第一通孔露出振膜，第二通孔露出基底；在第三牺牲层上形成背板层，背板层覆盖第一通孔与第二通孔的底部与侧壁；形成电连接背板层的第一焊盘、电连接振膜的第二焊盘与电连接基底的第三焊盘；形成空腔与背腔。本发明方案中的第二焊盘与第三焊盘分别通过第一通孔与第二通孔内的背板层电连接振膜与基底，避免了第二焊盘与第三焊盘在通孔侧壁发生断裂而导致电性能失效等问题，且二者的结构更加平坦，避免了后续光刻胶工艺中出现涂胶不均匀的问题，提高了器件性能与产品良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种MEMS器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，在传感器类产品的市场上，智能手机、集成CMOS和微机电***(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，朝着尺寸小、性能高和功耗低的方向发展。
其中，基于微机电***(MEMS)工艺制备形成的MEMS麦克风，因与传统麦克风相比具有体积小、成本低且性能稳定等优点而被广泛应用。如图1所示，相关技术的MEMS麦克风通常包括基底100、振膜101、背板102、空腔103以及背腔104等组成结构，并通过振膜101将声音信号转换成电信号，
通常情况下，如图1所示，各需要一个焊盘105来引出振膜101、背板102与基底100，以与外部的电路连接。然而，相关技术中的焊盘容易出现断裂等现象，导致器件电性能失效；同时后续光刻胶工艺中也易出现涂胶不均匀等现象，导致出现去胶困难或裂纹等现象。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对目前存在的问题，本发明一方面提供一种MEMS器件的制备方法，包括：
提供基底，在所述基底的第一表面上形成有第一牺牲层，在所述第一牺牲层上形成有振膜，在所述振膜和所述第一牺牲层上形成有第二牺牲层，在所述第二牺牲层上形成有第三牺牲层；
刻蚀所述第二牺牲层与所述第三牺牲层以形成第一通孔，并刻蚀所述第一牺牲层、所述第二牺牲层与所述第三牺牲层以形成第二通孔，所述第一通孔露出所述振膜，所述第二通孔露出所述基底；
在所述第三牺牲层上形成背板层，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合；
在所述背板层上形成第一焊盘、第二焊盘与第三焊盘，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底；
去除部分所述第二牺牲层与所述第三牺牲层以形成空腔，并在所述基底的第二表面形成背腔，所述空腔与所述背腔均露出所述振膜。
示例性地，所述背板层包括底介质层与位于所述底介质层上的导电层，所述导电层包括彼此分离的第一区域、第二区域和第三区域，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合，包括：
所述底介质层覆盖所述第一通孔与所述第二通孔的侧壁；
所述第二区域的所述导电层覆盖所述第一通孔的底部以及所述第一通孔内的所述底介质层，并与所述振膜贴合；
所述第三区域的所述导电层覆盖所述第二通孔的底部以及所述第二通孔内的所述底介质层，并与所述基底贴合。
示例性地，在形成所述导电层之后，以及在形成所述第一焊盘、所述第二焊盘与所述第三焊盘之前，所述方法还包括：
在所述第一通孔与所述第二通孔内形成隔离层，所述隔离层填充所述第一通孔与所述第二通孔的剩余部分。
示例性地，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底，包括：
所述第一焊盘位于所述第一区域的所述导电层上，并电连接所述第一区域的所述导电层；
所述第二焊盘位于所述第二区域的所述导电层上，并通过所述第二区域的所述导电层电连接所述振膜；
所述第三焊盘位于所述第三区域的所述导电层上，并通过所述第三区域的所述导电层电连接所述基底。
示例性地，所述背板层还包括位于所述导电层上的顶介质层，在所述背板层上形成第一焊盘、第二焊盘与第三焊盘，包括：
刻蚀所述顶介质层以形成露出所述第一区域的所述导电层的第一开口、露出所述第二区域的所述导电层的第二开口以及露出所述第三区域的所述导电层的第三开口；
在所述第一开口内形成所述第一焊盘，在所述第二开口内形成所述第二焊盘，在所述第三开口内形成所述第三焊盘。
本发明另一方面提供一种MEMS器件，包括：
包括：
基底，所述基底包括第一表面和与所述第一表面相背的第二表面；
第一牺牲层，覆盖所述基底的第一表面的部分区域；
振膜，位于所述第一牺牲层上，且所述振膜的外周边缘区域搭接于所述第一牺牲层；
第二牺牲层，覆盖部分所述振膜；
第三牺牲层，覆盖所述第二牺牲层；
第一通孔，贯穿所述第二牺牲层和所述第三牺牲层，并露出所述振膜；
第二通孔，贯穿所述第一牺牲层、所述第二牺牲层与所述第三牺牲层，并露出所述基底；
背板层，所述背板层与所述振膜之间形成有空腔，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合；
第一焊盘、第二焊盘与第二焊盘，位于所述背板层上，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底；
背腔，自所述基底的所述第二表面贯穿所述基底与所述第一牺牲层并露出所述振膜。
示例性地，还包括：
隔离层，所述隔离层填充所述第一通孔与所述第二通孔的剩余部分。
示例性地，所述背板层包括底介质层与位于所述底介质层上的导电层，所述导电层包括彼此分离的第一区域、第二区域和第三区域，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合，包括：
所述底介质层覆盖所述第一通孔与所述第二通孔的侧壁；
所述第二区域的所述导电层覆盖所述第一通孔的底部以及所述第一通孔内的所述底介质层，并与所述振膜贴合；
所述第三区域的所述导电层覆盖所述第二通孔的底部以及所述第二通孔内的所述底介质层，并与所述基底贴合。
示例性地，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底，包括：
所述第一焊盘位于所述第一区域的所述导电层上，并电连接所述第一区域的所述导电层；
所述第二焊盘位于所述第二区域的所述导电层上，并通过所述第二区域的所述导电层电连接所述振膜；
所述第三焊盘位于所述第三区域的所述导电层上，并通过所述第三区域的所述导电层电连接所述基底。
本发明再一方面还提供一种电子装置，所述电子装置包括前述的MEMS器件。
本发明实施例的MEMS器件及其制备方法、电子装置，仅在背板层上形成第一焊盘、第二焊盘与第三焊盘，其中，第二焊盘与第三焊盘不会延伸到第一通孔与第二通孔内，第二焊盘与第三焊盘分别通过第一通孔与第二通孔内的背板层电连接振膜与基底，能够避免出现相关技术中第二焊盘与第三焊盘在通孔的侧壁发生断裂而导致电性能失效等问题，且第二焊盘与第三焊盘的结构更加平坦，能够避免在后续光刻胶工艺中出现涂胶不均匀的问题，提高了器件性能与产品良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了相关技术的一种MEMS器件制备方法实施所获得器件的剖面示意图；
图2示出了本发明一具体实施例方式的MEMS器件的制备方法的流程图；
图3A-3E示出了本发明一具体实施例方式的MEMS器件的制备方法依次实施所获得器件的剖面示意图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。
为了彻底理解本发明，将在下列的描述中提出详细步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
如图1所示，相关技术的MEMS麦克风中，在通过焊盘105来引出基底100与振膜101时，往往需要将基底100与振膜101表面的其他层刻蚀打开形成通孔，再在形成的通孔中沉积焊盘105，这样使得形成的用于引出基底100与振膜101的焊盘105的结构的高度差较大，且焊盘105为金属材质，从而导致焊盘105在通孔侧壁的覆盖性不好，易发生断裂等现象，进而导致器件电性能失效等问题。
同时，因为引出基底100与振膜101的焊盘105的结构的高度差较大，在后续的光刻胶工艺中，易导致涂胶不均匀，从而导致深度较大的地方胶较厚，去胶困难，易产生残留；而其他位置又会导致胶的厚度不够，易发生裂纹，进而导致器件性能与产品良率降低。
因此，鉴于前述技术问题的存在，本发明提出一种MEMS器件的制备方法，如图2所示，其主要包括以下步骤：
步骤S1，提供基底，在所述基底的第一表面上形成有第一牺牲层，在所述第一牺牲层上形成有振膜，在所述振膜和所述第一牺牲层上形成有第二牺牲层，在所述第二牺牲层上形成有第三牺牲层；
步骤S2，刻蚀所述第二牺牲层与所述第三牺牲层以形成第一通孔，并刻蚀所述第一牺牲层、所述第二牺牲层与所述第三牺牲层以形成第二通孔，所述第一通孔露出所述振膜，所述第二通孔露出所述基底；
步骤S3，在所述第三牺牲层上形成背板层，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合；
步骤S4，在所述背板层上形成第一焊盘、第二焊盘与第三焊盘，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底；
步骤S5，去除所述第二牺牲层与所述第三牺牲层以形成空腔，并在所述基底的第二表面形成背腔，所述空腔与所述背腔均露出所述振膜。
本发明的MEMS器件的制备方法，仅在背板层上形成第一焊盘、第二焊盘与第三焊盘，其中，第二焊盘与第三焊盘不会延伸到第一通孔与第二通孔内，第二焊盘与第三焊盘分别通过第一通孔与第二通孔内的背板层电连接振膜与基底，能够避免出现相关技术中第二焊盘与第三焊盘在通孔的侧壁发生断裂而导致电性能失效等问题，且第二焊盘与第三焊盘的结构更加平坦，能够避免在后续光刻胶工艺中出现涂胶不均匀的问题，提高了器件性能与产品良率。
实施例一
下面，参考图2至图3E对本发明的MEMS器件的制备方法做详细描述，其中，图2示出了本发明一具体实施例方式的MEMS器件的制备方法的流程图，图3A-3E示出了本发明一具体实施例方式的MEMS器件的制备方法依次实施所获得器件的剖面示意图。
示例性地，本发明的MEMS器件的制备方法包括以下步骤：
首先，执行步骤S1，提供基底，在所述基底的第一表面上形成有第一牺牲层，在所述第一牺牲层上形成有振膜，在所述振膜和所述第一牺牲层上形成有第二牺牲层，在所述第二牺牲层上形成有第三牺牲层。
所述MEMS器件可以是本领域技术人员熟知的任何适合的器件，本实施例中主要以所述MEMS器件为MEMS麦克风的情况为例对本发明的技术方案进行解释和说明。
具体地，如图3A所示，基底300为体硅基底，其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在一个示例中，如图3A所示，在基底300的第一表面上形成有第一牺牲层301。示例性地，第一牺牲层301选用氧化物层，例如氧化硅和掺碳氧化硅(SiOC)等材料，但并不局限于上述示例。
此外，第一牺牲层301可通过本领域常用的各种沉积方法形成，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。可选地，可以对第一牺牲层301进行图案化，包括以下步骤：在第一牺牲层301上形成掩膜层，例如光刻胶层；以所述掩膜层为掩膜刻蚀第一牺牲层301，之后去除掩膜层。在该步骤中可以选用干法刻蚀，反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀。
在一个示例中，如图3A所示，在第一牺牲层301上形成有振膜302。示例性地，振膜302可以选用多晶硅、SiGe等材料，并不局限于某一种。其中，振膜302可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的，或者，可以采用炉管生长、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种方法来形成振膜302。
在一个示例中，如图3A所示，在振膜302和第一牺牲层301上形成有第二牺牲层303，在第二牺牲层303上形成有第三牺牲层304。示例性地，第二牺牲层303和第三牺牲层304选用氧化物层，例如氧化硅和掺碳氧化硅(SiOC)等材料，但并不局限于上述示例。此外，第二牺牲层303和第三牺牲层304可通过本领域常用的各种沉积方法形成，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。示例性地，在形成第二牺牲层303和第三牺牲层304后，还包括退火处理，该退火处理可以为本领域技术人员熟知的任何适合的退火方法，例如快速热退火、炉管退火等。
接着，执行步骤S2，刻蚀所述第二牺牲层与所述第三牺牲层以形成第一通孔，并刻蚀所述第一牺牲层、所述第二牺牲层与所述第三牺牲层以形成第二通孔，所述第一通孔露出所述振膜，所述第二通孔露出所述基底。
在一个示例中，如图3B所示，刻蚀第二牺牲层303与第三牺牲层304以形成第一通孔305，并刻蚀第一牺牲层301、第二牺牲层303与第三牺牲层304以形成第二通孔306，其中，第一通孔305露出振膜302，第二通孔306露出基底300。可选地，刻蚀第二牺牲层303与第三牺牲层304以形成第一通孔305，包括以下步骤：在第三牺牲层304上形成掩膜层，例如光刻胶层；以该掩膜层为掩膜刻蚀第二牺牲层303与第三牺牲层304，之后去除掩膜层。可选地，刻蚀第一牺牲层301、第二牺牲层303与第三牺牲层304以形成第二通孔306，包括以下步骤：在第三牺牲层304上形成掩膜层，例如光刻胶层；以该掩膜层为掩膜刻蚀第一牺牲层301、第二牺牲层303与第三牺牲层304，之后去除掩膜层。在该步骤中可以选用干法刻蚀，反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀。示例性地，形成第一通孔305与形成第二通孔306的步骤中可以共用一个掩膜层。
接着，执行步骤S3，在所述第三牺牲层上形成背板层，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合。具体地，如图3C所示，在第三牺牲层304上形成背板层307，背板层307覆盖第一通孔305与第二通孔306的底部与侧壁，并与振膜302和基底300贴合。示例性地，背板层307中形成有贯穿背板层307的释放孔，可选地，释放孔还可以用作声孔。
在一个示例中，如图3C所示，背板层307包括底介质层3071和位于底介质层3071上的导电层3072，导电层3072包括彼此分离的第一区域、第二区域和第三区域，背板层307覆盖第一通孔305与第二通孔306的底部与侧壁，并与振膜302和基底300贴合，包括：底介质层3071覆盖第一通孔305与第二通孔306的底部与侧壁；第二区域的导电层3072覆盖第一通孔305的底部以及第一通孔305内的侧壁上的底介质层3071，并与振膜302贴合；第三区域的导电层3072覆盖第二通孔306的底部以及第二通孔306内的侧壁上的底介质层3071，并与基底300贴合。示例性地，导电层3072的第一区域、第二区域与第三区域彼此分离并绝缘，其中：第二区域的导电层3072指的是通过第一通孔305与振膜302贴合并进而能够电连接振膜302的部分导电层3072；第三区域的导电层3072指的是通过第二通孔306与基底300贴合并进而能够电连接基底300的部分导电层3072；第一区域的导电层3072指的是导电层3072中除了第二区域与第三区域之外剩余的部分导电层3072，第一区域的导电层3072既不电连接振膜302、也不电连接基底300。在该实施例中，底介质层3071的材质包括氮化硅。在其他实施例中，底介质层3071的材质还可以包括氧化硅或氮氧化硅等的无机绝缘层或诸如包含聚乙烯苯酚、聚酰亚胺或硅氧烷等的有机绝缘层。示例性地，底介质层3071可以是通过本领域常用的各种沉积方法形成，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。
可选地，形成底介质层3071和位于底介质层3071上的导电层3072，包括如下步骤：在第三牺牲层304上形成底介质层3071，底介质层3071覆盖第三牺牲层304的表面以及第一通孔305和第二通孔306的底部和侧壁；刻蚀第一通孔305与第二通孔306内的底介质层3071以露出基底300与振膜302；在底介质层3071上形成导电层3072，导电层3072覆盖第三牺牲层304上的底介质层3071的表面，并覆盖第一通孔305和第二通孔306的底部以及第一通孔305内和第二通孔306内的侧壁上的底介质层3071，并与振膜302和基底300贴合；刻蚀导电层3072以使导电层3072分为彼此分离且互不相连的第一区域、第二区域和第三区域，其中：第二区域的导电层3072覆盖第一通孔305的底部和第一通孔305内的侧壁上的底介质层3071，并与振膜302贴合；第三区域的导电层3072覆盖第二通孔306的底部和第二通孔306内的侧壁上的底介质层3071，并与基底300贴合。示例性地，在该步骤中可以选用干法刻蚀，反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀来刻蚀底介质层3071与导电层3072。
在一个示例中，如图3C所示，在形成导电层3072之后，以及在后续形成第一焊盘、第二焊盘与第三焊盘之前，本申请的方法还包括：在第一通孔305与第二通孔306内形成隔离层308，隔离层308填充第一通孔305与第二通孔306的剩余部分。示例性地，隔离层308可以是通过本领域常用的各种沉积方法形成，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。在该实施例中，隔离层308的材质包括氧化硅。在其他实施例中，底介质层3071的材质还可以包括氮化硅或氮氧化硅等的无机绝缘层或诸如包含聚乙烯苯酚、聚酰亚胺或硅氧烷等的有机绝缘层。
在一个示例中，可以先刻蚀导电层3072以使导电层3072分为彼此分离且互不相连的第一区域、第二区域和第三区域，再形成隔离层308。可选地，形成隔离层308，包括如下步骤：在导电层3072上沉积隔离层308，隔离层308填充第一通孔305和第二通孔306的剩余部分，并填充因刻蚀导电层3072而露出的部分；对隔离层308进行平坦化工艺以使隔离层308的表面与导电层3072的表面齐平。示例性地，隔离层308能够填充因刻蚀导电层3072而露出的部分，以形成隔离环结构，能够增强导电层3072的第一区域、第二区域以及第三区域之间的隔离性能。示例性地，通过在第一通孔305和第二通孔306中填充隔离层308，可以降低第一通孔305与第二通孔306处的应力集中，提高器件的可靠性。示例性地，该隔离环结构还可延伸至第三牺牲层304中，甚至贯穿第三牺牲层304，更进一步地还可延伸至第二牺牲层303中，甚至贯穿第二牺牲层303，此时隔离环结构中的隔离层308也能够降低应力集中，提高器件的可靠性。
在一个示例中，如图3C所示，背板层307还包括位于导电层3072上的顶介质层3073。在该实施例中，底介质层3071的材质包括氮化硅。在其他实施例中，底介质层3071的材质还可以包括氧化硅或氮氧化硅等的无机绝缘层或诸如包含聚乙烯苯酚、聚酰亚胺或硅氧烷等的有机绝缘层。示例性地，底介质层3071可以是通过本领域常用的各种沉积方法形成，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。
接着，执行步骤S4，在所述背板层上形成第一焊盘、第二焊盘与第三焊盘，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底。示例性地，如图3D所示，在背板层307上形成第一焊盘309、第二焊盘310与第三焊盘311，第一焊盘309电连接背板层307，第二焊盘310通过第一通孔305内的背板层307电连接振膜302，第三焊盘311通孔第二通孔306内的背板层307电连接基底300。
具体地，如图3D所示，背板层307包括导电层3072，导电层3072包括彼此分离且互不相连的第一区域、第二区域和第三区域。第一焊盘309位于第一区域的导电层3072上，并电连接第一区域的导电层3072；第二焊盘310位于第二区域的导电层3072上，并通过第二区域的导电层3072电连接振膜302；第三焊盘311位于第三区域的导电层3072上，并通过第三区域的导电层3072电连接基底300。示例性地，由于本申请中的振膜302与基底300均通过导电层3072引出，所以需要将导电层3072刻蚀分成彼此分离且互不相连的第一区域、第二区域和第三区域，进而使得第一焊盘309电连接第一区域的导电层3072，用于引出背板层307；第二焊盘310通过第二区域的导电层3072电连接振膜302，用于引出振膜302；第三焊盘311通过第三区域的导电层3072电连接基底300，用于引出基底。示例性地，第一焊盘309、第二焊盘310与第三焊盘311包括至少一种金属材料，例如，Al、Cu、Ti、Ta、Au、Ni、Sn等金属材料和/或任何它们的组合。
示例性地，本申请中的第二焊盘310与第三焊盘311仅在背板层307上形成，并分别通过导电层3072来电连接振膜302与基底300，能够避免相关工艺中的用于引出振膜与基底的焊盘在通孔的侧壁的覆盖性不佳导致发生断裂等问题，导致器件电性能失效；同时第二焊盘310与第三焊盘311的结构更加平坦，没有较大的高度差，在后续光刻胶工艺中能够避免因为涂胶不均匀而导致胶层难以去除或者出现裂纹等问题。示例性地，第一通孔305与第二通孔306内的多晶硅材质的导电层3072相比较于金属材质的焊盘的覆盖性更佳，能够提高器件的导电性能。
在一个示例中，如图3D所示，当背板层307包括导电层3072与顶介质层3073时，在背板层307上形成第一焊盘309、第二焊盘310与第三焊盘311，包括如下步骤：刻蚀顶介质层3073以形成露出第一区域的导电层3072的第一开口、露出第二区域的导电层3072的第二开口以及露出第三区域的导电层3072的第三开口；在第一开口中形成第一焊盘309，在第二开口中形成第二焊盘310，以及在第三开口中形成第三焊盘311。
最后，执行步骤S5，去除部分所述第二牺牲层与所述第三牺牲层以形成空腔，并在所述基底的第二表面形成背腔，所述空腔与所述背腔均露出所述振膜。
在一个示例中，如图3E所示，去除部分第二牺牲层303与第三牺牲层304以形成空腔312，并在基底300的第二表面形成背腔313，空腔312与背腔313均露出振膜302。
在一个示例中，在基底300的第二表面形成背腔313，包括：自基底300的第二表面刻蚀基底300并停止于第一牺牲层301，以形成腔体；接着，去除部分第一牺牲层301来形成背腔313，此时振膜302的外周边缘搭接于第一牺牲层301上。在该步骤中可以选用干法刻蚀或者湿法刻蚀等本领域常用的刻蚀工艺来去除基底300和第一牺牲层301。可选地，在刻蚀基底300并停止于第一牺牲层301，以形成腔体后，可以通过该腔体来同时去除部分第一牺牲层301、部分第二牺牲层303与部分第三牺牲层304以形成空腔312与背腔313，或者，可以先后形成空腔312与背腔313。在一些实施例中，还可以通过释放孔来去除部分第二牺牲层303与第三牺牲层304以形成空腔312。示例性地，在刻蚀基底300前，还包括：对基底300进行减薄处理。
值得一提的是，上述步骤仅作为示例，在不冲突的前提下，上述步骤的顺序还可以调整。
至此完成了对本发明的MEMS器件的制备方法的关键步骤的描述，对于完整的MEMS器件的制备还可以包括其他的步骤，在此不做一一赘述。
综上，本发明的MEMS器件的制备方法，通过仅在背板层上形成第一焊盘、第二焊盘与第三焊盘，其中，第二焊盘与第三焊盘不会延伸到第一通孔与第二通孔内，第二焊盘与第三焊盘分别通过第一通孔与第二通孔内的背板层电连接振膜与基底，能够避免出现相关技术中第二焊盘与第三焊盘在通孔的侧壁发生断裂而导致电性能失效等问题，且第二焊盘与第三焊盘的结构更加平坦，能够避免在后续光刻胶工艺中出现涂胶不均匀的问题，提高了器件性能与产品良率。示例性地，在第一通孔与第二通孔内还填充有隔离层，能够降低第一通孔与第二通孔处的应力集中，进而提高了器件的可靠性。
实施例二
本发明还提供一种MEMS器件，该MEMS器件由前述实施例一中的方法制备获得，如图3E所示，本发明的MEMS器件包括：
基底300，基底300包括第一表面和与所述第一表面相背的第二表面；
第一牺牲层301，位于基底300的第一表面上；
振膜302，位于第一牺牲层301上，且振膜302的外周边缘区域搭接于第一牺牲层301；
第二牺牲层303，覆盖部分振膜302；
第三牺牲层304，覆盖第二牺牲层303；
第一通孔305，贯穿第二牺牲层303与第三牺牲层304，并露出振膜302；
第二通孔306，贯穿第一牺牲层301、第二牺牲层303与第三牺牲层304，并露出基底300；
背板层307，背板层307与振膜302之间形成有空腔312，背板层307覆盖第一通孔305与第二通孔306的底部与侧壁，并与振膜302和基底300贴合；
第一焊盘309、第二焊盘310与第三焊盘311，位于背板层307上，第一焊盘309电连接背板层307，第二焊盘310通过第一通孔305内的背板层307电连接振膜302，第三焊盘311通过第二通孔306内的背板层307电连接基底300；
背腔313，自基底300的第二表面贯穿基底300与第一牺牲层301并露出振膜302。
具体地，如图3E所示，基底300为体硅基底，其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在一个示例中，如图3E所示，还包括：隔离层308，隔离层308填充第一通孔305和第二通孔306的剩余部分。示例性地，隔离层308可以是通过本领域常用的各种沉积方法形成，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。在该实施例中，隔离层308的材质包括氧化硅。在其他实施例中，底介质层3071的材质还可以包括氮化硅或氮氧化硅等的无机绝缘层或诸如包含聚乙烯苯酚、聚酰亚胺或硅氧烷等的有机绝缘层。
示例性地，通过在第一通孔305和第二通孔306中填充隔离层308，可以降低第一通孔305与第二通孔306处的应力集中，提高器件的可靠性。
在一个示例中，如图3E所示，背板层307包括底介质层3071和位于底介质层3071上的导电层3072，导电层3072包括彼此分离的第一区域、第二区域和第三区域，背板层307覆盖第一通孔305与第二通孔306的底部与侧壁，并与振膜302和基底300贴合，包括：底介质层3071覆盖第一通孔305与第二通孔306的底部与侧壁；第二区域的导电层3072覆盖第一通孔305的底部以及第一通孔305内的侧壁上的底介质层3071，并与振膜302贴合；第三区域的导电层3072覆盖第二通孔306的底部以及第二通孔306内的侧壁上的底介质层3071，并与基底300贴合。示例性地，导电层3072的第一区域、第二区域与第三区域彼此分离并绝缘，其中：第二区域的导电层3072指的是通过第一通孔305与振膜302贴合并进而能够电连接振膜302的部分导电层3072；第三区域的导电层3072指的是通过第二通孔306与基底300贴合并进而能够电连接基底300的部分导电层3072；第一区域的导电层3072指的是导电层3072中除了第二区域与第三区域之外剩余的部分导电层3072，第一区域的导电层3072既不电连接振膜302、也不电连接基底300。在该实施例中，底介质层3071的材质包括氮化硅。在其他实施例中，底介质层3071的材质还可以包括氧化硅或氮氧化硅等的无机绝缘层或诸如包含聚乙烯苯酚、聚酰亚胺或硅氧烷等的有机绝缘层。示例性地，底介质层3071可以是通过本领域常用的各种沉积方法形成，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。
在一个示例中，如图3E所示，第一焊盘309电连接背板层307，第二焊盘310通过第一通孔305内的背板层307电连接振膜302，第三焊盘311通过第二通孔306内的背板层307电连接基底300，包括：第一焊盘309位于第一区域的导电层3072上，并电连接第一区域的导电层3072；第二焊盘310位于第二区域的导电层3072上，并通过第二区域的导电层3072电连接振膜302；第三焊盘311位于第三区域的导电层3072上，并通过第三区域的导电层3072电连接基底300。示例性地，由于本申请中的振膜302与基底300均通过导电层3072引出，所以需要将导电层3072刻蚀分成彼此分离且互不相连的第一区域、第二区域和第三区域，进而使得第一焊盘309电连接第一区域的导电层3072，用于引出背板层307；第二焊盘310通过第二区域的导电层3072电连接振膜302，用于引出振膜302；第三焊盘311通过第三区域的导电层3072电连接基底300，用于引出基底。示例性地，第一焊盘309、第二焊盘310与第三焊盘311包括至少一种金属材料，例如，Al、Cu、Ti、Ta、Au、Ni、Sn等金属材料和/或任何它们的组合。
在一个示例中，如图3E所示，背板层307还可以包括底介质层3071与顶介质层3073，在该实施例中，底介质层3071与顶介质层3073的材质包括氮化硅。在其他实施例中，底介质层3071的材质还可以包括氧化硅或氮氧化硅等的无机绝缘层或诸如包含聚乙烯苯酚、聚酰亚胺或硅氧烷等的有机绝缘层。示例性地，底介质层3071与顶介质层3073可以是通过本领域常用的各种沉积方法形成，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。
至此完成了对本发明的MEMS器件的结构的介绍，对于完整的器件还可能包括其他的组成结构，在此不做一一赘述。
由于本发明的MEMS器件，第一焊盘、第二焊盘与第三焊盘仅位于背板层的表面上，其中，第二焊盘与第三焊盘不会延伸到第一通孔与第二通孔内，第二焊盘与第三焊盘分别通过第一通孔与第二通孔内的背板层电连接振膜与基底，能够避免出现相关技术中第二焊盘与第三焊盘在通孔的侧壁发生断裂而导致电性能失效等问题，且第二焊盘与第三焊盘的结构更加平坦，能够避免在后续光刻胶工艺中出现涂胶不均匀的问题，提高了器件性能与产品良率。示例性地，形成隔离层以填充第一通孔与第二通孔的剩余部分，能够降低第一通孔与第二通孔处的应力集中，进而提高了器件的可靠性。
实施例三
本发明还提供了一种电子装置，其包括实施例二所述的MEMS器件或通过实施例一所述方法制备得到的MEMS器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述MEMS器件的中间产品，例如：具有该集成电路的手机主板等。本发明实施例的电子装置，由于使用了上述的MEMS器件，因而具有更好的性能。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本发明公开的构思的精神和范围内。更特别地，在本发明公开、附图、以及所附权利要求的范围内，可以在主题的结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方式的修改和改变以外，可替换方式的使用对于本领域技术人员来说也是显而易见的选择。
Claims (10)
1.一种MEMS器件的制备方法，其特征在于，所述方法包括：
提供基底，在所述基底的第一表面上形成有第一牺牲层，在所述第一牺牲层上形成有振膜，在所述振膜和所述第一牺牲层上形成有第二牺牲层，在所述第二牺牲层上形成有第三牺牲层；
刻蚀所述第二牺牲层与所述第三牺牲层以形成第一通孔，并刻蚀所述第一牺牲层、所述第二牺牲层与所述第三牺牲层以形成第二通孔，所述第一通孔露出所述振膜，所述第二通孔露出所述基底；
在所述第三牺牲层上形成背板层，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合；
在所述背板层上形成第一焊盘、第二焊盘与第三焊盘，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底；
去除部分所述第二牺牲层与所述第三牺牲层以形成空腔，并在所述基底的第二表面形成背腔，所述空腔与所述背腔均露出所述振膜。
2.根据权利要求1所述的制备方法，其特征在于，所述背板层包括底介质层与位于所述底介质层上的导电层，所述导电层包括彼此分离的第一区域、第二区域和第三区域，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合，包括：
所述底介质层覆盖所述第一通孔与所述第二通孔的侧壁；
所述第二区域的所述导电层覆盖所述第一通孔的底部以及所述第一通孔内的所述底介质层，并与所述振膜贴合；
所述第三区域的所述导电层覆盖所述第二通孔的底部以及所述第二通孔内的所述底介质层，并与所述基底贴合。
3.根据权利要求2所述的制备方法，其特征在于，在形成所述导电层之后，以及在形成所述第一焊盘、所述第二焊盘与所述第三焊盘之前，所述方法还包括：
在所述第一通孔与所述第二通孔内形成隔离层，所述隔离层填充所述第一通孔与所述第二通孔的剩余部分。
4.根据权利要求2所述的制备方法，其特征在于，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底，包括：
所述第一焊盘位于所述第一区域的所述导电层上，并电连接所述第一区域的所述导电层；
所述第二焊盘位于所述第二区域的所述导电层上，并通过所述第二区域的所述导电层电连接所述振膜；
所述第三焊盘位于所述第三区域的所述导电层上，并通过所述第三区域的所述导电层电连接所述基底。
5.根据权利要求2所述的制备方法，其特征在于，所述背板层还包括位于所述导电层上的顶介质层，在所述背板层上形成第一焊盘、第二焊盘与第三焊盘，包括：
刻蚀所述顶介质层以形成露出所述第一区域的所述导电层的第一开口、露出所述第二区域的所述导电层的第二开口以及露出所述第三区域的所述导电层的第三开口；
在所述第一开口内形成所述第一焊盘，在所述第二开口内形成所述第二焊盘，在所述第三开口内形成所述第三焊盘。
6.一种MEMS器件，其特征在于，包括：
基底，所述基底包括第一表面和与所述第一表面相背的第二表面；
第一牺牲层，覆盖所述基底的第一表面的部分区域；
振膜，位于所述第一牺牲层上，且所述振膜的外周边缘区域搭接于所述第一牺牲层；
第二牺牲层，覆盖部分所述振膜；
第三牺牲层，覆盖所述第二牺牲层；
第一通孔，贯穿所述第二牺牲层与所述第三牺牲层，并露出所述振膜；
第二通孔，贯穿所述第一牺牲层、所述第二牺牲层与所述第三牺牲层，并露出所述基底；
背板层，所述背板层与所述振膜之间形成有空腔，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合；
第一焊盘、第二焊盘与第二焊盘，位于所述背板层上，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底；
背腔，自所述基底的所述第二表面贯穿所述基底与所述第一牺牲层并露出所述振膜。
7.根据权利要求6所述的MEMS器件，其特征在于，还包括：
隔离层，所述隔离层填充所述第一通孔与所述第二通孔的剩余部分。
8.根据权利要求6所述的MEMS器件，其特征在于，所述背板层包括底介质层与位于所述底介质层上的导电层，所述导电层包括彼此分离的第一区域、第二区域和第三区域，所述背板层覆盖所述第一通孔与所述第二通孔的底部与侧壁，并与所述振膜和所述基底贴合，包括：
所述底介质层覆盖所述第一通孔与所述第二通孔的侧壁；
所述第二区域的所述导电层覆盖所述第一通孔的底部以及所述第一通孔内的所述底介质层，并与所述振膜贴合；
所述第三区域的所述导电层覆盖所述第二通孔的底部以及所述第二通孔内的所述底介质层，并与所述基底贴合。
9.根据权利要求8所述的MEMS器件，其特征在于，所述第一焊盘电连接所述背板层，所述第二焊盘通过所述第一通孔内的所述背板层电连接所述振膜，所述第三焊盘通过所述第二通孔内的所述背板层电连接所述基底，包括：
所述第一焊盘位于所述第一区域的所述导电层上，并电连接所述第一区域的所述导电层；
所述第二焊盘位于所述第二区域的所述导电层上，并通过所述第二区域的所述导电层电连接所述振膜；
所述第三焊盘位于所述第三区域的所述导电层上，并通过所述第三区域的所述导电层电连接所述基底。
10.一种电子装置，其特征在于，所述电子装置包括权利要求6-9中的任一项所述的MEMS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311679748.4A CN117623216A (zh) | 2023-12-07 | 2023-12-07 | 一种mems器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311679748.4A CN117623216A (zh) | 2023-12-07 | 2023-12-07 | 一种mems器件及其制备方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117623216A true CN117623216A (zh) | 2024-03-01 |
Family
ID=90033779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311679748.4A Pending CN117623216A (zh) | 2023-12-07 | 2023-12-07 | 一种mems器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117623216A (zh) |
-
2023
- 2023-12-07 CN CN202311679748.4A patent/CN117623216A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108667437B (zh) | 一种薄膜体声波谐振器及其制造方法和电子装置 | |
| CN112039455B (zh) | 体声波谐振器的封装方法及封装结构 | |
| US11678133B2 (en) | Structure for integrated microphone | |
| TWI592030B (zh) | MEMS microphone and its formation method | |
| US9478463B2 (en) | Device and method for improving RF performance | |
| CN112039459B (zh) | 体声波谐振器的封装方法及封装结构 | |
| CN112039456A (zh) | 体声波谐振器的封装方法及封装结构 | |
| US20210242855A1 (en) | Packaging method and packaging structure of film bulk acoustic resonator | |
| US9481566B2 (en) | Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices | |
| FR2833106A1 (fr) | Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant | |
| CN115924838A (zh) | 一种mems器件及其制备方法、电子装置 | |
| JP2005129888A (ja) | センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法 | |
| CN111225329A (zh) | 麦克风及其制备方法和电子设备 | |
| CN108336020B (zh) | 晶圆级封装中形成通孔的方法 | |
| US8872289B2 (en) | Micro-electro-mechanical system (MEMS) structures and design structures | |
| JP2008130933A (ja) | 電子部品および電子部品の製造方法 | |
| WO2020134602A1 (zh) | 晶体谐振器与控制电路的集成结构及其集成方法 | |
| CN107305840B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US10177027B2 (en) | Method for reducing cracks in a step-shaped cavity | |
| CN111591951B (zh) | 一种超声传感器结构及其制造方法 | |
| CN107919342B (zh) | 形成再分布焊盘的方法、半导体器件及电子装置 | |
| WO2020134599A1 (zh) | 晶体谐振器与控制电路的集成结构及其集成方法 | |
| CN117623216A (zh) | 一种mems器件及其制备方法、电子装置 | |
| EP3180802B1 (en) | Semiconductor structure with multiple active layers in an soi wafer | |
| CN104053082A (zh) | 集成麦克风的结构和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |