CN117614427A - 一种开关模块、开关切换方法和射频开关器件 - Google Patents

一种开关模块、开关切换方法和射频开关器件 Download PDF

Info

Publication number
CN117614427A
CN117614427A CN202410082803.XA CN202410082803A CN117614427A CN 117614427 A CN117614427 A CN 117614427A CN 202410082803 A CN202410082803 A CN 202410082803A CN 117614427 A CN117614427 A CN 117614427A
Authority
CN
China
Prior art keywords
switch
control signal
main
voltage
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410082803.XA
Other languages
English (en)
Other versions
CN117614427B (zh
Inventor
任英祖
王曾祺
柳卫天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Archiwave Electronic Technology Co ltd
Original Assignee
Shanghai Archiwave Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Archiwave Electronic Technology Co ltd filed Critical Shanghai Archiwave Electronic Technology Co ltd
Priority to CN202410082803.XA priority Critical patent/CN117614427B/zh
Publication of CN117614427A publication Critical patent/CN117614427A/zh
Application granted granted Critical
Publication of CN117614427B publication Critical patent/CN117614427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Electronic Switches (AREA)

Abstract

本公开提供了一种开关模块、开关切换方法和射频开关器件，开关模块包括开关控制节点、射频输入节点、射频输出节点、多个第一电阻、多个主开关和偏置单元；每一主开关包括第一端、第二端以及控制端，控制端被配置为选择性导通第一端和第二端；多个主开关的第一端和第二端串联在射频输入节点和射频输出节点之间，每一主开关的控制端均连接至开关控制节点；所述主开关的第一端和第二端之间并联有所述第一电阻；偏置单元与至少一主开关的第一端或第二端连接；偏置单元，被配置为向主开关的第一端和第二端提供偏置电压，能够改善弱开启、弱关断现象，提高开关切换性能。

Description

一种开关模块、开关切换方法和射频开关器件
技术领域
本公开涉及集成电路领域，尤其涉及一种开关模块、开关切换方法和射频开关器件。
背景技术
在多路收发***中，通路切换需要利用射频开关实现，随着对通信信号质量要求的提升，对射频开关的耐功率、切换速度、***损耗等性能提出了更高的要求，然而这些性能指标存在折中关系，因此如何设计耐功率高、插损小而又可以快速切换的射频开关成为了收发***的设计难点。
发明内容
本公开提供了一种开关模块、开关切换方法和射频开关器件。
本公开的技术方案是这样实现的：
第一方面，本公开实施例提供了一种开关模块，所述开关模块包括开关控制节点、射频输入节点、射频输出节点、多个第一电阻、多个主开关和偏置单元；每一所述主开关包括第一端、第二端以及控制端，所述控制端被配置为选择性导通所述第一端和所述第二端；多个所述主开关的所述第一端和所述第二端串联在所述射频输入节点和所述射频输出节点之间，每一所述主开关的控制端均连接至所述开关控制节点；所述主开关的第一端和第二端之间并联有所述第一电阻；所述偏置单元与至少一所述主开关的第一端或第二端连接；所述偏置单元，被配置为向所述主开关的所述第一端和所述第二端提供偏置电压。
第二方面，本公开实施例提供了一种开关切换方法，应用于如第一方面所述开关模块，所述方法包括：接收外部指令，所述外部指令指示主开关、第一开关、第二开关和第三开关的动作模式，所述动作模式包括开关的开或关；根据所述外部指令，生成主控制信号、第一控制信号和第二控制信号，所述主控制信号控制所述主开关的开或关，所述第一控制信号控制所述第一开关的开或关，所述第二控制信号控制所述第二开关和所述第三开关的开或关；当所述外部指令指示所述主开关开时：向所述主开关发送所述主控制信号，以控制所述主开关切换为开；向所述第一开关发送所述第一控制信号，以控制所述第一开关切换为开；向所述第二开关和所述第三开关发送所述第二控制信号，以控制所述第二开关和所述第三开关切换为开；在第一时间段后：所述第一开关发送所述第一控制信号，以控制所述第一开关切换为关；向所述第二开关和所述第三开关发送所述第二控制信号，以控制所述第二开关和所述第三开关切换为关；当所述外部指令指示所述主开关关时：向所述主开关发送所述主控制信号，以控制所述主开关切换为关；向所述第一开关发送所述第一控制信号，以控制所述第一开关切换为开；向所述第二开关和所述第三开关发送所述第二控制信号，以控制所述第二开关和所述第三开关切换为开；在第二时间段后：向所述第一开关发送所述第一控制信号，以控制所述第一开关切换为关；向所述第二开关和所述第三开关发送所述第二控制信号，以控制所述第二开关和所述第三开关切换为关。
第三方面，本公开实施例提供了一种射频开关器件，所述射频开关器件包括多个选择支路，每一选择支路均包括至少一串联的开关模块和至少一并联的所述开关模块，所述开关模块为如第一方面所述的开关模块。
本公开提供了一种开关模块、开关切换方法和射频开关器件，多个第一电阻与开关主路中的主开关并联，从而偏置单元经由第一电阻为开关主路中的主开关的第一端和第二端提供偏置电压，主开关第一端和第二端的阻抗降低，从而该主开关的关断电压的绝对值更低，改善浮空float效应，从而改善弱开启、弱关断现象，使主开关均能快速的开启或关断，从而提高整个开关单元的切换速度。
附图说明
图1为一种射频开关器件在射频前端的应用结构示意图；
图2为一种单刀双掷型的射频开关器件的结构示意图；
图3为一种开关模块的结构示意图；
图4为本公开实施例提供的一种开关模块的结构示意图；
图5为本公开实施例提供的另一种开关模块的结构示意图；
图6为本公开实施例提供的又一种开关模块的结构示意图；
图7为本公开实施例提供的一种偏置单元的结构示意图
图8为本公开实施例提供的再一种开关模块的结构示意图；
图9为本公开实施例提供的开关切换性能示意图；
图10为本公开实施例提供的一种开关切换方法的示意图；
图11为本公开实施例提供的另一种开关切换方法的示意图；
图12为本公开实施例提供的一种射频开关器件的结构示意图；
图13为本公开实施例提供的另一种射频开关器件的结构示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了图示或描述的以外的顺序实施。
MOS（Metal-Oxide-Semiconductor Field-Effect Transistor）：金属-氧化物半导体场效应晶体管；
NMOS：N型掺杂的金属-氧化物半导体场效应晶体管；
PMOS：P型掺杂的金属-氧化物半导体场效应晶体管；
CMOS（Complementary Metal Oxide Semiconductor）：互补金属氧化物半导体；
BJT（Bipolar Junction Transistor）：双极性结型晶体管；
HBT（Hetero Junction Bipolar Transistor）：异质结双极性晶体管；
dB（decibel）：分贝；
dBm（decibel relative to one milliwatt）：分贝毫；
DC（Direct Current）：直流电；
Ω（ohm）：欧姆；
kΩ：千欧姆；
SH/SR（Series Connection/Series Parallel）:串联/并联。
请参见图1，其提供了一种射频开关器件在射频前端的应用结构示意图。如图1所示，该多路收发***包括天线、射频开关器件、低噪声放大器LNA和功率放大器PA，在一种工作场景中，射频开关器件与低噪声放大器LNA形成电通路，此时天线接收外部射频信号，外部射频信号经由射频开关器件传输至低噪声放大器LNA并进入后续电路（如射频集成电路和/或基带）进行处理；在另一种工作场景中，射频开关器件与功率放大器PA形成电通路，其他电路产生的内部射频信号经由功率放大器PA进行放大，然后经由射频开关器件传输至天线，并继续向外发出。
请参见图2，其提供了一种单刀双掷型（Single pole double throw，SP2T）的射频开关器件的结构示意图。如图2所示，该射频开关器件包括2个选择支路，第1个选择支路用于导通第一信号节点RFC和第1个第二信号节点RF1，第2个选择支路用导通第一信号节点RFC和第2个第二信号节点RF2，每一选择支路包括多个晶体管通过串联堆叠形成的开关模块（也称为SR/SH结构），每一开关模块的具体结构请参见图3。
如图3所示，每一开关模块包括由多个主开关串联而成的开关主路，主开关可以为晶体管，每一主开关的栅极均经由一个栅极电阻Rg连接到开关控制节点（该节点的信号称为开关控制信号VC），同时每一主开关的源漏之间并联一源漏电阻。对于大功率的射频开关器件来说，开关模块中堆叠的主开关的数量越多，该射频开关器件的耐功率的性能越好。具体来说，一方面，在小信号状态下，主开关导通流过射频信号，由于晶体管的寄生电容的耦合作用，射频信号会耦合至晶体管的栅极，通过晶体管的栅极电阻泄露，恶化***损耗，增大栅极电阻Rg可以减小该泄露；另一方面，在大信号状态下（一般>40dBm量级），假设节点1经过大摆幅信号，该信号会经过寄生电容耦合至节点2，若栅极电阻Rg较小，则节点2的耦合信号通过栅极电阻Rg泄露，节点2的电压摆幅相对较小，导致节点1-节点2的摆幅差过大超过晶体管的击穿电压，影响开关的耐功率性能；若栅极电阻Rg较大，则耦合至节点2的信号被栅极电阻Rg阻隔在节点2处难以通过栅极电阻Rg泄露，此时节点2信号摆幅较大，节点1-节点2的摆幅差在MOS管击穿电压以内；因此增大栅极电阻Rg可以抬升开关耐功率性能。
然而，栅极电阻Rg同时影响射频开关器件的切换速度，假设晶体管的栅极寄生电容为Cgate，则射频开关器件的开关切换时间一般为（5×Rg×Cgate）的量级，栅极电阻Rg越大，切换时间越久；考虑上述插损、耐功率性能，栅极电阻Rg可能为500kΩ量级，若此时Cgate~10pF，则开关切换时间达到25us量级，然而实际应用中往往要求开关切换时间<1us。在这里，开关切换时间指开关控制信号VC切换开始至节点2切换至所需导通/关断电压的90%DC值所用的切换时间。
从以上可以看出，射频开关器件的开关结构面临着插损、耐功率与切换速度的严重折中问题。
下面将结合附图对本公开各实施例进行详细说明。
在一种具体的实施例中，请参见图4，其为本公开实施例提供的一种开关模块10的结构示意图。如图4所示，该开关模块10包括栅极电阻单元（包括共用电阻链21和栅极电阻阵列22）、第一旁路单元（包括第一旁路子单元61和第二旁路子单元62）、开关主路30。具体来说，在开关模块10的切换期间，第一旁路子单元61和第二旁路子单元62的多个开关导通，从而将共用电阻链21和栅极电阻阵列22短接，从而开关控制节点的开关控制信号可以快速到达开关主路30中的每一主开关，大幅提升切换速度；在开关模块10的稳态期间，第一旁路子单元61和第二旁路子单元62中的开关关断，由共用电阻链21和栅极电阻阵列22串联堆叠的电阻提供开关主路30中每一晶体管的栅极电阻，保证信号插损和大信号耐功率性能。
在一种具体的实施例中，图4中的旁路（bypass）开关一般由晶体管（MOS）构成，为满足耐功率要求，第一旁路子单元61中的开关数量至少与开关主路30中的主开关数量相同。
同时，图4示出的开关模块10采用一个公共旁路COM bypass（即共用电阻链21+第一旁路子单元61）为每个MOS主管提供开关控制电压VC，而不需要为每一个主管对应的栅极电阻Rg都提供多堆叠的COM bypass支路（参考图3），因此电路结构相对简单。
假设主开关的源漏恒定偏置+2.5V，当主开关从关闭稳态向开启稳态切换时，主开关的栅极电压从0V切换至+5V，在主开关即将导通时，中间的主开关的源漏所连接上下相邻的主开关未导通，此时中间的主开关的源漏看到的阻抗较大，会产生类似栅极电阻Rg的浮置作用（float），导致中间的主开关的源漏电压跟随栅极电压做同样的切换，最终导致栅极电压已经切至+5V（理想状态VGS=+2.5V），实际主开关的栅极电压VGS依旧处于0V左右的状态，实际主开关未开启（或开启电压小，弱开启），严重拖慢了切换速度；对于主开关由开启状态切换为关闭状态的期间同样存在同样的问题，可称为“弱开启”、“弱关断”现象。
在本公开的另一种实施例中，请参见图5，其为本公开实施例提供的另一种开关模块10的结构示意图。请参见图5，开关模块10包括开关控制节点、射频输入节点、射频输出节点、多个主开关31、多个第一电阻41和偏置单元50。
每一主开关31包括第一端、第二端以及控制端，控制端被配置为选择性导通第一端和第二端；如图5所示，多个主开关31的第一端和第二端串联在射频输入节点和射频输出节点之间，每一主开关31的控制端均连接至开关控制节点；
主开关31的第一端和第二端之间并联有第一电阻41，且多个第一电阻41串联连接；
偏置单元50与至少一第一电阻41的第一端或第二端连接；偏置单元50，被配置为向主开关31的第一端和第二端提供偏置电压。
以晶体管为MOS管为例，其控制端具体为栅极，其第一端为源级和漏级之一，其第二端为源级和漏级的另一个。
需要说明的是，以主开关31为N型掺杂即NMOS为例，偏置单元50提供正偏置电压。具体来说，考虑到开关模块10的耐功率、谐波性能，N型掺杂的主开关31的关断电压（关断电压=栅极电压-源级/漏级DC电压）为负电压，由于偏置单元50可以为主开关31的源级/漏级提供正的偏置电压，因此关断电压不需要特别小（或者特别负），从而主开关31的关断电压是所希望的，电路实现难度小且电路性能更加稳定。
在一些实施例中，请参见图6，开关模块10还包括多个第一开关71，主开关31的第一端和第二端之间并联有第一开关71；第一开关71，被配置为响应于第一控制信号VG2，选择性短路对应的主开关31的第一端和第二端。
这样，在开关模块10的切换状态，多个第一开关71可以旁路多个第一电阻41，相当于直接短路主开关31的第一端和第二端，因此偏置单元50提供的偏置电压可以通过多个第一开关71快速给到每一主开关31的第一端和第二端，源漏之间的阻抗小，改善源漏的浮空作用float（float会导致源、漏电压随栅极电压进行变化），避免弱开启、弱关断现象，提高切换速度；在开关模块10的稳态期间，多个第一开关71处于断开状态，不会影响主开关31的正常工作；此外，偏置单元50提供恒定偏置电压，可以将主开关的源漏电压域抬升，从而主开关的关断负压抬升，主开关的关断负压更容易实现。
在一些实施例中，请参见图2，在射频开关器件中，开关模块10可分为2种：一种的射频输出节点连接到第二信号节点RF1、RF2，可视为射频输出节点与下一级射频器件（和/或上一级射频器件）串联连接，另一种的射频输出节点与地信号串联连接。
当开关模块10的射频输出节点与接地端连接时，偏置单元50的内阻为第一值，以提供第一偏置电压，且偏置单元50的输出端连接至最靠近接地端的主开关31的最靠近接地端的一端。
当开关模块10的射频输出节点与下一级射频器件/上一级射频器件（即第二信号节点RF1、RF2）连接时，偏置单元50的内阻为第二值，以提供第二偏置电压，且此时偏置单元50的输出端优选的连接至最靠近下一级射频器件/上一级射频器件的主开关31的最靠近下一级射频器件/上一级射频器件的一端，但是偏置单元50也可以连接至其他的主开关31的第一端或第二端。
需要说明的是，第一偏置电压和第二偏置电压的电压值相同，第一值小于第二值，10Ω≤第一值≤200Ω，例如50Ω、100Ω或150Ω，第二值≥100kΩ，例如200kΩ、300kΩ或400kΩ，即第一值约为100欧姆量级，第二值约为10万欧姆量级。
也就是说，如果开关模块10的射频输出节点与节点RF1、或节点RF2……连接，则其中的偏置单元50的内阻较大（百kΩ量级），可以通过电阻分压等电路结构进行提供，此处的作用主要稳定偏压，不会影响小信号插损等性能；如果开关模块10的射频输出节点与接地端连接，则其中的偏置单元50的偏置源内阻小（百Ω量级），用以在切换过程中向主开关的源漏提供一个较小的阻抗，减小切换过程中因耦合现象对主开关31源漏DC偏压产生的扰动，提升切换速度。
示例性的，图7示出了一种偏置单元50的结构示意图。如图7所示，该偏置单元包括多个分压单元、多个晶体管以及运算放大器（Amplifier，AMP），其具体连接关系如图所示，在图7中以分压单元为电阻为例进行说明。同时，偏置单元基于电源电压VDD、偏置辅助信号Vbis进行工作，反馈式的产生输出信号Vout（即开关模块10的偏置电压）。具体来说，第一分压单元RC和第二分压单元RD串联在电源电压VDD和地之间，第一分压单元RC的第一端连接电源电压VDD，第一分压单元RC的第二端连接第二分压单元RD的第一端，第二分压单元RD的第二端接地。第一分压单元RC和第二分压单元RD的连接节点连接至运算放大器AMP的第一输入端。运算放大器AMP的输出端连接第一晶体管ML1的栅极（控制端），第一晶体管ML1的源极（第一端）连接电源电压VDD，第一晶体管ML1的漏极（第二端）连接连接第二晶体管ML2的漏极（第一端），第二晶体管ML2的栅极（控制端）连接偏置辅助信号Vbis，第二晶体管ML2的源极（第二端）接地。第三晶体管ML3的源极连接电源电压VDD，第三晶体管ML3的栅极（控制端）连接第一晶体管ML1的漏极，第三晶体管ML3的源极输出输出信号Vout。第三晶体管ML3的漏极连接第三分压单元RA的一端，第三分压单元RA的另一端连接第四分压单元RB的一端，第四分压单元RB的另一端接地，第三分压单元RA的第二端连接运算放大器AMP的第二输入端，用于向运算放大器AMP的第二输入端输入反馈信号Vtak。
参考信号Vref与工作电源信号VDD具有比例关系（第一分压单元RC和第二分压单元RD串联分压），同时在整个偏置单元平衡后，运算放大器的两输入端信号（参考信号Vref和反馈信号Vtak）电压相同，且输出信号Vout和反馈信号Vtak具有比例关系（第三分压单元RA和第四分压单元RB串联分压），因此输出信号Vout和工作电源信号VDD具有函数关系。这样，通过图7所示的偏置单元，可以输出电压值相对稳定的输出信号，用于作为开关模块10的偏置电压。
在这里，从偏置单元的输出端看进去，偏置单元的等效阻值视为该偏置单元50的电阻或内阻。
图7所示的偏置单元50可以提供稳定的偏置电压，避免对射频信号的影响。且偏置单元50可以通过调整第三分压单元RA、第四分压单元RB、第一分压单元RC和第二分压单元RD的阻值，来方便地调整偏置单元50的内阻，以方便地提供第一值和第二值的内阻，保证不会影响小信号插损，并避免开关切换过程中的扰动。
在一些实施例中，偏置单元50还包括第一电容CL1和第二电容CL2，第一电容CL1并联在第二分压单元RD的两端，第二电容CL2并联在第三晶体管ML3的第二端与地之间，第一电容CL1和第二电容CL2可以滤波，进一步提高偏置电压的稳定性。
在另外一些实施例中，偏置单元50还可以为线性稳压器，线性稳压器可以为正向可调稳压器、负向可调稳压器、固定输出稳压器、跟踪式稳压器或浮动稳压器等，线性稳压器也可以提供偏置电压。
在一些实施例中，请参见图6，开关模块10还包括多个第二电阻221和多个第二开关621；相邻2个主开关31的控制端之间并联有第二电阻221；第二开关621的两端与第二电阻221并联，第二开关621，配置为响应于第二控制信号VG1，选择性短路第二电阻221。
在一些实施例中，请参见图6，开关模块10还包括共用电阻链21和多个第三开关611，至少一主开关31的控制端设置有共用电阻链21，开关控制节点经由共用电阻链21后到达对应的主开关31的控制端；共用电阻链21均包括多个第三电阻211，在每一共用电阻链21中，首个第三电阻211连接至开关控制节点，且末尾的第三电阻211连接至其中一个第二电阻221；第三开关611的两端与第三电阻211并联，第三开关611，配置为响应于第二控制信号VG1，选择性短路第三电阻211。
这样，在开关模块10进行状态切换（由开启至关闭、由关闭至开启）时，第二开关621和第三开关611接通，将多个第三电阻211和多个第二电阻221旁路，此时主开关31的控制端和开关控制节点之间的电阻很小，从而开关控制节点的开关控制信号VC可以快速的传达到每一主开关31的栅极，大幅提高切换速度；在开关主路30的稳态期间，第二开关621和第三开关611关断，因此阻值较大的第三电阻211/第二电阻221能够防止栅极泄露问题。
除此之外，开关模块10在开启稳态或关闭稳态时，偏置单元50通过第一电阻41为每一个主开关31源漏提供一个正电压偏置，在切换过程中，偏置单元50的作用是削弱主开关31源漏受到的耦合影响，改善弱开启、若关断现象。
为了避免开关模块10的面积过大，共用电阻链的数量一般小于等于3。
需要说明的是，在图6中，中间的2个主开关31的栅极之间未设置第二电阻221，因此中间的2个主开关31的栅极仅通过共用电阻链21耦接至开关控制节点（其传输开关控制信号VC）；也就是说，以图6为例，在开关主路30中，位于中间位置的主开关31不经过第二电阻221但是经由共用电阻链21耦接至开关控制节点，位于非中间位置的主开关31经由至少部分的第二电阻221以及共用电阻链21耦接至开关控制节点。但是这仅为其中示例，在其他的实施例中，中间的2个主开关31的栅极之间也可以设置第二电阻221。
需要说明的是，不同的共用电阻链21可以包括相同数量的第三电阻211，或者，不同的共用电阻链21也可以包括不同数量的第三电阻。特别的，为了更好的分摊电压，保护晶体管不被击穿，每一共用电阻链21中的第三电阻211总数量大于或等于主开关31的数量。
这样，开关主路30可以复用共用电阻链21，从而无需为每一个主开关31提供多堆叠的电阻，减少电路成本；同时，共用电阻链21可以为多个，从而进一步提高信号切换的速度。
示例性的，如图6所示，在共用电阻链21的数量为1时，中间位置的所述主开关31设置有所述共用电阻链21；即：共用电阻链中末尾的第三电阻211电连接至中间位置的第二电阻；中间位置的第二电阻是指：该第二电阻与首个第二电阻之间的电阻数量为第二电阻总数量的一半或近似一半，或可以理解为，中间位置的主开关31与射频输入节点之间的主开关数量，和中间位置的主开关31与射频输出节点之间的主开关数量相等或基本相等。
在共用电阻链21的数量为2时，1/3位置处的主开关31设置有第1个共用电阻链；对于第2个共用电阻链21，2/3位置处的主开关31设置有第2个共用电阻链21；即：对于第1个共用电阻链21，末尾的第三电阻21电连接至1/3位置处的第二电阻221；如图8所示，对于第2个共用电阻链21，末尾的第三电阻211电连接至2/3位置处的第二电阻221。1/3位置的第二电阻是指：该第二电阻与首个第二电阻之间的电阻数量为第二电阻总数量的1/3或近似1/3。或可以理解为，1/3位置处的主开关31与射频输入节点之间的主开关数量，和2/3位置处的主开关31与射频输出节点之间的主开关数量相等或基本相等，且和1/3位置处的主开关31到2/3位置处的主开关31之间的主开关数量相等或基本相等。
需要说明的是，第三电阻211的阻值比第二电阻221的阻值小一些。示例性的，100Ω≤第三电阻211的阻值小于≤10kΩ，每一共用电阻链的整体阻值≥10kΩ，10kΩ≤第二电阻221的阻值≤200kΩ。以上仅为示例，具体均可以根据实际应用场景调整。
在开关控制节点与每一主开关31的栅极之间的信号路径未短路栅极电阻时，开关控制节点与每一主开关31的栅极之间的等效阻抗大于10万欧姆（即100kΩ），从而开关主路30处于开启稳态时栅极泄露问题较小。
另外，每一共用电阻链21中的多个第三电阻211的阻值不完全相同，以均衡第一开关611的分压。具体来说，在稳态情况下，当第一开关管31通过大功率信号，会耦合至共用电阻链21，此时第一开关611会分摊电压摆幅，但不同的开关器件一般具有各种非理想寄生参数，导致次分压不均衡，本申请中不同的第三电阻211的阻值并非是完全相同的，因此可以对第一开关611进行均衡分压设计；例如，在图6中，沿向左的方向，共用电阻链21中的第三电阻211的阻值可以是逐渐减小的，或者采用其他的电阻波动方式。对于第二栅极电阻阵列22，不同的第二电阻221的阻值可以是完全相同的，也可以是不完全相同的。
在一些实施例中，请参见图6或图8，开关模块10还包括多个第四电阻612/622，第三开关611的控制端经由一个第四电阻612接收第二控制信号VG1，第二开关621的控制端经由一个第四电阻622接收第二控制信号VG1。
开关模块10还包括多个第五电阻72，每一第一开关71的控制端经由一个第五电阻72接收第一控制信号VG2。
在这里，第四电阻621/622和第五电阻72的阻值均大于100kΩ，从而减少第一开关71、第二开关621和第三开关611在接通时的栅极泄露问题。
需要说明的是，一方面，在开关模块10处于开启稳态/关闭稳态时，需要关注其插损、耐功率的性能，第一电阻41、第二电阻221、第三电阻211均没有被短路，从而形成主开关31的栅极电阻或源漏电阻，为了不短路第一电阻41、第二电阻221、第三电阻211，第一开关71、第二开关621和第三开关611是关断状态，但是由于其中的寄生电容耦合会导致信号经由栅极泄露的问题，因此需要高阻值的第四电阻621/622和第五电阻72防止信号泄露；另一方面，在开关模块10处于切换状态时，需要关注其切换速度，此时第一开关71、第二开关621和第三开关611是导通状态，从而短路所并联的电阻，提高切换速度。
特别的，通过偏置单元50还可以降低第二开关621和第三开关611的关断电压。示例性的，假设主开关31在关断时，栅级-漏级之间的电压VGS=-2.5V，一般情况主开关31的源极漏极电压为0V，因此开关控制信号VC≤-2.5V才可以使主开关实现良好的关断效果；并且此时第二控制信号VG1≤-5V才可以将第二开关621和第三开关611进行良好关断，但是第二控制信号VG≤-5V电压在CMOS工艺中难以实现。为了解决这一问题，通过偏置单元50为主开关的栅极-漏级之间提供偏置电压，具体电压值为+2.5V，此时，开关控制信号VC≤0V即可将主开关31进行关断，同时第二控制信号VG≤-2.5V即可将第二开关621和第三开关611进行良好关断，电路性能更加稳定且成本更低。
需要说明的是，上述提及的开关可以采用具有开关作用的多种类型的晶体管，例如MOS、BJT、HBT。本公开实施例后续仅以N型MOS管为例进行说明。
综上，本公开实施例提供了切换速度快、栅极泄露小的开关模块10，并提供了多种结构的具体实施例。
在第一种具体的实施例中，请参见图6，其具体以下特点：
（1）在开关模块10中引入三类旁路开关（Bypass）：多个第一开关71、多个第二开关621、多个第三开关611；每一第二开关621和每一第三开关611的导通/关断均受到第二控制信号VG1的控制，每一第一开关71的导通/关断受到第一控制信号VG2的控制，开关控制信号VC为主开关31的栅极控制电压，控制开关模块10的导通/关断；
（2）当开关模块10中的主管处于切换状态，所有的第一开关71、所有的第二开关621、所有的第三开关611均导通，将开关控制信号VC快速传递至主管的栅极，当开关控制信号VC的传递完成后，所有的第一开关71、所有的第二开关621、所有的第三开关611均关断；
（3）所有的旁路开关均设置有较高的栅极电阻（>100kOhm量级），减少旁路开关引入的信号泄露并保证耐功率能力；
（4）主管的源漏电压为恒定偏置正压，由偏置单元50提供，用于将主开关的源漏电压域抬升，从而主开关的关断电压抬升，导致第二开关621和第三开关611的源漏电压域抬升，并进一步抬升第二开关621和第三开关611的关断电压，因此第二控制信号VG1不需要降低到-5V即可关闭第二开关621和第三开关611，使得所需要的最低负压为-3.3~-2.5V即可。
（6）将图6与图4对比可以看出，开关模块10额外引入第三类旁路开关： 第一开关71，且在开关模块10进行切换期间，所有的第一开关71导通，从而将所有主管的源漏短路。这样做的好处如下：通过引入偏置单元50和第一开关71，在开关模块10进行切换时，由于第一开关71导通，此时每一级主管的源漏都通过第一开关71连接至+2.5V偏置点，属于+2.5V强偏置，此时主管的源漏电压看到的阻抗降低，float作用削弱，提高了主开关VGS的切换速度；简单来说，引入第一开关71，使切换时各级主管源漏电压均处于强偏置状态，提升切换速度。
请参见图9，其示出了本公开实施例提供的开关切换性能示意图。如图9所示，曲线1描述开关控制信号VC的电压变化，曲线2描述引入快速切换电路的主开关31的栅极电压的变化（请参见图6的开关模块），曲线3描述未引入快速切换电路的主开关31的栅极电压的变化（请参见图3的开关模块）；此时，引入快速切换电路后，主开关31的栅极电压切换耗时由原来的6us降低至220ns（DC稳定值的90%）。
综上，本公开实施例提供了一种开关模块，通过偏置单元为开关主路的每一晶体管提供偏置电压，在状态切换时第二控制信号仅需要达到较低的负压即可关闭第一旁路单元中的旁路开关，电路实现简单；共用电阻链可以同时为多个主开关提供栅极电阻，无需为每一主开关单独提供多堆叠的栅极电阻，电路面积较小；在状态切换时主开关的栅极电阻被旁路，从而提高切换速度。
在本公开的另一实施例中，参见图10或图11，其示出了本公开实施例提供的一种开关切换方法的示意图。该方法应用于前述的开关模块10，且开关模块10的开关控制节点接收开关控制信号VC，开关模块10还响应于第二控制信号VG1和第一控制信号VG2进行工作。
在一些实施例中，开关控制信号VC可以由电平转换电路（level shift）产生。
在一些实施例中，一信号控制模块接收外部指令，该外部指令指示主开关31的动作模式、第一开关71的动作模式、第三开关611的动作模式、第二开关621的动作模式，动作模式包括这些开关的开（即开启）或关（即关断）；
根据外部指令，生成主控制信号VC、第一控制信号VG2、第二控制信号VG1，主控制信号VC控制主开关的开或关，第一控制信号VG2控制第一开关71的开或关，第二控制信号VG1控制第二开关621和第三开关611的开或关。
当外部指令指示主开关31开时：
向主开关31发送主控制信号VC，以控制主开关31切换为开；向第一开关71发送第一控制信号VG2，以控制第一开关71切换为开；向第二开关621和第三开关611发送第二控制信号VG1，以控制第二开关621和第三开关611切换为开；此时，可以参考图10中前一个切换期间的状态；
在第一时间段后：向第一开关71发送第一控制信号VG2，以控制第一开关71切换为关；向第二开关621和第三开关611发送第二控制信号VG1，以控制第二开关621和第三开关611切换为关。此时，可以参考图11中开启稳态的状态；在一些实施例中，第一时间段很短，第一时间段可以为几毫秒到几百毫秒，第一时间段为图10中前一个切换期间的时间段。
当外部指令指示主开关31关时：
向主开关31发送主控制信号VC，以控制主开关31切换为关；向第一开关71发送第一控制信号VG2，以控制第一开关71切换为开；向第二开关621和第三开关611发送第二控制信号VG1，以控制第二开关621和第三开关611切换为开；此时，可以参考图10中后一个切换期间的状态；
在第二时间段后：向第一开关71发送第一控制信号VG2，以控制第一开关71切换为关；向第二开关621和第三开关611发送第二控制信号VG1，以控制第二开关621和第三开关611切换为关。此时，可以参考图11中关闭稳态的状态；在一些实施例中，第二时间段很短，第二时间段可以为几毫秒到几百毫秒，第二时间段为图11中后一个切换期间的时间段。
请参见图10或图11，该开关切换方法包括：
（1）在开关模块10处于关闭稳态（即主开关关断时）时，开关控制信号VC为第一电压值VN，第二控制信号VG1为第三电压值VN2，第一控制信号VG2为第一电压值VN。
（2）在开关模块10由关闭稳态向开关稳态进行切换的过程中，开关控制信号VC为第二电压值VP，第二控制信号VG1为第四电压值VP2，第一控制信号VG2为第二电压值VP；
（3）在开关模块10处于开启稳态时，开关控制信号VC为第二电压值VP，第二控制信号VG1为第五电压值V0，第一控制信号VG2为第一电压值VN（图10）或者第二电压值VP（图11）；
（4）在开关模块10由开关稳态向切换稳态进行切换的过程中，开关控制信号VC为第一电压值VN，第二控制信号VG1为第四电压值VP2，第一控制信号VG2为第二电压值VP。
需要说明的是，第五电压值V0同时也是偏置单元50所提供的偏置电压。
在一些实施例中，在开关模块10中的晶体管均为N型掺杂的情况下，第一电压值VN和第三电压值VN2均为负电压，第二电压值VP、第四电压值VP2和第五电压值V0均为正电压。在另一些实施例中，第一电压值VN也可以为0。
即，第三电压值VN2<第一电压值VN≤0＜第五电压值V0<第二电压值VP<第四电压值VP2。
在一些实施例中，第三电压值VN2大于等于-3.3V，第四电压值VP2小于等于6V。
在一种具体的实施例中，VN=-0.8V，VN2=-3.3V，VP=+5V，VP2=+6V，V0=+1.7V。
请结合图6或图8，在关闭稳态的期间，所有的主开关31处于关闭状态，使得射频输入节点和射频输出节点电隔离，同时所有的第二开关621、所有的第三开关611和所有的第一开关71均处于关闭状态；
在由关闭稳态向开启稳态进行切换的期间，所有的主开关31逐步变化为开启状态，使得射频输入节点和射频输出节点逐步变化为电接通，同时所有的第二开关621、所有的第三开关611处于开启状态，将对应的电阻旁路，使得开关控制信号VC传输到每一主开关31的栅极，加快开启速度；同时，所有的第一开关71均处于开启状态，偏置单元50向每一主开关31的源漏之间提供正偏压（例如，V0=+2.5V），改善float效应；
在开启稳态的期间，所有的主开关31处于开启状态，使得射频输入节点和射频输出节点电接通，同时所有的第二开关621、所有的第三开关611均处于关闭状态；由于此时所有的主开关31处于开启状态，所有的第一开关71可以开启也可以关闭；
在由关闭稳态向开启稳态进行切换的期间，所有的主开关31逐步变化为关闭状态，使得射频输入节点和射频输出节点逐步变化为电隔离，同时所有的第二开关621、所有的第三开关611和所有的第一开关71均处于开启状态，加快切换速度且改善float效应。
在本公开的再一实施例中，提供了一射频开关器件80，该射频开关器件80包括多个选择支路，每一选择支路均包括至少一串联的开关模块和至少一并联的开关模块，开关模块为前述的开关模块10。
在一些实施例中，射频开关器件还包括多个隔直电容，多个隔直电容与多个开关模块串联连接；隔直电容的电容值大于20皮法。
在一些实施例中，至少部分串联的开关模块共用同一个偏置单元50，且偏置单元50提供第二偏置电压（弱偏置）；并联的开关模块具有各自的偏置单元50，且偏置单元50提供第一偏置电压（强偏置）。
在一种具体的实施例中，参见图12，其示出了一种射频开关器件80的结构示意图。如图12所示，射频开关器件80包括N个选择支路（图12以N=2进行示出），每一选择支路均包括1个串联的开关模块10和1个并联的开关模块10；应理解，图12中的10x表示开关模块10中除了偏置单元50之外的电路结构；
所有的选择支路中的第1个开关模块（相当于并联结构SR）的射频输入节点均耦接至同一第一信号节点RFC，第n个选择支路中的第1个开关模块的射频输出节点耦接至第n个第二信号节点（例如图12中的RF1、RF2）；n和N均为正整数，n≤N；
第n个选择支路中的第2个开关模块（相当于串联结构SH）的射频输入节点与所属选择支路中的第1个开关模块的射频输出节点耦接，每一选择支路中的第2个开关模块的射频输出节点均耦接至接地端。
在图12中，第二信号节点RF1、RF2分别与不同的下一级射频器件/上一级射频器件连接，VC_RF1是指第1个选择支路中的第1个开关模块的开关控制信号，VG1_RF1是指第1个选择支路中的第1个开关模块的第二控制信号，VG2_RF1是指第1个选择支路中的第1个开关模块的第一控制信号；VC_H是指第1个选择支路中的第2个开关模块的开关控制信号，VG1_H是指第1个选择支路中的第2个开关模块的第二控制信号，VG2_H是指第1个选择支路中的第2个开关模块的第一控制信号；VC_RF2是指第2个选择支路中的第1个开关模块的开关控制信号，VG1_RF2是指第2个选择支路中的第1个开关模块的第二控制信号，VG2_RF2是指第2个选择支路中的第1个开关模块的第一控制信号；VC_H_RF2是指第2个选择支路中的第2个开关模块的开关控制信号，VG1_H_RF2是指第2个选择支路中的第2个开关模块的第二控制信号，VG2_H_RF2是指第2个选择支路中的第2个开关模块的第一控制信号。
还需要说明的是，虽然选择支路中的2个开关模块具有类似的结构，但是这2个开关模块中的器件参数可以是不同的，器件参数至少包括晶体管的尺寸、电阻大小。
需要说明的是，每一选择支路中的第1个开关模块的射频输出端口与下一级射频器件连接，且所有选择支路中的第1个开关模块均共用1个偏置单元50，且偏置单元50提供第二偏置电压。
每一选择支路中的第2个开关模块的射频输出端口与接地端连接，且每一选择支路中的第2个开关模块具有各自的偏置单元50，且偏置单元50提供第一偏置电压。
也就是说，每一选择支路中的第1个开关模块的偏置单元的内阻较大，即节点1采用弱偏置，每一选择支路中的第2个开关模块的偏置单元的内阻较小，即节点2采用强偏置。
具体来说，（1）在射频开关器件中，主管的源漏偏置包含两种恒定正压偏置（偏置电压一致），串联的开关模块10的偏置1是弱偏置（偏置源内阻大，百kΩ量级），可以通过电阻分压等电路结构进行提供，此处的作用主要稳定偏压，若只依靠节点2进行偏置，则因偏置源阻抗的影响，可能存在漏电流现象，导致节点1处的实际偏置电压不及预期；同时节点1偏置源内阻大，不会影响小信号插损等性能；（2）偏置2为强偏置（偏置源内阻小，百Ω量级以内），用以在切换过程中向主管源漏提供一个较小的阻抗，提升切换速度；偏置点2可以由内部偏置单元或芯片外部直接供电等方式提供。
切换期间，对于串联和并联的开关模块，第一开关71均为开启状态，因此不管是串联和并联的开关模块，其主开关的源漏极均通过各自的第一开关71接到了并联的强偏置2上。此外，对于强偏置2，其电压不容易受到电压波动影响（内阻小），所以切换期间中串联和并联的主开关源漏电压比较稳定在偏置电压上，波动小，而只有主开关的栅极电压在切换，此时主开关的栅源电压Vgs电压切换速度更快，改善了切换速度。
还需要说明的是，由于开关模块10为主路中的每一晶体管的源漏提供恒定正压偏置后，需要在射频输入/输出端口引入电容进行隔直流处理，本公开实施例采用串联电容进行隔直。隔直电容常常会使用配套的静电保护结构，例如使用晶体管做的静电保护结构，会有漏电流。而在本方案中，节点1使用阻抗较大的弱偏置，可以调整漏电流的大小，改善漏电流。
具体来说，如图12所示，射频开关器件80还包括第一隔直电容81、N个第二隔直电容82和N个第三隔直电容83；
所有的选择支路中的第1个开关模块10的射频输入节点经由第一隔直电容81耦接至第一信号节点；
第n个选择支路中的第1个开关模块10的射频输出节点经由第n个第二隔直电容82耦接至第n个第二信号节点；
第n个选择支路中的第2个开关模块10的射频输出节点经由第n个第三隔直电容83耦接至接地端。
需要说明的是，考虑对***损耗、匹配性能的影响，第一隔直电容、任一第二隔直电容和任一第三隔直电容的电容值大于20皮法。
还需要说明的是，图12仅为射频开关器件80的一种具体示例，射频开关器件80可以包括更多的支路。
图13提供了由多个射频开关器件80组合形成的射频器件，特别地，图13中无需设置隔直流电容81，因为节点1的左右均为恒定正压偏置；类似的，在图13中，VC_RF3/VG1_RF3/VG2_RF3、VC_H_RF3/VG1_H_RF3/VG2_H_RF/3、VC_RF4/VG1_RF4/VG2_RF4、VC_H_RF4/VG1_H_RF4/VG2_H_RF/4中是指对应的开关模块10的开关控制信号/第二控制信号/第一控制信号。
以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。

Claims (15)

1.一种开关模块，其特征在于，所述开关模块包括开关控制节点、射频输入节点、射频输出节点、多个第一电阻、多个主开关和偏置单元；
每一所述主开关包括第一端、第二端以及控制端，所述控制端被配置为选择性导通所述第一端和所述第二端；多个所述主开关的所述第一端和所述第二端串联在所述射频输入节点和所述射频输出节点之间，每一所述主开关的控制端均连接至所述开关控制节点；
所述主开关的第一端和第二端之间并联有所述第一电阻；
所述偏置单元与至少一所述主开关的第一端或第二端连接；所述偏置单元，被配置为向所述主开关的所述第一端和所述第二端提供偏置电压。
2.根据权利要求1所述的开关模块，其特征在于，所述偏置单元包括：
第一分压单元和第二分压单元，所述第一分压单元的第一端连接电源电压，所述第一分压单元的第二端连接所述第二分压单元的第一端，所述第二分压单元的第二端接地；
运算放大器，所述运算放大器的第一输入端连接所述第一分压单元的第二端，所述运算放大器的第二输入端接收一反馈信号；
第一晶体管和第二晶体管，所述第一晶体管的第一端连接所述电源电压，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的第二端接地，所述第一晶体管的控制端连接所述运算放大器的输出端，所述第二晶体管的控制端接收一偏置辅助信号；
第三晶体管，所述第三晶体管的控制端连接所述第一晶体管的第二端，所述第三晶体管的第一端连接所述电源电压，所述第三晶体管的第二端输出所述偏置电压；
第三分压单元和第四分压单元，所述第三分压单元的第一端连接所述第三晶体管的第二端，所述第三分压单元的第二端连接所述第四分压单元的第一端，所述第四分压单元的第二端接地，所述第三分压单元的第二端输出所述反馈信号。
3.根据权利要求2所述的开关模块，其特征在于，所述偏置单元还包括：
第一电容，与所述第二分压单元并联；
第二电容，并联在所述第三晶体管的第二端与地之间。
4.根据权利要求1所述的开关模块，其特征在于，所述偏置单元为线性稳压器。
5.根据权利要求1所述的开关模块，其特征在于，
当所述开关模块的射频输出节点与接地端连接时，所述偏置单元的内阻为第一值，以提供第一偏置电压，且所述偏置单元的输出端连接至最靠近接地端的所述主开关的靠近接地端的一端；
当所述开关模块的射频输出节点与上一级射频器件或下一级射频器件连接时，所述偏置单元的内阻为第二值，以提供第二偏置电压；
其中，所述第一偏置电压和所述第二偏置电压的电压值相同，所述第一值小于所述第二值。
6.根据权利要求5所述的开关模块，其特征在于，10Ω≤第一值≤200Ω，第二值≥100kΩ；
在所述主开关为N型掺杂的情况下，所述偏置电压为正电压。
7.根据权利要求1-6中任一所述的开关模块，其特征在于，还包括多个第一开关，所述第一电阻并联有所述第一开关；
所述第一开关，被配置为响应于第一控制信号，选择性短路所述第一电阻。
8.根据权利要求1-6任一项所述的开关模块，其特征在于，还包括多个第二电阻和多个第二开关；
相邻2个所述主开关的控制端之间并联有所述第二电阻；
所述第二开关的两端与所述第二电阻并联，所述第二开关，配置为响应于第二控制信号，选择性短路所述第二电阻。
9.根据权利要求8所述的开关模块，其特征在于，还包括至少一共用电阻链和多个第三开关，至少一所述主开关的控制端设置有共用电阻链，所述开关控制节点经由所述共用电阻链后到达对应的所述主开关的控制端；
所述共用电阻链均包括多个第三电阻，在每一所述共用电阻链中，首个所述第三电阻连接至所述开关控制节点，且末尾的所述第三电阻连接至其中一个所述第二电阻；
所述第三开关的两端与所述第三电阻并联，所述第三开关，配置为响应于第二控制信号，选择性短路所述第三电阻；
在所述共用电阻链的数量为1时，中间位置的所述主开关设置有所述共用电阻链；
在所述共用电阻链的数量为2时，1/3位置处的所述主开关设置有第1个所述共用电阻链；对于第2个所述共用电阻链，2/3位置处的所述主开关设置有第2个所述共用电阻链。
10.根据权利要求9所述的开关模块，其特征在于，
所述第三电阻的总数量大于或等于所述主开关的总数量，10 kΩ≤第二电阻的阻值≤200kΩ；
100Ω≤第三电阻的阻值≤10kΩ；
在同一所述共用电阻链中，多个所述第三电阻的阻值不完全相同。
11.一种开关切换方法，其特征在于，应用于如权利要求8-10任一项所述开关模块，所述方法包括：
接收外部指令，所述外部指令指示主开关、第一开关、第二开关和第三开关的动作模式，所述动作模式包括开关的开或关；
根据所述外部指令，生成主控制信号、第一控制信号和第二控制信号，所述主控制信号控制所述主开关的开或关，所述第一控制信号控制所述第一开关的开或关，所述第二控制信号控制所述第二开关和所述第三开关的开或关；
当所述外部指令指示所述主开关开时：
向所述主开关发送所述主控制信号，以控制所述主开关切换为开；向所述第一开关发送所述第一控制信号，以控制所述第一开关切换为开；向所述第二开关和所述第三开关发送所述第二控制信号，以控制所述第二开关和所述第三开关切换为开；
在第一时间段后：
向所述第一开关发送所述第一控制信号，以控制所述第一开关切换为关；向所述第二开关和所述第三开关发送所述第二控制信号，以控制所述第二开关和所述第三开关切换为关；
当所述外部指令指示所述主开关关时：
向所述主开关发送所述主控制信号，以控制所述主开关切换为关；向所述第一开关发送所述第一控制信号，以控制所述第一开关切换为开；向所述第二开关和所述第三开关发送所述第二控制信号，以控制所述第二开关和所述第三开关切换为开；
在第二时间段后：
向所述第一开关发送所述第一控制信号，以控制所述第一开关切换为关；向所述第二开关和所述第三开关发送所述第二控制信号，以控制所述第二开关和所述第三开关切换为关。
12.根据权利要求11所述的方法，其特征在于，
当所述外部指令指示所述主开关开时：所述开关控制信号由第一电压值变为第二电压值，所述第一控制信号由所述第一电压值为第二电压值，所述第二控制信号由第三电压值变为第四电压值；
在所述第一时间段后：
所述开关控制信号为所述第二电压值，所述第一控制信号为所述第一电压值或者第二电压值，所述第二控制信号变为第五电压值；
当所述外部指令指示所述主开关关时：
所述开关控制信号为所述第一电压值，所述第一控制信号为第二电压值，所述第二控制信号为第四电压值；
在所述第二时间段后：
所述开关控制信号为第一电压值，所述第一控制信号为第一电压值，所述第二控制信号变为第三电压值；
其中，在所述开关模块中的晶体管或开关均为N型掺杂的情况下，所述第三电压值<所述第一电压值≤0＜第五电压值<第二电压值<第四电压值，且所述开关模块中偏置单元提供的偏置电压为所述第五电压值。
13.一种射频开关器件，其特征在于，所述射频开关器件包括多个选择支路，每一选择支路均包括至少一串联的开关模块和至少一并联的所述开关模块，所述开关模块为如权利要求1-10任一项所述的开关模块。
14.根据权利要求13所述的器件，其特征在于，所述射频开关器件还包括多个隔直电容，多个所述隔直电容与多个所述开关模块串联连接；
所述隔直电容的电容值大于20皮法。
15.根据权利要求14所述的器件，其特征在于，
至少部分串联的所述开关模块共用同一个偏置单元，且所述偏置单元提供第二偏置电压；并联的所述开关模块具有各自的偏置单元，且所述偏置单元提供第一偏置电压。
CN202410082803.XA 2024-01-19 2024-01-19 一种开关模块、开关切换方法和射频开关器件 Active CN117614427B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410082803.XA CN117614427B (zh) 2024-01-19 2024-01-19 一种开关模块、开关切换方法和射频开关器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410082803.XA CN117614427B (zh) 2024-01-19 2024-01-19 一种开关模块、开关切换方法和射频开关器件

Publications (2)

Publication Number Publication Date
CN117614427A true CN117614427A (zh) 2024-02-27
CN117614427B CN117614427B (zh) 2024-04-26

Family

ID=89960171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410082803.XA Active CN117614427B (zh) 2024-01-19 2024-01-19 一种开关模块、开关切换方法和射频开关器件

Country Status (1)

Country Link
CN (1) CN117614427B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117997317A (zh) * 2024-04-03 2024-05-07 上海安其威微电子科技有限公司 一种开关模块及其控制方法、存储介质和器件

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141794A (ja) * 2000-10-31 2002-05-17 Toshiba Information Systems (Japan) Corp 半導体集積回路
US20060194567A1 (en) * 2001-10-10 2006-08-31 Kelly Dylan J Symmetrically and asymmetrically stacked transistor grouping RF switch
CN101373388A (zh) * 2007-08-23 2009-02-25 扬智科技股份有限公司 调整装置
CN103383580A (zh) * 2012-05-03 2013-11-06 三星半导体(中国)研究开发有限公司 自适应低压差线性稳压器
US20180167062A1 (en) * 2016-12-12 2018-06-14 Psemi Corporation Methods and Devices to Improve Switching Time by Bypassing Gate Resistor
US20180175851A1 (en) * 2016-12-21 2018-06-21 Qorvo Us, Inc. Transistor-based radio frequency (rf) switch
US20190140687A1 (en) * 2017-11-07 2019-05-09 Qorvo Us, Inc. Radio frequency switch branch circuitry
US20190149142A1 (en) * 2017-11-10 2019-05-16 Qorvo Us, Inc. Radio frequency switching circuitry with reduced switching time
US20190305768A1 (en) * 2018-03-28 2019-10-03 Psemi Corporation Stacked FET Switch Bias Ladders
CN213783269U (zh) * 2020-12-31 2021-07-23 锐石创芯（深圳）科技有限公司 一种射频开关电路及射频前端模组
CN113872576A (zh) * 2021-09-24 2021-12-31 上海华虹宏力半导体制造有限公司 射频开关电路
US20220321113A1 (en) * 2021-03-15 2022-10-06 Psemi Corporation Bypass circuitry to improve switching speed
CN115395937A (zh) * 2022-07-25 2022-11-25 上海唯捷创芯电子技术有限公司 一种具有高耐受功率的射频开关电路、芯片及其电子设备
CN217985026U (zh) * 2022-06-06 2022-12-06 苏州瀚宸科技有限公司 一种射频开关电路
CN217985024U (zh) * 2022-06-06 2022-12-06 苏州瀚宸科技有限公司 一种射频开关电路
US20230105033A1 (en) * 2021-10-01 2023-04-06 Psemi Corporation Methods and apparatus for reducing switching time of rf fet switching devices
CN116318199A (zh) * 2023-03-02 2023-06-23 中国科学院微电子研究所 一种射频开关及其控制方法
US20230216490A1 (en) * 2022-01-06 2023-07-06 Skyworks Solutions, Inc. Switching time reduction of an rf switch
EP4216437A1 (en) * 2022-01-25 2023-07-26 Infineon Technologies AG Rf switch with switching time acceleration
CN116979942A (zh) * 2023-07-28 2023-10-31 上海华虹宏力半导体制造有限公司 天线调谐开关电路
CN117040509A (zh) * 2022-06-06 2023-11-10 苏州瀚宸科技有限公司 一种射频开关电路
CN220325605U (zh) * 2023-07-27 2024-01-09 锐石创芯(深圳)科技股份有限公司 射频开关结构以及射频前端模组

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141794A (ja) * 2000-10-31 2002-05-17 Toshiba Information Systems (Japan) Corp 半導体集積回路
US20060194567A1 (en) * 2001-10-10 2006-08-31 Kelly Dylan J Symmetrically and asymmetrically stacked transistor grouping RF switch
CN101373388A (zh) * 2007-08-23 2009-02-25 扬智科技股份有限公司 调整装置
CN103383580A (zh) * 2012-05-03 2013-11-06 三星半导体(中国)研究开发有限公司 自适应低压差线性稳压器
US20180167062A1 (en) * 2016-12-12 2018-06-14 Psemi Corporation Methods and Devices to Improve Switching Time by Bypassing Gate Resistor
US20180175851A1 (en) * 2016-12-21 2018-06-21 Qorvo Us, Inc. Transistor-based radio frequency (rf) switch
US20190140687A1 (en) * 2017-11-07 2019-05-09 Qorvo Us, Inc. Radio frequency switch branch circuitry
US20190149142A1 (en) * 2017-11-10 2019-05-16 Qorvo Us, Inc. Radio frequency switching circuitry with reduced switching time
US20190305768A1 (en) * 2018-03-28 2019-10-03 Psemi Corporation Stacked FET Switch Bias Ladders
CN213783269U (zh) * 2020-12-31 2021-07-23 锐石创芯（深圳）科技有限公司 一种射频开关电路及射频前端模组
US20220321113A1 (en) * 2021-03-15 2022-10-06 Psemi Corporation Bypass circuitry to improve switching speed
CN113872576A (zh) * 2021-09-24 2021-12-31 上海华虹宏力半导体制造有限公司 射频开关电路
US20230105033A1 (en) * 2021-10-01 2023-04-06 Psemi Corporation Methods and apparatus for reducing switching time of rf fet switching devices
US20230216490A1 (en) * 2022-01-06 2023-07-06 Skyworks Solutions, Inc. Switching time reduction of an rf switch
EP4216437A1 (en) * 2022-01-25 2023-07-26 Infineon Technologies AG Rf switch with switching time acceleration
CN217985026U (zh) * 2022-06-06 2022-12-06 苏州瀚宸科技有限公司 一种射频开关电路
CN217985024U (zh) * 2022-06-06 2022-12-06 苏州瀚宸科技有限公司 一种射频开关电路
CN117040509A (zh) * 2022-06-06 2023-11-10 苏州瀚宸科技有限公司 一种射频开关电路
CN115395937A (zh) * 2022-07-25 2022-11-25 上海唯捷创芯电子技术有限公司 一种具有高耐受功率的射频开关电路、芯片及其电子设备
CN116318199A (zh) * 2023-03-02 2023-06-23 中国科学院微电子研究所 一种射频开关及其控制方法
CN220325605U (zh) * 2023-07-27 2024-01-09 锐石创芯(深圳)科技股份有限公司 射频开关结构以及射频前端模组
CN116979942A (zh) * 2023-07-28 2023-10-31 上海华虹宏力半导体制造有限公司 天线调谐开关电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117997317A (zh) * 2024-04-03 2024-05-07 上海安其威微电子科技有限公司 一种开关模块及其控制方法、存储介质和器件

Also Published As

Publication number Publication date
CN117614427B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
US10505537B2 (en) Radio frequency antenna switch
US10498332B2 (en) System and method for a driving a radio frequency switch
CN117614427B (zh) 一种开关模块、开关切换方法和射频开关器件
US7286001B2 (en) High-frequency switching device and semiconductor device
US7391282B2 (en) Radio-frequency switch circuit and semiconductor device
US6094088A (en) Radio frequency switch circuit having resistors connected to back gates of transistors
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
CN103684381A (zh) 具有适应性漏极与源极电压的射频切换器
US20100225378A1 (en) Radio frequency switching circuit and semiconductor device
WO2017092682A1 (zh) 多路径开关电路、芯片及通信终端
US8207781B2 (en) SPDT switch for radio frequency switching and method for enhancing isolation thereof
US11264984B2 (en) Single supply RF switch driver
CN103684382A (zh) 具有路径充放电路的射频切换器
CA2296403A1 (en) Electronic analog switch
CN117614426A (zh) 一种开关模块、开关切换控制方法、射频开关器件
US10469121B2 (en) Non-linear shunt circuit for third order harmonic reduction in RF switches
US20180358964A1 (en) Bidirectional switch circuit and switch device
US20230246639A1 (en) Switching time reduction of an rf switch
CN117476639A (zh) 射频(rf)开关电路中的静电放电(esd)保护
US20230238952A1 (en) Rf switch with switching time acceleration
JP3891443B2 (ja) 高周波スイッチ回路及び半導体装置
KR20220001812A (ko) Rf 스위치
CN219145388U (zh) 射频通路、射频开关及电子设备
KR102117478B1 (ko) 고주파 스위치
CN212210953U (zh) 低噪声放大器及射频接收机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant