CN117594462A - 凸块的成型方法 - Google Patents

凸块的成型方法 Download PDF

Info

Publication number
CN117594462A
CN117594462A CN202311552340.0A CN202311552340A CN117594462A CN 117594462 A CN117594462 A CN 117594462A CN 202311552340 A CN202311552340 A CN 202311552340A CN 117594462 A CN117594462 A CN 117594462A
Authority
CN
China
Prior art keywords
photoresist
layer
window
forming
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311552340.0A
Other languages
English (en)
Inventor
王爱君
贺国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Qizhong Technology Co ltd
Chipmore Technology Corp Ltd
Original Assignee
Hefei Qizhong Technology Co ltd
Chipmore Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Qizhong Technology Co ltd, Chipmore Technology Corp Ltd filed Critical Hefei Qizhong Technology Co ltd
Priority to CN202311552340.0A priority Critical patent/CN117594462A/zh
Publication of CN117594462A publication Critical patent/CN117594462A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了凸块的成型方法，包括如下步骤：提供基板，所述基板的上表面成型有焊垫和绝缘层，所述焊垫自绝缘层上的绝缘层开口向外暴露；在绝缘层及焊垫的上表面成型种子层；在所述种子层的上表面成型光阻结构，其中，所述光阻结构包括向外暴露所述焊垫的光阻开窗和若干光阻层，若干光阻层自光阻开窗向外依次排布；在光阻开窗内成型凸块。本发明通过多次成型电阻层降低了大块光阻产生的收缩内应力，降低了电镀过程中产生渗渡现象发生的频次，提高了产品良率。

Description

凸块的成型方法
技术领域
本发明涉及晶圆级封装技术领域，特别是凸块的成型方法。
背景技术
IC芯片先进封装主要是指倒装(Fl ipChip)，晶圆级封装(Waferlevelackage)，2.5D封装(interposer，RDL等)，3D封装(TSV)等封装技术。凸块(Bump)作为先进封装的关键组件，其制作技术(Bumping)更是高端先进封装的重要代表技术之一。极细的凸块间距、极高的脚密度需求，对凸块的散热能力、电性能、可靠性均提出了更高的需求。
现有技术中，晶圆凸块制作技术中，以光刻配合电镀沉积方式最为常见。但此类方式电镀成型后的金属凸块经常会出现渗镀(Under plat ing)，渗镀问题的出现容易造成导电的异常，造成产品的异常，影响封装芯片的良品率。
发明内容
本发明的目的是提供一种凸块的成型方法，以解决现有技术中的不足，它通过多次成型电阻层降低了大块光阻产生的收缩内应力，降低了电镀过程中产生渗渡现象发生的频次，提高了产品良率。
本发明提供的凸块的成型方法，包括如下步骤：
提供基板，所述基板的上表面成型有焊垫和绝缘层，所述焊垫自绝缘层上的绝缘层开口向外暴露；
在绝缘层及焊垫的上表面成型种子层；
在所述种子层的上表面成型光阻结构，其中，所述光阻结构包括向外暴露所述焊垫的光阻开窗和若干光阻层，若干光阻层自光阻开窗向外依次排布；
在光阻开窗内成型凸块。
进一步的，所述光阻结构中光阻层共包括两层，分别是第一光阻层和第二光阻层，第二光阻层和第一光阻层自光阻开窗向外依次排布，所述光阻结构的具体成型方法如下：
成型第一过度光阻层；
采用第一次曝光显影工艺去除部分第一过度光阻层以形成向外暴露所述焊垫的第一光阻开窗，剩余的第一过度光阻层则形成所述第一光阻层；
至少在第一光阻开窗内成型第二过度光阻层；
采用第二次曝光显影工艺去除位于第一光阻开窗内的部分第二过度光阻层以形成所述光阻开窗，所述光阻开窗的尺寸小于所述第一光阻开窗，以使残留在第一光阻开窗内的第二过度光阻层形成所述第二光阻层。
进一步的，所述光阻开窗的中心与所述第一光阻开窗的中心位置相对。
进一步的，在成型所述第二过度光阻层时，部分第二过度光阻层同时覆盖在所述第一光阻层的上表面，以使光阻开窗成型后，第二光阻层与第一光阻层在竖向方向上也具有相对堆叠设置的部分。
进一步的，第一次曝光显影工艺包括采用第一掩膜版进行的曝光工艺；第二次曝光显影工艺包括采用第二掩膜版进行的曝光工艺；
第一掩膜版和第二掩膜版均包括遮光图案，所述第一掩膜版的遮光图案大于第二掩膜版的遮光图案并可对第二掩膜版的遮光图案形成覆盖。
进一步的，所述凸块包括自下而上依次成型的第一电镀层、第二电镀层及第三电镀层；
所述第一电镀层材质为铜或金，所述第一电镀层厚度范围3～70um；
第二电镀层的材质为镍，第二电镀层厚度范围1～5um；
第三电镀层的材质为金、锡或锡银的一种，所述第三电镀层厚度范围0.5～40um。
本发明还公开了一种凸块的成型方法，包括如下步骤：
提供基板，所述基板的上表面成型有焊垫和绝缘层，所述焊垫自绝缘层上的绝缘层开口向外暴露；
在绝缘层及焊垫的表面成型种子层；
在种子层的表面成型第一过度光阻层，在第一过度光阻层上形成向外暴露所述焊垫的第一光阻开窗，剩余第一过度光阻层则作为第一光阻层；
在第一光阻开窗内成型布线金属层；
至少在第一光阻开窗内成型第二过度光阻层，其中，第二过度光阻层位于布线金属层的表面；
去除第一光阻开窗内的部分第二过度光阻层以形成向外暴露布线金属层的光阻开窗，所述光阻开窗的尺寸小于所述第一光阻开窗，剩余在第一光阻开窗内的第二过度光阻层则形成第二光阻层，第二光阻层与第一光阻层自光阻开窗向外依次排布；
在光阻开窗内成型凸块。
进一步的，在成型所述第二过度光阻层时，部分第二过度光阻层同时覆盖在所述第一光阻层的上表面，以使光阻开窗成型后，第二光阻层与第一光阻层在竖向方向上也具有相对堆叠设置的部分。
进一步的，在成型完凸块后还包括：去除第一光阻层和第二光阻层，并且去除布线金属层覆盖区域之外的种子层。
进一步的，所述布线金属层的尺寸大于焊垫的尺寸，布线金属层的尺寸不小于所述凸块的尺寸。
与现有技术相比，本发明将原本整块的光阻层分成多块，多块的光阻层自光阻开窗向外排布，避免了较大块光阻层的使用，进而避免了较大块光阻层产生的收缩内应力，收缩内应力会使电阻层与种子层之间产生缝隙，进而产生渗渡的问题，本申请通过多次成型电阻层降低了电镀过程中产生渗渡现象发生的频次，提高了产品良率。
附图说明
图1-10是本发明第一实施例公开的凸块的成型方法的流程示意图；
图11-21是本发明第二实施例公开的凸块的成型方法的流程示意图；
附图标记说明：10-基板，20-焊垫，30-绝缘层，300-绝缘层开口，301-钝化层，302-介电层，40-种子层，
50-光阻结构，500-光阻层，5001-第一光阻层，5002-第二光阻层，
501-光阻开窗，502-第一过度光阻层，5021-第一光阻开窗，503-第二过度光阻层，
60-凸块，601-第一电镀层，602-第二电镀层，603-第三电镀层，70-布线金属层。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明的实施例：如图1所示，请参见图1-10，为本发明第一种实施例所提供的凸块的成型方法。
如图1所示，提供基板10，所述基板10的上表面成型有焊垫20和绝缘层30，所述焊垫20自绝缘层30上的绝缘层开口300向外暴露。
具体地，基板10为晶圆本体(也称芯片、硅片)。焊垫20为晶圆表面的金属层，焊垫20材质包括但不限于铝、铜、金等金属合金；较佳实施例中，焊垫20优选为铝垫。
绝缘层30为晶圆表面保护层，材质包括但不限于氮化硅、氧化硅等无机薄膜材料或者聚酰亚胺等介电性能好的光敏性有机聚合物材料。
绝缘层30包括钝化层301，焊垫20自钝化层开口向外暴露，此时绝缘层开口300即为钝化层开口。在上述实施例中绝缘层30只设置一层钝化层301，在其他实施例中绝缘层30可以设置有多层。
具体的，如图2所示，绝缘层30还包括覆盖在钝化层301上表面的介电层302，介电层302上设置有介电层开口，介电层开口与钝化层开口位置相对，此时介电层开口和钝化层开口共同形成的开口形成所述绝缘层开口300，焊垫20最终自介电层开口向外露出。
介电层302对钝化层301起到一定的缓冲保护作用。介电层302材质包括但不限于氮化硅、氧化硅等无机薄膜材料或者聚酰亚胺等介电性能好的光敏性有机聚合物材料。
如图3所示，在所述绝缘层30及焊垫20的表面成型种子层40。
具体地，种子层40通过溅镀的方式生成，包括位于下层的下金属层和位于上层的上金属层，下金属层覆盖绝缘层30及焊垫20的上表面，下金属层材质包括但不限于钛、钛钨等其他钛的金属合金或者化合物，上金属层材质为铜、金等金属，且优选为铜。下金属层能阻挡金属向晶圆扩散，且能提高金属在晶圆表面的黏附强度。
上金属层用以在电镀成型凸块的过程中，电镀液中的铜离子与电子结合成型镀在上金属层表面的铜；上金属层可以提供铜晶核，晶核越多，结晶越均匀，避免晶粒异常长大，导致凸块异常。
如图7所示，在所述种子层40的上表面成型光阻结构50，其中，所述光阻结构50包括向外暴露所述焊垫20的光阻开窗501和若干光阻层500，若干光阻层500自光阻开窗501向外依次排布；
如图8所示，在光阻开窗501内成型凸块60。
现有技术中一般在种子层40上形成的光阻层是整层的，作为整层的光阻其由于宽度较大，其收缩内应力也较大，这样容易在光阻开窗的边缘形成收缩，进而容易在光阻层与种子层之间产生缝隙，在电镀过程中电镀液会顺着缝隙向下渗渡，从而造成产品出现问题。
本发明中将原本整块的光阻层500分成多块，多块的光阻层500自光阻开窗501向外排布，降低了较大块光阻层产生的收缩内应力，进而避免了收缩内应力造成的缝隙的出现，降低了电镀过程中产生渗渡现象发生的频次，提高了产品良率。
在本实施例中，如图7所示，所述光阻结构50中光阻层500共包括两层，分别是第一光阻层5001和第二光阻层5002，第二光阻层5002和第一光阻层5001自光阻开窗501向外依次排布，第二光阻层5002相对第一光阻层5001位于更靠近光阻开窗500的位置，光阻开窗501的边界位于第二光阻层5002上，所述第一光阻层5001为第二光阻层5002提供支撑。
具体的，所述光阻结构50的具体成型方法如下：
如图4所示，成型第一过度光阻层502。具体的，可以通过涂布光刻胶或贴膜方式在所述绝缘层30的表面及焊垫20形成第一过度光阻层502。第一过度光阻层502作为完整的一层同时覆盖在绝缘层30与焊垫20的上表面。第一过度光阻层502作为第一光阻层5001成型过程中的中间过度产物，在第一过度光阻层502上开设第一光阻开窗5021后即形成第一光阻层5001。
如图5所示，采用第一次曝光显影工艺去除部分第一过度光阻层502以形成向外暴露所述焊垫的第一光阻开窗5021，去除第一过度光阻层502的区域即为第一光阻开窗5021形成位置，形成第一光阻开窗5021后的剩余第一过度光阻层502则形成所述第一光阻层5001；
如图6所示，至少在第一光阻开窗5021内成型第二过度光阻层503；第二过度光阻层503同样可以采用涂布光刻胶或者贴膜的方式形成，第二过度光阻层503可以只形成在第一光阻开窗5021内也可以同时覆盖在第一光阻层5001上表面。本实施例中第二过度光阻层503同时覆盖在第一光阻层5001上表面。
如图7所示，采用第二次曝光显影工艺去除位于第一光阻开窗5021内的部分第二过度光阻层503以形成所述光阻开窗501，所述光阻开窗501的尺寸小于所述第一光阻开窗5021，以使残留在第一光阻开窗5021内的第二过度光阻层503形成所述第二光阻层5002。
第二光阻层5002和第一光阻层5001一起构成所述光阻结构50，在本实施例中的光阻结构50具有两层结构，当然在其他实施例中还可以设置有三层或四层的光阻层，第三光阻层的成型方式可参考第二光阻层5002，先在第二光阻层5002上形成第二光阻开窗，然后至少在第二光阻开窗内成型第三过度光阻层，去除位于第二光阻开窗内的部分第三过度光阻层以使剩余的第三过度光阻层形成所述第三光阻层。
在本实施例中，所述光阻开窗501的中心与所述第一光阻开窗5021的中心位置相对，并且由于光阻开窗501的尺寸小于第一光阻开窗5021，因此，如图7所示，在光阻开窗501形成后，剩余在第一光阻开窗5021内并位于光阻开窗501相对两侧的第二光阻层5002厚度是相同的，这样结构的设置能够更好的使第二光阻层5002保持稳定性。
上述实施例中第二过度光阻层503只设置在第一光阻开窗5021内，进一步的，为了使第二光阻层5002具有更高的稳定性，所述第二过度光阻层503不仅形成在第一光阻开窗5021内，第二过度光阻层503也同时成型在第一光阻层5001的上表面。
具体的，如图6所示，在成型所述第二过度光阻层503时，部分第二过度光阻层503同时覆盖在所述第一光阻层5001的上表面，以使光阻开窗501成型后，第二光阻层5002与第一光阻层5001在竖向方向上也具有相对堆叠设置的部分。
第二光阻层5002具有水平延伸部分和竖向延伸部分，水平延伸部分与第一光阻层5001在竖向方向上堆叠设置，竖向延伸部分与第二光阻层5002在远离光阻开窗501的方向上依次设置，第二光阻层5002的水平延伸部分和竖向延伸部分一体成型并连接在一起。
具体的，第一次曝光显影工艺包括采用第一掩膜版进行的曝光工艺；第二次曝光显影工艺包括采用第二掩膜版进行的曝光工艺；第一掩膜版和第二掩膜版均包括遮光图案，所述第一掩膜版的遮光图案大于第二掩膜版的遮光图案并可对第二掩膜版的遮光图案形成覆盖。
本申请的光阻层均采用负性光刻胶，负性光刻胶的未感光部分会溶于显影液中形成开窗，而感光部分显影后仍然留在基片表面形成光阻层。所以，本申请中的遮光图案为遮光区，能够遮住曝光工艺中的光照，便于后续溶解，其他地方为透光区，接受光照形成光阻层。
在曝光工艺过程中，第一掩膜版的遮光图案对应的位置形成第一光阻开窗5021，第二掩膜版的遮光图案对应的位置则形成光阻开窗501，由于光阻开窗501的尺寸小于第一光阻开窗5021，因此，第一掩膜版的遮光图案的尺寸要大于第二掩膜版的遮光图案，并且第一掩膜版在相应的光阻层上所对应的遮光区域能够完全覆盖第二掩膜版在相应的光阻层上的遮光区域。
曝光显影工艺还包括在曝光工艺后的显影工艺，显影工艺中采用溶液将遮光图案对应的区域溶解，从而形成相应的开窗。
如图8所示，在形成光阻开窗501后，在光阻开窗501内电镀形成凸块60。所述凸块60包括自下而上依次成型的第一电镀层601、第二电镀层602及第三电镀层603；在一种实施例中可以只成型第一电镀层601，第一电镀层601即为凸块，主要起电性导通作用，第二电镀层602和第三电镀层603可选择性生成。
所述第一电镀层601材质为铜或金，所述第一电镀层601厚度范围3～70um；
第二电镀层602的材质为镍，第二电镀层602厚度范围1～5um；
第三电镀层603的材质为金、锡或锡银的一种，所述第三电镀层603厚度范围0.5～40um。需要说明的是上述电镀层的厚度可视客户需求而定，此处并不限制。
如图9所示，在电镀完成后还包括去除所述光阻开窗501之外的光阻结构50，其中包括第一光阻层5001和第二光阻层5002。具体的可以通过干法或者湿法刻蚀法去除所述光阻结构50。
同样的，如图10所示，在电镀完成后也同样采用干法或者湿法刻蚀法去除凸块60覆盖区域之外的种子层40。
如图11-21所示，本发明还公开了另一凸块的成型方法，包括如下步骤：
如图11所示，提供基板10，所述基板10的上表面成型有焊垫20和绝缘层30，所述焊垫20自绝缘层30上的绝缘层开口300向外暴露；在该实施例中绝缘层30的结构与上述实施例一致，在此不再赘述；
如图12所示，本实施例的绝缘层30也包含两层分别是相对位于下侧的介电层301和相对位于上侧的钝化层302。
如图13所示，在绝缘层30及焊垫20的表面成型种子层40；种子层40的结构也与上述实施例一致，在此不再赘述；
如图14所示，在种子层40的表面成型第一过度光阻层502，如图15所示，在第一过度光阻层502上形成向外暴露所述焊垫20的第一光阻开窗5021，剩余第一过度光阻层502则作为第一光阻层5001；
如图16所示，在第一光阻开窗5021内成型布线金属层70；布线金属层70采用电镀成型。本实施例的布线金属层70可以看做是设置一层金属层的再布线结构。当然在其他实施例中，布线金属层70可以设置有多层，以形成具有多层布线金属层70的再布线结构，通过再布线结构的设置能够将所述焊垫20的位置进行重新布置，同时也能将焊垫20的尺寸扩大；
如图17所示，在布线金属层70形成后，至少在第一光阻开窗5021内成型第二过度光阻层503，其中，第二过度光阻层503位于布线金属层70的表面；
如图18所示，去除第一光阻开窗5021内的部分第二过度光阻层503以形成向外暴露布线金属层70的光阻开窗501，所述光阻开窗501的尺寸小于所述第一光阻开窗5021，剩余在第一光阻开窗5021内的第二过度光阻层503则形成第二光阻层5002，第二光阻层5002与第一光阻层5001自光阻开窗501向外依次排布；
如图19所示，在光阻开窗501内成型凸块60。
本实施例中，充分利用了再布线过程中生成的第一光阻层5001，第一光阻层5001作为生成凸块60的光阻结构的一部分，第一光阻层5001与第二光阻层5002一同构成生成凸块60的光阻结构，并且第二光阻层5002和第二光阻层5001沿远离光阻开窗501的方向排布，使第一光阻层5001对第二光阻层5002起到一定的支撑作用，从而提高了第二光阻层5002的稳定性，进而使第二光阻层5002形成的光阻开窗501具有更稳定的边界。降低了较大块光阻层产生的收缩内应力，避免了光阻层与种子层之间因收缩应力产生的缝隙，降低了电镀过程中产生渗渡现象发生的频次，提高了产品良率。
如图17所示，在成型所述第二过度光阻层503时，部分第二过度光阻层503同时覆盖在所述第一光阻层5001的上表面，以使光阻开窗501成型后，第二光阻层5002与第一光阻层5001在竖向方向上也具有相对堆叠设置的部分。
如图20所示，在成型完凸块60后还包括：去除第一光阻层5001和第二光阻层5002，并且去除布线金属层70覆盖区域之外的种子层40(图21所示)。
所述布线金属层70的尺寸大于焊垫20的尺寸，布线金属层70的尺寸不小于所述凸块60的尺寸。布线金属层70截面面积大于焊垫20的截面面积，从而能够使布线金属层70形成对焊垫20的覆盖，同样的布线金属层70的截面面积大于凸块60截面面积。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (10)

1.一种凸块的成型方法，其特征在于，包括如下步骤：
提供基板，所述基板的上表面成型有焊垫和绝缘层，所述焊垫自绝缘层上的绝缘层开口向外暴露；
在绝缘层及焊垫的上表面成型种子层；
在所述种子层的上表面成型光阻结构，其中，所述光阻结构包括向外暴露所述焊垫的光阻开窗和若干光阻层，若干光阻层自光阻开窗向外依次排布；
在光阻开窗内成型凸块。
2.根据权利要求1所述的凸块的成型方法，其特征在于：所述光阻结构中光阻层共包括两层，分别是第一光阻层和第二光阻层，第二光阻层和第一光阻层自光阻开窗向外依次排布，所述光阻结构的具体成型方法如下：
成型第一过度光阻层；
采用第一次曝光显影工艺去除部分第一过度光阻层以形成向外暴露所述焊垫的第一光阻开窗，剩余的第一过度光阻层则形成所述第一光阻层；
至少在第一光阻开窗内成型第二过度光阻层；
采用第二次曝光显影工艺去除位于第一光阻开窗内的部分第二过度光阻层以形成所述光阻开窗，所述光阻开窗的尺寸小于所述第一光阻开窗，以使残留在第一光阻开窗内的第二过度光阻层形成所述第二光阻层。
3.根据权利要求2所述的凸块的成型方法，其特征在于：所述光阻开窗的中心与所述第一光阻开窗的中心位置相对。
4.根据权利要求2所述的凸块的成型方法，其特征在于：在成型所述第二过度光阻层时，部分第二过度光阻层同时覆盖在所述第一光阻层的上表面，以使光阻开窗成型后，第二光阻层与第一光阻层在竖向方向上也具有相对堆叠设置的部分。
5.根据权利要求2所述的凸块的成型方法，其特征在于：第一次曝光显影工艺包括采用第一掩膜版进行的曝光工艺；第二次曝光显影工艺包括采用第二掩膜版进行的曝光工艺；
第一掩膜版和第二掩膜版均包括遮光图案，所述第一掩膜版的遮光图案大于第二掩膜版的遮光图案并可对第二掩膜版的遮光图案形成覆盖。
6.根据权利要求1所述的凸块的成型方法，其特征在于：所述凸块包括自下而上依次成型的第一电镀层、第二电镀层及第三电镀层；
所述第一电镀层材质为铜或金，所述第一电镀层厚度范围3～70um；
第二电镀层的材质为镍，第二电镀层厚度范围1～5um；
第三电镀层的材质为金、锡或锡银的一种，所述第三电镀层厚度范围0.5～40um。
7.一种凸块的成型方法，其特征在于，包括如下步骤：
提供基板，所述基板的上表面成型有焊垫和绝缘层，所述焊垫自绝缘层上的绝缘层开口向外暴露；
在绝缘层及焊垫的表面成型种子层；
在种子层的表面成型第一过度光阻层，在第一过度光阻层上形成向外暴露所述焊垫的第一光阻开窗，剩余第一过度光阻层则作为第一光阻层；
在第一光阻开窗内成型布线金属层；
至少在第一光阻开窗内成型第二过度光阻层，其中，第二过度光阻层位于布线金属层的表面；
去除第一光阻开窗内的部分第二过度光阻层以形成向外暴露布线金属层的光阻开窗，所述光阻开窗的尺寸小于所述第一光阻开窗，剩余在第一光阻开窗内的第二过度光阻层则形成第二光阻层，第二光阻层与第一光阻层自光阻开窗向外依次排布；
在光阻开窗内成型凸块。
8.根据权利要求7所述的凸块的成型方法，其特征在于：在成型所述第二过度光阻层时，部分第二过度光阻层同时覆盖在所述第一光阻层的上表面，以使光阻开窗成型后，第二光阻层与第一光阻层在竖向方向上也具有相对堆叠设置的部分。
9.根据权利要求7所述的凸块的成型方法，其特征在于：在成型完凸块后还包括：去除第一光阻层和第二光阻层，并且去除布线金属层覆盖区域之外的种子层。
10.根据权利要求7所述的凸块的成型方法，其特征在于：所述布线金属层的尺寸大于焊垫的尺寸，布线金属层的尺寸不小于所述凸块的尺寸。
CN202311552340.0A 2023-11-21 2023-11-21 凸块的成型方法 Pending CN117594462A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311552340.0A CN117594462A (zh) 2023-11-21 2023-11-21 凸块的成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311552340.0A CN117594462A (zh) 2023-11-21 2023-11-21 凸块的成型方法

Publications (1)

Publication Number Publication Date
CN117594462A true CN117594462A (zh) 2024-02-23

Family

ID=89912716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311552340.0A Pending CN117594462A (zh) 2023-11-21 2023-11-21 凸块的成型方法

Country Status (1)

Country Link
CN (1) CN117594462A (zh)

Similar Documents

Publication Publication Date Title
US11935866B2 (en) Semiconductor device having reduced bump height variation
US6586276B2 (en) Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US12009350B2 (en) Semiconductor package and method of fabricating the same
US8211789B2 (en) Manufacturing method of a bump structure having a reinforcement member
JP2002190550A (ja) 半導体装置の製造方法
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
US20240203850A1 (en) Semiconductor package and method of fabricating the same
CN105514073A (zh) 具有限制层的互连结构
US11742271B2 (en) Semiconductor package
US20240006288A1 (en) Interconnection structure and semiconductor package including the same
KR20210017524A (ko) 반도체 패키지 및 그의 제조 방법
US20220077066A1 (en) Semiconductor package
CN116403921A (zh) 凸块的成型方法
US20220285328A1 (en) Semiconductor package including redistribution substrate
CN117594462A (zh) 凸块的成型方法
KR20230003727A (ko) 반도체 패키지 및 그 제조 방법
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP2007048887A (ja) 半導体装置およびその製造方法
US20240055342A1 (en) Semiconductor packages and methods of manufacturing the same
US20240162127A1 (en) Semiconductor packages having dummy posts
US20240222280A1 (en) Semiconductor packages and method for fabricating the same
US20220384322A1 (en) Semiconductor package
US20230065147A1 (en) Semiconductor package and manufacturing method thereof
US20230343725A1 (en) Chip package structure
US20240071899A1 (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination