CN117555738B - 一种用于存储器ft测试的dps电源板卡 - Google Patents

Abstract

本发明公开了一种用于存储器FT测试的DPS电源板卡，属于芯片测试技术领域，具体包括：电源模块，用于将测试机台提供的电源转换为若干种不同的电压电源；CPU模块，用于上电后配置各个FPGA的程序，接收上位机的指令转发给各个FPGA，并回读汇总状态和测试结果；控制模块，用于在烧录配置文件后将CPU模块发送的信号指令转发至其它模块；程序加载模块，用于根据硬件设置发送ID至CPU模块，CPU模块根据ID配置IP，并升级所述控制模块的程序；模数转换模块，用于采集模拟信号，进行模数转换；校准模块，用于对电源板卡中输出资源的电压和电流进行校准；DPS模块，用于进行测试信号的输出、测量和控制。

Description

一种用于存储器FT测试的DPS电源板卡

技术领域

本发明涉及芯片测试技术领域，具体涉及一种用于存储器FT测试的DPS电源板卡。

背景技术

DDR存储器FT测试，是DDR存储器芯片出厂前的最后一道关卡，测试的对象是针对封装好的chip。包括读写测试、数据完整性测试、延迟测试、时序测试和容量测试；通过进行DDR存储器FT测试，可以提前发现存储器模块中的故障或不良部件，并确保其在实际应用中的可靠性和稳定性。这对于计算机***、服务器、移动设备等各种应用领域都非常重要。

目前DDR存储器芯片FT测试存在着以下需求或者问题：

1.只有在特定高速测试模式下需要大电流（3—5A），除此之外芯片对电流的需求并不大，要求电源板卡需要兼容大小电流输出能力；

2.测试机整机的尺寸通常受限，大量的数字板卡需求导致测试机无法***过多的电源板卡，所以单块电源板卡需要具备高通道数，无法实现较高的并测数；

3.DDR颗粒测试电路上需要加载一定数量的大电容值的电容，以保证测试供电电流的稳定性，而Socket board上通常空间非常有限，无法安置过多大电容，需要板卡提供支持；

4.在进行一些DDR颗粒测试项时，需要断开大电容，以保证测试项准确性，减少测试时间，但是通常Socket Board上通常可用的控制资源非常有限。

发明内容

本发明的目的在于提供一种用于存储器FT测试的DPS电源板卡，解决以下技术问题：

现有电源板卡电流输出范围较小，并测数有限，空间有限无法应对大部分测试场景。

本发明的目的可以通过以下技术方案实现：

一种用于存储器FT测试的DPS电源板卡，包括电源模块、CPU模块、控制模块、程序加载模块、模数转换模块、校准模块、通道输出连接器、电源输入连接器、通讯连接器、DPS模块，其中：

电源模块，用于将测试机台提供的48V直流电源转换为若干种不同规格的电压电源，为整个电源板卡供电；

CPU模块，用于上电后配置各个FPGA的程序，接收上位机的指令转发给各个FPGA，并回读汇总状态和测试结果给上位机；

控制模块，用于烧录配置文件后经由CPU模块发送信号指令至其它模块；

程序加载模块，用于根据硬件设置发送ID至CPU模块，CPU模块根据ID配置IP，CPU模块通过程序加载模块升级所述控制模块的程序；

模数转换模块，用于采集模拟信号，进行模数转换，整个电源板卡包括4个模数转换模块，所述模数转换模块与所述DPS模块一一对应；

校准模块，用于对电源板卡中输出资源的电压和电流进行校准；

DPS模块，用于进行测试信号的输出、测量和控制，包括136个通道，每34个通道分为一组，相邻通道之间并联设计，至多16组连续通道并联，用于提供1.2A×16电流的输出和测量。

作为本发明进一步的方案：电源板卡测量待测器件的过程为：

上电后所述程序加载模块从flash中加载代码，加载完成后，CPU模块通过程序加载模块加载所述控制模块的程序；

控制模块处理对预输出的信号指令进行处理，控制模块将信号指令发给DPS模块，DPS模块根据新鲜指令输出相应的输出信号，所述输出信号包括电压信号和电流信号，通过闭合对应通道的DPS开关器件，经输出连接器将输出信号传输至待测器件；

DPS模块的输出端采集到的待测器件的采样信号传递至模数转换模块，模数转换模块将采样后的信号进行模数转换，将模数转换后的信号再传至控制模块，控制模块通过PCIE协议将信号测量结果传输至CPU，并在工作站中进行显示。

作为本发明进一步的方案：所述DPS模块包括AD5560和AD7608；

AD5560内部集成16位DAC芯片，DAC芯片用于设置可编程输入所需的电平，每个DAC芯片包括一个输出单元和一个测量单元；AD5560包括钳位和比较器电路，还包括DAC的偏移和增益校正；AD5560还用于提供5种内部可编程测量电流范围和两个外部可选电流范围，所述外部可选电流范围分别提供最高±1.2 A和±0.5 A的电流；

AD7608包括8通道差分DAS以及18位双极性同步采样。

作为本发明进一步的方案：所述校准模块具体包括：

校准电路包括4个部分：通道0-31和通道128-129、通道32-63和通道130-131、通道64-95、通道132-133、通道96-127和通道134-135，每一部分的通道数完全相同，均匀分布在4组ADC中，所述ADC设置于模数转换模块中，通过DPS模块输出管脚放置的继电器来切换每个通道；

其中，4个部分的校准电路公用一组校准电阻Range0-Rnage7，通过继电器来切换，其中Rnage0~Range6的电流范围为+/-5uA 档位到+/-1.2A档位，通过控制继电器通断，用于实现单板内部的校准流程，其中Rnage7只在校准时作施加电压测量电压使用；

校准电路还预留外接DVM 接口，通过外接DVM进行校准流程。

作为本发明进一步的方案：所述校准流程为：

S1、ADC校准：DPS模块内部放置有3.0V参考电压，ADC采集参考电压和AGND电压，并分别标记为因变量y1和y0，控制模块读取ADC采集电压的转换数字量，并分别标记为自变量x1和x0，根据以下公式计算增益值ADC Gain和偏差值ADC Offset：

；

；

其中，Offset的标准值为0，Gain的标准值为1；

S2、CAL_Sense线路校准：CAL_S线路通过继电器切换，读取VREF_CAL和GND的电压值并标记为因变量v1和v0，送到已校准的ADC中进行模数转换，控制模块读取ADC采集电压的转换数字量，并标记为自变量u1和u0，根据以下公式计算增益值CAL_S Gain和偏差值CAL_S Offset：

；

；

S3、DPS校准：包括施加电压测量电压校准VFVM和施加电压测量电流校准VFIM，其中施加电压测量电压校准包括Voltage Force校准和Voltage Sense校准，Voltage Force校准用于判断DPS模块输出电压是否准确，Voltage Sense校准用于判断Voltage Sense电压是否准确。

作为本发明进一步的方案：S3中施加电压测量电压校准的具体过程为：

DPS模块通过Force线路输出-0.4V和3.2V两种电压，通过DPS模块的电压MEASOUT输出，经过多路选择器送入已校准的ADC中，控制模块读取ADC采集电压的转换数字量，已校准的CAL_Sense线路感知Rnage7电阻前端的电压并采集，CAL_Sense上感知的电压也送入ADC，最后到达控制模块并转换；

将DPS芯片设定的两个电压值分别标记为因变量n1和n0，将CAL_Sense的感知值标记为自变量m1和m0，计算Voltage Force的增益值VF Gain和偏差值VF Offset；公式为：

；

；

获取待测器件的预设测试电压，将预设测试电压乘上VF Gain再加上VFOffset，获得输入电压值，将输入电压值写入DPS模块内部寄存器；

将CAL_Sense的感知值标记为因变量m1和m0，将电压MEASOUT的输出值标记为自变量i1和i0，计算Voltage Sense的增益值VS Gain和偏差值VS Offset；公式为：

；

。

作为本发明进一步的方案：S3中施加电压测量电流校准的具体过程为：

将DPS模块的输出信号通过继电器切换到Range0-Range6中，分别测量各个电阻的CAL_Sense感知值和电流MEASOUT值，分别计算对应的增益值和偏差值。

作为本发明进一步的方案：DPS校准还包括Current Clamp 校准：

Current Clamp校准包括Clamp Low校准和Clamp High校准，Current Clamp数值分别通过对应的DAC进行设定，分别以Clamp Low和Clamp High的设定值为因变量，以CAL_Sense路径感知值或MEASOUT_I路径输出值为自变量，计算Clamp Low和Clamp High的增益值和偏差值。

本发明的有益效果：

本发明多达136路独立测试通道，单通道电压范围-1.5V-4V，电流最大可至+/-1.2A，信号输出范围广，12个PSU136槽位，电源通道总数12x136=1632，可满足多达512颗DUT同时测试供电需求，从而减少测试时间；且136个通道可以从任意位置通道开始，连续并联16个通道，从而提供1.2Ax16的最大电流，可满足绝大部分测试场景；大电容置于电源板卡内部，并且可以通过板卡内部控制信号控制开关，为Socket board节省大量空间和控制资源。

附图说明

下面结合附图对本发明作进一步的说明。

图1是本发明的电源供电示意图；

图2是本发明的电源板卡资源分布示意图；

图3是本发明的电源板卡原理示意图；

图4是本发明电源板卡校准示意图；

图5是本发明VFVM的校准示意图；

图6是本发明Voltage Force的校准坐标系示例图；

图7是本发明VFIM的校准示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1-7所示，本发明为一种用于存储器FT测试的DPS电源板卡，包括电源模块、CPU模块、控制模块、程序加载模块、模数转换模块、校准模块、通道输出连接器、电源输入连接器、通讯连接器、DPS模块，其中：

电源模块，用于将测试机台提供的48V直流电源转换为若干种不同规格的电压电源，为整个电源板卡供电；

CPU模块，用于上电后配置各个FPGA的程序，接收上位机的指令转发给各个FPGA，并回读汇总状态和测试结果给上位机；

控制模块，用于烧录配置文件后经由CPU模块发送信号指令至其它模块；

程序加载模块，用于根据硬件设置发送ID至CPU模块，CPU模块根据ID配置IP，CPU模块通过程序加载模块升级所述控制模块的程序；

模数转换模块，用于采集模拟信号，进行模数转换，整个电源板卡包括4个模数转换模块，所述模数转换模块与所述DPS模块一一对应；

校准模块，用于对电源板卡中输出资源的电压和电流进行校准；

DPS模块，用于进行测试信号的输出、测量和控制，包括136个通道，每34个通道分为一组，每个通道之间并联，至多16组连续通道并联，用于提供1.2A×16电流的输出和测量；

信号的输出和测量模块以及输出控制模块，信号的输出和测量模块作用是通过以DPS芯片为核心组成一个信号的输出和测量电路，可以进行信号的输出也可以进行信号的采集与测量；输出控制模块作用是用来控制DPS的输出和测量，该板卡一共136个通道，每34个通道为一组，一共四组，相邻的不同通道之间可以并联。

在本发明的一种优选的实施例中，电源板卡测量待测器件的过程为：

上电后所述程序加载模块从flash中加载代码，加载完成后，CPU模块通过程序加载模块加载所述控制模块的程序；

控制模块处理对预输出的信号指令进行处理，控制模块将信号指令发给DPS模块，DPS模块根据新鲜指令输出相应的输出信号，所述输出信号包括电压信号和电流信号，通过闭合对应通道的DPS开关器件，经输出连接器将输出信号传输至待测器件；

DPS模块的输出端采集到的待测器件的采样信号传递至模数转换模块，模数转换模块将采样后的信号进行模数转换，将模数转换后的信号再传至控制模块，控制模块通过PCIE协议将信号测量结果传输至CPU，并在工作站中进行显示。

DPS芯片AD5560具有FV、MI、MV、FNMV功能，Force和Sense功能是相互独立的模块，通过指令启动force和Sense。Sense可以在Force启动的同时测量，也可以选择我们想要的时段测量。比如说我们一给Force就想测量电流或电压大小，或者我们在测试程序跑完一个特定的pattern后在添加Sense都是可以的，所以Sense是可以在我们想要的任何时刻来添加，具体是需要根据测试需求来定。

在本发明的另一种优选的实施例中，所述DPS模块包括AD5560和AD7608；

AD5560内部集成16位DAC芯片，DAC芯片用于设置可编程输入所需的电平，每个DAC芯片包括一个输出单元和一个测量单元；AD5560包括钳位和比较器电路，还包括DAC的偏移和增益校正；AD5560还用于提供5种内部可编程测量电流范围和两个外部可选电流范围，所述外部可选电流范围分别提供最高±1.2 A和±0.5 A的电流；

相比普通器件而言AD5560具有体积小、功耗低、精度高的特点，所能整体提高整个模块的性能和集成度。

AD7608包括8通道差分DAS以及18位双极性同步采样ADC，该高精度的器件保证了我们的采样精度和准确性。

在本发明的另一种优选的实施例中，所述校准模块具体包括：

校准电路包括4个部分：通道0-31和通道128-129、通道32-63和通道130-131、通道64-95、通道132-133、通道96-127和通道134-135，每一部分的通道数完全相同，均匀分布在4组ADC中，所述ADC设置于模数转换模块中，通过DPS模块输出管脚放置的继电器来切换每个通道；

其中，4个部分的校准电路公用一组校准电阻Range0-Rnage7，通过继电器来切换，其中Rnage0~Range6的电流范围为+/-5uA 档位到+/-1.2A档位，通过控制继电器通断，用于实现单板内部的校准流程，其中Rnage7只在校准时作施加电压测量电压使用；

校准电路还预留外接DVM 接口，通过外接DVM进行校准流程。

在本实施例的一种优选的情况中，所述校准流程为：

S1、ADC校准：DPS内部放置了一个3.0V超低噪声，高精度参考电压，ADC会采集参考电压和AGND两个点的电压，并分别标记为因变量y1和y0，控制模块读取ADC采集电压的转换数字量，并分别标记为自变量x1和x0，根据以下公式计算增益值ADC Gain和偏差值ADCOffset：

；

；

其中，Offset的标准值为0，Gain的标准值为1；

S2、CAL_Sense线路校准：CAL_S线路通过继电器切换，读取VREF_CAL和GND的电压值并标记为因变量v1和v0，送到已校准的ADC中进行模数转换，控制模块读取ADC采集电压的转换数字量，并标记为自变量u1和u0，根据以下公式计算增益值CAL_S Gain和偏差值CAL_S Offset：

；

；

S3、DPS校准：包括施加电压测量电压校准VFVM和施加电压测量电流校准VFIM，其中施加电压测量电压校准包括Voltage Force校准和Voltage Sense校准，Voltage Force校准用于判断DPS模块输出电压是否准确，Voltage Sense校准用于判断Voltage Sense电压是否准确；需要注意的是Force和Sense的校准是同时进行的。

请参照图5-7所示，图5和图7中，加粗黑线为通路，在本实施例的另一种优选的情况中，S3中施加电压测量电压校准的具体过程为：

DPS模块通过Force线路输出-0.4V和3.2V两种电压，通过DPS模块的电压MEASOUT输出，经过多路选择器送入已校准的ADC中，控制模块读取ADC采集电压的转换数字量，已校准的CAL_Sense线路感知Rnage7电阻前端的电压并采集，CAL_Sense上感知的电压也送入ADC，最后到达控制模块并转换；

将DPS芯片设定的两个电压值分别标记为因变量n1和n0，将CAL_Sense的感知值标记为自变量m1和m0，计算Voltage Force的增益值VF Gain和偏差值VF Offset；公式为：

；

；

获取待测器件的预设测试电压，将预设测试电压乘上VF Gain再加上VFOffset，获得输入电压值，将输入电压值写入DPS模块内部寄存器；

将CAL_Sense的感知值标记为因变量m1和m0，将电压MEASOUT的输出值标记为自变量i1和i0，计算Voltage Sense的增益值VS Gain和偏差值VS Offset；公式为：

；

。

Voltage Force：

CAL_S[Set0]和CAL_S[Set1] sense线上感知到的两个值作为横坐标上的两个点；set0= -0.4V，set1=3.2V，这两个值是通过FPGA以二进制形式写入DPS芯片内部寄存器，DPS芯片会输出对应的电压，这个电压会通过CAL_F线给到校准电阻，CAL_SENSE会感知校准电阻前端的电压值在我们设置DPS内部寄存器为-0.4V和3.2V的时候，-0.4V和3.2V作为图7纵坐标上的两个X坐标对应点。

理想情况下，我们认为给DPS内部寄存器写入电压值，DPS芯片一定会输出相等的电压值，但是实际情况是写入的数据会经过寄存器，多组运算放大器，内部档位电阻，继电器等一系列元器件，最终输出量并不等于我们给定的设定值。而且，DPS芯片手册里面DPS输出与输入是线性关系（实际并非完全线性，但是误差在可接受范围内），所以我们会给定两个设定值，再测量对应的两个输出值，拟合X-Y曲线，得到斜率Gain和Offset，那么以后我们写到DPS芯片寄存器内部的值都会先乘以Gain再加上Offset。

上图我们这里给定的设定值是-0.4V和3.2V，我们把设定输入值作为Y坐标，CAL_S作为X坐标；同时上图中DVM。

我们在第一、二步已经校准完CAL_S 线和ADC，可以认定CAL_S能准确读取数值，ADC能准确将模拟量转换成数字量送入FPGA处理。

Voltage Sense Calibration:

上面我们校准完Force线路，但是Force线路我们通过外部校准完成，但是DPS芯片的测量 功能会经过不同的路径，测量 的结果最终都会通过MEASOUT这个管脚输出。

这里我们讨论的是MV模式，我们还是设定Force（已校准）等于-0.4V和3.2V， 但是X/Y轴变量发生了变化，我们以MEASOUT_V作为X轴，以CAL_S作为Y轴，拟合X-Y曲线，得到Gain和Offset。

我们通过校准得到Gain和offset值，会有两种方式来调整我们DPS输入，一种是软件方式，另一种是硬件方式。软件方式是我们在给DPS芯片写入值的时候，比如0x8000 代表4V电压，但实际写入DPS内部寄存器的值是经过软件处理的，需要乘以Gain再加上offset；硬件方式是我们把gain 和offset的值事先写入DPS芯片内部的M寄存器和C寄存器，FPGA把0x8000值直接输入到DPS内部寄存器，由DPS芯片来进行操作。

至此，VFVM全部校准完成，下面各种模式校准，只是X/Y轴的变量设定变化。

在本实施例的另一种优选的情况中，S3中施加电压测量电流校准的具体过程为：

将DPS模块的输出信号通过继电器切换到Range0-Range6中，分别测量各个电阻的CAL_Sense感知值和电流MEASOUT值，分别计算对应的增益值和偏差值；校准电阻的参数如下表所示：

在本实施例的另一种优选的情况中，DPS校准还包括Current Clamp 校准：

Current Clamp校准包括Clamp Low校准和Clamp High校准，Current Clamp数值分别通过对应的DAC进行设定，分别以Clamp Low和Clamp High的设定值为因变量，以CAL_Sense路径感知值或MEASOUT_I路径输出值为自变量，计算Clamp Low和Clamp High的增益值和偏差值。

以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。

Claims (4)

1.一种用于存储器FT测试的DPS电源板卡，其特征在于，包括电源模块、CPU模块、控制模块、程序加载模块、模数转换模块、校准模块、通道输出连接器、电源输入连接器、通讯连接器、DPS模块，其中：

电源模块，用于将测试机台提供的48V直流电源转换为若干种不同规格的电压电源，为整个电源板卡供电；

CPU模块，用于上电后配置各个FPGA的程序，接收上位机的指令转发给各个FPGA，并回读汇总状态和测试结果给上位机；

控制模块，用于在烧录配置文件后将CPU模块发送的信号指令转发至其它模块；

程序加载模块，用于根据硬件设置发送ID至CPU模块，CPU模块根据ID配置IP，CPU模块通过程序加载模块升级所述控制模块的程序；

模数转换模块，用于采集模拟信号，进行模数转换，整个电源板卡包括4个模数转换模块，所述模数转换模块与所述DPS模块一一对应；

校准模块，用于对电源板卡中输出资源的电压和电流进行校准；

所述校准模块具体包括：

校准电路包括4个部分：通道0-31和通道128-129、通道32-63和通道130-131、通道64-95、通道132-133、通道96-127和通道134-135，每一部分的通道数完全相同，均匀分布在4组ADC中，所述ADC设置于模数转换模块中，通过DPS模块输出管脚放置的继电器来切换每个通道；

其中，4个部分的校准电路公用一组校准电阻Range0-Rnage7，通过继电器来切换，其中Rnage0~Range6的电流范围为+/-5uA 档位到+/-1.2A档位，通过控制继电器通断，用于实现单板内部的校准流程，其中Rnage7只在校准时作施加电压测量电压使用；

校准电路还预留外接DVM 接口，通过外接DVM进行校准流程；

所述校准流程为：

S1、ADC校准：DPS模块内部放置有3.0V参考电压，ADC采集参考电压和AGND电压，并分别标记为因变量y1和y0，控制模块读取ADC采集电压的转换数字量，并分别标记为自变量x1和x0，根据以下公式计算增益值ADC Gain和偏差值ADC Offset：

；

；

其中，Offset的标准值为0，Gain的标准值为1；

S2、CAL_Sense线路校准：CAL_S线路通过继电器切换，读取VREF_CAL和GND的电压值并标记为因变量v1和v0，送到已校准的ADC中进行模数转换，控制模块读取ADC采集电压的转换数字量，并标记为自变量u1和u0，根据以下公式计算增益值CAL_S Gain和偏差值CAL_SOffset：

；

；

S3、DPS校准：包括施加电压测量电压校准VFVM和施加电压测量电流校准VFIM，其中施加电压测量电压校准包括Voltage Force校准和Voltage Sense校准，Voltage Force校准用于判断DPS模块输出电压是否准确，Voltage Sense校准用于判断Voltage Sense电压是否准确；

S3中施加电压测量电压校准的具体过程为：

DPS模块通过Force线路输出-0.4V和3.2V两种电压，通过DPS模块的电压MEASOUT输出，经过多路选择器送入已校准的ADC中，控制模块读取ADC采集电压的转换数字量，已校准的CAL_Sense线路感知Rnage7电阻前端的电压并采集，CAL_Sense上感知的电压也送入ADC，最后到达控制模块并转换；

将DPS芯片设定的两个电压值分别标记为因变量n1和n0，将CAL_Sense的感知值标记为自变量m1和m0，计算Voltage Force的增益值VF Gain和偏差值VF Offset；公式为：

；

；

获取待测器件的预设测试电压，将预设测试电压乘上VF Gain再加上VFOffset，获得输入电压值，将输入电压值写入DPS模块内部寄存器；

将CAL_Sense的感知值标记为因变量m1和m0，将电压MEASOUT的输出值标记为自变量i1和i0，计算Voltage Sense的增益值VS Gain和偏差值VS Offset；公式为：

；

；

S3中施加电压测量电流校准的具体过程为：

将DPS模块的输出信号通过继电器切换到Range0-Range6中，分别测量各个电阻的CAL_Sense感知值和电流MEASOUT值，分别计算对应的增益值和偏差值；

DPS模块，用于进行测试信号的输出、测量和控制，包括136个通道，每34个通道分为一组，相邻通道之间并联设计，至多16组连续通道并联，用于提供1.2A×16电流的输出和测量。

2.根据权利要求1所述的一种用于存储器FT测试的DPS电源板卡，其特征在于，电源板卡测量待测器件的过程为：

上电后所述程序加载模块从flash中加载代码，加载完成后，CPU模块通过程序加载模块加载所述控制模块的程序；

控制模块处理对预输出的信号指令进行处理，控制模块将信号指令发给DPS模块，DPS模块根据新鲜指令输出相应的输出信号，所述输出信号包括电压信号和电流信号，通过闭合对应通道的DPS开关器件，经输出连接器将输出信号传输至待测器件；

DPS模块的输出端采集到的待测器件的采样信号传递至模数转换模块，模数转换模块将采样后的信号进行模数转换，将模数转换后的信号再传至控制模块，控制模块通过PCIE协议将信号测量结果传输至CPU，并在工作站中进行显示。

3.根据权利要求1所述的一种用于存储器FT测试的DPS电源板卡，其特征在于，所述DPS模块包括AD5560和AD7608；

AD5560内部集成16位DAC芯片，DAC芯片用于设置可编程输入所需的电平，每个DAC芯片包括一个输出单元和一个测量单元；AD5560包括钳位和比较器电路，还包括DAC的偏移和增益校正；AD5560还用于提供5种内部可编程测量电流范围和2个外部可选电流范围，所述外部可选电流范围分别提供最高±1.2 A和±0.5 A的电流；

AD7608包括8通道差分DAS以及18位双极性同步采样。

4.根据权利要求1所述的一种用于存储器FT测试的DPS电源板卡，其特征在于，DPS校准还包括Current Clamp 校准：

Current Clamp校准包括Clamp Low校准和Clamp High校准，Current Clamp数值分别通过对应的DAC进行设定，分别以Clamp Low和Clamp High的设定值为因变量，以CAL_Sense路径感知值或MEASOUT_I路径输出值为自变量，计算Clamp Low和Clamp High的增益值和偏差值。