CN117527492A - 均衡器架构、均衡***及通信设备 - Google Patents

均衡器架构、均衡***及通信设备 Download PDF

Info

Publication number
CN117527492A
CN117527492A CN202311409834.3A CN202311409834A CN117527492A CN 117527492 A CN117527492 A CN 117527492A CN 202311409834 A CN202311409834 A CN 202311409834A CN 117527492 A CN117527492 A CN 117527492A
Authority
CN
China
Prior art keywords
signal
logic
unit
electrically connected
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311409834.3A
Other languages
English (en)
Inventor
劳之豪
商松泉
樊泰扬
潘权
魏红振
王德方
谢丰波
刘志瑞
吕肖刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aluksen Optoelectronics Co ltd
Original Assignee
Aluksen Optoelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aluksen Optoelectronics Co ltd filed Critical Aluksen Optoelectronics Co ltd
Priority to CN202311409834.3A priority Critical patent/CN117527492A/zh
Publication of CN117527492A publication Critical patent/CN117527492A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本申请适用于均衡器技术领域，提供了一种均衡器架构、均衡***及通信设备。上述均衡器架构包括延迟单元，用于将输入信号进行延迟，并产生第一信号。滤波单元，与延迟单元电连接，用于根据第一信号和输入信号产生第二信号；其中，第二信号为目标拖尾信号的调制信号，目标拖尾信号为根据第一信号和输入信号所确定的目标信号中的低频分量。逻辑单元，与延迟单元和滤波单元电连接，用于将第一信号、第二信号和输入信号进行逻辑运算，并输出逻辑均衡信号。本申请实施例提供的均衡器架构中延迟单元的数量减少，从而减少了抽头的使用数量，降低了均衡器架构的功耗。

Description

均衡器架构、均衡***及通信设备
技术领域
本申请属于均衡器技术领域，尤其涉及一种均衡器架构、均衡***及通信设备。
背景技术
随着通信***数据传输速率的不断提高，传输线路中的信号衰减和码间干扰问题日益严重。传统的连续时间线性均衡器通过源极退化电阻电容网络实现闭环均衡，但在高速数据传输下其均衡频率低、功耗大的问题日趋显著。
前馈均衡器作为一种高频均衡方式，在高速数据传输中表现出较高的均衡潜能。但是，现有的前馈均衡器通过设置多个延迟单元并使用多个抽头，产生多个延迟信号，最终将所有延迟信号进行逻辑运算，从而消除信号码间干扰引起的长拖尾迹。由于抽头数量多会导致其整体电路面积和功耗大幅增加。因此，现有的前馈均衡器存在功耗大的问题。
发明内容
本申请实施例提供了一种均衡器架构、均衡***及通信设备，可以解决现有的前馈均衡器采用的抽头数量多导致功耗大的问题。
第一方面，本申请实施例提供了一种均衡器架构，包括：
延迟单元，用于将所述均衡器架构的输入信号进行延迟，并产生第一信号；
滤波单元，与所述延迟单元电连接，用于根据所述第一信号和所述输入信号产生第二信号；其中，所述第二信号为目标拖尾信号的调制信号，所述目标拖尾信号为根据所述第一信号和所述输入信号所确定的目标信号中的低频分量；
逻辑单元，与所述延迟单元和所述滤波单元电连接，用于将所述第一信号、所述第二信号和所述输入信号进行逻辑运算，并输出逻辑均衡信号。
在第一方面的一种可能的实现方式中，所述逻辑单元包括第一逻辑子单元和第二逻辑子单元，所述第一逻辑子单元的输入端分别与所述滤波单元和所述延迟单元电连接，所述第一逻辑子单元的输出端与所述第二逻辑子单元的输入端电连接，所述第二逻辑子单元的输出端用于输出所述逻辑均衡信号；
所述第一逻辑子单元用于将所述第一信号与第一抽头系数相乘，得到第一乘积；所述第一逻辑子单元还用于将所述第二信号与第二抽头系数相乘，得到第二乘积；所述第一逻辑子单元还用于将所述输入信号与主抽头系数相乘，得到第三乘积；所述第二逻辑子单元用于将所述第一乘积、所述第二乘积和所述第三乘积相加。
在第一方面的一种可能的实现方式中，所述第一逻辑子单元包括第一乘法器、第二乘法器和第三乘法器；
所述第一乘法器的第一输入端与所述延迟单元电连接，所述第一乘法器的第二输入端与第一抽头系数单元电连接，所述第一乘法器的输出端与所述第二逻辑子单元的第一输入端电连接；
所述第二乘法器的第一输入端与所述滤波单元电连接，所述第二乘法器的第二输入端与第二抽头系数单元电连接，所述第二乘法器的输出端与所述第二逻辑子单元的第二输入端电连接；
所述第三乘法器的第一输入端用于接收所述输入信号，所述第三乘法器的第二输入端与主抽头系数单元电连接，所述第三乘法器的输出端与所述第二逻辑子单元的第三输入端电连接。
在第一方面的一种可能的实现方式中，所述第二逻辑子单元包括加法器，所述加法器的第一输入端、所述加法器的第二输入端和所述加法器的第三输入端均与所述第一逻辑子单元的输出端电连接，所述加法器的输出端用于输出所述逻辑均衡信号。
在第一方面的一种可能的实现方式中，所述第二逻辑子单元包括放大器、第一电感和第一电阻，所述第一电阻的第一端分别与所述第一电感的第一端和所述第一逻辑子单元的输出端电连接，所述放大器的输入端与所述第一电感的第二端电连接，所述放大器的输出端与所述第一端电阻的第二端电连接。
在第一方面的一种可能的实现方式中，所述第二逻辑子单元包括第二电感和第二电阻，所述第二电感的第一端用于与供电电源电连接，所述第二电感的第二端与所述第二电阻的第一端电连接，所述第二电阻的第二端与所述第一逻辑子单元的输出端电连接。
在第一方面的一种可能的实现方式中，所述延迟单元包括缓冲器，所述缓冲器的输入端用于接收所述输入信号，所述缓冲器的输出端分别与所述滤波单元和所述逻辑单元电连接。
在第一方面的一种可能的实现方式中，所述滤波单元包括低通滤波器，所述低通滤波器的输入端与所述延迟单元电连接，所述低通滤波器的输出端与所述逻辑单元电连接。
第二方面，本申请实施例提供了一种均衡***，包括第一抽头系数单元、第二抽头系数单元、主抽头系数单元和第一方面任一项所述的均衡器架构，所述第一抽头系数单元、第二抽头系数单元和所述主抽头系数单元均与所述均衡器架构中的逻辑单元电连接。
第三方面，本申请实施例提供了一种通信设备，包括第二方面所述的均衡***。
本申请实施例与现有技术相比存在的有益效果是：
本申请实施例提供的均衡器架构，包括延迟单元、滤波单元和逻辑单元，延迟单元用于将均衡器架构的输入信号进行延迟，并产生第一信号。滤波单元用于根据第一信号和输入信号产生第二信号；其中，第二信号为目标拖尾信号的调制信号，目标拖尾信号为根据第一信号和输入信号所确定的目标信号的低频分量。逻辑单元，与延迟单元和滤波单元电连接，用于将第一信号、第二信号和输入信号进行逻辑运算，并输出逻辑均衡信号。
由此可知，本申请实施例提供的均衡器架构首先使用延迟单元对输入信号进行延迟，并产生第一信号，然后，通过滤波单元产生目标拖尾信号的调制信号。最后，逻辑单元对第一信号、第二信号和输入信号进行逻辑运算，得到逻辑均衡信号，实现信号的均衡。相较于现有的前馈均衡器，本申请实施例提供的均衡器架构仅采用一个延迟单元和一个滤波单元，即可产生第一信号和第二信号，与现有的前馈均衡器采用多个延迟单元产生多个抽头信号起到相同的作用。因此，本申请中的滤波单元可以替代现有的前馈均衡器中第一个延迟单元之后的多个延迟单元。在消除由信号码间干扰引起的长拖尾迹时，相较于现有的前馈均衡器，本申请实施例提供的均衡器架构中延迟单元的数量减少，从而减少了抽头的使用数量。因此，本申请中的均衡器架构无需采用多个抽头，大大减小了抽头的使用数量，从而降低了均衡器架构的功耗。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有的阻容退化型连续时间线性均衡器的电路连接示意图；
图2是现有的延迟线型前馈均衡器的原理框图；
图3是现有的延迟线型前馈均衡器的时域脉冲响应曲线；
图4是本申请一实施例提供的均衡器架构的原理框图；
图5是本申请另一实施例提供的均衡器架构的原理框图；
图6是本申请一实施例提供的均衡器架构的概念图；
图7是本申请一实施例提供的均衡器架构的时域脉冲响应曲线；
图8是本申请一实施例提供的第二逻辑子单元的电路连接示意图；
图9是本申请另一实施例提供的第二逻辑子单元的电路连接示意图。
图中：101、延迟单元；102、滤波单元；103、逻辑单元；1031、第一逻辑子单元；1032、第二逻辑子单元。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当…时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
连续时间线性均衡器(Continuous Time Linear Equalizer，CTLE)是通信***接收端的核心器件。传统的基于源退化结构电流型逻辑电路(Current Mode Logic，CML)的CTLE，通过源极退化电阻电容构成的低通反馈网络，实现闭环的高通特性，图1示出了现有的阻容退化型连续时间线性均衡器的电路连接示意图。由图1中示出的线性均衡器的电路连接示意图可以得到其传递函数的表达式为：
其中，gmn(s)为NMOS和源极退化网络产生的跨导，ZL(s)为负载。
然而，传统阻容退化型CTLE在现有CMOS工艺下面临着均衡频率低，功耗大的严重问题。
而前馈均衡器(Feed Forward Equalizer，FFE)，又叫有限冲激响应滤波器器(Finite Impulse Response Filter，FIR Filter)，也叫横向均衡器(TransversalEqualizer，TE)，在高速率数据传输中表现出了更高频率的均衡潜能。现有的延迟线型前馈均衡器的原理框图如图2所示，由图2可知，现有的前馈均衡器通过设置多个延迟单元并使用多个抽头，产生多个延迟信号，最终将所有延迟信号进行逻辑运算，从而消除信号码间干扰引起的长拖尾迹。此时，时域上的输入输出关系为：
其中，x(n)和y(n)分别为输入信号和输出信号，Ci是第i个抽头的系数因子，M是FFE整体的抽头数量。输入信号x(n)，沿着M个延迟单元T组成的延迟线传播。每经过一个延迟单元的延迟T，便可以在在相邻的延迟单元之间得到一个FIR抽头，通过抽头系数乘法器调节该FIR抽头的信号幅值后，在最终在加法器中将这些信号全部相加。
现有的延迟线型前馈均衡器的时域脉冲响应曲线如图3所示，从时域上看，每一个延迟后的信号都作为FIR信号，将其主标h0与其对应的抽头系数ci相乘后(例如，h1＝c1·h0)，在加法器处相加，从而消除未均衡信号在h1，h2，h3，……处的码间干扰，避免在信号判决时产生误码。
但是，现有的延迟线型前馈均衡器需要大于3个的抽头数量来消除长拖尾迹，由于抽头数量多会导致其整体电路面积和功耗大幅增加。因此，现有的前馈均衡器存在功耗大的问题。
基于上述问题，本申请实施例提供的均衡器架构，包括延迟单元、滤波单元和逻辑单元，延迟单元用于将输入信号进行延迟，并产生第一信号。滤波单元用于根据第一信号和输入信号产生第二信号；其中，第二信号为目标拖尾信号的调制信号，目标拖尾信号为根据第一信号和输入信号确定的目标信号的低频分量。逻辑单元，与延迟单元和滤波单元电连接，用于将第一信号、第二信号和输入信号进行逻辑运算，并输出逻辑均衡信号。
由此可知，本申请实施例提供的均衡器架构首先使用延迟单元对输入信号进行延迟，并产生第一信号，然后，通过滤波单元产生目标拖尾信号的调制信号(即第二信号)。最后，逻辑单元对第一信号、第二信号和输入信号进行逻辑运算，得到逻辑均衡信号，实现信号的均衡。相较于现有的前馈均衡器，本申请实施例提供的均衡器架构仅采用一个延迟单元和一个滤波单元，即可产生第一信号和第二信号，与现有的前馈均衡器采用多个延迟单元产生多个抽头信号起到相同作用。因此，本申请中的滤波单元可以替代现有的前馈均衡器中第一个延迟单元之后的多个延迟单元。在消除由信号码间干扰引起的长拖尾迹时，相较于现有的前馈均衡器，本申请实施例提供的均衡器架构中延迟单元的数量减少，从而减少了抽头的使用数量。因此，本申请中的均衡器架构无需采用多个抽头，大大减小了抽头的使用数量，从而降低了均衡器架构的功耗。
为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。
图4示出了本申请一实施例提供的均衡器架构的原理框图。参见图4所示，均衡器架构包括延迟单元101、滤波单元102和逻辑单元103，延迟单元101用于将输入信号进行延迟，并产生第一信号。滤波单元102用于根据第一信号和输入信号产生第二信号；其中，第二信号为目标拖尾信号的调制信号，目标拖尾信号为根据第一信号和输入信号确定的目标信号的低频分量。逻辑单元103，与延迟单元101和滤波单元102电连接，用于将第一信号、第二信号和输入信号进行逻辑运算，并输出逻辑均衡信号。
具体的，在信道传输过程中，中低频信号往往会出现损耗，导致信号的幅度衰减或相位失真。由于信号码间干扰的存在，信号之间的边界会模糊，从而产生长时间的拖尾。通过均衡器架构的设计和实现，可以对信号进行补偿和均衡，使得信号的幅度和相位恢复到原始状态，从而提高信号的质量和可靠性。
本申请实施例提供的均衡器架构首先使用延迟单元101对输入信号进行延迟，并产生第一信号，然后，通过滤波单元102产生目标拖尾信号的调制信号(即第二信号)。最后，逻辑单元103对第一信号、第二信号和输入信号进行逻辑运算，得到逻辑均衡信号，实现信号的均衡。相较于现有的前馈均衡器，本申请实施例提供的均衡器架构仅采用一个延迟单元101和一个滤波单元102，即可产生第一信号和第二信号，与现有的前馈均衡器采用多个延迟单元101产生多个抽头信号起到相同作用。因此，本申请中的滤波单元102可以替代现有的前馈均衡器中第一个延迟单元101之后的多个延迟单元101。在消除由信号码间干扰引起的长拖尾迹时，相较于现有的前馈均衡器，本申请实施例提供的均衡器架构中延迟单元101的数量减少，从而减少了抽头的使用数量。因此，本申请中的均衡器架构无需采用多个抽头，大大减小了抽头的使用数量，从而降低了均衡器架构的功耗。
需要说明的是，在实际应用中，延迟单元101可以对输入信号进行一个码元信号宽度(T)的时间的延迟，并产生第一信号。其中，第一信号可以为FIR抽头信号。当第一信号和输入信号进行逻辑运算之后，得到目标信号，此时的目标信号中仍存在长拖尾迹(目标信号中的低频分量)。滤波单元102可以根据第一信号和输入信号产生目标拖尾信号的调制信号(第二信号)。当第一信号、第二信号和输入信号进行逻辑运算之后，即可得到没有长拖尾迹的逻辑均衡信号。相较于现有的前馈均衡器，本申请实施例提供的均衡器架构仅采用一个延迟单元101和一个滤波单元102，减少了延迟单元101的使用数量，从而减少了抽头的使用数量。因此，本申请中的均衡器架构无需采用多个抽头，大大减小了抽头的使用数量，从而降低了均衡器架构的功耗。
示例性的，第二信号可以为无限冲激响应(Infinite Impulse Response，IIR)抽头信号。由于IIR抽头具有更强大的滤波和频率响应特性，能够更好地适应信道特性和失真情况，可以改善第二信号的质量和可靠性。
需要说明的是，调制信号可以改变载波信号的某些特征，例如振幅、频率或相位，以便携带信息。即第二信号是对目标拖尾信号进行解调、滤波或放大等处理后的信号。
需要说明的是，抽头的作用是对输入信号进行加权和延迟处理，以抵消信号在传输过程中引起的信道失真和衰减。每个抽头的加权系数表示对应抽头的输出信号对输入信号的贡献程度。然而，抽头数量多会导致均衡器架构的复杂度增加，从而限制均衡器架构的带宽。具体而言，抽头数量的增加会导致更多的计算和处理需求。如果抽头数量过多，均衡器的计算资源可能无法满足实时处理的要求，从而限制了均衡器的带宽。本申请实施例提供的均衡器架构减少了延迟单元101的使用数量，从而减少了抽头的使用数量，可以缓解带宽限制的问题。
在本申请的一个实施例中，如图5所示，逻辑单元103包括第一逻辑子单元1031和第二逻辑子单元1032，第一逻辑子单元1031的输入端分别与滤波单元102和延迟单元101电连接，第一逻辑子单元1031的输出端与第二逻辑子单元1032的输入端电连接，第二逻辑子单元1032的输出端用于输出逻辑均衡信号。
第一逻辑子单元1031用于将第一信号与第一抽头系数相乘，得到第一抽头信号；还用于将第二信号与第二抽头系数相乘，得到第二抽头信号；还用于将输入信号与主抽头系数相乘，得到主抽头信号。第二逻辑子单元1032用于将第一抽头信号、第二抽头信号和主抽头信号相加。
具体的，抽头系数是根据信道特性和***要求进行设计和优化的权重参数。第一信号与第一抽头系数相乘用于对第一信号的加权和补偿。第二信号与第二抽头系数相乘用于对第二信号的加权和补偿。输入信号与主抽头系数相乘用于对输入信号的整体加权和补偿。在均衡器架构中，第一逻辑子单元1031通过抽头信号和抽头系数的乘积运算可以实现对信号的加权和补偿，以实现均衡处理和失真补偿。第二逻辑子单元1032通过将第一抽头信号、第二抽头信号和主抽头信号进行累加，从而实现对输入信号的整体加权和补偿，改善信号的频率响应和时域特性，提高信号的质量和可靠性。
需要说明的是，本申请实施例提供的均衡器架构的概念图如图6所示，第一抽头系数c1、第二抽头系数c2和主抽头系数c0可以取正值，也可以取负值。通过改变第一抽头系数c1、第二抽头系数c2和主抽头系数c0的大小和符号，可以增强或抑制信号的频率，从而改善信号的频率响应。例如，本申请中的第一抽头系数c1和第二抽头系数c2可以选取负值，主抽头系数c0可以选取正值。可以根据实际情况对第一抽头系数c1、第二抽头系数c2和主抽头系数c0的大小和符号进行选取，在此不进行限定。
在本申请的一个实施例中，如图5所示，第一逻辑子单元1031包括第一乘法器、第二乘法器和第三乘法器。第一乘法器的第一输入端与延迟单元101电连接，第一乘法器的第二输入端与第一抽头系数单元电连接，第一乘法器的输出端与第二逻辑子单元1032的第一输入端电连接。第二乘法器的第一输入端与滤波单元102电连接，第二乘法器的第二输入端与第二抽头系数单元电连接，第二乘法器的输出端与第二逻辑子单元1032的第二输入端电连接。第三乘法器的第一输入端用于接收输入信号，第三乘法器的第二输入端与主抽头系数单元电连接，第三乘法器的输出端与第二逻辑子单元1032的第三输入端电连接。
具体的，第一抽头系数单元用于提供第一抽头系数，第二抽头系数单元用于提供第二抽头系数，主抽头系数单元用于提供主抽头系数。第一乘法器用于将第一信号与第一抽头系数相乘，得到第一抽头信号，实现对第一信号的加权和补偿。第二乘法器用于将第二信号与第二抽头系数相乘，得到第二抽头信号，实现对第二信号的加权和补偿。第三乘法器用于将输入信号与主抽头系数相乘，得到主抽头信号，实现对输入信号的加权和补偿。通过三个乘法器的运算，可以根据抽头系数的设置对信号进行加权和补偿，以改善信号的频率响应和时域特性。
在本申请的一个实施例中，如图5所示，第二逻辑子单元1032包括加法器，加法器的第一输入端、加法器的第二输入端和加法器的第三输入端均与第一逻辑子单元1031的输出端电连接，加法器的输出端用于输出逻辑均衡信号。
具体的，加法器通过将三个乘积信号(第一抽头信号、第二抽头信号和主抽头信号)相加，得到信号之间的总和，从而实现对输入信号的整体加权和补偿，改善信号的频率响应和时域特性，提高信号的质量和可靠性。
需要说明的是，加法器也可以将三个乘积信号(第一抽头信号、第二抽头信号和主抽头信号)相减，得到信号之间的差值。
需要说明的是，本申请实施例提供的均衡器架构的时域脉冲响应曲线如图7所示，输入信号为均衡器架构的输入信号，第一抽头信号为第一信号与第一抽头系数相乘得到的信号，第二抽头信号为第二信号与第二抽头系数相乘得到的信号，第一均衡信号为输入信号与第一抽头信号进行逻辑运算得到的信号，即输入信号和第一抽头信号进行叠加得到第一均衡信号。第一均衡信号与第二抽头信号进行逻辑运算得到没有长拖尾迹的逻辑均衡信号，即第一均衡信号中Tb之前的波形曲线。
在本申请的一个实施例中，如图8所示，第二逻辑子单元1032包括放大器U1、第一电感L1和第一电阻R1，第一电阻R1的第一端分别与第一电感L1的第一端和第一逻辑子单元1031的输出端电连接，放大器U1的输入端与第一电感L1的第二端电连接，放大器U1的输出端与第一端电阻的第二端电连接。
具体的，第一电感L1连接在放大器U1的输入端，起到隔离和传输信号的作用，并提供一定的阻抗匹配，以确保信号能够有效地传输到放大器U1。第一电阻R1作为放大器U1的反馈电阻，起到控制电流的作用。该放大器U1可以选取gm-TIA(Gigameter-Telecommunications Industry Association，跨导-跨阻放大器)，其中，跨导是指输入电压变化与输出电流变化之间的关系，跨阻是指输入电压变化与输出电压变化之间的关系。通过可调跨导级电路，分别将主抽头、第一抽头和第二抽头的电压信号，分别按抽头系数c0、c1和c2转换成电流信号。然后将电流信号直接相加，并通过跨阻级TIA电路转换为电压信号输出。均衡器架构的简易传递函数为：
其中，Vout为均衡器架构的输出信号，Vin为输入信号，GmN(s)为跨导放大级的跨导，TIA(s)为放大器U1的传递函数。
gm-TIA通常由跨导放大器和电流-电压转换器组成。跨导放大器负责将光电转换器件的输出电流进行放大，而电流-电压转换器则将放大后的电流转化为对应的电压信号。从而实现对输入信号的转换和放大，方便后续的信号处理和检测。
在本申请的一个实施例中，如图9所示，第二逻辑子单元1032包括第二电感L2和第二电阻R2，第二电感L2的第一端用于与供电电源VCC1电连接，第二电感L2的第二端与第二电阻R2的第一端电连接，第二电阻R2的第二端与第一逻辑子单元1031的输出端电连接。
具体的，第二电阻R2和第二电感L2均作为无源负载，可以避免静态直流功耗的浪费，进一步减小整体均衡器架构的功耗。均衡器架构的简易传递函数为：
在本申请的一个实施例中，延迟单元101包括缓冲器，缓冲器的输入端用于接收输入信号，缓冲器的输出端分别与滤波单元102和逻辑单元103电连接。
具体的，缓冲器的作用是增强信号的驱动能力和保持信号的完整性。即缓冲器可以接收输入信号，并通过放大和调整信号的电平，提供足够的驱动能力来驱动滤波单元102和逻辑单元103，避免信号衰减或失真，提高信号的质量。
在本申请的一个实施例中，滤波单元102包括低通滤波器，低通滤波器的输入端与延迟单元101电连接，低通滤波器的输出端与逻辑单元103电连接。
具体的，低通滤波器的作用是通过对第一均衡信号进行滤波处理，将高频信号部分进行衰减，而保留低频信号部分。低通滤波器的输入端连接延迟单元101，可以接收延迟单元101输出的第一信号。低通滤波器的输出端连接逻辑单元103，将经过滤波处理后的第二信号传输至逻辑单元103，进行进一步处理或逻辑运算。
需要说明的是，通过调节低通滤波器的阶数与截止频率，可以使第二抽头信号与目标拖尾信号拟合。最后使用逻辑单元103对第一信号、第二信号和输入信号进行逻辑运算，即可得到没有长拖尾迹的逻辑均衡信号。
本申请还公开了一种均衡***，包括第一抽头系数单元、第二抽头系数单元、主抽头系数单元和上述的均衡器架构，第一抽头系数单元、第二抽头系数单元和主抽头系数单元均与均衡器架构中的逻辑单元103电连接。
具体的，第一抽头系数单元用于提供第一抽头系数，第二抽头系数单元用于提供第二抽头系数，主抽头系数单元用于提供主抽头系数。均衡***采用上述均衡器架构可以减少延迟单元101的使用数量，减少抽头的使用数量，从而降低了均衡***的功耗。
本申请还公开了一种通信设备，包括上述的均衡***，为通信设备安装上述均衡***，可以降低通信设备的功耗。
由于本实施例中均衡***和通信设备所实现的处理及功能基本相应于前述均衡器架构的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种均衡器架构，其特征在于，包括：
延迟单元，用于将所述均衡器架构的输入信号进行延迟，并产生第一信号；
滤波单元，与所述延迟单元电连接，用于根据所述第一信号和所述输入信号产生第二信号；其中，所述第二信号为目标拖尾信号的调制信号，所述目标拖尾信号为根据所述第一信号和所述输入信号所确定的目标信号中的低频分量；
逻辑单元，与所述延迟单元和所述滤波单元电连接，用于将所述第一信号、所述第二信号和所述输入信号进行逻辑运算，并输出逻辑均衡信号。
2.根据权利要求1所述的均衡器架构，其特征在于，所述逻辑单元包括第一逻辑子单元和第二逻辑子单元，所述第一逻辑子单元的输入端分别与所述滤波单元、所述延迟单元和所述均衡器架构的输入端电连接，所述第一逻辑子单元的输出端与所述第二逻辑子单元的输入端电连接，所述第二逻辑子单元的输出端用于输出所述逻辑均衡信号；
所述第一逻辑子单元用于将所述第一信号与第一抽头系数相乘，得到第一乘积；所述第一逻辑子单元还用于将所述第二信号与第二抽头系数相乘，得到第二乘积；所述第一逻辑子单元还用于将所述输入信号与主抽头系数相乘，得到第三乘积；所述第二逻辑子单元用于将所述第一乘积、所述第二乘积和所述第三乘积相加。
3.根据权利要求2所述的均衡器架构，其特征在于，所述第一逻辑子单元包括第一乘法器、第二乘法器和第三乘法器；
所述第一乘法器的第一输入端与所述延迟单元电连接，所述第一乘法器的第二输入端与第一抽头系数单元电连接，所述第一乘法器的输出端与所述第二逻辑子单元的第一输入端电连接；
所述第二乘法器的第一输入端与所述滤波单元电连接，所述第二乘法器的第二输入端与第二抽头系数单元电连接，所述第二乘法器的输出端与所述第二逻辑子单元的第二输入端电连接；
所述第三乘法器的第一输入端用于接收所述输入信号，所述第三乘法器的第二输入端与主抽头系数单元电连接，所述第三乘法器的输出端与所述第二逻辑子单元的第三输入端电连接；
其中，所述第一抽头系数单元用于提供所述第一抽头系数，所述第二抽头系数单元用于提供第二抽头系数，所述主抽头系数单元用于提供所述主抽头系数。
4.根据权利要求2所述的均衡器架构，其特征在于，所述第二逻辑子单元包括加法器，所述加法器的第一输入端、所述加法器的第二输入端和所述加法器的第三输入端均与所述第一逻辑子单元的输出端电连接，所述加法器的输出端用于输出所述逻辑均衡信号。
5.根据权利要求2所述的均衡器架构，其特征在于，所述第二逻辑子单元包括放大器、第一电感和第一电阻，所述第一电阻的第一端分别与所述第一电感的第一端和所述第一逻辑子单元的输出端电连接，所述放大器的输入端与所述第一电感的第二端电连接，所述放大器的输出端与所述第一端电阻的第二端电连接。
6.根据权利要求2所述的均衡器架构，其特征在于，所述第二逻辑子单元包括第二电感和第二电阻，所述第二电感的第一端用于与供电电源电连接，所述第二电感的第二端与所述第二电阻的第一端电连接，所述第二电阻的第二端与所述第一逻辑子单元的输出端电连接。
7.根据权利要求1所述的均衡器架构，其特征在于，所述延迟单元包括缓冲器，所述缓冲器的输入端用于接收所述输入信号，所述缓冲器的输出端分别与所述滤波单元和所述逻辑单元电连接。
8.根据权利要求1所述的均衡器架构，其特征在于，所述滤波单元包括低通滤波器，所述低通滤波器的输入端与所述延迟单元电连接，所述低通滤波器的输出端与所述逻辑单元电连接。
9.一种均衡***，其特征在于，包括第一抽头系数单元、第二抽头系数单元、主抽头系数单元和权利要求1-8任一项所述的均衡器架构，所述第一抽头系数单元、第二抽头系数单元和所述主抽头系数单元均与所述均衡器架构中的逻辑单元电连接。
10.一种通信设备，其特征在于，包括权利要求9所述的均衡***。
CN202311409834.3A 2023-10-26 2023-10-26 均衡器架构、均衡***及通信设备 Pending CN117527492A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311409834.3A CN117527492A (zh) 2023-10-26 2023-10-26 均衡器架构、均衡***及通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311409834.3A CN117527492A (zh) 2023-10-26 2023-10-26 均衡器架构、均衡***及通信设备

Publications (1)

Publication Number Publication Date
CN117527492A true CN117527492A (zh) 2024-02-06

Family

ID=89755909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311409834.3A Pending CN117527492A (zh) 2023-10-26 2023-10-26 均衡器架构、均衡***及通信设备

Country Status (1)

Country Link
CN (1) CN117527492A (zh)

Similar Documents

Publication Publication Date Title
US11398933B2 (en) Multi-tap decision feed-forward equalizer with precursor and postcursor taps
US9705708B1 (en) Integrated circuit with continuously adaptive equalization circuitry
CN107070824B (zh) 通***均衡器
EP2119156B1 (en) Adaptive continuous-time equalizer for correcting the first post-cursor isi
US6794900B2 (en) Method and circuit for pre-emphasis equalization in high speed data communications
US7167517B2 (en) Analog N-tap FIR receiver equalizer
US7522847B2 (en) Continuous time filter-decision feedback equalizer architecture for optical channel equalization
CN105791188B (zh) 具有反射消除的pam数据通信***
US9219625B2 (en) Decision feedback equalization slicer with enhanced latch sensitivity
CN101729468B (zh) Iq失配校正电路
US20030189998A1 (en) Compensation circuit and method for reducing intersymbol interference products caused by signal transmission via dispersive media
US8582635B2 (en) Sparse and reconfigurable floating tap feed forward equalization
US10009195B2 (en) Nonlinear equalizer
CN111131101B (zh) 一种反馈均衡电路
Tiruvuru et al. Transmission Line based FIR Structures for High Speed Adaptive Equalization
TW202037097A (zh) 決策前饋等化器、串聯器/解串器接收器以及接收器產生資料的方法
US7293057B2 (en) Method and apparatus for cancelling inter-symbol interference (ISI) within a communication channel
EP1538797B1 (en) Electrical backplane transmission using duobinary signaling
US7697603B1 (en) Methods and apparatus for equalization in high-speed backplane data communication
CN113055321B (zh) 能够抑制突发错误传播的光通信数据接收方法和***
CN117527492A (zh) 均衡器架构、均衡***及通信设备
JP2503715B2 (ja) 適応受信機
Liao et al. A 40Gb/s CMOS serial-link receiver with adaptive equalization and CDR
EP3857712B1 (en) Cascadable filter architecture
CN117221056A (zh) 高速SerDes中的模拟自适应三抽头判决反馈均衡器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Pan Quan

Inventor after: Fan Taiyang

Inventor after: Lao Zhihao

Inventor after: Shang Songquan

Inventor after: Wei Hongzhen

Inventor after: Wang Defang

Inventor after: Xie Fengbo

Inventor after: Liu Zhirui

Inventor after: Lv Xiaogang

Inventor before: Lao Zhihao

Inventor before: Shang Songquan

Inventor before: Fan Taiyang

Inventor before: Pan Quan

Inventor before: Wei Hongzhen

Inventor before: Wang Defang

Inventor before: Xie Fengbo

Inventor before: Liu Zhirui

Inventor before: Lv Xiaogang