CN117525158A - 场效应晶体管及其制备方法 - Google Patents

场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN117525158A
CN117525158A CN202210900736.9A CN202210900736A CN117525158A CN 117525158 A CN117525158 A CN 117525158A CN 202210900736 A CN202210900736 A CN 202210900736A CN 117525158 A CN117525158 A CN 117525158A
Authority
CN
China
Prior art keywords
field effect
effect transistor
electrode
channel layer
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210900736.9A
Other languages
English (en)
Inventor
李炫璋
魏洋
范守善
张跃钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN202210900736.9A priority Critical patent/CN117525158A/zh
Priority to TW111131412A priority patent/TW202405945A/zh
Priority to US18/129,004 priority patent/US20240047565A1/en
Publication of CN117525158A publication Critical patent/CN117525158A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种场效应晶体管，其包括一栅极、一绝缘层、一源极、一漏极和一沟道层，所述绝缘层位于所述栅极的表面，所述沟道层位于所述绝缘层远离所述栅极的表面，所述源极和所述漏极间隔设置在所述沟道层远离所述绝缘层的表面；所述源极和漏极为一维结构。本发明进一步提供一种所述场效应晶体管的制备方法。

Description

场效应晶体管及其制备方法
技术领域
本发明涉及一种场效应晶体管及其制备方法。
背景技术
晶体管的极致微缩是集成电路产业的不懈追求。缩小沟道长度和接触长度对于减小整体器件的尺寸是必要的。二维半导体在缩减沟道长度方面显示出巨大的潜力，这是由于二维半导体超薄的原子结构有效抑制了短沟道效应。因此，可以使用二维半导体开发具有较短栅极长度的场效应晶体管(FET)。缩短接触长度会引起接触电阻的增加，也会导致接触材料自身导电能力恶化。对于传统的三维金属，接触长度缩减至10nm以下时，金属线会出现严重的晶畴化现象，电阻率显著提升；对于石墨烯等二维半金属，接触长度缩减至10nm以下会导致额外的量子化和严重的边缘散射。这些限制都会使得场效应晶体管的接触性能变差。因此，高性能二维场效应晶体管实现超短接触长度和低接触电阻仍然是一个巨大的挑战。
发明内容
有鉴于此，确有必要提供一种可以实现超短接触长度和低接触电阻的场效应晶体管及其制备方法。
一种场效应晶体管，其包括一栅极、一绝缘层、一源极、一漏极和一沟道层，所述绝缘层位于所述栅极的表面，所述沟道层位于所述绝缘层远离所述栅极的表面，所述源极和所述漏极间隔设置在所述沟道层远离所述绝缘层的表面；所述源极和漏极为一维结构。
一种场效应晶体管的制备方法，其包括以下步骤：
形成一绝缘层于一栅极的表面；
形成一沟道层于一绝缘层远离所述栅极的表面；
将两个导电的一维结构间隔设置在所述沟道层远离所述绝缘层的表面；以及
在所述一维结构上、所述沟道层上设置多个电极，所述多个电极间隔设置。
与现有技术相比，本发明在二维半导体上设置两个具有相同手性的SWCNT来实现一维半金属接触，成功地将所述场效应晶体管的接触长度减少到2nm，从而使得所述场效应晶体管具有超短接触长度；而且，在欧姆接触模式下，SWCNT和沟道层之间界面接触的电阻率(即接触电阻率)和接触电阻分别为10-6Ω·cm2和50kΩ·μm，因此所述场效应晶体管具有较低的接触电阻。
附图说明
图1为本发明提供的场效应晶体管的结构示意图。
图2为本发明提供的场效应晶体管的制备方法的流程图。
图3为本发明提供的碳纳米管的制备装置的结构示意图。
图4为本发明提供的碳纳米管水平落在具有多个沟槽的基体上的结构示意图。
图5为本发明提供的源极和漏极设置在沟道层上形成的整体的横截面的透射电子显微镜(transmission electron microscopy,TEM)照片。
图6为本发明提供的源极和漏极设置在沟道层上形成的整体的电子能量损失谱(electron energy loss spectroscopy,EELS)。
图7为本发明提供的源极和漏极设置在沟道层上形成的整体的拉曼光谱图。
图8为本发明提供的所述场效应晶体管的伪色扫描电子显微镜(false-coloredscanning electron microscope，false-colored SEM)照片。
图9为图8中A、B两点之间的转移特性。
图10为图8中金属性SWCNT和MoS2界面以及Au/Ti电极和MoS2界面在不同栅极电压下的势垒高度。
图11为图8中A、B两点之间的接触与1、2两点之间的接触的能带图。
图12为图1中所述场效应晶体管中金属性SWCNT与MoS2膜的界面接触电阻率-栅极电压图。
图13是通过转移长度方法分析多组CNT器件的结果。
图14为用于测量图1中所述场效应晶体管中源极、漏极与沟道层之间界面电阻的纵向传输线模型。
图15为在二氧化硅上的金属性SWCNT，以及在MoS2膜上的金属性SWCNT的电阻率-电压曲线。
图16为MoS2膜的方块电阻-电压曲线。
图17为采用原子力显微镜对各个特征长度的测量结果。
主要元件符号说明
场效应晶体管 100
栅极 102
绝缘层 104
沟道层 106
源极 108
漏极 110
生长装置 30
加热炉 302
反应室 304
进气口 306
出气口 308
固定平台 310
旋转平台 312
生长基底 316
催化剂层 318
基体 10
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及具体实施例对本发明提供的场效应晶体管及其制备方法作进一步的详细说明。
请参见图1，本发明第一实施例提供一种场效应晶体管100，该场效应晶体管100包括一栅极102、一绝缘层104、一源极108、一漏极110和一沟道层106。所述绝缘层104位于所述栅极102的表面，所述沟道层106位于所述绝缘层104远离所述栅极102的表面。所述源极108和所述漏极110间隔设置在所述沟道层106远离所述绝缘层104的表面。
所述栅极102的材料具有较好的导电性。具体地，所述栅极102的材料可以为金属、合金、铟锡氧化物(ITO)、锑锡氧化物(ATO)、导电银胶、导电聚合物以及碳纳米管膜等导电材料。所述金属或合金可以为铝、铜、钨、钼、金或它们的合金。具体地，所述栅极102的厚度为0.5纳米～100微米。本实施例中，所述栅极102为高掺杂的硅(硅被高掺杂，导电)。
所述绝缘层104的材料可以为氮化硅、氧化硅等硬性材料或苯并环丁烯(BCB)、聚酯或丙烯酸树脂等柔性材料。根据绝缘层104的材料种类的不同，可以采用不同方法形成该绝缘层104。具体地，当该绝缘层104的材料为氮化硅或氧化硅时，可以通过沉积的方法形成绝缘层104。当该绝缘层104的材料为苯并环丁烯(BCB)、聚酯或丙烯酸树脂时，可以通过印刷涂附的方法形成绝缘层104。所述绝缘层104的厚度为0.5纳米～100微米。本实施例中，所述高掺杂的硅片的表面具有300nm(纳米)厚的氧化层，该氧化层的材料为SiO2(二氧化硅)，该氧化层为所述绝缘层104。
所述沟道层106为半导体二维结构，比如二硫化钼(MoS2)膜、二硫化钨(WS2)膜或者二硒化钨(WSe2)膜等二维半导体材料。
所述源极108和漏极110的材料应具有较好的导电性，并且所述源极108和漏极110为一维结构。具体地，所述源极108和漏极110的材料可以为金属、合金、ITO、ATO、导电银胶、导电聚合物以及金属性碳纳米管等导电材料。具体地，当所述源极108和漏极110的材料为金属、合金、ITO或ATO时，可以通过蒸镀、溅射、沉积、掩模及刻蚀等方法形成源极108及漏极110。当所述源极108及漏极110的材料为导电银胶、导电聚合物或碳纳米管时，可以通过印刷涂附或直接黏附的方法，将该导电银胶或碳纳米管涂附或黏附于所述绝缘层104远离所述栅极102的表面，形成源极108及漏极110。所述源极108和漏极110的厚度为0.5纳米～100微米，所述源极108至所述漏极110之间间隔的距离为10纳米至800纳米。本实施例中，所述源极108和漏极110均为一个单根金属性单壁碳纳米管(SWCNT)，所述源极108至所述漏极110之间的距离为150纳米。
进一步，所述场效应晶体管100还可以包括一绝缘基底，该绝缘基底对所述栅极102起支撑作用，也即所述绝缘层104位于所述栅极102远离所述绝缘基底的表面。所述绝缘基底的材料可选择为玻璃、石英、陶瓷、金刚石、硅片等硬性材料或塑料、树脂等柔性材料。在一具体实施例中，所述绝缘基底的材料为玻璃。所述绝缘基底也可选用大规模集成电路中的基板，且多个背栅型场效应晶体管100可按照预定规律或图形集成于同一绝缘基底上。
进一步，所述场效应晶体管100包括多个电极，该多个电极分别设置在所述沟道层106、所述源极108和漏极110上。所述多个电极间隔设置，并且相邻电极之间的距离不相等。所述电极均由导电材料组成，该导电材料可选择为金属、ITO、ATO、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。所述电极也可以为一层导电薄膜，该导电薄膜的厚度为0.01微米-10微米。本实施例中，所述电极为Au/Ti(金/钛，厚度50nm/5nm)电极，该Au/Ti电极是由一50nm厚的金层和一5nm厚的钛层层叠设置而成，Au层设置在Ti层的上表面，Ti层做粘附层，Au层做导电层。可以通过蒸镀、溅射、沉积、掩模、刻蚀、印刷涂附或直接黏附的方法设置所述电极。
请参见图2，本发明第一实施例进一步提供一种所述场效应晶体管100的制备方法，其包括以下步骤：
S1，形成所述绝缘层104于所述栅极102的表面；
S2，形成所述沟道层106于所述绝缘层104远离所述栅极102的表面；
S3，将两个导电的一维结构间隔设置在所述沟道层106远离所述绝缘层104的表面；以及
S4，在所述一维结构上设置多个电极，在所述沟道层106上设置多个电极，所述多个电极间隔设置，并且相邻电极之间的距离不相等。
进一步，所述场效应晶体管100的制备方法还可以包括将所述栅极102设置在所述绝缘基底上的步骤。所述绝缘基底可选用大规模集成电路中的基板。
步骤S1中，可以采用溅射、蒸镀、直接铺设等方式，在所述栅极102的表面形成所述绝缘层104。
步骤S2中，可以采用溅射、蒸镀、直接铺设等方式，在所述绝缘层104远离所述栅极102的表面形成所述沟道层106。在一具体实施例中，将所述二维半导体材料直接铺设于所述绝缘层104远离所述栅极102的表面。
步骤S3中，所述导电的一维结构分别作为所述源极108和所述漏极110。所述导电的一维结构的材料与第一实施例中描述的源极108和漏极110的材料相同，这里不再重复描述。
在一具体实施例中，所述导电的一维结构为单根金属性SWCNT，该单根金属性SWCNT的制备方法，包括以下步骤：
S31，生长CNT(碳纳米管)；
S32，将所述CNT设置在硫蒸汽中，硫蒸汽在所述CNT上形成硫颗粒，硫颗粒分布越稀疏，表明CNT的直径越小，从而从所述CNT中选出SWCNT；
S33，判断所选出的SWCNT的导电率，从而选出所述金属性SWCNT；以及
S34，退火处理，以除去CNT上的硫颗粒。
步骤S31中，生长CNT的方法不限，比如化学气相沉积法等。以下仅以“放风筝法”为例详细说明从一生长基底上水平生长CNT的过程，但并不局限于此。
请参见图3，利用“放风筝法”生长CNT的方法，包括以下步骤：
S311，提供一生长装置30；
S312，提供一生长基底316以及一基体10，该生长基底316表面形成有一单分散性催化剂层318；
S313中，将所述生长基底316放置于该固定平台310上，将所述基体10放置于该旋转平台312上；
S314，通入碳源气，沿着气流的方向生长CNT；以及
S315，停止通入碳源气，CNT平行且间隔地形成在基体10表面。
步骤S311中，所述生长装置30包括一加热炉302，一反应室304，一可旋转平台312及一与旋转平台312对应设置的固定平台310。所述可旋转平台312与所述固定平台310间隔设置于该反应室304内。该反应室304包括一进气口306与一出气口308，所述固定平台310设置于靠近进气口306一边，所述旋转平台312设置于靠近出气口308一边。所述旋转平台312与固定平台310之间的间距小于1厘米，且旋转平台312略低于固定平台310。所述旋转平台312可以在水平方向旋转任意角度。
步骤S312中，当选用铁、钴、镍或其任意组合的合金材料制备单分散性催化剂层318时，可采用薄膜技术将催化剂材料沉积到生长基底316的表面。当选用金属盐制备单分散性催化剂层318时，将金属盐的单分散性溶液或者金属的单分散性溶液涂覆于生长基底316上形成单分散性催化剂层318。本实施例中，作为催化剂材料的金属盐的单分散性溶液优选为硝酸铁(Fe(NO3)3)、氯化铜(CuCl2)或三氯化铁(FeCl3)的单分散性水溶液或单分散性乙醇溶液，作为催化剂材料的金属的单分散性溶液优选为铁/钼(Fe-Mo)、铁/钴(Fe-Co)或铁/钌(Fe-Ru)的正辛烷单分散型溶液、乙醇或正己烷单分散性溶液。采用单分散性溶液制备催化剂层318，有利于防止催化剂材料团聚，形成单分散性催化剂层318，即，催化剂层318中包括多个单分散性催化剂颗粒。
步骤S313中，将所述生长基底316放置于该固定平台310上，确保生长基底316沉积有催化剂层318的一面朝上。所述生长基底316与基体10为一耐高温基板，其材料不限，只要确保其熔点高于所述碳纳米管的生长温度。本实施例中，生长基底316优选为一长度为10厘米，宽度为0.5毫米的条形硅片。可以理解，本实施例中可以先将催化剂材料沉积于一大面积的硅片表面，再将该硅片切割成多个预定大小的生长基底316。
步骤S314中，通入碳源气，沿着气流的方向生长CNT的具体过程为：
首先，通入保护气体，将反应室304内的空气排出。所述的保护气体为氮气或惰性气体，本实施例优选的保护气体为氩气。
其次，在保护气体环境下对反应室304进行加热到CNT的生长温度，并保持恒温。所述CNT的生长温度为800℃至1000℃。可以理解，根据不同的碳源气，CNT的生长温度不同。本实施例中，采用乙醇作为碳源气时，CNT的生长温度优选为850℃至950℃。采用甲烷作为碳源气时，CNT的生长温度优选为950℃至1000℃。
再次，通入碳源气，生长CNT。所述碳源气可选用乙醇、乙炔、乙烯、甲烷等化学性质较活泼的碳氢化合物，本实施例优选的碳源气为乙醇或甲烷。通入碳源气的流量为5sccm(标准状态毫升/分钟)至100sccm。碳源气中混合一定量的氢气作为载气，且碳源气与载气的流量比为1:1至1:3。
当通入碳源气后，在生长基底316表面催化剂颗粒的作用下开始生长CNT。CNT一端固定于生长基底316上，另一端不断生长。由于催化剂层318包括多个单分散性催化剂颗粒，所以生长的CNT不会很密，从而使得部分CNT可以长成为SWCNT。由于固定平台310上的生长基底316靠近于反应室304的进气口306设置，所以随着碳源气的不断通入，生长的CNT随着碳源气漂浮于基体10上空。该生长机理称作“放风筝机理”。CNT的生长时间与所要制备的CNT有关。本实施例中，优选地，生长时间为10分钟。该方法生长的CNT长度大于1厘米，甚至可以达到30厘米以上。
步骤S315中，停止通入碳源气后，CNT停止生长。同时停止加热，并降温。但是，要继续通入保护气体，直到反应室304温度降为室温，以防止生长的CNT被氧化。当停止通入碳源气，CNT停止生长，平行且间隔的形成于基体10上，且相邻两个CNT之间的距离大于20微米。为了便于从所述基体10上取下CNT，可以预先将基体10刻蚀多个间隔设置的沟槽，当所述CNT落在基体10上时，CNT悬空在所述沟槽上，如图4所示。在一具体实施例中，所述基体10的材料由硅和氮化硅组成。
步骤S32中，本实施例中，硫粉加热到150℃形成硫蒸汽，然后将步骤S11中放置有CNT的基体10放入硫蒸汽中处理一段时间，CNT的外表面会形成许多硫颗粒，也即硫颗粒分布在CNT的外表面。CNT上硫蒸气的凝聚形态取决于CNT的直径，硫颗粒分布越稀疏表明CNT的直径越小。在光学显微镜下选择硫颗粒分布最稀疏的CNT，该CNT即为单壁碳纳米管(SWCNT)。
步骤S33中，通过检测SWCNT的电导率来选出金属性SWCNT。具体的，在1V(伏特)电压下，SWCNT的电流大于等于1nA(纳安)时，则该SWCNT为金属性SWCNT。
步骤S34中，退火温度为300℃至400℃，以除去CNT上的硫颗粒。优选的，退火温度为300℃至350℃。
以下用一具体实施例来说明所述场效应晶体管100的制备方法，但并不局限于此。
第一步、将MoS2膜(作为沟道层106)放置到所述高掺杂的硅片(作为栅极102)上，所述高掺杂的硅片的表面具有300nm厚的SiO2(作为绝缘层104)，该SiO2位于MoS2膜与高掺杂的硅片之间。
第二步、采用化学气相沉积法利用“放风筝法”生长超长CNT：将0.2nm铁电子束沉积到硅衬底上然后，将反应炉的温度设置为970℃，分别选择流量为200sccm和1sccm的H2和C2H4作为还原气体和碳源，用以生长CNT。用于收集悬浮生长的CNT的基体10为Si/SiNx衬底，该Si/SiNx衬底具有七个200微米宽的沟槽。
第三步、金属性SWCNT的选择：硫粉通过热板加热到150℃进行蒸发，然后将放置在沟槽Si/SiN衬底上的超长CNT在硫气氛中处理10秒。硫蒸汽沉积在CNT表面形成硫颗粒，利用光学显微镜进行有效跟踪。CNT上硫蒸气的凝聚形态取决于CNT的直径，硫颗粒分布越稀疏表明CNT的直径越小。在光学显微镜下选择硫颗粒分布最稀疏的CNT，该CNT即为单壁碳纳米管(SWCNT)，然后连接电源表(比如连接Keithley 2900高精度源表的钨尖端)，用于判断SWCNT的电导率。在1V电压下，电流大于等于1纳安，那么该SWCNT为金属性，也称为金属性SWCNT。
第四步、将第三步选择出来的两个金属性SWCNT间隔设置在所述MoS2膜远离高掺杂的硅片的表面。
第五步、进行退火处理，退火温度为350℃，以除去金属性CNT表面的硫颗粒。
第六步、通过电子束光刻、电子束蒸发和剥离步骤制造了图案化的Ti/Au(5nm/50nm)电极，Ti/Au(5nm/50nm)电极为钛和金的复合结构，具体地，Au在Ti的表面复合而成，Ti的厚度为5nm，Au的厚度为50nm。所述Ti/Au(5nm/50nm)电极分别设置在所述MoS2膜相对的两端，以及所述金属性SWCNT相对的两端。
以下对该具体实施例所制备的场效应晶体管100进行性能表征。
图5为源极108和漏极110设置在沟道层106上形成的整体的横截面的透射电子显微镜(transmission electron microscopy,TEM)照片。图6为源极108和漏极110设置在沟道层106上形成的整体的电子能量损失谱(electron energy loss spectroscopy,EELS)。由图5可以看到一个分层结构，下层为MoS2膜，上层为金属性SWCNT，从而证明沟道层106为MoS2膜，源极108和漏极110均为金属性SWCNT。由图6可以得知，源极108和漏极110设置在沟道层106上形成的整体包含碳(C)、Mo(钼)、氧(O)三种元素，也可以进一步证明沟道层106为MoS2膜，源极108和漏极110均为金属性SWCNT。
图7为源极108和漏极110设置在沟道层106上形成的整体的拉曼光谱图。由图7可以得知，所述源极108、漏极110的拉曼光谱中出现典型的SWCNT的峰，说明所述源极108和漏极110为相同手性的SWCNT；所述沟道层106出现典型的MoS2的峰，说明所述沟道层106的材料为MoS2。
图8为所述场效应晶体管100的伪色扫描电子显微镜(false-colored scanningelectron microscope，false-colored SEM)照片。图8中，亮色带状体代表设置在沟道层106、源极108和漏极110上的电极。对图8中两个金属性SWCNT之间进行转移特性(也即图8中A、B两点之间的转移特性)测试，以及对图8中Au/Ti电极之间进行转移特性(也即图8中1、2两点之间的转移特性)测试。图9为图8中A、B两点之间的转移特性。由图9可以得知，具有2nm接触长度的金属性SWCNT接触比3微米长的Au/Ti电极接触有更大的开态电流，其中，所述2nm接触长度指金属性SWCNT的直径为2nm，也即所述接触长度为金属性SWCNT的直径。图10为图8中金属性SWCNT和MoS2界面、Au/Ti电极和MoS2界面，在不同栅极电压下的势垒高度。由图10可以得知，SWCNT与MoS2膜之间的界面势垒在更大范围(550meV至0)内可调，其中，meV是兆电子伏特。
图11为图8中A、B两点之间的金属性SWCNT接触与1、2两点之间的Au/Ti接触的能带图对照。由图11可以得知，所述场效应晶体管100可以在栅电压的作用下实现在肖特基接触和欧姆接触之间的切换。
图12为所述场效应晶体管100中金属性SWCNT与MoS2膜的界面接触电阻率-栅极电压图。由图12可以得知，金属性SWCNT与MoS2膜的欧姆接触电阻率可低至10-6Ω·cm2。
与现有技术相比，所述场效应晶体管100及其制备方法具有以下优点：第一、本发明在二维半导体上设置两个具有相同手性的SWCNT来提出一维半金属接触，成功地将所述场效应晶体管100的接触长度减少到2nm，从而使得所述场效应晶体管100具有超短接触长度；第二、所述场效应晶体管100可以通过调节栅极102电位在肖特基接触和欧姆接触之间切换；第三、在欧姆接触模式下，SWCNT和沟道层106之间界面接触的电阻率和接触电阻分别为10-6Ω·cm2和50kΩ·μm，因此所述场效应晶体管100具有较低的接触电阻。
本发明第二实施例提供一种场效应晶体管100中源极108(或者漏极110)与沟道层106界面电阻的测量方法，其包括以下步骤：
S21，提供所述场效应晶体管100，其中，所述源极108和漏极110分别为所述金属性SWCNT，所述沟道层106为二硫化钼(MoS2)膜、二硫化钨(WS2)膜或者二硒化钨(WSe2)膜等二维半导体材料；在所述单根金属性SWCNT以及沟道层106上分别设置多个Au/Ti电极；
S22，形成所述场效应晶体管100的伪色扫描电子显微镜(false-coloredscanning electron microscope，false-colored SEM)照片，如图8所示；图8中，亮色带状A至I和1至4都表示所述Au/Ti电极，虚线框区域b表示所述沟道层106，图8中两条平行排列的白色亮线a、a’表示所述金属性SWCNT，图8中A至I可以理解为电极A至电极I，也可以理解为A点至I点处设置所述Au/Ti电极；1至4可以理解为电极1至电极4(也可以分别用第一电极、第二电极、第三电极和第四电极表示)，也可以理解为1点至4点处设置所述Au/Ti电极；
S23，基于转移长度方法分别得到在二氧化硅(所述高掺杂的硅片的表面具有一层二氧化硅)上的金属性SWCNT的电阻率在MoS2膜上的金属性SWCNT的电阻率/>以及金属性SWCNT与Ti/Au电极界面接触电阻/>
S24，基于四探针法得到所述沟道层106的方块电阻
S25，通过扫描电子显微镜或者原子力显微镜测量Ti/Au电极至沟道层106边缘的长度(本实施例中，图8中A点处Ti/Au电极至沟道层106下边缘的长度)Lin、所述金属性SWCNT的直径DCNT、源极108和漏极110之间沟道层106的长L和宽W(μm)；
S26，将以上测量结果带入公式I，
其中，Rtot是所述两个金属性SWCNT(分别作为源极108和漏极110)上分别设置电极，这两个电极之间的电阻，其中，这两个电极的连线平行于所述沟道层106的长度方向(也即，Rtot是图8中A、B两点处电极之间的电阻)，通过电源表(比如Keithley 2912高精度源表)测量可以直接得到Rtot；是金属性SWCNT与Ti/Au电极的界面接触电阻，可以通过转移长度方法得到；/>这是金属性SWCNT的量子电阻；/>是在二氧化硅上的金属性SWCNT的电阻率，可以通过转移长度方法得到；Lin是Ti/Au电极至沟道层106的距离(即图8中A点处Ti/Au电极至沟道层106下边缘的长度)，可以通过扫描电子显微镜或者原子力显微镜测量得到；/>rc为金属性SWCNT与沟道层106的界面接触电阻率，DCNT是所述金属性SWCNT的直径，/>是所述沟道层106的方块电阻(可以通过四探针法得到)，L是源极108和漏极110之间沟道层106的长度(可以通过扫描电子显微镜或者原子力显微镜测量得到)；/>是在MoS2膜上的金属性SWCNT的电阻率(可以通过转移长度方法得到)；W是沟道层106的宽度(可以通过扫描电子显微镜或者原子力显微镜测量得到)；/>
所述公式I中，rc为未知数，其余数值均可以通过步骤S23至S25得到，从而最终计算得到SWCNT与沟道层106的界面接触电阻率rc(Ω·μm2)；以及
S27，金属性SWCNT与沟道层106的接触电阻Rc满足公式Rc＝rc/lc(Ω·μm)，其中，lC代表金属性SWCNT的直径，从而得到金属性SWCNT与沟道层106的接触电阻Rc。金属性SWCNT与沟道层106的接触电阻就是场效应晶体管100中源极108(或者漏极110)与沟道层106的界面电阻。
步骤S23中，本实施例中，指与二氧化硅直接接触的金属性SWCNT的电阻率，指与MoS2膜直接接触的金属性SWCNT的电阻率。
转移长度方法是通过对具有不同沟道长的器件的电阻进行线性拟合，从而获得器件的沟道电阻以及电极与沟道之间的接触电阻。对于长沟道CNT晶体管来说，源极108和漏极110之间的总电阻可以表示为:
其中，表示与二氧化硅直接接触的金属性SWCNT的电阻率，L表示源极108和漏极110之间沟道层106的长度，/>表示Au/Ti电极与金属性SWCNT界面由于结构缺陷导致的接触电阻，/>表示金属性SWCNT的量子电阻，/>
步骤S23中，测量多组CNT器件(该CNT器件分别为电极EF，电极DE，电极CD，电极AG，电极GH，电极HI组成的器件)的转移特性曲线。图13是通过转移长度方法分析所述多组CNT器件的结果，横轴为器件的沟道长度，纵轴为器件的电阻，不同颜色的点和直线表示器件在不同栅压下的测量结果。拟合直线的斜率表示与纵轴(x＝0)的截距表示
基于转移长度方法得到SiO2上金属型SWCNT的电阻率金属Au/Ti与金属型SWCNT的接触电阻/>这里认为金属型SWCNT和每个Au/Ti电极之间的接触电阻相同。测量电极AC之间的转移特性曲线，将Au/Ti与金属型SWCNT的接触电阻、金属型SWCNT的量子电阻以及SiO2上金属型SWCNT的电阻减去，即可得到二硫化钼上金属型SWCNT的电阻，再除以MoS2上金属型SWCNT的长度，得到/>
步骤S24中，四探针法是测量薄膜方块电阻的常用方法。如图8中的电极1、电极2、电极3、电极4，在电极1和电极4上施加恒定电流I14，然后读取电极2和电极3之间的电压V23，这样电极2和电极3之间二维材料(本实施例为二硫化钼)的沟道电阻可以表示为R23＝V23/I12。对应的方块电阻
图14为用于测量所述场效应晶体管100中源极108(或者漏极110)与沟道层106之间界面电阻的纵向传输线模型。由图14可以得知，当场效应晶体管100采用超短接触时，考虑接触材料的自身电阻和接触电阻，沟道层中的电势和电流分布可能不均匀。纵向传输线模型对该情况进行了建模分析，给出了电势电流分布不均匀情况下的场效应晶体管100的等效电阻的解析表达式，也即所述步骤S26中的公式I。
因此，通过上述场效应晶体管100中源极108(或者漏极110)与沟道层106界面电阻的测量方法，可以得到源极108与沟道层106的界面电阻，漏极110与沟道层106的界面电阻。由于上述方法中源极108和漏极110均使用金属性SWCNT，所以可以得到金属性SWCNT与沟道层106的界面电阻。
以下用一具体实施例来说明所述场效应晶体管100中源极108(或者漏极110)与沟道层106之间界面电阻的测量方法，但并不局限于此。
本具体实施例中，实验测得的和/>如图15和16所示。结合图17中原子力显微镜(AFM)对各个特征长度的测量结果，可以根据公式I计算得到金属性SWCNT和MoS2的界面接触电阻率rc＝10-6Ω·cm2，如图12所示。因此，金属性SWCNT和MoS2之间的接触电阻Rc＝rc/DCNT＝50kΩ·μm。
所述场效应晶体管100中源极108(或者漏极110)与沟道层106之间界面电阻的测量方法具有以下优点：在场效应晶体管100采用极短SWCNT接触的情况下，接触和互联部分的电阻不可忽略，沟道层106中的电势、电流呈现不均匀分布的趋势，传统的四探针方法和转移长度方法并不适用于该情况下的源极108(或者漏极110)与沟道层106之间界面电阻(即接触电阻)的测量提取。因此，本发明提出了“纵向传输线模型”，给出极短SWCNT接触的场效应晶体管100的二端电阻(也即图8中A点处电极和B点处电极之间的电阻)。在此基础上再结合四探针方法和转移长度方法提取相关位置参量，可以计算得到场效应晶体管100的接触电阻，也即场效应晶体管100中源极108(或者漏极110)与沟道层106之间界面电阻。
另外，本领域技术人员还可在本发明精神内做其他变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (10)

1.一种场效应晶体管，其包括一栅极、一绝缘层、一源极、一漏极和一沟道层，所述绝缘层位于所述栅极的表面，所述沟道层位于所述绝缘层远离所述栅极的表面，所述源极和所述漏极间隔设置在所述沟道层远离所述绝缘层的表面；其特征在于，所述源极和漏极为一维结构。
2.如权利要求1所述的场效应晶体管，其特征在于，所述沟道层为二硫化钼膜、二硫化钨膜或者二硒化钨膜。
3.如权利要求1所述的场效应晶体管，其特征在于，所述源极和所述漏极的材料为金属、合金、铟锡氧化物、锑锡氧化物、导电银胶、导电聚合物以及金属性碳纳米管。
4.如权利要求3所述的场效应晶体管，其特征在于，所述源极和所述漏极均为单根金属性单壁碳纳米管。
5.如权利要求4所述的场效应晶体管，其特征在于，所述场效应晶体管进一步包括多个电极，该多个电极分别设置在所述沟道层、所述源极和所述漏极上，所述多个电极间隔设置，并且相邻电极之间的距离不相等。
6.一种场效应晶体管的制备方法，其包括以下步骤：
形成一绝缘层于一栅极的表面；
形成一沟道层于一绝缘层远离所述栅极的表面；
将两个导电的一维结构间隔设置在所述沟道层远离所述绝缘层的表面；以及
在所述一维结构上、所述沟道层上设置多个电极，所述多个电极间隔设置。
7.如权利要求6所述的场效应晶体管的制备方法，其特征在于，所述沟道层为二硫化钼膜、二硫化钨膜或者二硒化钨膜。
8.如权利要求6所述的场效应晶体管的制备方法，其特征在于，所述一维结构为单根金属性单壁碳纳米管。
9.如权利要求8所述的场效应晶体管的制备方法，其特征在于，所述单根金属性单壁碳纳米管的制备方法，包括以下步骤：
生长碳纳米管；
将所述碳纳米管设置在硫蒸汽中，硫蒸汽在所述碳纳米管上形成硫颗粒，硫颗粒分布越稀疏，表明碳纳米管的直径越小，从而从所述碳纳米管中选出单壁碳纳米管；
检测所选出的单壁碳纳米管的导电率，在1伏特电压下，单壁碳纳米管的电流大于等于1纳安时，则该单壁碳纳米管为金属性单壁碳纳米管；以及
退火处理，以除去金属性单壁碳纳米管上的硫颗粒。
10.如权利要求6所述的场效应晶体管的制备方法，其特征在于，所述场效应晶体管的制备方法进一步包括一将所述栅极设置在一绝缘基底上的步骤，所述绝缘基底为大规模集成电路中的基板。
CN202210900736.9A 2022-07-28 2022-07-28 场效应晶体管及其制备方法 Pending CN117525158A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210900736.9A CN117525158A (zh) 2022-07-28 2022-07-28 场效应晶体管及其制备方法
TW111131412A TW202405945A (zh) 2022-07-28 2022-08-19 場效應電晶體及其製備方法
US18/129,004 US20240047565A1 (en) 2022-07-28 2023-03-30 Field effect transistor and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210900736.9A CN117525158A (zh) 2022-07-28 2022-07-28 场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN117525158A true CN117525158A (zh) 2024-02-06

Family

ID=89744356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210900736.9A Pending CN117525158A (zh) 2022-07-28 2022-07-28 场效应晶体管及其制备方法

Country Status (3)

Country Link
US (1) US20240047565A1 (zh)
CN (1) CN117525158A (zh)
TW (1) TW202405945A (zh)

Also Published As

Publication number Publication date
TW202405945A (zh) 2024-02-01
US20240047565A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US6764874B1 (en) Method for chemical vapor deposition of single walled carbon nanotubes
Xiong et al. Direct writing of graphene patterns on insulating substrates under ambient conditions
Biró et al. Graphene: nanoscale processing and recent applications
Song et al. Ultralong single-crystal metallic Ni2Si nanowires with low resistivity
CN101313092B (zh) 基于纳米结构的互联线和散热器
US9153667B2 (en) Method for making thin film transistor
US20080090183A1 (en) Aligned Carbon Nanotubes And Method For Construction Thereof
KR101219769B1 (ko) 탄소 나노구조물 패턴 및 이의 제조 방법, 그리고 탄소 나노구조물 박막 트랜지스터 및 그의 제조 방법
Das et al. Interfacial bonding characteristics between graphene and dielectric substrates
Wang et al. Scalable and direct growth of graphene micro ribbons on dielectric substrates
Huang et al. Superior current carrying capacity of boron nitride encapsulated carbon nanotubes with zero-dimensional contacts
CN102709132B (zh) 纳米结构在基底上的可控生长以及基于此的电子发射器件
Liu et al. Highly stretchable graphene nanoribbon springs by programmable nanowire lithography
Barnett et al. Enhancement of multiwalled carbon nanotubes’ electrical conductivity using metal nanoscale copper contacts and its implications for carbon nanotube-enhanced copper conductivity
Ghopry et al. Intermixed WS2+ MoS2 nanodisks/graphene van der Waals heterostructures for surface-enhanced Raman spectroscopy sensing
Pham Hexagon flower quantum dot-like Cu pattern formation during low-pressure chemical vapor deposited graphene growth on a liquid Cu/W substrate
CN100586614C (zh) 一种可控制备金属纳米颗粒的方法
CN117525158A (zh) 场效应晶体管及其制备方法
CN117517786A (zh) 场效应晶体管的接触电阻的测量方法
Tian et al. Low‐Temperature Fabrication of Cold Cathode WO2 Nanowire Arrays on Glass Substrate and Improvement of their Working Performance
Reiprich et al. Localized and programmable chemical vapor deposition using an electrically charged and guided molecular flux
Raza et al. Surface modification via silver nanoparticles attachment: An ex-situ approach for enhancing the electron field emission properties of CNT field emitters
TWI358092B (en) Method for making thin film transistor
Tsukagoshi et al. C60 nanowire two-state resistance switching: fabrication and electrical characterizations
Yap et al. Impact of the CNT growth process on gold metallization dedicated to RF interconnect applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination