CN117497659A - 发光二极管芯片及其制作方法 - Google Patents
发光二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN117497659A CN117497659A CN202311411885.XA CN202311411885A CN117497659A CN 117497659 A CN117497659 A CN 117497659A CN 202311411885 A CN202311411885 A CN 202311411885A CN 117497659 A CN117497659 A CN 117497659A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- electrode
- layer
- blocking structure
- orthographic projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 162
- 230000000903 blocking effect Effects 0.000 claims abstract description 158
- 239000002131 composite material Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims description 40
- 230000007480 spreading Effects 0.000 claims description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 4
- 238000002161 passivation Methods 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 238000002310 reflectometry Methods 0.000 description 10
- 238000000605 extraction Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910016569 AlF 3 Inorganic materials 0.000 description 2
- 229910016036 BaF 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开实施例提供了一种发光二极管芯片及其制作方法，属于半导体技术领域。该发光二极管芯片包括衬底、反射层、复合电流阻挡结构、第一电极和第二电极，复合电流阻挡结构位于第二半导体层的远离衬底的表面；第二电极位于复合电流阻挡结构上并与第二半导体层电连接，第二电极在第二半导体层上的正投影位于复合电流阻挡结构在第二半导体层上的正投影内，复合电流阻挡结构用于将第一部分光线向所述反射层反射和透射第二部分光线，所述第一部分光线包括射向所述第二电极的底面的光线，所述第二部分光线为射向第二电极的底面之外的光线。本公开实施例能提高LED芯片的发光效率。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
发光二极管(Light Emitting Diode，LED)因具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，目前已经被广泛应用于背光、照明、景观等各个光源领域。
相关技术中，LED芯片包括依次层叠的分布式布拉格反射(Distributed BraggReflection，DBR)层、衬底、N型半导体层、多量子阱层、P型半导体层电流阻挡层和电流扩展层，以及位于P型半导体层上的P电极和位于N型半导体层上的N电极。
然而，P电极的反射率较低，会吸收部分出射光线，导致LED芯片的光提取效率较低，从而影响LED芯片的发光效率。
发明内容
本公开实施例提供了一种发光二极管芯片及其制作方法，能提高LED芯片的发光效率。所述技术方案如下：
一方面，提供了一种发光二极管芯片，包括衬底、反射层、第一半导体层、多量子阱层、第二半导体层、复合电流阻挡结构、第一电极和第二电极，所述衬底具有相对的第一表面和第二表面，所述反射层位于所述衬底的第二表面，所述第一半导体层、所述多量子阱层和所述第二半导体层依次层叠在所述衬底的第一表面上；所述复合电流阻挡结构位于所述第二半导体层的远离所述衬底的表面；所述第一电极位于所述第一半导体层上并与所述第一半导体层电连接，所述第二电极位于所述复合电流阻挡结构上并与所述第二半导体层电连接，所述第二电极在所述第二半导体层上的正投影位于所述复合电流阻挡结构在所述第二半导体层上的正投影内，所述复合电流阻挡结构用于将第一部分光线向所述反射层反射和透射第二部分光线，所述第一部分光线包括射向所述第二电极的底面的光线，所述第二部分光线为射向第二电极的底面之外的光线。
可选地，所述复合电流阻挡结构包括第一阻挡结构和第二阻挡结构，所述第一阻挡结构位于所述第二阻挡结构的周围，所述第二电极在所述第二半导体层上的正投影与所述第二阻挡结构在所述第二半导体层上的正投影至少部分重叠，所述第一阻挡结构为透光层，所述第二阻挡结构为分布式布拉格反射结构。
可选地，所述第二电极在所述第二半导体层上的正投影与所述第二阻挡结构在所述第二半导体层上的正投影重合；或者所述第二电极在所述第二半导体层上的正投影位于所述第二阻挡结构在所述第二半导体层上的正投影内。
可选地，所述第二阻挡结构在所述第二半导体层上的正投影的宽度与所述第二电极在所述第二半导体层上的正投影的宽度的差为0μm至2μm。
可选地，所述第二阻挡结构在所述第二半导体层上的正投影的中心线与所述第二电极在所述第二半导体层上的正投影的中心线重合。
可选地，所述第二阻挡结构的厚度为0.2μm至0.5μm。
可选地，所述第一阻挡结构的厚度与所述第二阻挡结构的厚度相同。
可选地，所述第一阻挡结构为SiO2层、Al2O3层、SiNx层或Ga2O3层。
可选地，所述发光二极管芯片还包括电流扩展层，所述电流扩展层覆盖所述第二半导体层的部分表面和所述复合电流阻挡结构，所述电流扩展层与所述第二电极连接。
另一方面，提供了一种发光二极管芯片的制作方法，包括：提供一衬底，所述衬底具有相对的第一表面和第二表面；在所述衬底的第二表面形成反射层；在所述衬底的第一表面形成依次层叠的第一半导体层、多量子阱层和第二半导体层；在所述第二半导体层上形成复合电流阻挡结构；形成第一电极和第二电极，所述第一电极位于所述第一半导体层上并与所述第一半导体层电连接，所述第二电极位于所述复合电流阻挡结构上并与所述第二半导体层电连接，所述第二电极在所述第二半导体层上的正投影位于所述复合电流阻挡结构在所述第二半导体层上的正投影内，所述复合电流阻挡结构用于将第一部分光线向所述反射层反射和透射第二部分光线，所述第一部分光线包括射向所述第二电极的底面的光线，所述第二部分光线为射向第二电极的底面之外的光线。
本公开实施例提供的技术方案带来的有益效果是：
本公开实施例中，通过设置复合电流阻挡结构，第二电极在第二半导体层上的正投影位于复合电流阻挡结构在第二半导体层上的正投影内，复合电流阻挡结构可以在第二电极下方位置，使入射至复合电流阻挡结构且射向第二电极的底面的第一部分光线被反射回LED芯片内部后，再经过反射层反射，最终从第二电极以外的部分出射，从而减少第二电极对光线的吸收，提高LED芯片的光提取效率。
并且，在保证复合电流阻挡结构的总宽度较大，能提升电流扩散的均匀性的情况下，复合电流阻挡结构可以使入射至复合电流阻挡结构且射向第二电极的底面之外的第二部分光线直接透射经过复合电流阻挡结构然后出射，减少从第二电极以外部分出射的光线被复合电流阻挡结构反射的比例，减少光线在LED芯片内的传播行程，从而减小光线的损耗，提高LED芯片的发光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种LED芯片的结构示意图；
图2是相关技术中的一种LED芯片的结构示意图；
图3是本公开实施例提供的一种LED芯片的制作方法流程图；
图4是本公开实施例提供的另一种LED芯片的制作方法流程图。
附图标记：
101：反射层；102：衬底；103：第一半导体层；104：多量子阱层；105：第二半导体层；106：复合电流阻挡结构；1061：第一阻挡结构；1062：第二阻挡结构；107：电流扩展层；108：第一电极；109：第二电极；110：SiO2电流阻挡层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种LED芯片的结构示意图。如图1所示，该LED芯片包括衬底102、反射层101、第一半导体层103、多量子阱层104、第二半导体层105、复合电流阻挡结构106、第一电极108和第二电极109。
其中，衬底102具有相对的第一表面和第二表面，反射层101位于衬底102的第二表面，第一半导体层103、多量子阱层104和第二半导体层105依次层叠在衬底102的第一表面上。
复合电流阻挡结构106位于第二半导体层105的远离衬底102的表面；第一电极108位于第一半导体层103上并与第一半导体层103电连接，第二电极109位于复合电流阻挡结构106上并与第二半导体层105电连接，第二电极109在第二半导体层105上的正投影位于复合电流阻挡结构106在第二半导体层105上的正投影内，复合电流阻挡结构106用于将第一部分光线向反射层101反射和透射第二部分光线，第一部分光线包括射向第二电极109的底面的光线，第二部分光线为射向第二电极109的底面之外的光线。
本公开实施例中，通过设置复合电流阻挡结构106，第二电极109在第二半导体层105上的正投影位于复合电流阻挡结构106在第二半导体层105上的正投影内，复合电流阻挡结构106可以在第二电极109下方位置，使入射至复合电流阻挡结构106且射向第二电极109的底面的第一部分光线被反射回LED芯片内部后，再经过反射层101反射，最终从第二电极109以外的部分出射，从而减少第二电极109对光线的吸收，提高LED芯片的光提取效率。
并且，在保证复合电流阻挡结构106的总宽度较大，能提升电流扩散的均匀性的情况下，复合电流阻挡结构106可以使入射至复合电流阻挡结构106且射向第二电极109的底面之外的第二部分光线直接透射经过复合电流阻挡结构106然后出射，减少从第二电极109以外部分出射的光线被复合电流阻挡结构106反射的比例，减少光线在LED芯片内的传播行程，从而减小光线的损耗，提高LED芯片的发光效率。
可选地，反射层101包括多对交替层叠的高折射率层和低折射率层。也即反射层101可以是DBR层，反射层101的反射率较高，可以将光线反射回LED芯片内部，使光线从LED芯片的与反射层101相对的发光面出射，提高LED芯片的发光效率。
示例性地，反射层101包括10至20对交替层叠的高折射率层和低折射率层。例如，可以是10对交替层叠的高折射率层和低折射率层，当然也可以是别的对数，本公开对此不做限制。
可选地，反射层101中的高折射率层为TiO2、ZnS、ZnSe、Ta2O5、HfO2或ZrO2层，反射层101中的低折射率层为SiO2、MgF2、AlF3、Na3AlF6或BaF2层。
可选地，高折射率层和低折射率层的光学厚度均为中心反射波长的四分之一。其中，光学厚度为材料的几何厚度与折射率的乘积。这样形成的DBR层，也即反射层101对光线的反射率更高。
可选地，衬底102为蓝宝石衬底。蓝宝石衬底为透明衬底，透光性较好，且蓝宝石衬底的机械强度高，易于处理和清洗。在一些示例中，衬底102也可以是Si衬底或SiC衬底，本公开对此不做限制。
可选地，第一半导体层103为掺Si的GaN层，第二半导体层105为掺Mg的GaN层。
可选地，多量子阱层104包括多对交替层叠的InGaN层和GaN层。
示例性地，多量子阱层104包括10至20对交替层叠的InGaN层和GaN层。例如，可以是10对交替层叠的InGaN层和GaN层，当然也可以是别的对数，本公开对此不做限制。
如图1所示，复合电流阻挡结构106包括第一阻挡结构1061和第二阻挡结构1062，第一阻挡结构1061位于第二阻挡结构1062的周围，第二电极109在第二半导体层105上的正投影与第二阻挡结构1062在第二半导体层105上的正投影至少部分重叠，第一阻挡结构1061为透光层，第二阻挡结构1062为分布式布拉格反射结构。
这样，由于DBR结构的反射率较高，且在衬底102的第二表面设置有反射层101，因此第二阻挡结构1062可以在第二电极109下方位置反射光线，使第一部分光线被反射回LED芯片内部并经过反射层101反射，最终从第二电极109以外的部分出射，从而减少第二电极109对光线的吸收，提高LED芯片的光提取效率。并且，在保证复合电流阻挡结构106的总宽度较大，能提升电流扩散的均匀性的情况下，第一阻挡结构1061位于第二阻挡结构1062的周围，第一阻挡结构1061为透光层，使第二部分光线可以直接透射经过第一阻挡结构1061然后出射，减少从第二电极109以外部分出射的光线被第二阻挡结构1062反射的比例，减少光线在LED芯片内的传播行程，从而减小光线的损耗，提高LED芯片的发光效率。
如图1所示，该LED芯片还包括电流扩展层107，电流扩展层107覆盖第二半导体层105的部分表面和复合电流阻挡结构106，电流扩展层107与第二电极109连接。电流扩展层107可以使第二电极109与第二半导体层105电连接，与复合电流阻挡结构106相配合使电流横向扩展至第二半导体层105的各个区域，保证LED芯片的发光效率。
可选地，电流扩展层107为氧化铟锡(Indium Tin Oxide，ITO)层。ITO具有良好的透射率和低电阻率，因此采用ITO层作为电流扩展层107能使得更多的光线从电流扩展层107透射出，保证出光效果，并且还便于载流子传导，提高载流子注入效率。
可选地，第二电极109在第二半导体层105上的正投影与第二阻挡结构1062在第二半导体层105上的正投影重合；或者第二电极109在第二半导体层105上的正投影位于第二阻挡结构1062在第二半导体层105上的正投影内。也即表示第二阻挡结构1062在第二半导体层105上的正投影的宽度大于或者等于第二电极109在第二半导体层105上的正投影的宽度。
如图1所示，第二阻挡结构1062在第二半导体层105上的正投影的宽度为W1，第二电极109在第二半导体层105上的正投影的宽度为W2。图1中第二阻挡结构1062在第二半导体层105上的正投影的宽度W1大于第二电极109在第二半导体层105上的正投影的宽度W2。在一些示例中，第二阻挡结构1062在第二半导体层105上的正投影的宽度W1也可以等于第二电极109在第二半导体层105上的正投影的宽度W2。
由于第二阻挡结构1062在第二半导体层105上的正投影完全覆盖第二电极109在第二半导体层105上的正投影，并且第二阻挡结构1062为DBR结构，DBR结构的反射率较高，因此第二阻挡结构1062可以在第二电极109下方位置反射光线，使原本可能从第二电极109位置出射的光线被反射回LED芯片内部并经过反射层101反射，最终从第二电极109以外的部分出射，从而减少第二电极109对光线的吸收，提高LED芯片的光提取效率。
在一些示例中，第二电极109在第二半导体层105上的正投影与第二阻挡结构1062在第二半导体层105上的正投影仅有一部分重叠。这样第二电极109的正下方位置仍存在第二阻挡结构1062，这部分第二阻挡结构1062也能反射一部分原本可能从第二电极109位置出射的光线，从而减少第二电极109对光线的吸收。
可选地，第二阻挡结构1062在第二半导体层105上的正投影的形状与第二电极109在第二半导体层105上的正投影的形状相同。
示例性地，第一电极108和第二电极109可以为长条形的手指电极，第二阻挡结构1062在第二半导体层105上的正投影的形状与第二电极109在第二半导体层105上的正投影的形状均为长条形；第一电极108和第二电极109也可以为圆形的块状电极，第二阻挡结构1062在第二半导体层105上的正投影的形状与第二电极109在第二半导体层105上的正投影的形状均为圆形，当然第一电极108、第二电极109和第二阻挡结构1062也可以是别的形状，本公开对此不做限制。
可选地，第二阻挡结构1062在第二半导体层105上的正投影的宽度W1与第二电极109在第二半导体层105上的正投影的宽度W2的差为0μm至2μm。
当第二阻挡结构1062在第二半导体层105上的正投影的宽度W1过小，第二阻挡结构1062所反射的可能从第二电极109位置出射的光线的比例较低，仍会有一部分光线从第二电极109位置出射，而第二电极109的反射率较低，会对吸收部分出射光线，影响提高LED芯片的光提取效率的效果；当第二阻挡结构1062在第二半导体层105上的正投影的宽度W1过大，第二阻挡结构1062会反射可能从第二电极109以外部分出射的光线，这些光线被反射回LED芯片内部，增加了光线的传播行程，相比于光线直接从第二电极109以外的部分出射，光线在由于第二阻挡结构1062反射所增加的传播行程中必然会有损耗，影响LED芯片的发光效率。
因此，第二阻挡结构1062在第二半导体层105上的正投影的宽度W1与第二电极109在第二半导体层105上的正投影的宽度W2的差为0μm至2μm，可以使入射至复合电流阻挡结构106的一部分光线直接透射经过第一阻挡结构1061与电流扩展层107然后出射，减少从第二电极109以外部分出射的光线被第二阻挡结构1062反射的比例，减少光线在LED芯片内的传播行程，从而减小光线的损耗，提高LED芯片的发光效率。
可选地，第二阻挡结构1062在第二半导体层105上的正投影的中心线与第二电极109在第二半导体层105上的正投影的中心线重合。这样可以保证第二阻挡结构1062能更好地反射可能从第二电极109位置出射的光线，减少第二电极109对光线的吸收。
在一些示例中，当第二电极109在第二半导体层105上的正投影位于第二阻挡结构1062在第二半导体层105上的正投影内，第二阻挡结构1062在第二半导体层105上的正投影的中心线与第二电极109在第二半导体层105上的正投影的中心线也可以不重合。例如，第二阻挡结构1062在第二半导体层105上的正投影的中心线位于第二电极109在第二半导体层105上的正投影的中心线左侧或者右侧，第二阻挡结构1061同样可以反射一部分可能从第二电极109位置出射的光线。
可选地，第二阻挡结构1062包括多对交替层叠的高折射率绝缘层和低折射率绝缘层。这样，第二阻挡结构1062可以与电流扩展层107配合，使得电流不会直接垂直向第二阻挡结构1062下方传递，而是横向传递至第二半导体层105的各个区域，提升电流扩散的均匀性，并且多对交替层叠的高折射率绝缘层和低折射率绝缘层组成DBR结构，DBR结构的反射率较高，第二阻挡结构1062可以更好地反射可能从第二电极109位置出射的光线，减少第二电极109对光线的吸收。
示例性地，第二阻挡结构1062包括10至20对交替层叠的高折射率绝缘层和低折射率绝缘层。例如，可以是10对交替层叠的高折射率绝缘层和低折射率绝缘层，当然也可以是别的对数，本公开对此不做限制。
可选地，第二阻挡结构1062的厚度为0.2μm至0.5μm。
由于第二阻挡结构1062为DBR结构，当高折射率绝缘层和低折射率绝缘层的光学厚度均为中心反射波长的四分之一，第二阻挡结构1062的厚度在以上范围内，可以使高折射率绝缘层和低折射率绝缘层的总层数更合理，提高第二阻挡结构1062对光线的反射率。并且第二阻挡结构1062的厚度为以上范围，可以防止电流直接垂直向第二阻挡结构1062下方传递，提升电流扩散的均匀性。
可选地，第一阻挡结构1061的厚度与第二阻挡结构1062的厚度相同。这样可以保证复合电流阻挡结构106的厚度均匀，防止电流直接垂直向复合电流阻挡结构106下方传递，提升电流扩散的均匀性。
可选地，第一阻挡结构1061为SiO2层、Al2O3层、SiNx层或Ga2O3层。第一阻挡结构1061为以上绝缘材料制作，可以与电流扩展层107配合，使得电流不会直接垂直向第一阻挡结构1061下方传递，而是横向传递至第二半导体层105的各个区域，提升电流扩散的均匀性。并且以上这些材料透光性较好，光线可以直接透射经过第一阻挡结构1061，保证出光效果。
可选地，高折射率绝缘层为TiO2、ZnS、ZnSe、Ta2O5、HfO2或ZrO2层。以上材料的折射率较高，稳定性好，吸收系数低，作为DBR层中的高折射率层反射效果较好，并且以上材料绝缘，可以更好地阻挡电流垂直向下传递，提升电流扩散的均匀性。
可选地，低折射率绝缘层为SiO2、MgF2、AlF3、Na3AlF6或BaF2层。以上材料的折射率较低，稳定性好，吸收系数低，作为DBR层中的低折射率层反射效果较好，并且以上材料绝缘，可以更好地阻挡电流垂直向下传递，提升电流扩散的均匀性。
可选地，该LED芯片还可以包括钝化层，钝化层覆盖第二电极109周围的电流扩展层107的表面、第一电极108周围的第一半导体层103的表面，钝化层中具有露出第一电极108和第二电极109的开口。也即是，钝化层覆盖LED芯片中远离衬底102的表面除了露出的第一电极108和第二电极109所在位置以外的表面所有位置。钝化层可以保护LED芯片表面不受到机械损坏或化学腐蚀的影响，保证LED芯片的使用寿命。
可选地，钝化层为SiO2层。SiO2层的透光性较好，因此，钝化层采用SiO2层可以减少钝化层的吸光效果，提高LED芯片的发光效率。
图2是相关技术中的一种LED芯片的结构示意图。如图2所示，该LED芯片包括反射层101、衬底102、第一半导体层103、多量子阱层104、第二半导体层105、SiO2电流阻挡层110、电流扩展层107、第一电极108和第二电极109，该LED芯片与图1所示的LED芯片的结构相比，其区别在于，该LED芯片的电流阻挡结构为SiO2电流阻挡层110，第二电极109采用反射电极。图2中箭头指示SiO2电流阻挡层110附近的光线的传播路径，如图2所示，当多量子阱层104中发出的光线指向第二电极109的方向时，由于SiO2电流阻挡层110的透光性较好，光线会从SiO2电流阻挡层110透射出，但是第二电极109的反射率较低，因此第二电极109会吸收部分光线，导致LED芯片的光提取效率较低，从而影响LED芯片的发光效率。
图1中箭头指示复合电流阻挡结构106附近的光线的传播路径，如图1所示，当多量子阱层104中发出的光线指向第二电极109的方向时，由于第二阻挡结构1062为DBR结构，其反射率较高，因此光线会由第二阻挡结构1062反射回LED芯片内部，最终从第二电极109以外的部分出射，减少第二电极109对光线的吸收，从而提高LED芯片的光提取效率，提高LED芯片的发光效率。并且第一阻挡结构1061为透光层，入射至复合电流阻挡结构106的一部分光线可以直接透射经过第一阻挡结构1061然后出射，减少了光线的损耗。
图3是本公开实施例提供的一种LED芯片的制作方法流程图。如图3所示，该制作方法包括：
步骤S201：提供一衬底。
衬底具有相对的第一表面和第二表面。
步骤S202：在衬底的第二表面形成反射层。
步骤S203：在衬底的第一表面形成依次层叠的第一半导体层、多量子阱层和第二半导体层。
步骤S204：在第二半导体层上形成复合电流阻挡结构。
步骤S205：形成第一电极和第二电极。
第一电极位于第一半导体层上并与第一半导体层电连接，第二电极位于复合电流阻挡结构上并与第二半导体层电连接，第二电极在第二半导体层上的正投影位于复合电流阻挡结构在第二半导体层上的正投影内，复合电流阻挡结构用于将第一部分光线向反射层反射和透射第二部分光线，第一部分光线包括射向第二电极的底面的光线，第二部分光线为射向第二电极的底面之外的光线。
本公开实施例中，通过设置复合电流阻挡结构，第二电极在第二半导体层上的正投影位于复合电流阻挡结构在第二半导体层上的正投影内，复合电流阻挡结构可以在第二电极下方位置，使入射至复合电流阻挡结构且射向第二电极的底面的第一部分光线被反射回LED芯片内部后，再经过反射层反射，最终从第二电极以外的部分出射，从而减少第二电极对光线的吸收，提高LED芯片的光提取效率。
并且，在保证复合电流阻挡结构的总宽度较大，能提升电流扩散的均匀性的情况下，复合电流阻挡结构可以使入射至复合电流阻挡结构且射向第二电极的底面之外的第二部分光线直接透射经过复合电流阻挡结构然后出射，减少从第二电极以外部分出射的光线被复合电流阻挡结构反射的比例，减少光线在LED芯片内的传播行程，从而减小光线的损耗，提高LED芯片的发光效率。
图4是本公开实施例提供的另一种LED芯片的制作方法流程图。如图4所示，该制作方法包括：
步骤S301：提供一衬底。
衬底具有相对的第一表面和第二表面。
可选地，该衬底可以为蓝宝石衬底。
步骤S302：在衬底的第二表面形成反射层。
可选地，反射层中高折射率层和低折射率层的对数、材料和厚度参见图1相关实施例，在此省略详细描述。
步骤S303：在衬底的第一表面形成依次层叠的第一半导体层、多量子阱层和第二半导体层。
可选地，第一半导体层可以为掺Si的GaN层，多量子阱层包括多对交替层叠的InGaN层和GaN层，第二半导体层可以为掺Mg的GaN层。
示例性地，多量子阱层包括10至20对交替层叠的InGaN层和GaN层。例如，可以是10对交替层叠的InGaN层和GaN层。
在完成该步骤S303后，还需要刻蚀至第一半导体层表面以形成台面。
步骤S304：在第二半导体层上形成第二阻挡结构。
在该步骤S304中，可以先在第二半导体层上用负性光刻胶做出光刻图形，然后蒸镀第二阻挡结构，形成图形化凸起的第二阻挡结构，第二阻挡结构为DBR结构。
可选地，第二阻挡结构的宽度、厚度、位置和材料参见图1相关实施例，在此省略详细描述。
步骤S305：第二阻挡结构的周围形成第一阻挡结构。
在该步骤S305中，可以先在第二半导体层上沉积第一阻挡结构，用正性光刻胶做出光刻图形，腐蚀去胶后得到图形化的第一阻挡结构，第一阻挡结构位于第二阻挡结构的周围，再用正性光刻胶做出光刻胶做一次光刻图形，然后使用多段精抛加化学机械抛光(Chemical Mechanical Polishing，CMP)，或者是使用反应性离子刻蚀(Reaction IonEtching，RIE)减薄第一阻挡结构使第一阻挡结构的厚度与第二阻挡结构的厚度相同，去除光刻胶后完成第一阻挡结构的制作。
可选地，第一阻挡结构为SiO2层、Al2O3层、SiNx层或Ga2O3层。
通过上述步骤S304至S305，可以在第二半导体层上形成复合电流阻挡结构。
步骤S306：形成电流扩展层和钝化层。
电流扩展层覆盖第二半导体层的部分表面和复合电流阻挡结构。钝化层覆盖电流扩展层的表面、台面上的第一半导体层的表面，钝化层中具有露出第一电极和第二电极的开口。
可选地，电流扩展层为ITO层，钝化层为SiO2层。
步骤S307：形成第一电极和第二电极。
在该步骤S307中，可以采用负性光刻胶先做出光刻图形，然后在第一半导体层上、钝化层的开口中形成第一电极，在电流扩展层上、钝化层的开口中形成第二电极。
第一电极位于第一半导体层上并与第一半导体层电连接，第二电极位于复合电流阻挡结构上并与第二半导体层电连接，第二电极在第二半导体层上的正投影位于复合电流阻挡结构在第二半导体层上的正投影内，且与第二阻挡结构在第二半导体层上的正投影至少部分重叠。
可选地，第二电极在第二半导体层上的正投影与第二阻挡结构在第二半导体层上的正投影的形状、位置关系、宽度关系参见图1相关实施例，在此省略详细描述。
以上所述，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。
Claims (10)
1.一种发光二极管芯片，其特征在于，包括衬底(102)、反射层(101)、第一半导体层(103)、多量子阱层(104)、第二半导体层(105)、复合电流阻挡结构(106)、第一电极(108)和第二电极(109)，
所述衬底(102)具有相对的第一表面和第二表面，所述反射层(101)位于所述衬底(102)的第二表面，所述第一半导体层(103)、所述多量子阱层(104)和所述第二半导体层(105)依次层叠在所述衬底(102)的第一表面上；
所述复合电流阻挡结构(106)位于所述第二半导体层(105)的远离所述衬底(102)的表面；
所述第一电极(108)位于所述第一半导体层(103)上并与所述第一半导体层(103)电连接，所述第二电极(109)位于所述复合电流阻挡结构(106)上并与所述第二半导体层(105)电连接，所述第二电极(109)在所述第二半导体层(105)上的正投影位于所述复合电流阻挡结构(106)在所述第二半导体层(105)上的正投影内，
所述复合电流阻挡结构(106)用于将第一部分光线向所述反射层(101)反射和透射第二部分光线，所述第一部分光线包括射向所述第二电极(109)的底面的光线，所述第二部分光线为射向第二电极(109)的底面之外的光线。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述复合电流阻挡结构(106)包括第一阻挡结构(1061)和第二阻挡结构(1062)，所述第一阻挡结构(1061)位于所述第二阻挡结构(1062)的周围，所述第二电极(109)在所述第二半导体层(105)上的正投影与所述第二阻挡结构(1062)在所述第二半导体层(105)上的正投影至少部分重叠，所述第一阻挡结构(1061)为透光层，所述第二阻挡结构(1062)为分布式布拉格反射结构。
3.根据权利要求2所述的发光二极管芯片，其特征在于，所述第二电极(109)在所述第二半导体层(105)上的正投影与所述第二阻挡结构(1062)在所述第二半导体层(105)上的正投影重合；或者所述第二电极(109)在所述第二半导体层(105)上的正投影位于所述第二阻挡结构(1062)在所述第二半导体层(105)上的正投影内。
4.根据权利要求3所述的发光二极管芯片，其特征在于，所述第二阻挡结构(1062)在所述第二半导体层(105)上的正投影的宽度与所述第二电极(109)在所述第二半导体层(105)上的正投影的宽度的差为0μm至2μm。
5.根据权利要求4所述的发光二极管芯片，其特征在于，所述第二阻挡结构(1062)在所述第二半导体层(105)上的正投影的中心线与所述第二电极(109)在所述第二半导体层(105)上的正投影的中心线重合。
6.根据权利要求2所述的发光二极管芯片，其特征在于，所述第二阻挡结构(1062)的厚度为0.2μm至0.5μm。
7.根据权利要求6所述的发光二极管芯片，其特征在于，所述第一阻挡结构(1061)的厚度与所述第二阻挡结构(1062)的厚度相同。
8.根据权利要求2所述的发光二极管芯片，其特征在于，所述第一阻挡结构(1061)为SiO2层、Al2O3层、SiNx层或Ga2O3层。
9.根据权利要求1至8任一项所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括电流扩展层(107)，所述电流扩展层(107)覆盖所述第二半导体层(105)的部分表面和所述复合电流阻挡结构(106)，所述电流扩展层(107)与所述第二电极(109)连接。
10.一种发光二极管芯片的制作方法，其特征在于，包括：
提供一衬底(102)，所述衬底(102)具有相对的第一表面和第二表面；
在所述衬底(102)的第二表面形成反射层(101)；
在所述衬底(102)的第一表面形成依次层叠的第一半导体层(103)、多量子阱层(104)和第二半导体层(105)；
在所述第二半导体层(105)上形成复合电流阻挡结构(106)；
形成第一电极(108)和第二电极(109)，所述第一电极(108)位于所述第一半导体层(103)上并与所述第一半导体层(103)电连接，所述第二电极(109)位于所述复合电流阻挡结构(106)上并与所述第二半导体层(105)电连接，所述第二电极(109)在所述第二半导体层(105)上的正投影位于所述复合电流阻挡结构(106)在所述第二半导体层(105)上的正投影内，
所述复合电流阻挡结构(106)用于将第一部分光线向所述反射层(101)反射和透射第二部分光线，所述第一部分光线包括射向所述第二电极(109)的底面的光线，所述第二部分光线为射向第二电极(109)的底面之外的光线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311411885.XA CN117497659A (zh) | 2023-10-27 | 2023-10-27 | 发光二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311411885.XA CN117497659A (zh) | 2023-10-27 | 2023-10-27 | 发光二极管芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117497659A true CN117497659A (zh) | 2024-02-02 |
Family
ID=89683995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311411885.XA Pending CN117497659A (zh) | 2023-10-27 | 2023-10-27 | 发光二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117497659A (zh) |
-
2023
- 2023-10-27 CN CN202311411885.XA patent/CN117497659A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6316892B2 (ja) | 発光ダイオードパッケージ | |
| US11598509B2 (en) | Backlight unit | |
| CN100379043C (zh) | 全角度反射镜结构GaN基发光二极管及制作方法 | |
| TWI416766B (zh) | 具有高度發光效率之發光二極體 | |
| EP3131130A1 (en) | Semiconductor light emitting structure | |
| US9472719B2 (en) | Light-emitting diode | |
| JP2007053358A (ja) | 発光素子 | |
| GB2447091A (en) | Vertical LED | |
| CN103762288B (zh) | 一种用于高压led的反射弧型隔离槽 | |
| CN108258097B (zh) | 发光二极管及其制作方法 | |
| TWI531085B (zh) | 發光二極體晶片 | |
| KR20110067311A (ko) | 반사기들을 갖는 발광 다이오드 칩 | |
| TW202029529A (zh) | 發光元件及其製造方法 | |
| CN108183157B (zh) | 一种发光二极管及制备方法 | |
| JP2016146407A (ja) | 光学多層膜および発光素子 | |
| CN102082216B (zh) | 一种发光二极管芯片及其制造方法 | |
| TWI572057B (zh) | A current blocking structure of a light emitting diode | |
| CN117497659A (zh) | 发光二极管芯片及其制作方法 | |
| CN206364047U (zh) | 一种发光二极管led芯片 | |
| US20200295231A1 (en) | Light Emitting Diode and Fabrication Method Thereof | |
| CN112789737B (zh) | 一种半导体发光元件和发光装置 | |
| CN213242590U (zh) | 一种半导体发光元件和发光装置 | |
| CN117936676A (zh) | 改善电极吸光的发光二极管及其制备方法 | |
| CN109786419B (zh) | 一种高压发光二极管芯片及其制作方法 | |
| CN118412416A (zh) | 发光二极管芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |