CN117480872A - 填充印刷电路板和其他基板中的通孔的单步电解方法 - Google Patents

填充印刷电路板和其他基板中的通孔的单步电解方法 Download PDF

Info

Publication number
CN117480872A
CN117480872A CN202280041561.9A CN202280041561A CN117480872A CN 117480872 A CN117480872 A CN 117480872A CN 202280041561 A CN202280041561 A CN 202280041561A CN 117480872 A CN117480872 A CN 117480872A
Authority
CN
China
Prior art keywords
plating
pulse
copper
vias
electronic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280041561.9A
Other languages
English (en)
Inventor
D·德萨尔沃
R·布雷克
C·古廖蒂
W·J·德西萨雷
R·A·贝勒马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Enthone Inc
Original Assignee
MacDermid Enthone Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MacDermid Enthone Inc filed Critical MacDermid Enthone Inc
Publication of CN117480872A publication Critical patent/CN117480872A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种在印刷电路板的制造中铜电镀的方法。该方法用于用铜填充通孔和微过孔。该方法包括以下步骤:(1)制备电子基板以在其上接受铜电镀;(2)在该电子基板中形成一个或多个通孔和/或一个或多个微过孔中的至少一者;以及(3)通过使该电子基板与酸性铜电解质接触,在该至少一个或多个通孔和/或一个或多个盲微过孔中电镀铜。该酸性铜电解质用于镀覆该一个或多个通孔和/或该一个或多个盲微过孔。第一脉冲反向镀覆波形序列用于在通孔的中心产生铜桥接部,随后直接镀覆,直到金属化完成为止。

Description

填充印刷电路板和其他基板中的通孔的单步电解方法
技术领域
本发明整体涉及一种用于金属化电子基板的电解沉积方法。
背景技术
电解金属电镀溶液用于许多工业应用中,包括防腐蚀和装饰涂层,以及用于电子工业中以金属化用于电子设备中的基板,包括包含一个或多个过孔、通孔和沟槽的基板。例如,印刷电路板、印刷接线板和其他类似基板可用电解铜金属化。铜具有比许多其他金属更好的电导率,并允许应用于较小的特征。含水铜浴液包括基于硫酸和甲磺酸的浴液,用于制造印刷电路板(PCB)和半导体。
互连特征是在介电基板中形成的特征诸如盲微过孔(BMV)、沟槽和通孔。优选地用铜将这些特征金属化,以提供互连导电。在电路制造期间,铜被电镀在印刷电路板的表面的选择部分上,被电镀在盲过孔和沟槽中,并且被电镀到穿过电路板基材的表面之间的通孔的壁上。通孔的壁被金属化以在印刷电路板的电路层之间提供导电性。
随着电子设备缩小并在电路板上封装得更近,电子器件的热管理成为问题。许多电子设备对热敏感,这可能降低其效率并缩短其寿命。因此,有必要管理散热并提供从产生热量的部件汲取热量并将其引导到面板的其他区域或其他基板以进行耗散。
在电路板模块和电子设备中,安装在电路板上的电子部件包括表面安装型电子部件和***安装型电子部件。表面安装型电子部件通常通过将端子焊接到设置在电路板的前表面上的铜箔来安装在板上。***安装型电子部件通常通过将引线端子***到设置在电路板中的穿孔中并且焊接引线端子来安装在板上。安装在电路板上的电子部件在电流流过其时放出热量。此外,在大电流流过其中的电子部件中可产生大量热量。当电子部件或电路板的温度由于电子部件放出的热量而过度上升时,存在电子部件或电路板上形成的电路可能发生故障的问题。
已经开发了各种方法以管理电子设备中的散热,包括例如用填充有导电金属的环氧树脂封堵材料填充通孔、在设备下***铜压印,在电路板中***热泵,使用导电粘合剂,将散热器附接到发热设备,以及电镀铜。
多年来,通孔的树脂或糊剂堵塞一直是高密度互连构造和IC基板中的层积技术的一部分。然而,增加电路密度及与较高功率设备耦接的堆叠过孔构造已添加额外尺寸的热管理。已发现,通孔的固体铜填充提供优于树脂或糊剂堵塞的许多优点,这些优点包括,例如,降低CTE失配,为堆叠微过孔提供稳定的平台,以及为高功率设备提供热管理性质。
然而,电子设备的小型化涉及更薄的芯材料、减小的线宽和较小直径的通孔的组合。对于较高的长径比,通过铜镀覆填充通孔已经变得越来越困难,经常导致较大的空隙和较深的凹坑。通孔填充的另一个问题是填充方式。与在一端封闭且从底部到顶部填充的过孔不同,通孔穿过基板且在两端开口。当通孔被铜填充时,选择镀覆参数和浴液添加剂使得铜开始沉积在通孔的中心处的壁上,其中铜在中心处桥接以形成如图1中所示的两个盲过孔。
镀覆浴液添加剂能够实现正确类型的填充。如果不选择添加剂的正确组合,则铜镀覆可导致通孔侧面上的不期望的保形铜沉积,而不是通孔的填充。
通孔电镀的一个问题是铜不能完全填充通孔并且两端均保持未填充。不完全的通孔填充(其中孔的中部没有完全封闭)可以导致孔的中心的大的空腔,因为孔的顶部和底部由于沉积物优先从所谓的“狗骨形成”增厚而封闭。结果是顶部和底部以及中心的空腔的夹断。另一个问题是在跨越孔的中心形成桥接部之后孔的不完全填充,从而在孔的顶部和底部处留下深凹陷或开放空间。孔的顶部和底部处的开放空间被称为“凹坑”。因此,期望的是优化通孔填充方法以完全填充孔并消除凹坑的存在。理想的方法完全填充具有高度平面性的通孔,即建立一致性,没有空隙,以提供最佳的可靠性和电性质,并以尽可能低的表面厚度提供电子设备中的最佳线宽和阻抗控制。
为了解决这些问题,通常使用两种不同的铜电解质。使用第一铜浴液来填充通孔,直到形成桥接部为止,从而产生两个盲过孔,并且接着具有明确针对填充盲过孔的显著不同配制物的第二浴液代替第一浴液来完成填充方法,这既耗时又低效。必须严密地监测通孔填充方法,以计量当形成桥接部的第一浴液必须用过孔填充浴液替换以用于过孔的最终填充的时间,并且不能在正确时间更换浴液可能导致凹坑和空隙形成。此外,对于单个方法使用两个不同的镀覆浴液同时增加了制造成本和消费者的成本。
Desalvo等人的美国专利公开第2021/0130970号(其主题通过引用并入本文)描述了一种在印刷电路板、印刷接线板和其他电子基板的制造中用铜填充通孔和过孔的方法。
发明内容
本发明的一个目的是提供一种以高长径比且不产生任何空隙或缺陷地金属化通孔和过孔(包括微过孔)的可靠方法。
本发明的另一个目的是提供一种在以竖直构造布置的镀覆方法中金属化通孔和过孔的可靠方法。
本发明的另一个目的是提供一种在以水平构造布置的镀覆方法中金属化通孔和过孔的可靠方法。
本发明的再一个目的是提供一种通过用铜对通孔进行金属化而在电路板中散热的改进方法,并且其中所得固体铜结构在位于发热设备下方时能够提供有效方式将热或热能从这些设备输送到热或热能可以无害地耗散的电路板、面板或其他电子基板的区域。
本发明的再一个目的是提供一种用于在铜电解质中填充铜通孔的一步法,该一步法减小了排成一行的槽的数量,降低了装备成本,减少了需要分析和维护的槽的数量,并且减少了电镀所需的整流器的数量。
本发明的再一个目的是消除通过其他方法实现的过孔填充镀层和桥接镀层之间的潜在分离问题。
本发明提供了一种用于在单步、单一溶液镀覆方法中用铜以电解方式填充电子基板(诸如印刷电路板或印刷接线板)中的通孔的方法。本文描述的方法为电路设计者提供了用于电子***的热管理的方法,其中需要将更高功率的发热设备更高度地封装。所得固体铜结构在位于发热设备下方时提供有效方式将热能从这些设备输送到热可以无害地耗散的面板的其他区域。结果是设备操作更有效并且表现出更长的寿命。
在一个实施方案中,本发明包括一种在电子基板上镀覆金属的方法,其中该电子基板包括一个或多个特征,其中该一个或多个特征包括该电子基板中的一个或多个通孔和/或一个或多个微过孔中的一者,该方法包括以下步骤:
a)制备所述电子基板以在其上接受金属镀覆;
b)使所述电子基板和至少一个反电极与包括待镀覆的铜离子源的酸性铜电镀浴液接触;
c)电极化该电子基板的第一侧和第二侧以在其上启动金属镀覆,其中该酸性铜电镀浴液使用镀覆循环镀覆该一个或多个通孔和/或该一个或多个微过孔,直到金属化完成为止;
其中所述镀覆循环按次序包括以下步骤:
1)在所述电子基板的第一侧和第二侧上脉冲镀覆第一时间段,以使铜优先镀覆在所述一个或多个通孔的中心,其中所述铜在所述孔的所述中心合并在一起以形成两个相对的盲过孔;以及
2)直接镀覆第二时间段,以填充通过脉冲镀覆形成的所述两个相对的盲过孔;
其中该脉冲镀覆步骤包括施加电流以将金属从该酸性铜电镀浴液电沉积到该电子基板的该第一侧和该第二侧,其中该电流作为包括可重复序列的脉冲镀覆循环施加,该可重复序列包括一组脉冲镀覆周期,该组脉冲镀覆周期以任何次序包括:
(i)至少第一正向脉冲周期;
(ii)至少第一反向脉冲周期;
(iii)至少第二正向脉冲周期;以及
(iv)至少休止周期。
脉冲镀覆步骤形成跨越孔的中心的适当桥接部。选择添加剂以得到所得盲微过孔的良好的自下而上过孔填充。在没有适当添加剂的情况下,盲微过孔将不填充,留下大的凹坑,或者将由于狗骨形成而在顶部夹断,在盲微过孔内留下空腔以及不可接受的凹坑。
附图说明
图1描绘了铜的单一化学成分通孔镀覆的步骤。
图2描绘了根据本发明的一个方面的铜的通孔镀覆的步骤,其中包括任选的成形步骤。
图3描绘了本发明的一个实施方案中的装置。
具体实施方式
如本文所用,除非上下文另有明确说明,否则“一个”、“一种”和“该”均指单数指代和复数指代。
如本文所用,术语“约”是指可测量的值,诸如参数、量、持续时间等,并且旨在包括相对于具体所述值的+/-15%或更小的变化,优选地+/-10%或更小的变化,更优选地+/-5%或更少的变化,甚至更优选地+/-1%或更少的变化,还更优选地+/-0.1%或更少的变化,只要此类变化适合于在本文执行。此外,还应当理解,修饰语“约”所指的值本身在本文中具体公开。
如本文所用,为了便于描述,使用诸如“在……下面”、“在……下方”、“下部”、“之上”、“上部”等空间相对术语来描述一个元件或特征与另一个或多个元件或特征的关系,如图中所示。还应当理解,术语“前”和“后”并非旨在进行限制,并且旨在在适当的情况下可互换。
如本文所用,术语“包括(comprises)”和/或“包括(comprising)”指定所述的特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或它们的组的存在或添加。
如本文所用,如果本文中未针对特定元素或化合物另行定义,则术语“基本上不含”或“大体上不含”意指给定元素或化合物无法通过金属镀覆领域的技术人员熟知的浴液分析用普通分析手段检出。此类方法通常包括原子吸收光谱法、滴定、紫外-可见光分析、二次离子质谱法以及其他常用分析方法。
术语“印刷电路板”和“印刷接线板”在整个本说明书中可互换使用。
术语“镀覆”和“电镀”在整个本说明书中可互换使用。
如本文所用,术语“立即”意指没有中间步骤。
如本文所用,术语“凹坑”是指在填充的通孔和/或盲微过孔上的桥接或保形铜镀覆层中的凹陷。
如本文所用,术语“异步波”是指这样的波形:在镀覆期间,当周期性脉冲反向整流被分别供应到基板的第一侧和第二侧时,供应到每一侧的波形或者相移或者彼此完全不同。
如本文所用,术语“同步波”是指这样的波形:在镀覆期间,当周期性脉冲反向整流被分别供应到基板的第一侧和第二侧时,供应到每一侧的波形是相同的且同相的并且是同步的。
本发明的益处之一是,镀覆——尤其是铜镀覆——已经是PCB制造方法的一部分,因此能够使用铜镀覆来填充通孔消除了对其他方法(诸如堵塞和砂磨、铜压印等)的需要。
此外,使用纯铜提供比导电插塞和粘合剂高得多的热导率。因此,如果需要,还存在热导率的附加益处。
最后,在一个实施方案中,方法允许在单一铜电解质中以单一步骤完全填充通孔。使用单一电解质的益处包括减小排成一行的槽的数量并因此减小装备成本,以及减少需要维护的槽的数量和镀覆所需的整流器的数量。此外,还减少或消除了过孔填充镀层与桥接镀层之间的潜在分离问题。
制造提供改进的散热的印刷电路板的方法的一般步骤包括以下:
初始步骤是提供具有各种钻出的通孔阵列的PCB。因此,印刷电路板包括具有钻出的通孔的阵列或布置的金属化面板。通孔、盲微过孔诸如此类可以通过各种方法形成,包括例如机械钻孔、激光钻孔、等离子体蚀刻、单激发或双激发。
接下来,使用如本领域通常已知的金属化技术使通孔导电。可以使用各种金属化技术,包括例如溅射涂层、化学镀铜、基于碳的直接金属化、基于石墨的直接金属化、导电聚合物、基于钯的直接金属化等。其他金属化技术将是本领域技术人员已知的,并且可用于本文所述的方法。主要金属化层可以是化学镀铜、电解铜闪镀或通过基于碳、石墨或导电聚合物的直接金属化形成的直接金属化层。
在一个实施方案中,导电晶种层形成在非导电表面上以启动铜的电镀。晶种层是导电的,提供粘附并允许其上表面的暴露部分被电镀。导电晶种层的示例包括但不限于可通过无电沉积形成的诸如铜或钯的金属层、石墨、碳和导电聚合物。
待镀覆的面板优选为铜或覆铜基板。
接下来,使用常规预处理技术对金属化面板进行清洗和活化,诸如在步骤之间进行酸性或碱性清洁以及酸浸或利用冲洗的微蚀刻。
此后,面板与酸性铜电解质接触,该酸性铜电解质包括铜离子源、硫酸、卤离子和专用有机添加剂(包括抑制剂、促进剂和辅助抑制剂)。酸性铜电解质与如本文所述的专用整流程序组合能够以高效的方法填充面板中的通孔。含水酸性铜电解质可用于常规竖直或水平镀覆装备。相比之下,如上文所讨论的,用于镀覆通孔的现有技术铜电镀方法可能需要两步方法,包括第一铜镀覆溶液和镀覆条件以封闭孔和第二铜镀覆溶液和镀覆条件,以填充由此形成的两个盲过孔。
在一个实施方案中,镀覆循环包括(a)脉冲镀覆第一时间段,其中脉冲镀覆在电子基板的相对侧上使用具有多步脉冲波形的脉冲反向镀覆,随后(b)使用正向电流直流镀覆第二时间段。
酸性铜电解质中的铜离子源可以为硫酸铜。当浓度增加时,铜镀覆溶液的电阻率更大。当硫酸浓度增加时,硫酸铜的溶解度降低。酸性铜电解质中硫酸铜的浓度通常维持在约100g/L至约300g/L,更优选地约180g/L至约280g/L,最优选地约200g/L至约250g/L的范围内。
硫酸的主要功能是提供最大溶液电导率。由于溶液的高电导率,阳极和阴极极化很小,同样沉积铜所需的电压也很小。此外,当使用非常高的阴极电流密度时,在建议的限制内需要更高浓度的硫酸铜。硫酸浓度的变化比硫酸铜浓度的变化对阳极和阴极极化以及溶液电导率的影响更大。酸性铜电解质中硫酸的浓度通常维持在约10g/L至约150g/L,更优选地约60g/L至约100g/L的范围内。
酸性铜电解质还含有卤离子,最优选氯离子。氯离子增强了湿润剂的吸附和抑制。此外,少量氯离子充当聚乙二醇到电极表面的结合位点。以氯化钠或稀释的盐酸形式添加氯化物。酸性铜电解质中的氯离子用于消除高电流密度区域中的线纹状沉积物。氯离子还影响沉积物的表面外观、结构、微硬度、晶体学定向和内部应力。氯离子通过电解期间的电化学/化学变化、部分包含到沉积物中、废酸洗液损失、浴液稀释和阳极维护来消耗。酸性铜电解质中氯离子的浓度通常维持在约20ppm至约200ppm,更优选地约60ppm至约150ppm,最优选地约70ppm至约100ppm的范围内。
铜沉积物的特征受各种因素的影响,包括硫酸铜浓度、游离酸、添加剂、温度、阴极电流密度和搅拌性质和程度。
在一个实施方案中,酸性铜电解质在不存在任何铁离子(包括三价铁离子和亚铁离子)的情况下工作良好。因此,酸性铜电解质优选至少基本上不含三价铁离子和亚铁离子两者,并且更优选不含三价铁离子和亚铁离子两者。
至少部分地通过控制通孔内和水平部分和边缘上的沉积动力学来影响通孔中的填充行为。这可以通过将某些有机添加剂引入到酸性铜电解质中以影响铜离子沉积在相应位置上的速率来实现。如上文所讨论的,有机添加剂包括一种或多种促进剂、一种或多种抑制剂和/或一种或多种辅助抑制剂的组合。
合适的促进剂并入含有硫和其他官能团的有机化合物,并且负责形成小晶粒细化沉积物。促进剂也充当流平剂。促进剂通过并入到阴极处的电解沉积物中或通过氧化到阳极表面上(尤其是在使用不溶性阳极的情况下)来消耗。促进剂也可以通过在金属铜的存在下脱耦联、产生副产物来消耗,或通过空气氧化、阳极维护或通过废酸洗液损失/浴液稀释来消耗。
合适的促进剂的示例包括以下中的一种或多种:3-(苯并噻唑基-2-硫代)-丙基磺酸,钠盐;3-硫代丙醇-1-磺酸,钠盐;乙烯二硫代二丙基磺酸,钠盐;双-(p-磺苯基)-二硫化物,二钠盐;双-(ω-磺丁基)-二硫化物,二钠盐;双-(ω-磺基羟丙基)-二硫化物,二钠盐;双-(ω-磺丙基)-二硫化物,二钠盐;双-(ω-磺丙基)-硫化物,二钠盐;甲基-(ω-磺丙基)-二硫化物,二钠盐;甲基-(ω-磺丙基)-三硫化物,二钠盐;O-乙基二硫代碳酸-S-(ω-磺丙基)-酯,钾盐;巯基乙酸;硫代磷酸-O-乙基-双-(ω-磺丙基)-酯,二钠盐;和硫代磷酸-(ω-磺丙基)-酯,三钠盐。其他合适的含硫化合物及其盐也将是本领域技术人员已知的,并且将可用于本文所述的酸性铜电解质中。在优选实施方案中,促进剂包括双-(ω-磺丙基)-硫化物或3-硫代丙醇-1-磺酸或其盐。
酸性铜电解质中一种或多种促进剂的浓度通常维持在约0.1ppm至约30ppm,更优选地约0.5ppm至约20ppm,最优选地在约4ppm至10ppm的范围内。
抑制剂包括在溶液中具有低溶解度和低扩散系数的高分子量有机化合物,诸如聚乙二醇。抑制剂吸附在阴极表面上,均匀地形成限制促进剂和辅助抑制剂的转移的扩散层。在氯离子的存在下,进一步增强了吸附和抑制的程度。在一个实施方案中,抑制剂的分子量为至少约300。更优选地,抑制剂的分子量介于约500至约5,000之间。
抑制剂可在发生分子量的降低的电解期间消耗,或者可以通过部分包括到沉积物中而消耗。与促进剂一样,抑制剂可通过阳极维护或通过废酸洗液损失/浴液稀释来消耗。
合适的抑制剂的示例包括以下中的一种或多种:羧甲基纤维素、壬基酚聚乙二醇醚、辛二醇-双-(聚亚烷基乙二醇醚)、辛醇聚亚烷基乙二醇醚、油酸聚乙二醇酯、聚乙二醇聚丙二醇共聚合物、聚乙二醇、聚乙二醇二甲醚、聚丙二醇、聚乙烯醇、β-萘基聚乙二醇醚、硬脂酸聚乙二醇酯、硬脂酸醇聚乙二醇醚及丙二醇和乙二醇的共聚物。其他合适的聚乙二醇和类似化合物也将是本领域技术人员已知的,并且将可用作酸性铜电解质中的抑制剂。在一个优选实施方案中,湿润剂包括丙二醇和乙二醇的共聚物。
酸性铜电解质中抑制剂的浓度通常维持在约0.1g/L至约50g/L,更优选地约1g/L至约10g/L的范围内。
辅助抑制剂通常是含有关键官能团的中等分子量有机化合物。在一个实施方案中,辅助抑制剂的分子量介于约300和约10,000之间,更优选地介于约500和约5,000之间。辅助抑制剂在溶液中具有低溶解度和低扩散系数,并且通过选择性吸附在易于接近的表面上(即平坦表面和突出的高点)起作用。辅助抑制剂通过电解期间的电化学/化学变化、通过部分包括在沉积物中、通过阳极维护以及通过废酸洗液损失/浴液稀释来消耗。
合适的辅助抑制剂的示例包括多胺、乙氧基化多胺、聚吡啶、聚咪唑、聚乙烯吡啶、聚乙烯咪唑、乙氧基化聚乙烯吡啶和乙氧基化聚乙烯咪唑。在一个优选实施方案中,辅助抑制剂包括乙氧基化多胺和/或聚乙烯吡啶。
酸性铜电解质中辅助抑制剂的浓度通常维持在约0.001ppm至约200ppm,更优选地约0.001ppm至约100ppm,最优选地约0.001ppm至约50ppm的范围内。
表1总结了用于本文所述方法的典型铜电解质的成分:
表1.铜电解质的典型成分和浓度
成分 浓度范围
硫酸铜 100g/L-300g/L
硫酸 10g/L-150g/L
氯离子 40ppm-200ppm
促进剂 4ppm-10ppm
抑制剂 1g/L-10g/L
辅助抑制剂 0.001ppm-50ppm
通过本领域已知的各种方式使基板与含水酸性铜电解质接触,包括例如将基板浸没在浴液中、喷涂或使用其他镀覆装备。通过使用专用脉冲整流,最初使用脉冲波形,其导致加速填充通孔中部以形成“桥接部”,同时使镀覆的表面铜的量最小化,这可以在水平***和竖直***两者中实现。本文所述的优化循环确保桥接部的形成快速且高效地发生。通过最小化形成桥接部的时间量,还可以最小化镀覆的表面镀的量。这在IC基板工业中是重要的,因为沉积并最终蚀刻以限定电路***的较少的铜导致较好的线分辨率能力。由于趋势总是趋向于越来越精细的电路***,因此最大化迹线分辨率的能力是本文所述方法的优点。这与最后需要最终蚀刻的铜的量直接相关。换句话说,较好的分辨率意味着较精细的线和较紧密的间隔的能力。
当通孔的中心闭合时,波形在相同的酸性铜电解质中转变到直DC电流。结果是连续镀覆通孔,直到完全填充为止。
与现有技术的波形相比,使用如本文所述的多步波形可以产生良好的结果。虽然已经开发了利用具有与特定持续时间和强度的反向(阳极)脉冲交替的特定持续时间和强度的正向(阴极)脉冲的各种波形,但是本文描述的波形是多步波形,在一个实施方案中,该多步波形在正向脉冲的脉冲持续时间内包括较高强度的脉冲。
在一个实施方案中,波形包括可重复序列,该可重复序列包括一组脉冲镀覆周期,该组脉冲镀覆周期以任何次序包括:
(i)第一正向脉冲周期;
(ii)第一反向脉冲周期;
(iii)第二正向脉冲周期;以及
(iv)休止周期。
在一个实施方案中,该组正向脉冲和反向脉冲具有大约一秒的持续时间,更优选地该组正向脉冲和反向脉冲具有恰好一秒的持续时间。在另一个实施方案中,该组正向脉冲和反向脉冲可以具有在介于约0.5秒和约5秒之间的持续时间,只要脉冲的持续时间的比例保持基本上相同。该组正向脉冲和反向脉冲的持续时间可以如本领域技术人员将已知的那样进一步限定和计算。
在一个实施方案中,第一正向脉冲周期的持续时间基本上与第二正向脉冲周期的持续时间相同。更优选地,第一正向脉冲周期的持续时间与第二正向脉冲周期的持续时间相同。此外,除了在第一正向脉冲周期和第二正向脉冲周期中的至少一个正向脉冲周期且优选每个正向脉冲周期内的高强度脉冲的时间段之外,正向脉冲周期的脉冲强度优选至少基本上与第二正向脉冲周期的脉冲强度相同,如将在下文中进一步说明的。
此外,第一正向脉冲周期和第二正向脉冲周期中的至少一个正向脉冲周期(更优选地,第一正向脉冲周期和第二正向脉冲周期中的每个正向脉冲周期)还包括具有第一正向脉冲周期和/或第二正向脉冲周期内的较短持续时间的较高强度脉冲。如果第一正向脉冲和第二正向脉冲中的每个正向脉冲包括具有较短持续时间的高强度脉冲,则序列的具有第一正向脉冲周期和第二正向脉冲周期中的每个正向脉冲周期内的较短持续时间的较高强度脉冲可以具有相同的强度或者可以各自具有不同的强度。第一正向脉冲周期内的高强度脉冲(或者称为第一高强度脉冲)的强度和第二正向脉冲周期内的高强度脉冲(或者称为第二高强度脉冲)的强度也各自具有比第一正向脉冲周期和第二正向脉冲周期的强度高的强度。例如,第一较高强度脉冲和第二高强度脉冲的强度可以在第一正向脉冲或第二正向脉冲的强度的100%至500%的范围内。在一个实施方案中,第一高强度脉冲的强度为第一正向脉冲的强度的100-300%,并且第二高强度脉冲的强度为第二正向脉冲的强度的100%至300%。在另一个优选的实施方案中,第二高强度脉冲的强度高于第一高强度脉冲的强度。
还可以设想,具有较短持续时间的较高强度脉冲可以出现在第一正向脉冲和/或第二正向脉冲的开始、中间或结束处。如果较高强度脉冲出现在第一正向脉冲和/或第二正向脉冲的开始处,则效果是脉冲从较高强度脉冲“下降”。另一方面,如果较高强度脉冲出现在第一正向脉冲和/或第二正向脉冲的结束处,则效果是脉冲“上升”到较高强度脉冲。
较高强度脉冲具有比第一正向脉冲和第二正向脉冲的持续时间短的持续时间。在一个实施方案中,第一高强度脉冲和第二高强度脉冲的持续时间各自为第一正向脉冲或第二正向脉冲的持续时间的约30-40%。例如,第一正向脉冲周期和第二正向脉冲周期中的每个正向脉冲周期可以具有约50ms至约300ms,更优选地约100ms至约200ms,最优选地约100ms至约170ms的持续时间。例如,在第一正向脉冲和/或第二正向脉冲内,较高强度脉冲可具有介于约20ms至约200ms之间的持续时间。更具体地,对于具有约100ms至约170ms的持续时间的正向脉冲,取决于特定应用,较高强度脉冲可具有约30ms至约60ms的持续时间。
此外,反向脉冲周期的持续时间还优选在约50ms至约150ms,更优选地约90ms至约140ms,更优选地约100ms至约130ms,最优选地约110ms至约120ms的范围内。
休止周期的持续时间优选地在约50ms至约150ms,更优选地约80ms至约130ms,最优选地在约110ms至约120ms的范围内。
图1描绘了根据本发明的铜的通孔镀覆的步骤。
如图1所示,在电路板中钻出通孔或以其他方式形成通孔。在钻孔之后执行主要金属化步骤诸如化学镀铜或直接金属化,以在通孔和/或盲微过孔内提供层压表面。任选地,主要金属化层可以被闪镀一层薄铜,以增加电导率并提高稳健性。接下来,启动脉冲镀覆以加速填充通孔中部,同时使表面铜镀覆的量最小化。接下来,当脉冲镀覆完成时,通孔的中心闭合,并且此后波形在相同的酸性铜镀覆溶液中转变到DC电流以电镀通孔,直到其完全金属化为止。
本文所述的方法可用于金属化基板,该基板具有介于0.005mm和约3mm之间,更优选地介于约0.01mm和约1.0mm之间,最优选地介于约0.05mm和约0.5mm之间的厚度。通孔直径通常在约0.005mm至约1mm,优选地约0.01mm至约0.8mm,最优选地约0.075mm至约0.25mm的范围内。因此,本文所述的方法适用于金属化通孔,这些通孔具有介于约0.5:1和约6:1之间,更优选地介于约0.5:1和约4:1之间,最优选地介于约0.5:1和约3:1之间的长径比。
本文所述的通孔的电解镀覆组合了规定的方式的脉冲镀覆和直流镀覆,以在单步、单水浴镀覆方法中实现通孔的完全填充。
表2描绘了直流和脉冲镀覆电流的方法参数的示例。
表2.直流和脉冲镀覆的方法参数
电流类型 参数 范围
直流 正向电流 0.5ASD至7.0ASD
脉冲镀覆 正向电流 0.5ASD至9.0ASD
单步或多步 50%至300%正向电流
反向电流 最多4x正向电流密度
频率 0.5Hz至5.0Hz
正向脉冲周期 200ms-400ms
反向脉冲周期 50ms-250ms
死区时间 最多160毫秒
表3描述了方法中的步骤的示例,包括已经确定产生良好结果的电流密度和循环时间。需注意,步骤1是该方法中的任选步骤,并且可以仅使用步骤2和3来执行该方法。在另一个实施方案中,包括步骤2A作为在步骤2和3之间进行的任选步骤,如将在下文中进一步说明的。
表3.镀覆方法中的步骤
步骤编号 电流模式 电流密度(ASD) 循环时间(min)
1 直流 2.5 1-10
2 脉冲电流 1.5-3.5(基极) 5-180
2A 同步脉冲电流 1.5-3.5(基极) 30-80
3 直流 0.5-3.5 5-180
如本文所述,方法通过脉冲反向电流使用特殊类型的金属化。在一个实施方案中,包括施加到基板的第一侧的该组脉冲镀覆周期的可重复序列与施加到基板的第二侧的可重复序列相同。在另一个实施方案中,除了以相反次序进行,施加到基板的第一侧的可重复序列与施加到基板的第二侧的可重复序列相同。在另一个实施方案中,施加到基板的第二侧的可重复序列与施加到板的第一侧的可重复序列不同。因此,虽然在基板的第二侧上的该组脉冲镀覆周期可以被对准,例如使得在基板的第一侧上的第一高强度脉冲与在基板的第二侧上的休止周期重合,但是在基板的第二侧上的第一高强度脉冲和第二高强度脉冲可以具有与在基板的第一侧上的第一高强度脉冲和第二高强度脉冲的强度不同的强度,即使脉冲本身具有基本上相同或完全相同的持续时间。
使用两个整流器,印刷电路板的两侧可以单独地金属化。此外,整流器中的每个整流器可以使用一个或多个微控制器单独编程以输入用于基板的第一侧和第二侧的可重复序列。
在再一个实施方案中,可重复序列可包括以重复系列布置的多组两个或更多个或甚至三个或更多个可重复序列。重要的是,每个可重复序列具有相同的频率周期,该频率周期可以在约0.5秒至5秒的范围内,更优选地约1秒,并且最优选地恰好一秒,而包括该序列的该组脉冲镀覆周期内的第一正向脉冲、第二正向脉冲、反向脉冲和休止周期的持续时间可以变化。
在另一个实施方案中,第一正向脉冲周期、反向脉冲周期、第二正向脉冲周期和休止周期的持续时间随着镀覆循环的进行而变化。此外,第一正向脉冲周期、反向脉冲周期、第二正向脉冲周期和休止周期以及第一高强度脉冲和第二高强度脉冲的振幅和/或峰值电流密度可随着镀覆循环的进行而变化。
还可以设想,该组脉冲镀覆周期中的这些变化可以在基板的第一侧和第二侧上独立地进行。即,如果观察到不期望的镀覆性质(即,桥接不在通孔的中心,观察到空隙等),则可以修改该组脉冲镀覆周期以校正缺陷,并且可以在基板的第一侧和/或基板的第二侧上进行校正,并且修改可以在基板的相对侧上相同或不同以实现结果。
即,取决于基板的厚度和/或通孔的直径,可能期望以较高的电流密度开始镀覆循环,并且随着镀覆循环的进行,顺序地减小或增大电流密度以实现更高效的通孔镀覆。
在另一个实施方案中,第一脉冲镀覆循环如上所述进行,该脉冲镀覆循环可以是异步镀覆循环,其中除了以相反次序,在基底的第一侧上的可重复序列与在基底的第二侧上的可重复序列相同。此后,可进行第二脉冲镀覆循环,以对在如图2所示的第一镀覆循环中形成的铜桥接部进行成形。本第二脉冲镀覆循环可以是在基板的第一侧和第二侧上具有同步波形的规则脉冲镀覆循环。
如果使用本第二脉冲镀覆循环,则常规脉冲镀覆循环使用1:1至1:4,更优选地约1:2的正向/反向电流比。正向镀覆脉冲在10ms-200ms的范围内,并且反向镀覆脉冲在约0.5ms至约10ms的范围内。镀覆进行约20分钟至约3小时,更优选地约30分钟至约90分钟,更优选地约30分钟至45分钟,以对铜桥接部进行成形。例如,当镀覆具有小直径(其例如可以是0.2mm或更小)的通孔时,可以使用本脉冲镀覆循环,其中存在形成V形盲过孔的趋势。在本实例中,桥接形成非常深的V形,其难以使用如图2所示的直接镀覆来镀覆而没有任何凹坑或空隙。
因此,第二脉冲镀覆循环用于将桥接部从深V形成形为U形。从利用异步波形的第一脉冲镀覆循环转变到利用同步波形的第二镀覆循环有助于对铜桥接部进行成形,以允许通孔的更均匀镀覆而没有任何凹坑或空隙。可以通过在初始设计/设置阶段观察和调整循环来执行监测。在一个实施方案中,第二镀覆循环作为时间要素并取决于被镀覆的通孔的直径而被构建到循环中。
在一个实施方案中,该方法包括以下步骤:监测通孔填充的某些参数,并且如果观察到不充分的通孔镀覆和/或如果某些参数在可接受的值之外,则修改镀覆顺序中的步骤中的一个或多个步骤的时间段或修改振幅/峰值电流密度。
工件处的该至少一个正向电流脉冲的峰值电流密度优选地被调整为至多15A/dm2。特别优选地,工件处的该至少一个正向电流脉冲的峰值电流密度为约5A/dm2
工件处的该至少一个反向电流脉冲的峰值电流密度将优选地被调整为不超过60A/dm2的值。特别优选地,工件处的该至少一个反向电流脉冲的峰值电流密度为约20A/dm2
在金属化方法的进一步进展中,可以改变脉冲反向电流的至少一个参数,其中该参数选自以下:包括正向电流脉冲的持续时间与反向电流脉冲的持续时间的比率和正向电流脉冲的峰值电流密度与反向电流脉冲的峰值电流密度的比率。已经证明,当金属化工件时增加正向电流脉冲的峰值电流密度与反向电流脉冲的峰值电流密度的比率和/或降低正向电流脉冲的持续时间与反向电流脉冲的持续时间的比率是特别有利的,如在上文中进一步说明的。
如本文所述,含水酸性铜电解质可用于常规竖直或水平镀覆装备。镀覆***可以设计为具有惰性或可溶性阳极的竖直起吊机VCP或水平***。在一个优选的实施方案中,***是具有惰性阳极的竖直***。
合适的阳极材料的示例包括钛网格上的氧化铱涂层或混合金属氧化物涂覆的阳极。其他合适的阳极材料也将是本领域技术人员已知的。阳极另外任选地但优选地被屏蔽以优化宏观分配。
在一个实施方案中,阳极材料是氧化铱/氧化钽涂覆的钛。一种合适的阳极可从DeNora S.p.A以商品名De Nora DT获得。其他合适的阳极材料将是本领域技术人员已知的且是能够使用的。
可以通过各种方法使基板或其表面的至少一部分与酸性铜镀水溶液接触,包括喷涂、涂抹、浸渍、浸没或通过其他合适的方式。
本文所述的方法还优选地包括如本领域通常已知的清洁、蚀刻、还原、冲洗和/或干燥步骤。
本文所述的酸性铜电解质配备有溶液歧管***,所述溶液歧管***包括用于提供针对面板的直接溶液喷射的一系列喷嘴。面板任一侧上的喷嘴彼此直接对准,并且泵能够使溶液以0L/min/喷嘴至5.0L/min/喷嘴的速率流动。
镀覆可能以面板、图案或按钮镀覆模式进行,如本领域技术人员通常已知的。
在镀覆之后,可以按原样使用面板,或者可以通过典型的方法来运行面板,诸如平坦化或铜还原,或者可以建立其他层,其中另外的盲微过孔可以堆叠在铜填充的通孔上。
在一个实施方案中,并且如图3所示,该装置包括:
A)镀覆槽5,酸性铜电解质保持在其中;
B)溶液递送***(未示出),该溶液递送***包括双盒歧管或竖直管道歧管;
C)一系列喷射器喷嘴2或锥形喷嘴,该喷嘴被布置成同时喷射浸没在镀覆槽5中的电路板的两侧;
D)镀覆架4,用于固定PCB;以及
E)电镀电源整流器3或多个整流器,每个整流器能够直流和脉冲反向镀覆,连接到合适的控制装置,该控制装置可以包括一个或多个微控制器。
在一个实施方案中,装置可以包括标准竖直起吊机或自动镀覆装备。在另一个实施方案中,装置可以包括水平镀覆装备。然而,优选竖直镀覆装备。
镀覆槽优选地包括温度控制器以调节加热和冷却,该温度控制器连接到能够将酸性铜电解质维持在期望浴液温度+/-1.5℃的加热和冷却***。在一个优选的实施方案中,电解质维持在介于约10℃和约50℃之间,更优选地介于约15℃和约45℃之间,更优选地介于约20℃和约30℃,最优选地介于约22℃和约25℃之间的温度。
酸性铜电解质任选地但优选地被搅拌。在一个实施方案中,清洁的空气搅拌喷雾双管可以在阴极下方对准。搅拌还可以通过浴液的机械移动来实现,诸如通过振荡、搅拌或连续泵送电解质溶液,或通过超声波处理、高温或气体进料,诸如用空气或惰性气体(即,氩气或氮气)进行吹扫。其他搅拌方式也将是本领域技术人员已知的。
阳极与阴极比率优选地标定为大于1:0.75,并且可最多至1:2,优选地为约1:1。重要的是具有足够的表面积以跨整个PCB均匀电流分布。
镀覆槽还优选地配备有自动氧化铜补充***,以将硫酸铜浓度维持在期望水平内。此外,装置还优选地包括氧化铜混合槽和氧化铜进料器,以用于将氧化铜引入补充***中。镀覆槽还包括用于补充酸性铜电解质的其他成分的装置和用于监测成分的浓度的装置。
电镀架可以是涂覆的不锈钢,或者可以是部分涂覆的或非涂覆的镀覆架。任选地,电镀架可以包括涂覆的铜芯。
铜电镀槽还优选地配备有连续溶液过滤***,其能够过滤约1微米或更大的颗粒,并且被设计成每小时处理至少3次溶液周转,优选地每小时至少4次溶液周转,并且更优选地每小时至少5次溶液周转。
装置还优选地包括能够管理镀覆槽的加热、冷却和化学添加的控制器。
最后,还非常期望铜电镀装置配备有如本领域技术人员通常已知的通风***。
电镀电源整流器3被配置为处理直流和脉冲反向电流两者。整流器可以是水冷的或气冷的。整流器可以包括单个整流器或者可以包括用于基板的第一侧的第一整流器和用于基板的第二侧的第二整流器,其中每个整流器都可被编程有多步能力。
在一个实施方案中,整流器可以被编程有多个步骤,包括至少4个步骤或至少6个步骤或甚至最多至12个步骤。在一个优选实施方案中,整流器可被编程有8个步骤,并且如本文进一步说明的,这些步骤限定了单组脉冲镀覆周期,这8个步骤可包括例如:
1)第一正向持续时间和第一正向强度的第一脉冲;
2)第二正向持续时间和第二正向强度的第二脉冲;
3)第一正向持续时间和第一正向强度的第三脉冲;
4)反向持续时间和反向强度的第四脉冲;
5)第一正向持续时间和第一正向强度的第五脉冲;
6)第三正向持续时间和第三正向强度的第六脉冲;
7)第一正向持续时间和第一正向强度的第七脉冲;以及
8)休止周期。
表4阐述了根据本发明的具有8个步骤的脉冲镀覆循环的示例。
表4.脉冲镀覆循环
(4ASD) 步骤1 步骤2 步骤3 步骤4 步骤5 步骤6 步骤7 步骤8
侧面1(%*) 100-130 230-300 100-130 (-290)-(-370) 100-130 130-180 100-130 0
侧面1(ms) 80-250 80-250 80-250 80-250 80-250 80-250 80-250 80-250
侧面2(%*) 100-130 0 100-130 130-180 100-130 (-290)-(-370) 100-130 230-300
侧面2(ms) 80-250 80-250 80-250 80-250 80-250 80-250 80-250 80-250
*%将该值描述为基极电流密度的百分比
如上文所讨论的,当通孔的中心桥接或闭合时,波形在相同的酸性铜电解质中转变到直DC电流。结果是连续镀覆通孔,直到完全填充为止。因此,整流器被编程为将用于桥接的脉冲反向波形转变到直流并且继续镀覆,直到通孔被完全填充为止。
盒歧管/竖直管道被设计成包括喷射器喷嘴或锥体喷嘴阵列。相对的喷嘴被设计成从前侧到后侧。喷嘴优选地以交错的图案布置,并且可以被布置成在水平和竖直方向上间隔开约2cm至约8cm,更优选地约3cm至约6cm,最优选地约4cm至约5cm。
通过以下实施例进一步说明该方法:
实施例1
根据以下参数制备酸性铜电解质:
成分 构成
硫酸铜 240g/L
硫酸 90g/L
氯离子 80ppm
促进剂 0.85mL/L
抑制剂 10mL/L
辅助抑制剂 2mL/L
浴液温度 23℃
基于操作的安时和/或用化学滴定分析,在手动或自动基础上,通过添加氧化铜维持硫酸铜的浓度。
基于化学滴定分析来补充硫酸和氯离子的浓度。
基于操作的安时和/或循环伏安剥离(CVS)分析,使用自动投配***来完成促进剂、抑制剂和辅助抑制剂的补充。
在2ASD的电流密度下通过DC镀覆沉积闪镀层,周期达10分钟。此后,在2.4ASD的电流密度下进行脉冲反向镀覆,周期达60分钟,以在通孔中形成铜桥接部,随后在2.5ASD的电流密度下进行DC镀覆,周期达60分钟,直到通孔在竖直镀覆方法中被填充为止。
在基板的第一侧和第二侧上的脉冲镀覆波形遵循以下序列:
镀覆的电路板的横截面观察显示良好的镀覆且没有凹坑。
实施例2
如实施例1中那样制备酸性铜电解质。
在2ASD的电流密度下通过DC镀覆沉积闪镀层,周期达10分钟。此后,在3.0ASD的电流密度下进行脉冲反向镀覆,周期达45分钟,以在通孔中形成铜桥接部,随后在2.0ASD的电流密度下进行DC镀覆,持续90分钟,直到通孔在竖直镀覆方法中被填充为止。
在基板的第一侧和第二侧上的脉冲镀覆波形遵循以下序列:
镀覆的电路板的横截面观察显示良好的镀覆且没有凹坑。
实施例3
根据以下参数制备酸性铜电解质:
成分 构成
硫酸铜 240g/L
硫酸 90g/L
氯离子 80ppm
促进剂 0.85mL/L
抑制剂 10mL/L
辅助抑制剂 2mL/L
浴液温度 23℃
在2ASD的电流密度下通过DC镀覆沉积闪镀层,周期达10分钟。此后,在2.4ASD的电流密度下进行脉冲反向镀覆,周期达40分钟,以在通孔中形成铜桥接部。此后,在2.7ASD的电流密度下进行同步脉冲镀覆,周期达40分钟,以形成桥接部,随后在2.5ASD的电流密度下进行DC镀覆,周期达60分钟,直到通孔在竖直镀覆方法中被填充为止。
在桥接步骤中,在基板的第一侧和第二侧上的脉冲镀覆波形遵循以下序列:
成形步骤中的同步脉冲镀覆具有以下参数:
参数
反向/正向比率 2:1
正向时间 100ms
反向时间 5ms
当镀覆高长径比的通孔时,镀覆的电路板的横截面观察显示良好的镀覆且没有凹坑。
实施例4
如实施例3中那样制备酸性铜电解质。
在2ASD的电流密度下通过DC镀覆沉积闪镀层,周期达10分钟。此后,在2.4ASD的电流密度下进行脉冲反向镀覆,周期达40分钟,以在通孔中形成铜桥接部。此后,在2.7ASD的电流密度下进行同步脉冲镀覆,周期达40分钟,以形成桥接部,随后在2.5ASD的电流密度下进行DC镀覆,周期达60分钟,直到通孔在竖直镀覆方法中被填充为止。
在基板的第一侧和第二侧上的脉冲镀覆波形遵循以下序列:
成形步骤中的同步脉冲镀覆具有以下参数:
参数
反向/正向比率 2:1
正向时间 100ms
反向时间 5ms
当镀覆高长径比的通孔时,镀覆的电路板的横截面观察显示良好的镀覆且没有凹坑。
因此,可以发现本文所述的方法允许通孔和/或盲微过孔的金属化不表现出任何缺陷,诸如不可接受的空隙、空腔或过大凹坑。

Claims (29)

1.一种在电子基板上镀覆金属的方法,其中所述电子基板包括一个或多个特征,其中所述一个或多个特征包括所述电子基板中的一个或多个通孔和/或一个或多个微过孔中的一者,所述方法包括以下步骤:
a)制备所述电子基板以在其上接受金属镀覆;
b)使所述电子基板和至少一个反电极与包括待镀覆的铜离子源的铜电镀浴液接触;
c)电极化所述电子基板的第一侧和第二侧以在其上启动金属镀覆,其中所述铜电镀浴液使用镀覆循环镀覆所述一个或多个通孔和/或所述一个或多个微过孔,直到金属化完成为止;
其中所述镀覆循环按次序包括以下步骤:
1)在所述电子基板的第一侧和第二侧上脉冲镀覆第一时间段,以使铜优先镀覆在所述一个或多个通孔的中心,其中所述铜在所述孔的所述中心合并在一起以形成两个相对的盲过孔;以及
2)直接镀覆第二时间段,以填充通过脉冲镀覆形成的所述两个相对的盲过孔;
其中所述脉冲镀覆步骤包括施加电流以将金属从所述铜电镀浴液电沉积到所述电子基板的所述第一侧和所述第二侧,其中所述电流作为包括可重复序列的脉冲镀覆循环施加,其中所述可重复序列包括一组脉冲镀覆周期,每组脉冲镀覆周期以任何次序包括:
(i)至少第一正向脉冲周期;
(ii)至少第一反向脉冲周期;
(iii)至少第二正向脉冲周期;以及
(iv)至少休止周期。
2.根据权利要求1所述的方法,其中制备所述印刷电路板以在其上接受电镀的所述步骤包括在将所述一个或多个通孔和/或一个或多个微过孔金属化之前清洁所述印刷电路板的步骤。
3.根据权利要求2所述的方法,还包括微蚀刻所清洁的印刷电路板的步骤。
4.根据权利要求1至3中任一项所述的方法,其中所述一个或多个金属化通孔和/或一个或多个微过孔不表现出任何缺陷。
5.根据权利要求1至4中任一项所述的方法,其中金属化电镀铜沉积物完全填充所述一个或多个通孔和/或所述一个或多个盲微过孔,并且在所述电子基板上沉积保形铜沉积物。
6.根据权利要求1至3中任一项所述的方法,其中所述酸性铜电镀浴液维持在介于约10℃和约50℃之间的温度。
7.根据权利要求1至3中任一项所述的方法,还包括在步骤1)之前使用正向电流直流镀覆一时间段的步骤。
8.根据权利要求7所述的方法,其中直流镀覆所述第一时间段在所述一个或通孔和/或一个或多个盲微过孔的表面上沉积闪镀铜层。
9.根据权利要求1至3中任一项所述的方法,其中所述电子基板通过选自由喷涂、涂抹、浸渍和浸没组成的组的方法与所述酸性铜电镀溶液接触。
10.根据权利要求9所述的方法,其中通过将所述电子基板浸没在所述酸性铜电解质中,使所述电子基板与所述酸性铜电镀浴液接触。
11.根据权利要求1至3中任一项所述的方法,其中包括施加到所述电子基板的所述第一侧的所述可重复序列的所述脉冲镀覆循环与包括施加到所述电子基板的所述第二侧的所述可重复序列的所述脉冲镀覆循环相同。
12.根据权利要求1至3中任一项所述的方法,其中包括施加到所述电子基板的所述第一侧的所述可重复序列的所述脉冲镀覆循环与包括施加到所述电子基板的所述第二侧的所述可重复序列的所述脉冲镀覆循环不同。
13.根据权利要求1所述的方法,其中所述组脉冲镀覆周期包括8个步骤,所述8个步骤以任何次序由以下组成:
a)第一正向持续时间和第一正向强度的第一脉冲;
b)第二正向持续时间和第二正向强度的第二脉冲;
c)所述第一正向持续时间和所述第一正向强度的第三脉冲;
d)反向持续时间和反向强度的第四脉冲;
e)所述第一正向持续时间和所述第一正向强度的第五脉冲;
f)第三正向持续时间和第三正向强度的第六脉冲;
g)所述第一正向持续时间和所述第一正向强度的第七脉冲;以及
h)休止周期。
14.根据权利要求1至3或11至13中任一项所述的方法,其中每组脉冲镀覆周期具有介于约0.5秒和约5秒之间的持续时间。
15.根据权利要求14所述的方法,其中每组脉冲镀覆周期具有1秒的持续时间。
16.根据权利要求1至3或11至15中任一项所述的方法,其中所述序列包括以重复系列布置的多组两个或更多个可重复序列。
17.根据权利要求12所述的方法,其中所述脉冲镀覆循环是异步镀覆循环,其中除了以相反次序,施加到所述基板的所述第一侧的所述可重复序列与施加到所述基板的所述第二侧的所述可重复序列相同。
18.根据权利要求17所述的方法,其中在执行所述异步镀覆循环一段时间之后,在所述基板的所述第一侧和所述第二侧上施加具有同步波形的第二脉冲镀覆循环。
其中所述异步镀覆循环优先在所述一个或多个通孔的所述中心镀覆所述铜,使得所述铜在整体的中心合并在一起以形成两个相对的盲过孔,并且所述第二脉冲镀覆循环对由此形成的两个相对的盲过孔进行成形。
19.根据权利要求18所述的方法,其中所述第二脉冲镀覆循环使用介于约1:1至1:4之间的正向/反向电流比,并且其中正向脉冲的持续时间在约10ms至200ms的范围内且反向脉冲的持续时间在约0.5ms至10ms的范围内。
20.根据权利要求1所述的方法,其中每个第一正向脉冲周期和第二正向脉冲周期的持续时间独立地在约80ms至250ms的范围内,每个反向脉冲周期的持续时间在约50ms至约150ms的范围内,并且每个休止周期的持续时间在约50ms至约150ms的范围内。
21.根据权利要求11至17中任一项所述的方法,其中所述第一正向持续时间和所述第一正向强度的脉冲或所述第二正向持续时间和第二正向强度的脉冲中的至少一者包括在所述第一正向持续时间或所述第二正向持续时间内的较短持续时间的较高强度脉冲,其中所述较高强度脉冲具有为所述第一正向强度或所述第二正向强度的强度的约100%至约500%的强度。
22.一种用于在电子基板上电镀金属的装置,其中所述电子基板包括一个或多个特征,其中所述一个或多个特征包括所述电子基板中的一个或多个通孔和/或一个或多个盲微过孔,所述装置包括:
(a)用于固定所述电子基板的装置;
(b)至少一个反电极;
(c)用于容纳铜电镀浴液的镀覆槽;
(d)一系列喷嘴,所述一系列喷嘴被布置成同时喷射布置在所述镀覆槽中的所述电子基板的第一侧和第二侧;
(e)用于对所述电子基板的第一侧和第二侧进行电极化以在其上启动金属镀覆的装置;
其中用于对所述电子基板的所述第一侧和所述第二侧进行电极化的所述装置包括一个或多个整流器,其中所述一个或多个整流器各自能够进行直接镀覆和脉冲反向镀覆,其中所述一个或多个整流器各自连接到微控制器,所述微控制器能够用包括脉冲镀覆循环和第二直流循环的镀覆循环进行编程;
其中所述镀覆循环按次序包括以下步骤:
1)在所述电子基板的第一侧和第二侧上脉冲镀覆第一时间段,以使铜优先镀覆在所述一个或多个通孔的中心,其中所述铜在所述孔的所述中心合并在一起以形成两个相对的盲过孔;以及
2)直接镀覆第二时间段,以填充通过脉冲镀覆形成的所述两个相对的盲过孔;
其中所述一个或多个整流器用第一可重复序列和第二可重复序列进行编程,所述第一可重复序列包括一组脉冲镀覆周期,每组脉冲镀覆周期以任何次序由以下构成:(i)至少第一正向脉冲周期;(ii)至少第一反向脉冲周期;(iii)至少第二正向脉冲周期;以及(iv)至少休止周期,所述第一可重复序列被施加到所述电子基板的所述第一侧,所述第二可重复序列包括一组脉冲镀覆周期,每组脉冲镀覆周期以任何次序由以下构成:(i)至少第一正向脉冲周期;(ii)至少第一反向脉冲周期;(iii)至少第二正向脉冲周期;以及(iv)至少休止周期,所述第二可重复序列被施加到所述电子基板的所述第二侧,
其中一旦所述脉冲镀覆完成,所述一个或多个整流器就被编程以转变到直流。
23.根据权利要求22所述的装置,其中所述一个或多个整流器被编程以转变到包括在步骤1)和2)之间的正向镀覆脉冲和反向镀覆脉冲的规则脉冲镀覆循环一段时间,以对形成在所述通孔的所述中心的所述两个相对的盲过孔进行成形。
24.一种电子基板,包括通过根据权利要求1所述的方法金属化的一个或多个特征。
25.一种电子基板,包括通过根据权利要求18所述的方法金属化的一个或多个特征。
26.一种金属化包括一个或多个高长径比通孔的电子基板的方法,所述方法包括以下步骤:
a)制备所述电子基板以在其上接受金属镀覆;
b)使所述电子基板和至少一个反电极与包括待镀覆的铜离子源的酸性铜电镀浴液接触;
c)电极化所述电子基板的第一侧和第二侧以在其上启动金属镀覆,其中所述酸性铜电镀浴液使用镀覆循环镀覆所述一个或多个通孔,直到金属化完成为止;
其中所述镀覆循环按次序包括以下步骤:
1)在所述电子基板的第一侧和第二侧上异步脉冲镀覆第一时间段,以使铜优先镀覆在所述一个或多个通孔的中心,其中所述铜在所述孔的所述中心合并在一起以形成两个相对的盲过孔;
2)同步脉冲镀覆,以对形成在所述通孔的所述中心的所述两个相对的盲过孔进行成形;以及
3)直接镀覆第二时间段,以填充通过脉冲镀覆形成的所述两个相对的盲过孔;
其中所述异步脉冲镀覆步骤包括施加电流以将金属从所述酸性铜电镀浴液电沉积到所述电子基板的所述第一侧和所述第二侧,其中所述电流作为包括可重复序列的脉冲镀覆循环施加,
所述可重复序列包括一组脉冲镀覆周期,每组脉冲镀覆周期以任何次序包括:
(i)至少第一正向脉冲周期;
(ii)至少第一反向脉冲周期;
(iii)至少第二正向脉冲周期;以及
(iv)至少休止周期。
27.一种印刷电路板,其中所述印刷电路板包括:
金属化面板,其中形成有一个或多个通孔;
其中所述印刷电路板在其上包括导电晶种层以启动铜的电镀;
其中所述通孔包括:
a)在所述一个或多个通孔的中心的第一铜镀覆层,其中所述铜在所述通孔的所述中心合并在一起以形成两个相对的盲过孔;
b)任选地,沉积在所述第一铜镀覆层上的第二铜镀覆层,其中所述任选的第二铜镀覆层对由所述第一铜镀覆层形成的所述盲过孔进行成形;以及
c)铜填充层,其中所述铜填充层沉积在所述第一铜镀覆层和所述任选的第二铜镀覆层上,以填充所述一个或多个通孔;
其中所述一个或多个通孔完全被铜填充,而没有任何空隙、凹坑或其他缺陷。
28.根据权利要求27所述的印刷电路板,其中存在层a)至c)中的所有层。
29.根据权利要求27或权利要求28所述的印刷电路板,其中所述第一铜层、所述任选的第二铜层和所述铜填充层使用相同的酸性铜镀覆电解质来施加。
CN202280041561.9A 2021-05-17 2022-05-10 填充印刷电路板和其他基板中的通孔的单步电解方法 Pending CN117480872A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163189640P 2021-05-17 2021-05-17
US63/189,640 2021-05-17
PCT/US2022/028462 WO2022245576A1 (en) 2021-05-17 2022-05-10 Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Publications (1)

Publication Number Publication Date
CN117480872A true CN117480872A (zh) 2024-01-30

Family

ID=84141896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280041561.9A Pending CN117480872A (zh) 2021-05-17 2022-05-10 填充印刷电路板和其他基板中的通孔的单步电解方法

Country Status (7)

Country Link
US (1) US20240224432A1 (zh)
EP (1) EP4342269A1 (zh)
JP (1) JP2024519743A (zh)
KR (1) KR20240008885A (zh)
CN (1) CN117480872A (zh)
TW (1) TWI816388B (zh)
WO (1) WO2022245576A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2161355A4 (en) * 2007-05-21 2012-01-25 Uyemura C & Co Ltd ELECTROLYTIC COPPER BATH
US7887693B2 (en) * 2007-06-22 2011-02-15 Maria Nikolova Acid copper electroplating bath composition
CN103179806B (zh) * 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN112210801A (zh) * 2019-07-09 2021-01-12 江西博泉化学有限公司 一种用于高纵横比电路板通孔电镀的电镀液及其电镀方法
EP4018790A1 (en) * 2019-08-19 2022-06-29 Atotech Deutschland GmbH & Co. KG Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
CN114303447A (zh) * 2019-08-19 2022-04-08 德国艾托特克有限两合公司 制备含以铜填充的微通孔的高密度互连印刷电路板的方法
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Also Published As

Publication number Publication date
US20240224432A1 (en) 2024-07-04
JP2024519743A (ja) 2024-05-21
KR20240008885A (ko) 2024-01-19
WO2022245576A9 (en) 2023-10-12
WO2022245576A1 (en) 2022-11-24
TWI816388B (zh) 2023-09-21
EP4342269A1 (en) 2024-03-27
TW202308477A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
US11746433B2 (en) Single step electrolytic method of filling through holes in printed circuit boards and other substrates
EP1598449B1 (en) Improved plating method
US6863793B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6210555B1 (en) Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
JP5078142B2 (ja) スルーホールに金属を充填するための電気処理、とりわけプリント基板のスルーホールに銅を充填するための電気処理
US6783654B2 (en) Electrolytic plating method and device for a wiring board
MXPA00005871A (es) ELECTRODEPOSICION DE METALES EN RECESOS PEQUEnOS USANDO CAMPOS ELECTRICOS MODULADOS.
WO2013092131A1 (en) Method for combined through-hole plating and via filling
US20030075450A1 (en) Electrodeposition of metals in high-aspect ratio cavities using modulated reverse electric fields
CN117693612A (zh) 电解镀覆的复杂波形
CN117480872A (zh) 填充印刷电路板和其他基板中的通孔的单步电解方法
US20050157475A1 (en) Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
KR20230131124A (ko) 공극을 줄이기 위해 관통 구멍을 충전하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40102235

Country of ref document: HK