CN117480606A - 虚设单元和抽头单元布局结构 - Google Patents

虚设单元和抽头单元布局结构 Download PDF

Info

Publication number
CN117480606A
CN117480606A CN202280042316.XA CN202280042316A CN117480606A CN 117480606 A CN117480606 A CN 117480606A CN 202280042316 A CN202280042316 A CN 202280042316A CN 117480606 A CN117480606 A CN 117480606A
Authority
CN
China
Prior art keywords
cell
devices
nmos
pmos
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280042316.XA
Other languages
English (en)
Inventor
K·巴鲁阿
T·H-M·威廉姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN117480606A publication Critical patent/CN117480606A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11859—Connectibility characteristics, i.e. diffusion and polysilicon geometries
    • H01L2027/11861—Substrate and well contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种MOS IC，包括：第一电路，该第一电路包括第一多个nMOS器件、第一p抽头单元和第一虚设nMOS单元；以及第二电路，该第二电路包括第一多个pMOS器件、第一虚设pMOS单元和第一n抽头单元。这些nMOS器件/pMOS器件在第一方向上间隔开。该第一p抽头单元和该第一虚设nMOS单元在该第一方向上在这些nMOS器件之间彼此相邻。该第一虚设pMOS单元和该第一n抽头单元在该第一方向上在这些pMOS器件之间彼此相邻。这些pMOS器件在与该第一方向正交的第二方向上与这些nMOS器件相邻。该第一p抽头单元/该第一虚设pMOS单元和该第一虚设nMOS单元/该第一n抽头单元分别在该第二方向上彼此相邻。

Description

虚设单元和抽头单元布局结构
相关申请的交叉引用
本申请要求名称为“DUMMY CELL AND TAP CELL LAYOUT STRUCTURE”并且于2021年6月29日提交的美国非临时专利申请序列号17/362,746的权益，该专利申请以引用方式全文明确并入本文。
技术领域
本公开整体涉及布局结构，并且更具体地涉及虚设单元和抽头单元布局结构。
背景技术
单元器件是实现数字逻辑的集成电路(IC)。这种单元器件可在专用IC(ASIC)内重复使用多次。ASIC诸如片上***(SoC)器件可包含数千个至数百万个单元器件。典型的IC包括顺序形成的层的叠堆。每一层可堆叠或覆盖在先前层上，并且被图案化以形成限定晶体管(例如，场效应晶体管(FET)、鳍式FET(FinFET)、全环绕栅极(GAA)FET(GAAFET)和/或其他多栅极FET)并且将这些晶体管连接到电路中的形状。可基于特定布局结构来布置单元器件。当前需要改进的布局结构。
发明内容
在本公开的一个方面，一种金属氧化物半导体(MOS)IC包括第一电路和第二电路。该第一电路包括第一多个n型MOS(nMOS)器件、第一p型抽头(p抽头)单元和第一虚设nMOS单元。该第一多个nMOS器件在第一方向上间隔开。该第一p抽头单元和该第一虚设nMOS单元在该第一方向上在该第一多个nMOS器件之间彼此相邻。该第一p抽头单元被配置为耦接到第一电压源。该第二电路包括第一多个p型MOS(pMOS)器件、第一虚设pMOS单元和第一n型抽头(n抽头)单元。该第一多个pMOS器件在与该第一方向正交的第二方向上与该第一多个nMOS器件相邻。该第一多个pMOS器件在该第一方向上间隔开。该第一虚设pMOS单元和该第一n抽头单元在该第一方向上在该第一多个pMOS器件之间彼此相邻。该第一n抽头单元被配置为耦接到第二电压源。该第一p抽头单元和该第一虚设pMOS单元在该第二方向上彼此相邻。该第一虚设nMOS单元和该第一n抽头单元在该第二方向上彼此相邻。
附图说明
图1是示出IC的单元内的各种层的侧视图的第一图示。
图2是示出IC的单元内的各种层的侧视图的第二图示。
图3是概念性地示出抽头单元布局结构的顶视图的图示。
图4是概念性地示出虚设单元和抽头单元布局结构的顶视图的第一图示。
图5是概念性地示出虚设单元和抽头单元布局结构的顶视图的第二图示。
图6是概念性地示出虚设单元和抽头单元布局结构的第一配置的顶视图的第一图示。
图7是概念性地示出虚设单元和抽头单元布局结构的第一配置的顶视图的第二图示。
图8是概念性地示出虚设单元和抽头单元布局结构的第二配置的顶视图的图示。
图9是概念性地示出虚设单元和抽头单元布局结构的第三配置的顶视图的图示。
图10是概念性地示出虚设单元和抽头单元布局结构的第四配置的顶视图的图示。
图11是概念性地示出虚设单元和抽头单元布局结构的顶视图的第三图示。
具体实施方式
下文结合附图阐述的详细描述旨在作为对各种配置的描述，而不旨在表示可以以其实践本文所描述的概念的仅有配置。为了提供对各种概念的透彻理解，详细描述包括具体细节。然而，对于本领域的技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，众所周知的结构和组件以方框图形式显示，以避免模糊这些概念。装置和方法将在以下详细描述中描述，并且可通过各种框、模块、组件、电路、步骤、过程、算法、元素等在附图中示出。
图1是示出单元器件和IC内的各种层的侧视图的第一图示100。各种层在y方向上改变。如图1所示，晶体管具有栅极102(其在一些情况下可称为POLY，即使栅极可由金属、多晶硅或多晶硅和金属的组合形成也是如此)、源极104和漏极106。源极104和漏极106可由鳍片形成。栅极102可在第二方向(例如，沿从页面出来的z轴的竖直方向)上延伸，并且鳍片可在与第二方向正交的第一方向(例如，沿x轴的水平方向)上延伸。接触层互连件108(也称为金属POLY(MP)层互连件或接触B(CB)层互连件)可接触栅极102。接触层互连件110(也称为金属扩散(MD)层互连件或接触A(CA)层互连件)可接触源极104和/或漏极106。通孔112(也称为通孔A(VA))可接触接触层互连件110。金属1(M1)层互连件114可接触通孔112。M1层互连件114可仅在第一方向上(即，在第一方向上单向)延伸。通孔V1 116可接触M1层互连件114。金属2(M2)层互连件118可接触通孔V1 116。M2层互连件118可仅在第二方向上(即，在第二方向上单向)延伸。更高层包括包含通孔V2的通孔层和包含M3层互连件的金属3(M3)层。M3层互连件可在第一方向上延伸。可利用FinFET(如图所示)、GAAFET或其他多栅极FET来实现单元器件。对于跨多个器件的连续氧化物扩散(OD)区，鳍片跨多个器件(在第一方向上)连续。对于跨多个器件的不连续OD区，鳍片在不同组的多个器件之间的扩散中断(例如，在第二方向上延伸的单/双扩散中断)处分开。
图2是示出标准单元和IC内的各种层的侧视图的第二图示200。各种层在y方向上改变。如图2所示，晶体管具有栅极202、源极204和漏极206。源极204和漏极206可由鳍片形成。栅极202可在第二方向(例如，沿从页面出来的z轴的竖直方向)上延伸，并且鳍片可在与第二方向正交的第一方向(例如，沿x轴的水平方向)上延伸。接触层互连件208(也称为CB层互连件)可接触栅极202。接触层互连件210(也称为CA层互连件)可接触源极204和/或漏极206。通孔212(也称为通孔B(VB))可接触接触层互连件208。M1层互连件214可接触通孔212。M1层互连件214可仅在第一方向上(即，在第一方向上单向)延伸。通孔V1 216可接触M1层互连件214。M2层互连件218可接触通孔V1 216。M2层互连件218可仅在第二方向上(即，在第二方向上单向)延伸。更高层包括包含通孔V2的通孔层和包含M3层互连件的M3层。M3层互连件可在第一方向上延伸。可利用FinFET(如图所示)、GAAFET或其他多栅极FET来实现单元器件。对于跨多个器件的连续OD区，鳍片跨多个器件(在第一方向上)连续。对于跨多个器件的不连续OD区，鳍片在不同组的多个器件之间的扩散中断(例如，在第二方向上延伸的单/双扩散中断)处分开。
图3是概念性地示出抽头单元布局结构的顶视图的图示300。单元器件可包括pMOS器件和/或nMOS器件。nMOS器件包括n型掺杂(n+)源极和漏极区。n+源极和漏极区可称为n+(NP)注入层。每组nMOS器件由NP层示出，其中OD层在NP层上。pMOS器件包括p型掺杂(p+)源极和漏极区。p+源极和漏极区可称为p+(PP)注入层。每组pMOS器件由PP层示出，其中OD层在PP层上。在IC中，抽头单元(也称为防护抽头单元)可与一组pMOS器件和一组nMOS器件相邻定位，以分别提供与pMOS器件和nMOS器件的主体连接。p抽头单元包括p型掺杂(p+)区并且提供用于一组nMOS器件的主体连接。p抽头单元的p+区可称为PP注入层。每个p抽头单元由PP层示出，其中OD层在PP层上。n抽头单元包括n型掺杂(n+)区并且提供用于一组pMOS器件的主体连接。n抽头单元的n+区可称为NP注入层。每个n抽头单元由NP层示出，其中OD层在NP层上。假设IC利用p型衬底来实现，则一组pMOS器件和相邻n抽头单元可位于n型阱(n阱)内。
对于一些制造工艺，可在NP层和PP层的边角区域302(参见示出四边角区域的圆圈302内的标记，其中PP层、NP层、PP层、NP层在每个边角处会合)处遇到设计规则检查(DRC)违规，其中一组pMOS器件和p抽头单元的PP层彼此成对角，并且一组nMOS器件和n抽头单元的NP层彼此成对角。具体地，四边角区域由全部在一个边角处会合的nMOS器件(NP)、p抽头单元(PP)、n抽头单元(NP)和pMOS器件(PP)的90°边缘限定。对于nMOS器件、pMOS器件和对应抽头单元的所示边角情况邻接，DRC违规可发生并且可报告与NP层/PP层的边角情况邻接相关联的宽度和间距误差。为了避免此类DRC违规，下文相对于图4至图11提供虚设单元和抽头单元布局结构。
图4是概念性地示出虚设单元和抽头单元布局结构的顶视图的第一图示400。所示虚设单元和抽头单元布局结构是更大布局结构的子区段，其中所示图案可重复。所示虚设单元和抽头单元布局结构包括四列器件/单元，该四列器件/单元包括：第一列402的有源器件、包括虚设pMOS单元(P-D)/p抽头单元(P-T)的第二列404的PP注入单元、包括虚设nMOS单元(N-D)/n抽头单元(N-T)的第三列406的NP注入单元和第四列408的有源器件。列402、408中的有源器件包括nMOS器件410和pMOS器件412两者。在另选配置中，列404、406可交换，其中NP注入单元在第二列404中并且PP注入单元在第三列406中。这种布局结构可通过翻转所示布局结构/使所示布局结构成镜像或者将所示布局结构顺时针/逆时针旋转180°来获得。列402、408中的有源器件被示出为具有与多对相邻pMOS器件412交织的多对相邻nMOS器件410。一般来讲，每一行的有源器件可包括与m个相邻pMOS器件412交织的n个相邻nMOS器件410，其中n≥1并且m≥1(参见图11)。在所示虚设单元和抽头单元布局结构中，n＝2并且m＝2。
如虚设单元和抽头单元布局结构所示，虚设nMOS单元422与每个p抽头单元420相邻地定位，并且虚设pMOS单元424与每个n抽头单元426相邻地定位，其中具有PP层的单元在一列中并且具有NP层的单元在相邻列中。通过虚设nMOS单元422和虚设pMOS单元424在布局结构内的放置，可避免其中PP层、NP层、PP层、NP层在一个边角处会合的四边角区域(参见302)。因此，通过避免此类四边角区域，可避免相关联DRC违规。避免DRC违规可改进对应制成的MOS IC的良率和制成的MOS IC的性能。
图5是概念性地示出虚设单元和抽头单元布局结构的顶视图的第二图示500。如图5所示，虚设pMOS单元424和虚设nMOS单元422在如图4所示的布局结构内的添加提供排除NP层/PP层的四边角区域的布局结构。如图5中的箭头所示，PP层/NP层在布局结构内各自具有C形。NP层/PP层的四边角区域在配置中不存在。
图6是概念性地示出虚设单元和抽头单元布局结构的第一配置的顶视图的第一图示600。图7是概念性地示出虚设单元和抽头单元布局结构的第一配置的顶视图的第二图示700。第一图示600和第二图700示出MOS IC。MOS IC包括电路690-697。电路690包括多个nMOS器件602/608、p抽头单元604和虚设nMOS单元606。多个nMOS器件602/608在第一方向上间隔开。p抽头单元604和虚设nMOS单元606在第一方向上在多个nMOS器件602/608之间彼此相邻。p抽头单元604被配置为耦接到第一电压源。p抽头单元604提供用于多个nMOS器件602/608的主体连接。在一个示例中，第一电压源被配置为提供电压Vss。
电路691包括多个pMOS器件612/618、虚设pMOS单元614和n抽头单元616。假设IC利用p型衬底来实现，则电路691位于p型衬底上的n阱内。多个pMOS器件612/618在与第一方向正交的第二方向上与多个nMOS器件602/608相邻。多个pMOS器件612/618在第一方向上间隔开。虚设pMOS单元614和n抽头单元616在第一方向上在多个pMOS器件612/618之间彼此相邻。n抽头单元616被配置为耦接到第二电压源。n抽头单元616提供用于多个pMOS器件612/618的主体连接。在一个示例中，第二电压源被配置为提供电压Vdd。p抽头单元604和虚设pMOS单元614在第二方向上彼此相邻。虚设nMOS单元606和n抽头单元616在第二方向上彼此相邻。
电路692包括多个nMOS器件622/628、p抽头单元624和虚设nMOS单元626。多个nMOS器件622/628在第二方向上与多个pMOS器件612/618相邻。多个nMOS器件622/628在第一方向上间隔开。p抽头单元624和虚设nMOS单元626在第一方向上在多个nMOS器件622/628之间彼此相邻。p抽头单元624被配置为耦接到第一电压源。p抽头单元624提供用于多个nMOS器件622/628的主体连接。虚设pMOS单元614和p抽头单元624在第二方向上彼此相邻。n抽头单元616和虚设nMOS单元626在第二方向上彼此相邻。
电路693包括多个pMOS器件632/638、虚设pMOS单元634和n抽头单元636。假设IC利用p型衬底来实现，则电路693位于p型衬底上的n阱内。多个pMOS器件632/638在第二方向上与多个nMOS器件622/628相邻。多个pMOS器件632/638在第一方向上间隔开。虚设pMOS单元634和n抽头单元636在第一方向上在多个pMOS器件632/638之间彼此相邻。n抽头单元636被配置为耦接到第二电压源。n抽头单元636提供用于多个pMOS器件632/638的主体连接。p抽头单元624和虚设pMOS单元634在第二方向上彼此相邻。虚设nMOS单元626和n抽头单元636在第二方向上彼此相邻。
电路694包括多个nMOS器件642/648、p抽头单元644和虚设nMOS单元646。多个nMOS器件642/648在第二方向上与多个pMOS器件632/638相邻。多个nMOS器件642/648在第一方向上间隔开。p抽头单元644和虚设nMOS单元646在第一方向上在多个nMOS器件642/648之间彼此相邻。p抽头单元644被配置为耦接到第一电压源。p抽头单元644提供用于多个nMOS器件642/648的主体连接。虚设pMOS单元634和p抽头单元644在第二方向上彼此相邻。n抽头单元636和虚设nMOS单元646在第二方向上彼此相邻。
电路695包括多个pMOS器件652/658、虚设pMOS单元654和n抽头单元656。假设IC利用p型衬底来实现，则电路695位于p型衬底上的n阱内。多个pMOS器件652/658在第二方向上与多个nMOS器件642/648相邻。多个pMOS器件652/658在第一方向上间隔开。虚设pMOS单元654和n抽头单元656在第一方向上在多个pMOS器件652/658之间彼此相邻。n抽头单元656被配置为耦接到第二电压源。n抽头单元656提供用于多个pMOS器件652/658的主体连接。p抽头单元644和虚设pMOS单元654在第二方向上彼此相邻。虚设nMOS单元646和n抽头单元656在第二方向上彼此相邻。
电路696包括多个nMOS器件662/668、p抽头单元664和虚设nMOS单元666。多个nMOS器件662/668在第二方向上与多个pMOS器件652/658相邻。多个nMOS器件662/668在第一方向上间隔开。p抽头单元664和虚设nMOS单元666在第一方向上在多个nMOS器件662/668之间彼此相邻。p抽头单元664被配置为耦接到第一电压源。p抽头单元664提供用于多个nMOS器件662/668的主体连接。虚设pMOS单元654和p抽头单元664在第二方向上彼此相邻。n抽头单元656和虚设nMOS单元666在第二方向上彼此相邻。
电路697包括多个pMOS器件672/678、虚设pMOS单元674和n抽头单元676。假设IC利用p型衬底来实现，则电路697位于p型衬底上的n阱内。多个pMOS器件672/678在第二方向上与多个nMOS器件662/668相邻。多个pMOS器件672/678在第一方向上间隔开。虚设pMOS单元674和n抽头单元676在第一方向上在多个pMOS器件672/678之间彼此相邻。n抽头单元676被配置为耦接到第二电压源。n抽头单元676提供用于多个pMOS器件672/678的主体连接。p抽头单元664和虚设pMOS单元674在第二方向上彼此相邻。虚设nMOS单元666和n抽头单元676在第二方向上彼此相邻。
虚设nMOS单元606、626、646、666可被配置为浮接、耦接到第一电压源或者耦接到第二电压源。同样，虚设pMOS单元614、634、654、674可被配置为浮接、耦接到第一电压源或者耦接到第二电压源。第二电压源(例如，Vdd)可被配置为提供比第一电压源(例如，Vss)高的电压。如图6中可理解，p抽头单元604、624、644、664；虚设nMOS单元606、626、646、666；虚设pMOS单元614、634、654、674；以及n抽头单元616、636、656、676中的每一者的面积大致相等。以下各项的OD区(图4中由每个器件/单元内的内部矩形所示；在这种情况下也可称为OD岛)相对于彼此分开并且不连续：p抽头单元604、624、644、664；虚设nMOS单元606、626、646、666；虚设pMOS单元614、634、654、674；以及n抽头单元616、636、656、676。
参考图7，nMOS器件、虚设nMOS单元和n抽头单元的NP层围绕pMOS器件的PP层形成C形702、706，并且pMOS器件、虚设pMOS单元和p抽头单元的PP层围绕nMOS器件的NP层形成C形704、708。虚设单元和抽头单元布局结构排除毗邻NP层、PP层、NP层、PP层的四边角区域的边角情况邻接，并且因此，避免与这种边角情况邻接相关联的DRC违规。
关于图6、图7所讨论的虚设单元和抽头单元布局结构包括虚设nMOS单元/pMOS单元，这些虚设nMOS单元/pMOS单元改变NP层/PP层的配置以便排除NP、PP、NP、PP四边角区域的边角情况邻接。虚设nMOS单元/pMOS单元的添加增加了IC的总面积。下文相对于图8、图9、图10提供了虚设单元和抽头单元布局结构的可减少虚设单元所利用的面积量的若干另选配置。
图8是概念性地示出虚设单元和抽头单元布局结构的第二配置的顶视图的图示800。在图8中，虚设nMOS单元/pMOS单元的宽度减小，并且相邻p抽头单元和n抽头单元的宽度以与虚设nMOS单元/pMOS单元的宽度的减小量相同的量来增大。提供用于抽头单元主体连接的更大OD面积可在一些配置中提供一些性能改进。图示800示出MOS IC。MOS IC包括电路890-897。电路890包括多个nMOS器件802/808、p抽头单元804和虚设nMOS单元806。多个nMOS器件802/808在第一方向上间隔开。p抽头单元804和虚设nMOS单元806在第一方向上在多个nMOS器件802/808之间彼此相邻。p抽头单元804被配置为耦接到第一电压源。p抽头单元804提供用于多个nMOS器件802/808的主体连接。在一个示例中，第一电压源被配置为提供电压Vss。
电路891包括多个pMOS器件812/818、虚设pMOS单元814和n抽头单元816。假设IC利用p型衬底来实现，则电路891位于p型衬底上的n阱内。多个pMOS器件812/818在与第一方向正交的第二方向上与多个nMOS器件802/808相邻。多个pMOS器件812/818在第一方向上间隔开。虚设pMOS单元814和n抽头单元816在第一方向上在多个pMOS器件812/818之间彼此相邻。n抽头单元816被配置为耦接到第二电压源。n抽头单元816提供用于多个pMOS器件812/818的主体连接。在一个示例中，第二电压源被配置为提供电压Vdd。在该配置中，p抽头单元804在第二方向上与虚设pMOS单元814和n抽头单元816两者相邻。此外，n抽头单元816在第二方向上与p抽头单元804和虚设nMOS单元806两者相邻。此外，nMOS器件802/808在第二方向上与虚设pMOS单元814和n抽头单元816不相邻，并且pMOS器件812/818在第二方向上与p抽头单元804和虚设nMOS单元806不相邻。
电路892包括多个nMOS器件822/828、p抽头单元824和虚设nMOS单元826。多个nMOS器件822/828在第二方向上与多个pMOS器件812/818相邻。多个nMOS器件822/828在第一方向上间隔开。p抽头单元824和虚设nMOS单元826在第一方向上在多个nMOS器件822/828之间彼此相邻。p抽头单元824被配置为耦接到第一电压源。p抽头单元824提供用于多个nMOS器件822/828的主体连接。在该配置中，n抽头单元816在第二方向上与p抽头单元824和虚设nMOS单元826两者相邻。此外，p抽头单元824在第二方向上与虚设pMOS单元814和n抽头单元816两者相邻。此外，pMOS器件812/818在第二方向上与p抽头单元824和虚设nMOS单元826不相邻，并且nMOS器件822/828在第二方向上与虚设pMOS单元814和n抽头单元816不相邻。
电路893包括多个pMOS器件832/838、虚设pMOS单元834和n抽头单元836。假设IC利用p型衬底来实现，则电路893位于p型衬底上的n阱内。多个pMOS器件832/838在第二方向上与多个nMOS器件822/828相邻。多个pMOS器件832/838在第一方向上间隔开。虚设pMOS单元834和n抽头单元836在第一方向上在多个pMOS器件832/838之间彼此相邻。n抽头单元836被配置为耦接到第二电压源。n抽头单元836提供用于多个pMOS器件832/838的主体连接。在该配置中，p抽头单元824在第二方向上与虚设pMOS单元834和n抽头单元836两者相邻。此外，n抽头单元836在第二方向上与p抽头单元824和虚设nMOS单元826两者相邻。此外，nMOS器件822/828在第二方向上与虚设pMOS单元834和n抽头单元836不相邻，并且pMOS器件832/838在第二方向上与p抽头单元824和虚设nMOS单元826不相邻。
电路894包括多个nMOS器件842/848、p抽头单元844和虚设nMOS单元846。多个nMOS器件842/848在第二方向上与多个pMOS器件832/838相邻。多个nMOS器件842/848在第一方向上间隔开。p抽头单元844和虚设nMOS单元846在第一方向上在多个nMOS器件842/848之间彼此相邻。p抽头单元844被配置为耦接到第一电压源。p抽头单元844提供用于多个nMOS器件842/848的主体连接。在该配置中，n抽头单元836在第二方向上与p抽头单元844和虚设nMOS单元846两者相邻。此外，p抽头单元844在第二方向上与虚设pMOS单元834和n抽头单元836两者相邻。此外，pMOS器件832/838在第二方向上与p抽头单元844和虚设nMOS单元846不相邻，并且nMOS器件842/848在第二方向上与虚设pMOS单元834和n抽头单元836不相邻。
电路895包括多个pMOS器件852/858、虚设pMOS单元854和n抽头单元856。假设IC利用p型衬底来实现，则电路895位于p型衬底上的n阱内。多个pMOS器件852/858在第二方向上与多个nMOS器件842/848相邻。多个pMOS器件852/858在第一方向上间隔开。虚设pMOS单元854和n抽头单元856在第一方向上在多个pMOS器件852/858之间彼此相邻。n抽头单元856被配置为耦接到第二电压源。n抽头单元856提供用于多个pMOS器件852/858的主体连接。在此配置中，p抽头单元844在第二方向上与虚设pMOS单元854和n抽头单元856两者相邻。此外，n抽头单元856在第二方向上与p抽头单元844和虚设nMOS单元846两者相邻。此外，nMOS器件842/848在第二方向上与虚设pMOS单元854和n抽头单元856不相邻，并且pMOS器件852/858在第二方向上与p抽头单元844和虚设nMOS单元846不相邻。
电路896包括多个nMOS器件862/868、p抽头单元864和虚设nMOS单元866。多个nMOS器件862/868在第二方向上与多个pMOS器件852/858相邻。多个nMOS器件862/868在第一方向上间隔开。p抽头单元864和虚设nMOS单元866在第一方向上在多个nMOS器件862/868之间彼此相邻。p抽头单元864被配置为耦接到第一电压源。p抽头单元864提供用于多个nMOS器件862/868的主体连接。在该配置中，n抽头单元856在第二方向上与p抽头单元864和虚设nMOS单元866两者相邻。此外，p抽头单元864在第二方向上与虚设pMOS单元854和n抽头单元856两者相邻。此外，pMOS器件852/858在第二方向上与p抽头单元864和虚设nMOS单元866不相邻，并且nMOS器件862/868在第二方向上与虚设pMOS单元854和n抽头单元856不相邻。
电路897包括多个pMOS器件872/878、虚设pMOS单元874和n抽头单元876。假设IC利用p型衬底来实现，则电路897位于p型衬底上的n阱内。多个pMOS器件872/878在第二方向上与多个nMOS器件862/868相邻。多个pMOS器件872/878在第一方向上间隔开。虚设pMOS单元874和n抽头单元876在第一方向上在多个pMOS器件872/878之间彼此相邻。n抽头单元876被配置为耦接到第二电压源。n抽头单元876提供用于多个pMOS器件872/878的主体连接。在该配置中，p抽头单元864在第二方向上与虚设pMOS单元874和n抽头单元876两者相邻。此外，n抽头单元876在第二方向上与p抽头单元864和虚设nMOS单元866两者相邻。此外，nMOS器件862/868在第二方向上与虚设pMOS单元874和n抽头单元876不相邻，并且pMOS器件872/878在第二方向上与p抽头单元864和虚设nMOS单元866不相邻。
虚设nMOS单元806、826、846、866可被配置为浮接、耦接到第一电压源或者耦接到第二电压源。同样，虚设pMOS单元814、834、854、874可被配置为浮接、耦接到第一电压源或者耦接到第二电压源。第二电压源(例如，Vdd)可被配置为提供比第一电压源(例如，Vss)高的电压。如图8中可理解，p抽头单元804、824、844、864中的每个p抽头单元的面积大于虚设nMOS单元806、826、846、866中的每个虚设nMOS单元的面积。此外，n抽头单元816、836、856、876中的每个n抽头单元的面积大于虚设pMOS单元814、834、854、874中的每个虚设pMOS单元的面积。以下各项的OD区(图4中由每个器件/单元内的内部矩形所示；在这种情况下也可称为OD岛)相对于彼此分开并且不连续：p抽头单元804、824、844、864；虚设nMOS单元806、826、846、866；虚设pMOS单元814、834、854、874；以及n抽头单元816、836、856、876。
关于图8所讨论的虚设单元和抽头单元布局结构包括虚设nMOS单元/pMOS单元，这些虚设nMOS单元/pMOS单元改变NP层/PP层的配置以便排除NP、PP、NP、PP四边角区域的边角情况邻接。虚设nMOS单元/pMOS单元的添加增加了IC的总面积。然而，与关于图6所讨论的布局结构中的虚设nMOS单元/pMOS单元相比，这些虚设nMOS单元/pMOS单元所利用的面积通过减小这些虚设nMOS单元/pMOS单元的宽度来减小。此外，n抽头单元以从虚设nMOS单元/pMOS单元减小的相同宽度来增大，从而提供用于nMOS/pMOS器件主体连接的更大OD面积，这可在一些配置中提供一些性能改进。
图9是概念性地示出虚设单元和抽头单元布局结构的第三配置的顶视图的图示900。在图9中，虚设nMOS单元/pMOS单元的宽度减小，并且相邻nMOS器件/pMOS器件的宽度以与虚设nMOS单元/pMOS单元的宽度的减小量相同的量来增大。提供用于有源nMOS器件/pMOS器件的更大OD面积可在一些配置中提供一些性能改进。图示900示出MOS IC。MOS IC包括电路990-997。电路990包括多个nMOS器件902/908、p抽头单元904和虚设nMOS单元906。多个nMOS器件902/908在第一方向上间隔开。p抽头单元904和虚设nMOS单元906在第一方向上在多个nMOS器件902/908之间彼此相邻。p抽头单元904被配置为耦接到第一电压源。p抽头单元904提供用于多个nMOS器件902/908的主体连接。在一个示例中，第一电压源被配置为提供电压Vss。
电路991包括多个pMOS器件912/918、虚设pMOS单元914和n抽头单元916。假设IC利用p型衬底来实现，则电路991位于p型衬底上的n阱内。多个pMOS器件912/918在与第一方向正交的第二方向上与多个nMOS器件902/908相邻。多个pMOS器件912/918在第一方向上间隔开。虚设pMOS单元914和n抽头单元916在第一方向上在多个pMOS器件912/918之间彼此相邻。n抽头单元916被配置为耦接到第二电压源。n抽头单元916提供用于多个pMOS器件912/918的主体连接。在一个示例中，第二电压源被配置为提供电压Vdd。在该配置中，p抽头单元904在第二方向上与虚设pMOS单元914和pMOS器件912两者相邻。此外，n抽头单元916在第二方向上与虚设nMOS单元906和nMOS器件908两者相邻。
电路992包括多个nMOS器件922/928、p抽头单元924和虚设nMOS单元926。多个nMOS器件922/928在第二方向上与多个pMOS器件912/918相邻。多个nMOS器件922/928在第一方向上间隔开。p抽头单元924和虚设nMOS单元926在第一方向上在多个nMOS器件922/928之间彼此相邻。p抽头单元924被配置为耦接到第一电压源。p抽头单元924提供用于多个nMOS器件922/928的主体连接。在该配置中，n抽头单元916在第二方向上与虚设nMOS单元926和nMOS器件928两者相邻。此外，p抽头单元924在第二方向上与虚设pMOS单元914和pMOS器件912两者相邻。
电路993包括多个pMOS器件932/938、虚设pMOS单元934和n抽头单元936。假设IC利用p型衬底来实现，则电路993位于p型衬底上的n阱内。多个pMOS器件932/938在第二方向上与多个nMOS器件922/928相邻。多个pMOS器件932/938在第一方向上间隔开。虚设pMOS单元934和n抽头单元936在第一方向上在多个pMOS器件932/938之间彼此相邻。n抽头单元936被配置为耦接到第二电压源。n抽头单元936提供用于多个pMOS器件932/938的主体连接。在该配置中，p抽头单元924在第二方向上与虚设pMOS单元934和pMOS器件932两者相邻。此外，n抽头单元936在第二方向上与虚设nMOS单元926和nMOS器件928两者相邻。
电路994包括多个nMOS器件942/948、p抽头单元944和虚设nMOS单元946。多个nMOS器件942/948在第二方向上与多个pMOS器件932/938相邻。多个nMOS器件942/948在第一方向上间隔开。p抽头单元944和虚设nMOS单元946在第一方向上在多个nMOS器件942/948之间彼此相邻。p抽头单元944被配置为耦接到第一电压源。p抽头单元944提供用于多个nMOS器件942/948的主体连接。在该配置中，n抽头单元936在第二方向上与虚设nMOS单元946和nMOS器件948两者相邻。此外，p抽头单元944在第二方向上与虚设pMOS单元934和pMOS器件932两者相邻。
电路995包括多个pMOS器件952/958、虚设pMOS单元954和n抽头单元956。假设IC利用p型衬底来实现，则电路995位于p型衬底上的n阱内。多个pMOS器件952/958在第二方向上与多个nMOS器件942/948相邻。多个pMOS器件952/958在第一方向上间隔开。虚设pMOS单元954和n抽头单元956在第一方向上在多个pMOS器件952/958之间彼此相邻。n抽头单元956被配置为耦接到第二电压源。n抽头单元956提供用于多个pMOS器件952/958的主体连接。在该配置中，p抽头单元944在第二方向上与虚设pMOS单元954和pMOS器件952两者相邻。此外，n抽头单元956在第二方向上与虚设nMOS单元946和nMOS器件948两者相邻。
电路996包括多个nMOS器件962/968、p抽头单元964和虚设nMOS单元966。多个nMOS器件962/968在第二方向上与多个pMOS器件952/958相邻。多个nMOS器件962/968在第一方向上间隔开。p抽头单元964和虚设nMOS单元966在第一方向上在多个nMOS器件962/968之间彼此相邻。p抽头单元964被配置为耦接到第一电压源。p抽头单元964提供用于多个nMOS器件962/968的主体连接。在该配置中，n抽头单元956在第二方向上与虚设nMOS单元966和nMOS器件968两者相邻。此外，p抽头单元964在第二方向上与虚设pMOS单元954和pMOS器件952两者相邻。
电路997包括多个pMOS器件972/978、虚设pMOS单元974和n抽头单元976。假设IC利用p型衬底来实现，则电路997位于p型衬底上的n阱内。多个pMOS器件972/978在第二方向上与多个nMOS器件962/968相邻。多个pMOS器件972/978在第一方向上间隔开。虚设pMOS单元974和n抽头单元976在第一方向上在多个pMOS器件972/978之间彼此相邻。n抽头单元976被配置为耦接到第二电压源。n抽头单元976提供用于多个pMOS器件972/978的主体连接。在该配置中，p抽头单元964在第二方向上与虚设pMOS单元974和pMOS器件972两者相邻。此外，n抽头单元976在第二方向上与虚设nMOS单元966和nMOS器件968两者相邻。
虚设nMOS单元906、926、946、966可被配置为浮接、耦接到第一电压源或者耦接到第二电压源。同样，虚设pMOS单元914、934、954、974可被配置为浮接、耦接到第一电压源或者耦接到第二电压源。第二电压源(例如，Vdd)可被配置为提供比第一电压源(例如，Vss)高的电压。如图9中可理解，p抽头单元904、924、944、964中的每个p抽头单元的面积大于虚设nMOS单元906、926、946、966中的每个虚设nMOS单元的面积。此外，n抽头单元916、936、956、976中的每个n抽头单元的面积大于虚设pMOS单元914、934、954、974中的每个虚设pMOS单元的面积。以下各项的OD区(图4中由每个器件/单元内的内部矩形所示；在这种情况下也可称为OD岛)相对于彼此分开并且不连续：p抽头单元904、924、944、964；虚设nMOS单元906、926、946、966；虚设pMOS单元914、934、954、974；以及n抽头单元916、936、956、976。
关于图9所讨论的虚设单元和抽头单元布局结构包括虚设nMOS单元/pMOS单元，这些虚设nMOS单元/pMOS单元改变NP层/PP层的配置以便排除NP、PP、NP、PP四边角区域的边角情况邻接。虚设nMOS单元/pMOS单元的添加增加了IC的总面积。然而，与关于图6所讨论的布局结构中的虚设nMOS单元/pMOS单元相比，这些虚设nMOS单元/pMOS单元所利用的面积通过减小这些虚设nMOS单元/pMOS单元的宽度来减小。此外，相邻nMOS器件/pMOS器件以从虚设nMOS单元/pMOS单元减小的相同宽度来增大，从而提供用于nMOS器件/pMOS器件的更大OD面积，这可在一些配置中提供一些性能改进。
关于图8、图9所讨论的虚设单元和布局结构避免NP、PP、NP、PP四边角区域的边角情况邻接，但注入是不平衡的，如具有NP层/PP层的锯齿状边界的虚设/抽头单元的第2列和第3列所证实。具有不平衡的注入可潜在地造成制造良率问题。相对于图10提供了另选配置，该另选配置提供了平衡的注入，同时还避免NP、PP、NP、PP四边角区域的边角情况邻接。
图10是概念性地示出虚设单元和抽头单元布局结构的第四配置的顶视图的图示1000。在图10中，虚设nMOS单元具有带有相邻nMOS器件的连续OD区，并且虚设pMOS单元具有带有相邻pMOS器件的连续OD区。提供有源器件和虚设nMOS单元/pMOS单元的连续OD区还可在一些配置中提供一些性能改进，因为有源器件可具有更多OD面积以用于执行所设计的功能而不占用用于扩散中断的空间。MOS IC包括电路1090-1097。电路1090包括多个nMOS器件1002/1008、p抽头单元1004和虚设nMOS单元1006。多个nMOS器件1002/1008在第一方向上间隔开。p抽头单元1004和虚设nMOS单元1006在第一方向上在多个nMOS器件1002/1008之间彼此相邻。p抽头单元1004被配置为耦接到第一电压源。p抽头单元1004提供用于多个nMOS器件1002/1008的主体连接。在一个示例中，第一电压源被配置为提供电压Vss。nMOS器件1008和虚设nMOS单元1006在第一方向上具有连续OD区。
电路1091包括多个pMOS器件1012/1018、虚设pMOS单元1014和n抽头单元1016。假设IC利用p型衬底来实现，则电路1091位于p型衬底上的n阱内。多个pMOS器件1012/1018在与第一方向正交的第二方向上与多个nMOS器件1002/1008相邻。多个pMOS器件1012/1018在第一方向上间隔开。虚设pMOS单元1014和n抽头单元1016在第一方向上在多个pMOS器件1012/1018之间彼此相邻。n抽头单元1016被配置为耦接到第二电压源。n抽头单元1016提供用于多个pMOS器件1012/1018的主体连接。在一个示例中，第二电压源被配置为提供电压Vdd。p抽头单元1004和虚设pMOS单元1014在第二方向上彼此相邻。虚设nMOS单元1006和n抽头单元1016在第二方向上彼此相邻。pMOS器件1012和虚设pMOS单元1014在第一方向上具有连续OD区。
电路1092包括多个nMOS器件1022/1028、p抽头单元1024和虚设nMOS单元1026。多个nMOS器件1022/1028在第二方向上与多个pMOS器件1012/1018相邻。多个nMOS器件1022/1028在第一方向上间隔开。p抽头单元1024和虚设nMOS单元1026在第一方向上在多个nMOS器件1022/1028之间彼此相邻。p抽头单元1024被配置为耦接到第一电压源。p抽头单元1024提供用于多个nMOS器件1022/1028的主体连接。虚设pMOS单元1014和p抽头单元1024在第二方向上彼此相邻。n抽头单元1016和虚设nMOS单元1026在第二方向上彼此相邻。nMOS器件1028和虚设nMOS单元1026在第一方向上具有连续OD区。
电路1093包括多个pMOS器件1032/1038、虚设pMOS单元1034和n抽头单元1036。假设IC利用p型衬底来实现，则电路1093位于p型衬底上的n阱内。多个pMOS器件1032/1038在第二方向上与多个nMOS器件1022/1028相邻。多个pMOS器件1032/1038在第一方向上间隔开。虚设pMOS单元1034和n抽头单元1036在第一方向上在多个pMOS器件1032/1038之间彼此相邻。n抽头单元1036被配置为耦接到第二电压源。n抽头单元1036提供用于多个pMOS器件1032/1038的主体连接。p抽头单元1024和虚设pMOS单元1034在第二方向上彼此相邻。虚设nMOS单元1026和n抽头单元1036在第二方向上彼此相邻。pMOS器件1032和虚设pMOS单元1034在第一方向上具有连续OD区。
电路1094包括多个nMOS器件1042/1048、p抽头单元1044和虚设nMOS单元1046。多个nMOS器件1042/1048在第二方向上与多个pMOS器件1032/1038相邻。多个nMOS器件1042/1048在第一方向上间隔开。p抽头单元1044和虚设nMOS单元1046在第一方向上在多个nMOS器件1042/1048之间彼此相邻。p抽头单元1044被配置为耦接到第一电压源。p抽头单元1044提供用于多个nMOS器件1042/1048的主体连接。虚设pMOS单元1034和p抽头单元1044在第二方向上彼此相邻。n抽头单元1036和虚设nMOS单元1046在第二方向上彼此相邻。nMOS器件1048和虚设nMOS单元1046在第一方向上具有连续OD区。
电路1095包括多个pMOS器件1052/1058、虚设pMOS单元1054和n抽头单元1056。假设IC利用p型衬底来实现，则电路1095位于p型衬底上的n阱内。多个pMOS器件1052/1058在第二方向上与多个nMOS器件1042/1048相邻。多个pMOS器件1052/1058在第一方向上间隔开。虚设pMOS单元1054和n抽头单元1056在第一方向上在多个pMOS器件1052/1058之间彼此相邻。n抽头单元1056被配置为耦接到第二电压源。n抽头单元1056提供用于多个pMOS器件1052/1058的主体连接。p抽头单元1044和虚设pMOS单元1054在第二方向上彼此相邻。虚设nMOS单元1046和n抽头单元1056在第二方向上彼此相邻。pMOS器件1052和虚设pMOS单元1054在第一方向上具有连续OD区。
电路1096包括多个nMOS器件1062/1068、p抽头单元1064和虚设nMOS单元1066。多个nMOS器件1062/1068在第二方向上与多个pMOS器件1052/1058相邻。多个nMOS器件1062/1068在第一方向上间隔开。p抽头单元1064和虚设nMOS单元1066在第一方向上在多个nMOS器件1062/1068之间彼此相邻。p抽头单元1064被配置为耦接到第一电压源。p抽头单元1064提供用于多个nMOS器件1062/1068的主体连接。虚设pMOS单元1054和p抽头单元1064在第二方向上彼此相邻。n抽头单元1056和虚设nMOS单元1066在第二方向上彼此相邻。nMOS器件1068和虚设nMOS单元1066在第一方向上具有连续OD区。
电路1097包括多个pMOS器件1072/1078、虚设pMOS单元1074和n抽头单元1076。假设IC利用p型衬底来实现，则电路1097位于p型衬底上的n阱内。多个pMOS器件1072/1078在第二方向上与多个nMOS器件1062/1068相邻。多个pMOS器件1072/1078在第一方向上间隔开。虚设pMOS单元1074和n抽头单元1076在第一方向上在多个pMOS器件1072/1078之间彼此相邻。n抽头单元1076被配置为耦接到第二电压源。n抽头单元1076提供用于多个pMOS器件1072/1078的主体连接。p抽头单元1064和虚设pMOS单元1074在第二方向上彼此相邻。虚设nMOS单元1066和n抽头单元1076在第二方向上彼此相邻。pMOS器件1072和虚设pMOS单元1074在第一方向上具有连续OD区。
虚设nMOS单元1006、1026、1046、1066可被配置为浮接、耦接到第一电压源或者耦接到第二电压源。同样，虚设pMOS单元1014、1034、1054、1074可被配置为浮接、耦接到第一电压源或者耦接到第二电压源。第二电压源(例如，Vdd)可被配置为提供比第一电压源(例如，Vss)高的电压。每个电路1090-1097中的每个虚设nMOS/pMOS单元的OD区在第一方向上与相邻nMOS/pMOS器件的OD区连续。因此，每个虚设nMOS单元具有与对应相邻nMOS器件连续的OD区，并且每个虚设pMOS单元具有与对应相邻pMOS器件连续的OD区。
关于图10所讨论的虚设单元和抽头单元布局结构包括虚设nMOS单元/pMOS单元，这些虚设nMOS单元/pMOS单元改变NP层/PP层的配置以便排除NP、PP、NP、PP四边角区域的边角情况邻接。虚设nMOS单元/pMOS单元的添加增加了IC的总面积。然而，与图6中的虚设单元和抽头单元布局结构相比，通过对虚设单元和相邻有源器件使用连续OD区减小了虚设nMOS单元/pMOS单元所利用的面积。因此，相较于图6所提供的OD面积，图10的虚设单元和抽头单元布局结构可由于不存在扩散中断而提供用于nMOS器件/pMOS器件的更大OD面积，并且用于nMOS器件/pMOS器件的更大OD面积可在一些配置中提供一些性能改进。
图11是概念性地示出虚设单元和抽头单元布局结构的顶视图的第三图示1100。电路中的多个nMOS器件中的每个nMOS器件可包括n行nMOS器件，其中n≥1，并且电路中的多个pMOS器件中的每个pMOS器件可包括m行pMOS器件，其中m≥1。在一个示例中，m可等于n。此外，电路中的每个p抽头单元可包括n行p抽头单元，并且每个虚设nMOS单元可包括n行虚设nMOS单元。此外，每个虚设pMOS单元可包括m行虚设pMOS单元，并且每个n抽头单元可包括m行n抽头单元。参考图4、图5，m＝2并且n＝2。参考图6至图10，nMOS器件、p抽头单元和虚设nMOS单元的每个电路包括n行，并且pMOS器件、n抽头单元和虚设pMOS单元的每个电路包括m行。在一个示例中，对于图6至图10，m等于n。然而，在其他配置中，m和n可不相等。
再次参考图6至图11，MOS IC包括第一电路(694,894,994,1094)，该第一电路包括第一多个nMOS器件(642/648,842/848,942/948,1042/1048)、第一p抽头单元(644,844,944,1044)和第一虚设nMOS单元(646,846,946,1046)。该第一多个nMOS器件(642/648,842/848,942/948,1042/1048)在第一方向上间隔开。该第一p抽头单元(644,844,944,1044)和该第一虚设nMOS单元(646,846,946,1046)在该第一方向上在该第一多个nMOS器件(642/648,842/848,942/948,1042/1048)之间彼此相邻。该第一p抽头单元(644,844,944,1044)被配置为耦接到第一电压源。该MOS IC还包括第二电路(695,895,995,1095)，该第二电路包括第一多个pMOS器件(652/658,852/858,952/958,1052/1058)、第一虚设pMOS单元(654,854,954,1054)和第一n抽头单元(656,856,956,1056)。该第一多个pMOS器件(652/658,852/858,952/958,1052/1058)在与该第一方向正交的第二方向上与该第一多个nMOS器件(642/648,842/848,942/948,1042/1048)相邻。该第一多个pMOS器件(652/658,852/858,952/958,1052/1058)在该第一方向上间隔开。该第一虚设pMOS单元(654,854,954,1054)和该第一n抽头单元(656,856,956,1056)在该第一方向上在该第一多个pMOS器件(652/658,852/858,952/958,1052/1058)之间彼此相邻。该第一n抽头单元(656,856,956,1056)被配置为耦接到第二电压源。该第一p抽头单元(644,844,944,1044)和该第一虚设pMOS单元(654,854,954,1054)在该第二方向上彼此相邻。该第一虚设nMOS单元(646,846,946,1046)和该第一n抽头单元(656,856,956,1056)在该第二方向上彼此相邻。
在一个配置中，该MOS IC还可包括第三电路(696,896,996,1096)，该第三电路包括第二多个nMOS器件(662/668,862/868,962/968,1062/1068)、第二p抽头单元(664,864,964,1064)和第二虚设nMOS单元(666,866,966,1066)。该第二多个nMOS器件(662/668,862/868,962/968,1062/1068)在该第一方向上间隔开。该第二多个nMOS器件(662/668,862/868,962/968,1062/1068)在该第二方向上与该第一多个pMOS器件(652/658,852/858,952/958,1052/1058)相邻。该第二p抽头单元(664,864,964,1064)和该第二虚设nMOS单元(666,866,966,1066)在该第一方向上在该第二多个nMOS器件(662/668,862/868,962/968,1062/1068)之间彼此相邻。该第一虚设pMOS单元(654,854,954,1054)和该第二p抽头单元(664,864,964,1064)在该第二方向上彼此相邻。该第一n抽头单元(656,856,956,1056)和该第二虚设nMOS单元(666,866,966,1066)在该第二方向上彼此相邻。该第二p抽头单元(664,864,964,1064)被配置为耦接到该第一电压源。
在一个配置中，该第一多个nMOS器件(642/648)包括第一组nMOS器件(642)和第二组nMOS器件(648)。该第一多个pMOS器件(652/658)包括第一组pMOS器件(652)和第二组pMOS器件(658)。该第二多个nMOS器件(662/668)包括第三组nMOS器件(662)和第四组nMOS器件(668)。该第二组nMOS器件(648)、该第一虚设nMOS单元(646)、该第一n抽头单元(656)、该第二虚设nMOS单元(666)和该第四组nMOS器件(668)在该MOS IC上形成n型C形(702)，其中该第二组pMOS器件(658)位于该n型C形(702)内。需注意，NP层/PP层在与图6、图8、图9、图10相关联的配置中的每个配置中形成C形702、704、706、708。
在一个配置中，该MOS IC还可包括第四电路(697,897,997,1097)，该第四电路包括第二多个pMOS器件(672/678,872/878,972/978,1072/1078)、第二虚设pMOS单元(674,874,974,1074)和第二n抽头单元(676,776,876,976)。该第二多个pMOS器件(672/678,872/878,972/978,1072/1078)在该第一方向上间隔开。该第二多个pMOS器件(672/678,872/878,972/978,1072/1078)在该第二方向上与该第二多个nMOS器件(662/668,862/868,962/968,1062/1068)相邻。该第二虚设pMOS单元(674,874,974,1074)和该第二n抽头单元(676,776,876,976)在该第一方向上在该第二多个pMOS器件(672/678,872/878,972/978,1072/1078)之间彼此相邻。该第二p抽头单元(664,864,964,1064)和该第二虚设pMOS单元(674,874,974,1074)在该第二方向上彼此相邻。该第二虚设nMOS单元(666,866,966,1066)和该第二n抽头单元(676,776,876,976)在该第二方向上彼此相邻。该第二n抽头单元(676,776,876,976)被配置为耦接到该第二电压源。
在一个配置中，该第一多个nMOS器件(642/648)包括第一组nMOS器件(642)和第二组nMOS器件(648)。该第一多个pMOS器件(652/658)包括第一组pMOS器件(652)和第二组pMOS器件(658)。该第二多个nMOS器件(662/668)包括第三组nMOS器件(662)和第四组nMOS器件(668)。该第二多个pMOS器件(672/678)包括第三组pMOS器件(672)和第四组pMOS器件(678)。该第二组nMOS器件(648)、该第一虚设nMOS单元(646)、该第一n抽头单元(656)、该第二虚设nMOS单元(666)和该第四组nMOS器件(668)在该MOS IC上形成n型C形(702)，其中该第二组pMOS器件(658)位于该n型C形(702)内，该第一组pMOS器件(652)、该第一虚设pMOS单元(654)、该第二p抽头单元(664)、该第二虚设pMOS单元(674)和该第三组pMOS器件(672)在该MOS IC上形成p型C形(704)，其中该第三组nMOS器件(662)位于该p型C形(704)内。需注意，NP层/PP层在与图6、图8、图9、图10相关联的配置中的每个配置中形成C形702、704、706、708。
在一个配置中，该MOS IC还包括第三电路，该第三电路包括第二多个pMOS器件(632/638,832/838,932/938,1032/1038)、第二虚设pMOS单元(634,834,934,1034)和第二n抽头单元(636,836,936,1036)。该第二多个pMOS器件(632/638,832/838,932/938,1032/1038)在该第一方向上间隔开。该第二多个pMOS器件(632/638,832/838,932/938,1032/1038)在该第二方向上与该第一多个nMOS器件(642/648,842/848,942/948,1042/1048)相邻。该第二虚设pMOS单元(634,834,934,1034)和该第二n抽头单元(636,836,936,1036)在该第一方向上在该第二多个pMOS器件(632/638,832/838,932/938,1032/1038)之间彼此相邻。该第一p抽头单元(644,844,944,1044)和该第二虚设pMOS单元(634,834,934,1034)在该第二方向上彼此相邻。该第一虚设nMOS单元(646,846,946,1046)和该第二n抽头单元(636,836,936,1036)在该第二方向上彼此相邻。该第二n抽头单元(636,836,936,1036)被配置为耦接到该第二电压源。
在一个配置中，该第一多个nMOS器件(642/648)包括第一组nMOS器件(642)和第二组nMOS器件(648)。该第一多个pMOS器件(652/658)包括第一组pMOS器件(652)和第二组pMOS器件(658)。该第二多个pMOS器件(632/638)包括第三组pMOS器件(632)和第四组pMOS器件(638)。该第一组pMOS器件(652)、该第一虚设pMOS单元(654)、该第一p抽头单元(644)、该第二虚设pMOS单元(634)和该第三组pMOS器件(632)在该MOS IC上形成p型C形(708)，其中该第一组nMOS器件(642)位于该p型C形(708)内。需注意，NP层/PP层在与图6、图8、图9、图10相关联的配置中的每个配置中形成C形702、704、706、708。
在一个配置中，该MOS IC还包括第四电路，该第四电路包括第二多个nMOS器件(622/628,822/828,922/928,1022/1028)、第二p抽头单元(624,824,924,1024)和第二虚设nMOS单元(626,826,926,1026)。该第二多个nMOS器件(622/628,822/828,922/928,1022/1028)在该第一方向上间隔开。该第二多个nMOS器件(622/628,822/828,922/928,1022/1028)在该第二方向上与该第二多个pMOS器件(632/638,832/838,932/938,1032/1038)相邻。该第二p抽头单元(624,824,924,1024)和该第二虚设nMOS单元(626,826,926,1026)在该第一方向上在该第二多个nMOS器件(622/628,822/828,922/928,1022/1028)之间彼此相邻。该第二p抽头单元(624,824,924,1024)和该第二虚设pMOS单元(634、834、934、1034)在该第二方向上彼此相邻。该第二虚设nMOS单元(626,826,926,1026)和该第二n抽头单元(636,836,936,1036)在该第二方向上彼此相邻。该第二p抽头单元(624,824,924,1024)被配置为耦接到该第一电压源。
在一个配置中，该第一多个nMOS器件(642/648)包括第一组nMOS器件(642)和第二组nMOS器件(648)。该第一多个pMOS器件(652/658)包括第一组pMOS器件(652)和第二组pMOS器件(658)。该第二多个pMOS器件(632/638)包括第三组pMOS器件(632)和第四组pMOS器件(638)。该第二多个nMOS器件(622/628)包括第三组nMOS器件(622)和第四组nMOS器件(628)。该第一组pMOS器件(652)、该第一虚设pMOS单元(654)、该第一p抽头单元(644)、该第二虚设pMOS单元(634)和该第三组pMOS器件(632)在该MOS IC上形成p型C形(708)，其中该第一组nMOS器件(642)位于该p型C形(708)内。该第二组nMOS器件(648)、该第一虚设nMOS单元(646)、该第二n抽头单元(636)、该第二虚设nMOS单元(626)和该第四组nMOS器件(628)在该MOS IC上形成n型C形(706)，其中该第四组pMOS器件(638)位于该n型C形(706)内。需注意，NP层/PP层在与图6、图8、图9、图10相关联的配置中的每个配置中形成C形702、704、706、708。
在一个配置中，该第一虚设nMOS单元(646,846,946,1046)被配置为进行以下项中的一者：浮接、耦接到该第一电压源以及耦接到该第二电压源。在一个配置中，该第一虚设pMOS单元(654,854,954,1054)被配置为进行以下项中的一者：浮接、耦接到该第一电压源以及耦接到该第二电压源。
参考图6，在一个配置中，该第一p抽头单元(644)、该第一虚设nMOS单元(646)、该第一虚设pMOS单元(654)和该第一n抽头单元(656)中的每一者的面积大致相等。
参考图8、图9，在一个配置中，该第一p抽头单元(844,944)和该第一n抽头单元(856,956)的面积大于该第一虚设pMOS单元(854,954)和该第一虚设nMOS单元(846,946)的面积。参考图8，在一个配置中，该第一多个nMOS器件(842/848)在该第二方向上与该第一虚设pMOS单元(854)和该第一n抽头单元(856)不相邻，并且该第一多个pMOS器件(852/858)在该第二方向上与该第一p抽头单元(844)和该第一虚设nMOS单元(846)不相邻。参考图9，在一个配置中，该第一多个nMOS器件(942/948)中的至少一个nMOS器件(948)在该第二方向上与该第一n抽头单元(956)相邻，并且该第一多个pMOS器件(952/958)中的至少一个pMOS器件(952)在该第二方向上与该第一p抽头单元(944)相邻。
参考图10，在一个配置中，该第一多个nMOS器件(1042/1048)包括第一组nMOS器件(1042)和第二组nMOS器件(1048)，并且该第一虚设nMOS单元(1046)和该第二组nMOS器件(1048)在该第一方向上具有连续OD区。
参考图6至图9，在一个配置中，该第一多个nMOS器件(642/648,842/848,942/948)包括第一组nMOS器件(642,842,942)和第二组nMOS器件(648,848,948)，并且该第一虚设nMOS单元(646,846,946)的OD区和该第二组nMOS器件(648,848,948)的OD区在该第一方向上相对于彼此不连续。
参考图10，在一个配置中，该第一多个pMOS器件(1052/1058)包括第一组pMOS器件(1052)和第二组pMOS器件(1058)，并且该第一组pMOS器件(1052)和该第一虚设pMOS单元(1054)在该第一方向上具有连续OD区。
参考图6至图9，在一个配置中，该第一多个pMOS器件(652/658,852/858,952/958)包括第一组pMOS器件(652,852,952)和第二组pMOS器件(658,858,958)，并且该第一组pMOS器件(652,852,952)的OD区和该第一虚设pMOS单元(654,854,954)的OD区在该第一方向上相对于彼此不连续。
在一个配置中，该第二电压源高于该第一电压源。
在一个配置中，该第一多个nMOS器件(642/648,842/848,942/948,1042/1048)包括第一组nMOS器件(642,842,942,1042)和第二组nMOS器件(648,848,948,1048)。如图11所示，该第一组nMOS器件(642,842,942,1042)和该第二组nMOS器件(648,848,948,1048)各自包括n行nMOS器件，其中n≥1。该第一多个pMOS器件(652/658,852/858,952/958,1052/1058)包括第一组pMOS器件(652,852,952,1052)和第二组pMOS器件(658,858,958,1058)。如图11所示，该第一组pMOS器件(652,852,952,1052)和该第二组pMOS器件(658,858,958,1058)各自包括m行pMOS器件，其中m≥1。在一个配置中，m等于n。
在一个配置中，该第一p抽头单元(644,844,944,1044)包括n行p抽头单元，并且该第一虚设nMOS单元(646,846,946,1046)包括n行虚设nMOS单元。在一个配置中，该第一虚设pMOS单元(654,854,954,1054)包括m行虚设pMOS单元，并且该第一n抽头单元(656,856,956,1056)包括m行n抽头单元。
如上文所讨论，对于一些制造工艺，可在其中NP层、PP层、NP层、PP层在具有90°边缘的一个边角处顺时针或逆时针会合的四边角区域处遇到DRC违规。相对于图4至图11，提供了虚设单元和抽头单元布局结构的避免边角情况邻接DRC违规的多个配置。虚设单元和抽头单元布局结构的多个配置中的每个配置包括虚设nMOS单元/pMOS单元，这些虚设nMOS单元/pMOS单元在增大IC的总体尺寸的同时还在避免边角情况邻接DRC违规的配置中提供NP层/PP层。通过避免边角情况邻接DRC违规，可改进对应制成的MOS IC的良率/性能。
应当理解的是，公开的过程中的步骤的具体顺序或者层次是对示例性方法的说明。应当理解的是，根据设计偏好，可以重新排列这些过程中的步骤的具体顺序或层次。此外，可以组合或省略一些步骤。所附的方法权利要求以示例性次序呈现了多个步骤的要素，而并不意味着受限于所呈现的特定次序或层次。
提供前面的描述是为了使本领域的任何技术人员能够实践这里描述的各个方面。对这些方面的各种修改对于本领域技术人员而言将是显而易见的，以及本文中所定义的通用原理可以应用于其它方面。因此，权利要求不旨在限于本文所示的方面，而是要符合与语言权利要求一致的全部范围，其中以单数形式提及的元素不旨在表示“一个且仅一个”，除非具体如此说明，而是“一个或多个”。措辞“示例性”在本文中用于意指“用作示例、实例、或说明”。本文描述为“示例性”的任何方面不一定被解释为优于或胜过其他方面”。除非另有特别说明，否则术语“一些”指的是一个或多个。诸如“A、B或C中的至少一个”、“A、B和C中的至少一个”和“A、B、C或其任何组合”的组合包括A、B和/或C的任何组合，并且可以包括A的倍数、B的倍数或C的倍数。具体地，诸如“A、B或C中的至少一个”、“A、B和C中的至少一个”和“A、B、C或其任何组合”的组合可以是仅A、仅B、仅C、A和B、A和C、B和C、或A和B和C，其中任何此类组合可包含A、B或C中的一个或多个成员。贯穿本公开内容描述的各个方面的元素的对于本领域普通技术人员来说是已知的或稍后将是已知的所有结构和功能等同方案通过引用的方式明确地并入本文，并且旨在被权利要求所涵盖。此外，本文所公开的任何内容都不是旨在奉献给公众的，无论这种公开是否在权利要求中明确地记载。任何权利要求要素都不能解释为功能单元，除非该要素是使用短语“用于...的单元”明确叙述的。
以下示例仅是说明性的，并且可以与本文描述的其它实施例或教导的方面相结合，但不限于此。
方面1是一种MOS IC，包括：第一电路，该第一电路包括第一多个nMOS器件、第一p抽头单元和第一虚设nMOS单元。该第一多个nMOS器件在第一方向上间隔开。该第一p抽头单元和该第一虚设nMOS单元在该第一方向上在该第一多个nMOS器件之间彼此相邻。该第一p抽头单元被配置为耦接到第一电压源。该MOS IC还包括第二电路，该第二电路包括第一多个pMOS器件、第一虚设pMOS单元和第一n抽头单元。该第一多个pMOS器件在与该第一方向正交的第二方向上与该第一多个nMOS器件相邻。该第一多个pMOS器件在该第一方向上间隔开。该第一虚设pMOS单元和该第一n抽头单元在该第一方向上在该第一多个pMOS器件之间彼此相邻。该第一n抽头单元被配置为耦接到第二电压源。该第一p抽头单元和该第一虚设pMOS单元在该第二方向上彼此相邻。该第一虚设nMOS单元和该第一n抽头单元在该第二方向上彼此相邻。
方面2是根据方面1所述的MOS IC，还包括：第三电路，该第三电路包括第二多个nMOS器件、第二p抽头单元和第二虚设nMOS单元。该第二多个nMOS器件在该第一方向上间隔开。该第二多个nMOS器件在该第二方向上与该第一多个pMOS器件相邻。该第二p抽头单元和该第二虚设nMOS单元在该第一方向上在该第二多个nMOS器件之间彼此相邻。该第一虚设pMOS单元和该第二p抽头单元在该第二方向上彼此相邻。该第一n抽头单元和该第二虚设nMOS单元在该第二方向上彼此相邻。该第二p抽头单元被配置为耦接到该第一电压源。
方面3是根据方面2所述的MOS IC，其中该第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件。该第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件。该第二多个nMOS器件包括第三组nMOS器件和第四组nMOS器件。该第二组nMOS器件、该第一虚设nMOS单元、该第一n抽头单元、该第二虚设nMOS单元和该第四组nMOS器件在该MOS IC上形成n型C形，其中该第二组pMOS器件位于该n型C形内。
方面4是根据方面2至3中任一项所述的MOS IC，还包括：第四电路，该第四电路包括第二多个pMOS器件、第二虚设pMOS单元和第二n抽头单元。该第二多个pMOS器件在该第一方向上间隔开。该第二多个pMOS器件在该第二方向上与该第二多个nMOS器件相邻。该第二虚设pMOS单元和该第二n抽头单元在该第一方向上在该第二多个pMOS器件之间彼此相邻。该第二p抽头单元和该第二虚设pMOS单元在该第二方向上彼此相邻。该第二虚设nMOS单元和该第二n抽头单元在该第二方向上彼此相邻。该第二n抽头单元被配置为耦接到该第二电压源。
方面5是根据方面4所述的MOS IC，其中该第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件。该第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件。该第二多个nMOS器件包括第三组nMOS器件和第四组nMOS器件。该第二多个pMOS器件包括第三组pMOS器件和第四组pMOS器件。该第二组nMOS器件、该第一虚设nMOS单元、该第一n抽头单元、该第二虚设nMOS单元和该第四组nMOS器件在该MOS IC上形成n型C形，其中该第二组pMOS器件位于该n型C形内。该第一组pMOS器件、该第一虚设pMOS单元、该第二p抽头单元、该第二虚设pMOS单元和该第三组pMOS器件在该MOS IC上形成p型C形，其中该第三组nMOS器件位于该p型C形内。
方面6是根据方面1至5中任一项所述的MOS IC，还包括：第三电路，该第三电路包括第二多个pMOS器件、第二虚设pMOS单元和第二n抽头单元。该第二多个pMOS器件在该第一方向上间隔开。该第二多个pMOS器件在该第二方向上与该第一多个nMOS器件相邻。该第二虚设pMOS单元和该第二n抽头单元在该第一方向上在该第二多个pMOS器件之间彼此相邻。该第一p抽头单元和该第二虚设pMOS单元在该第二方向上彼此相邻。该第一虚设nMOS单元和该第二n抽头单元在该第二方向上彼此相邻。该第二n抽头单元被配置为耦接到该第二电压源。
方面7是根据方面6所述的MOS IC，其中该第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件。该第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件。该第二多个pMOS器件包括第三组pMOS器件和第四组pMOS器件。该第一组pMOS器件、该第一虚设pMOS单元、该第一p抽头单元、该第二虚设pMOS单元和该第三组pMOS器件在该MOS IC上形成p型C形，其中该第一组nMOS器件位于该p型C形内。
方面8是根据方面6至7中任一项所述的MOS IC，还包括：第四电路，该第四电路包括第二多个nMOS器件、第二p抽头单元和第二虚设nMOS单元。该第二多个nMOS器件在该第一方向上间隔开。该第二多个nMOS器件在该第二方向上与该第二多个pMOS器件相邻。该第二p抽头单元和该第二虚设nMOS单元在该第一方向上在该第二多个nMOS器件之间彼此相邻。该第二p抽头单元和该第二虚设pMOS单元在该第二方向上彼此相邻。该第二虚设nMOS单元和该第二n抽头单元在该第二方向上彼此相邻。该第二p抽头单元被配置为耦接到该第一电压源。
方面9是根据方面8所述的MOS IC，其中该第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件。该第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件。该第二多个pMOS器件包括第三组pMOS器件和第四组pMOS器件。该第二多个nMOS器件包括第三组nMOS器件和第四组nMOS器件。该第一组pMOS器件、该第一虚设pMOS单元、该第一p抽头单元、该第二虚设pMOS单元和该第三组pMOS器件在该MOS IC上形成p型C形，其中该第一组nMOS器件位于该p型C形内。该第二组nMOS器件、该第一虚设nMOS单元、该第二n抽头单元、该第二虚设nMOS单元和该第四组nMOS器件在该MOS IC上形成n型C形，其中该第四组pMOS器件位于该n型C形内。
方面10是根据方面1至9中任一项所述的MOS IC，其中该第一虚设nMOS单元被配置为进行以下项中的一者：浮接、耦接到该第一电压源以及耦接到该第二电压源。
方面11是根据方面1至10中任一项所述的MOS IC，其中该第一虚设pMOS单元被配置为进行以下项中的一者：浮接、耦接到该第一电压源以及耦接到该第二电压源。
方面12是根据方面1至11中任一项所述的MOS IC，其中该第一p抽头单元、该第一虚设nMOS单元、该第一虚设pMOS单元和该第一n抽头单元中的每一者的面积大致相等。
方面13是根据方面1至11中任一项所述的MOS IC，其中该第一p抽头单元和该第一n抽头单元的面积大于该第一虚设pMOS单元和该第一虚设nMOS单元的面积。
方面14是根据方面13所述的MOS IC，其中该第一多个nMOS器件在该第二方向上与该第一虚设pMOS单元和该第一n抽头单元不相邻，并且该第一多个pMOS器件在该第二方向上与该第一p抽头单元和该第一虚设nMOS单元不相邻。
方面15是根据方面13所述的MOS IC，其中该第一多个nMOS器件中的至少一个nMOS器件在该第二方向上与该第一n抽头单元相邻，并且该第一多个pMOS器件中的至少一个pMOS器件在该第二方向上与该第一p抽头单元相邻。
方面16是根据方面1至14中任一项所述的MOS IC，其中该第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，并且该第一虚设nMOS单元和该第二组nMOS器件在该第一方向上具有连续OD区。
方面17是根据方面1至15中任一项所述的MOS IC，其中该第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，并且该第一虚设nMOS单元的OD区和该第二组nMOS器件的OD区在该第一方向上相对于彼此不连续。
方面18是根据方面1至14和方面16中任一项所述的MOS IC，其中该第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，并且该第一组pMOS器件和该第一虚设pMOS单元在该第一方向上具有连续OD区。
方面19是根据方面1至15和方面17中任一项所述的MOS IC，其中该第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，并且该第一组pMOS器件的OD区和该第一虚设pMOS单元的OD区在该第一方向上相对于彼此不连续。
方面20是根据方面1至19中任一项所述的MOS IC，其中该第二电压源高于该第一电压源。
方面21是根据方面1至20中任一项所述的MOS IC，其中该第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件。该第一组nMOS器件和该第二组nMOS器件各自包括n行nMOS器件，其中n≥1。该第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件。该第一组pMOS器件和该第二组pMOS器件各自包括m行pMOS器件，其中m≥1。
方面22是根据方面21所述的MOS IC，其中m等于n。
方面23是根据方面21和22中任一项所述的MOS IC，其中该第一p抽头单元包括n行p抽头单元，并且该第一虚设nMOS单元包括n行虚设nMOS单元。
方面24是根据方面21至23中任一项所述的MOS IC，其中该第一虚设pMOS单元包括m行虚设pMOS单元，并且该第一n抽头单元包括m行n抽头单元。

Claims (24)

1.一种金属氧化物半导体(MOS)集成电路(IC)，包括：
第一电路，所述第一电路包括第一多个n型MOS(nMOS)器件、第一p型抽头(p抽头)单元和第一虚设nMOS单元，所述第一多个nMOS器件在第一方向上间隔开，所述第一p抽头单元和所述第一虚设nMOS单元在所述第一方向上在所述第一多个nMOS器件之间彼此相邻，所述第一p抽头单元被配置为耦接到第一电压源；和
第二电路，所述第二电路包括第一多个p型MOS(pMOS)器件、第一虚设pMOS单元和第一n型抽头(n抽头)单元，所述第一多个pMOS器件在与所述第一方向正交的第二方向上与所述第一多个nMOS器件相邻，所述第一多个pMOS器件在所述第一方向上间隔开，所述第一虚设pMOS单元和所述第一n抽头单元在所述第一方向上在所述第一多个pMOS器件之间彼此相邻，所述第一n抽头单元被配置为耦接到第二电压源，所述第一p抽头单元和所述第一虚设pMOS单元在所述第二方向上彼此相邻，所述第一虚设nMOS单元和所述第一n抽头单元在所述第二方向上彼此相邻。
2.根据权利要求1所述的MOS IC，还包括：第三电路，所述第三电路包括第二多个nMOS器件、第二p抽头单元和第二虚设nMOS单元，其中所述第二多个nMOS器件在所述第一方向上间隔开，所述第二多个nMOS器件在所述第二方向上与所述第一多个pMOS器件相邻，所述第二p抽头单元和所述第二虚设nMOS单元在所述第一方向上在所述第二多个nMOS器件之间彼此相邻，所述第一虚设pMOS单元和所述第二p抽头单元在所述第二方向上彼此相邻，所述第一n抽头单元和所述第二虚设nMOS单元在所述第二方向上彼此相邻，并且所述第二p抽头单元被配置为耦接到所述第一电压源。
3.根据权利要求2所述的MOS IC，其中所述第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，所述第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，并且所述第二多个nMOS器件包括第三组nMOS器件和第四组nMOS器件，并且其中所述第二组nMOS器件、所述第一虚设nMOS单元、所述第一n抽头单元、所述第二虚设nMOS单元和所述第四组nMOS器件在所述MOS IC上形成n型C形，其中所述第二组pMOS器件位于所述n型C形内。
4.根据权利要求2所述的MOS IC，还包括：第四电路，所述第四电路包括第二多个pMOS器件、第二虚设pMOS单元和第二n抽头单元，其中所述第二多个pMOS器件在所述第一方向上间隔开，所述第二多个pMOS器件在所述第二方向上与所述第二多个nMOS器件相邻，所述第二虚设pMOS单元和所述第二n抽头单元在所述第一方向上在所述第二多个pMOS器件之间彼此相邻，所述第二p抽头单元和所述第二虚设pMOS单元在所述第二方向上彼此相邻，所述第二虚设nMOS单元和所述第二n抽头单元在所述第二方向上彼此相邻，并且所述第二n抽头单元被配置为耦接到所述第二电压源。
5.根据权利要求4所述的MOS IC，其中所述第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，所述第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，所述第二多个nMOS器件包括第三组nMOS器件和第四组nMOS器件，并且所述第二多个pMOS器件包括第三组pMOS器件和第四组pMOS器件，并且其中所述第二组nMOS器件、所述第一虚设nMOS单元、所述第一n抽头单元、所述第二虚设nMOS单元和所述第四组nMOS器件在所述MOS IC上形成n型C形，其中所述第二组pMOS器件位于所述n型C形内，并且其中所述第一组pMOS器件、所述第一虚设pMOS单元、所述第二p抽头单元、所述第二虚设pMOS单元和所述第三组pMOS器件在所述MOS IC上形成p型C形，其中所述第三组nMOS器件位于所述p型C形内。
6.根据权利要求1所述的MOS IC，还包括：第三电路，所述第三电路包括第二多个pMOS器件、第二虚设pMOS单元和第二n抽头单元，其中所述第二多个pMOS器件在所述第一方向上间隔开，所述第二
多个pMOS器件在所述第二方向上与所述第一多个nMOS器件相邻，所述第二虚设pMOS单元和所述第二n抽头单元在所述第一方向上在所述第二多个pMOS器件之间彼此相邻，所述第一p抽头单元和所述第二虚设pMOS单元在所述第二方向上彼此相邻，所述第一虚设nMOS单元和所述第二n抽头单元在所述第二方向上彼此相邻，并且所述第二n抽头单元被配置为耦接到所述第二电压源。
7.根据权利要求6所述的MOS IC，其中所述第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，所述第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，并且所述第二多个pMOS器件包括第三组pMOS器件和第四组pMOS器件，并且其中所述第一组pMOS器件、所述第一虚设pMOS单元、所述第一p抽头单元、所述第二虚设pMOS单元和所述第三组pMOS器件在所述MOS IC上形成p型C形，其中所述第一组nMOS器件位于所述p型C形内。
8.根据权利要求6所述的MOS IC，还包括：第四电路，所述第四电路包括第二多个nMOS器件、第二p抽头单元和第二虚设nMOS单元，其中所述第二多个nMOS器件在所述第一方向上间隔开，所述第二多个nMOS器件在所述第二方向上与所述第二多个pMOS器件相邻，所述第二p抽头单元和所述第二虚设nMOS单元在所述第一方向上在所述第二多个nMOS器件之间彼此相邻，所述第二p抽头单元和所述第二虚设pMOS单元在所述第二方向上彼此相邻，所述第二虚设nMOS单元和所述第二n抽头单元在所述第二方向上彼此相邻，并且所述第二p抽头单元被配置为耦接到所述第一电压源。
9.根据权利要求8所述的MOS IC，其中所述第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，所述第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，所述第二多个pMOS器件包括第三组pMOS器件和第四组pMOS器件，并且所述第二多个nMOS器件包括第三组nMOS器件和第四组nMOS器件，并且其中所述第一组pMOS器件、所述第一虚设pMOS单元、所述第一p抽头单元、所述第二虚设pMOS单元和所述第三组pMOS器件在所述MOS IC上形成p型C形，其中所述第一组nMOS器件位于所述p型C形内，并且其中所述第二组nMOS器件、所述第一虚设nMOS单元、所述第二n抽头单元、所述第二虚设nMOS单元和所述第四组nMOS器件在所述MOS IC上形成n型C形，其中所述第四组pMOS器件位于所述n型C形内。
10.根据权利要求1所述的MOS IC，其中所述第一虚设nMOS单元被配置为进行以下项中的一者：浮接、耦接到所述第一电压源以及耦接到所述第二电压源。
11.根据权利要求1所述的MOS IC，其中所述第一虚设pMOS单元被配置为进行以下项中的一者：浮接、耦接到所述第一电压源以及耦接到所述第二电压源。
12.根据权利要求1所述的MOS IC，其中所述第一p抽头单元、所述第一虚设nMOS单元、所述第一虚设pMOS单元和所述第一n抽头单元中的每一者的面积大致相等。
13.根据权利要求1所述的MOS IC，其中所述第一p抽头单元和所述第一n抽头单元的面积大于所述第一虚设pMOS单元和所述第一虚设nMOS单元的面积。
14.根据权利要求13所述的MOS IC，其中所述第一多个nMOS器件在所述第二方向上与所述第一虚设pMOS单元和所述第一n抽头单元不相邻，并且所述第一多个pMOS器件在所述第二方向上与所述第一p抽头单元和所述第一虚设nMOS单元不相邻。
15.根据权利要求13所述的MOS IC，其中所述第一多个nMOS器件中的至少一个nMOS器件在所述第二方向上与所述第一n抽头单元相邻，并且所述第一多个pMOS器件中的至少一个pMOS器件在所述第二方向上与所述第一p抽头单元相邻。
16.根据权利要求1所述的MOS IC，其中所述第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，并且所述第一虚设nMOS单元和所述第二组nMOS器件在所述第一方向上具有连续氧化物扩散(OD)区。
17.根据权利要求1所述的MOS IC，其中所述第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，并且所述第一虚设nMOS单元的氧化物扩散(OD)区和所述第二组nMOS器件的OD区在所述第一方向上相对于彼此不连续。
18.根据权利要求1所述的MOS IC，其中所述第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，并且所述第一组pMOS器件和所述第一虚设pMOS单元在所述第一方向上具有连续氧化物扩散(OD)区。
19.根据权利要求1所述的MOS IC，其中所述第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，并且所述第一组pMOS器件的氧化物扩散(OD)区和所述第一虚设pMOS单元的OD区在所述第一方向上相对于彼此不连续。
20.根据权利要求1所述的MOS IC，其中所述第二电压源高于所述第一电压源。
21.根据权利要求1所述的MOS IC，其中所述第一多个nMOS器件包括第一组nMOS器件和第二组nMOS器件，所述第一组nMOS器件和所述第二组nMOS器件各自包括n行nMOS器件，其中n≥1，并且其中所述第一多个pMOS器件包括第一组pMOS器件和第二组pMOS器件，所述第一组pMOS器件和所述第二组pMOS器件各自包括m行pMOS器件，其中m≥1。
22.根据权利要求21所述的MOS IC，其中m等于n。
23.根据权利要求21所述的MOS IC，其中所述第一p抽头单元包括n行p抽头单元，并且所述第一虚设nMOS单元包括n行虚设nMOS单元。
24.根据权利要求21所述的MOS IC，其中所述第一虚设pMOS单元包括m行虚设pMOS单元，并且所述第一n抽头单元包括m行n抽头单元。
CN202280042316.XA 2021-06-29 2022-06-15 虚设单元和抽头单元布局结构 Pending CN117480606A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/362,746 2021-06-29
US17/362,746 US11562994B2 (en) 2021-06-29 2021-06-29 Dummy cell and tap cell layout structure
PCT/US2022/033528 WO2023278144A1 (en) 2021-06-29 2022-06-15 Dummy cell and tap cell layout structure

Publications (1)

Publication Number Publication Date
CN117480606A true CN117480606A (zh) 2024-01-30

Family

ID=82558098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280042316.XA Pending CN117480606A (zh) 2021-06-29 2022-06-15 虚设单元和抽头单元布局结构

Country Status (7)

Country Link
US (1) US11562994B2 (zh)
EP (1) EP4338204A1 (zh)
KR (1) KR20240024833A (zh)
CN (1) CN117480606A (zh)
BR (1) BR112023026256A2 (zh)
TW (1) TW202306104A (zh)
WO (1) WO2023278144A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853674B2 (en) * 2021-07-22 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for integrated circuit photomask patterning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016075859A1 (ja) 2014-11-12 2016-05-19 株式会社ソシオネクスト 半導体集積回路のレイアウト構造
US10157910B2 (en) 2015-12-30 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Circuits and structures including tap cells and fabrication methods thereof
US10236886B2 (en) * 2016-12-28 2019-03-19 Qualcomm Incorporated Multiple via structure for high performance standard cells
US10163884B1 (en) * 2017-08-02 2018-12-25 Qualcomm Incorporated Cell architecture with intrinsic decoupling capacitor
WO2019077747A1 (ja) 2017-10-20 2019-04-25 株式会社ソシオネクスト 半導体記憶回路
US11646317B2 (en) * 2020-02-27 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device, method, and system
KR20210129460A (ko) * 2020-04-20 2021-10-28 삼성전자주식회사 수직채널 구조체를 포함하는 집적회로 및 그 레이아웃방법
US12027525B2 (en) * 2020-07-28 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device, method, and system

Also Published As

Publication number Publication date
BR112023026256A2 (pt) 2024-02-27
TW202306104A (zh) 2023-02-01
US11562994B2 (en) 2023-01-24
US20220415874A1 (en) 2022-12-29
KR20240024833A (ko) 2024-02-26
WO2023278144A1 (en) 2023-01-05
EP4338204A1 (en) 2024-03-20

Similar Documents

Publication Publication Date Title
US10748932B2 (en) Method for high performance standard cell design techniques in FinFET based library using local layout effects (LLE)
US9502351B1 (en) Multiple split rail standard cell library architecture
US8169030B2 (en) Semiconductor memory device and production method thereof
US7889540B2 (en) Semiconductor device including memory having nodes connected with continuous diffusion layer but isolated from each other by transistor
US8043900B2 (en) Semiconductor integrated circuit device and a method of manufacturing the same
KR20170002398A (ko) 저 면적 디지털 soc를 위한 적응형 표준 셀 아키텍처 및 레이아웃 기술들
US9871048B1 (en) Memory device
EP3485512B1 (en) A standard cell architecture for reduced leakage current and improved decoupling capacitance
TWI351754B (en) Layout methods of integrated circuits having unit
KR100882549B1 (ko) 반도체 기억 장치
US20220392999A1 (en) Semiconductor integrated circuit device
US20230290785A1 (en) Semiconductor integrated circuit device
CN114556563A (zh) 半导体集成电路装置
CN118160093A (zh) 梳状/鱼骨状金属叠堆
CN117480606A (zh) 虚设单元和抽头单元布局结构
US11244895B2 (en) Intertwined well connection and decoupling capacitor layout structure for integrated circuits
KR20230082615A (ko) 이종 높이 로직 셀 아키텍처
CN107026176B (zh) 接触soi衬底
JP4609907B2 (ja) 半導体集積回路
US11862625B2 (en) Area-efficient ESD protection inside standard cells
US11424250B2 (en) Memory
CN116508156A (zh) 具有附加氧化物扩散区域的单元架构
US20240038755A1 (en) Semiconductor structure of cell array
US20230178537A1 (en) Semiconductor structure of hybrid cell array
US20230394217A1 (en) Integrated circuit (ic) design methods using process friendly cell architectures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination