CN117434662A - 改进的光子集成电路器件封装 - Google Patents

改进的光子集成电路器件封装 Download PDF

Info

Publication number
CN117434662A
CN117434662A CN202310745530.8A CN202310745530A CN117434662A CN 117434662 A CN117434662 A CN 117434662A CN 202310745530 A CN202310745530 A CN 202310745530A CN 117434662 A CN117434662 A CN 117434662A
Authority
CN
China
Prior art keywords
integrated circuit
eic
pic
glass block
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310745530.8A
Other languages
English (en)
Inventor
P·塔达永
E·J·M·莫雷特
T·A·***
D·什亚
N·D·普赛拉
R·蔡尔兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117434662A publication Critical patent/CN117434662A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

在一个实施例中，集成电路器件包括基板、电子集成电路(EIC)、电耦合到EIC的光子集成电路(PIC)、以及至少部分地在由基板限定的空腔中和在基板的端部处的玻璃块。玻璃块限定具有一个或多个光学元件的光学路径，以在PIC和光纤阵列单元(FAU)附接到玻璃块时在PIC和FAU之间引导光。

Description

改进的光子集成电路器件封装
背景技术
封装外输入/输出(I/O)带宽一直在稳定地增加，并且集成电路封装和I/O技术需要按比例缩放以满足这种带宽需求。结果，封装引脚数和I/O数据速率也在持续增加。然而，随着数据速率的增加，电I/O电路的延伸(即，电PCB迹线或电缆的长度)已经减小了。另外，I/O能量效率的提高已急剧减慢，这已导致快速接近高性能封装的I/O功率壁垒。
光子集成电路已经表现出了对功率效率和带宽改进的潜在益处。当前的光子学应用可以使用在封装的硅部分中蚀刻的V形槽作为机械对准基准来将光纤直接附接到集成电路上，并且使用粘合剂来将光纤永久地嵌入在V形槽内。然而，如果例如光纤连接过程存在问题，那么解决方案就不能使其再继续工作了。因此，如果在光纤连接过程中存在问题，那么整个组件都必须废弃。
附图说明
图1A-1C示出实现V形槽光纤连接的当前集成电路封装的示例；
图2A-2B示出当前的集成电路封装的示例，其在EIC/PIC堆叠和封装基板之间实现了一个玻璃中间体；
图3示出根据本文的实施例的具有嵌入封装基板中的玻璃块的一个示例性集成电路封装；
图4示出根据本文的实施例的在PIC/EIC堆叠之上具有玻璃块的一个示例性集成电路封装；
图5示出根据本文的实施例的在PIC和EIC之间具有玻璃中间体的一个示例性集成电路封装；
图6-7示出根据本文的实施例的在封装基板内的桥接电路中实现EIC的示例性集成电路封装；
图8-9示出根据本文的实施例的示例性集成电路封装，其实现了在桥接电路的另一侧上具有EIC电路的有源中间体作为PIC；
图10A-10C示出根据本文的实施例的耦合到一个玻璃块上的一个示例性可拆卸FAU；
图11A-11B示出可以在本文的实施例中使用的不同波导和PIC布置；
图12是根据本文公开的任何实施例的可以包括在微电子组合件中的晶片和管芯的俯视图；
图13是根据本文公开的任何实施例的可以包括在一个微电子组合件中的集成电路器件的截面侧视图；
图14是可以包括本文公开的实施例的集成电路器件组合件的截面侧视图；
图15是根据本文公开的任何实施例的可以包括微电子组合件的一个示例性电设备的框图。
具体实施方式
本文的实施例提供了实现可拆卸光纤解决方案的基于光子的集成电路封装架构。这样的解决方案可以通过使用玻璃中间体来实现，其中，光子集成电路(PIC)通过玻璃中间体光学耦合到光纤，例如，使用玻璃中间体中的波导和/或其他光学元件。光纤阵列单元(FAU)可以使用合适的机械保持***连接到玻璃中间体的边缘上，这可以使FAU被连接和重新连接。
通常，需要具有至少约700μm厚度的中间体来实现这些可拆卸的光纤解决方案。当前的封装架构可以利用构建在玻璃中间体上的PIC/电子集成电路(EIC)堆叠。然而，在这样的厚度下，玻璃中间体可能在钻出细间距的玻璃通孔(TGV)以实现PIC/EIC堆叠和封装基板之间的连接(例如，连接到基板内的利用细间距连接的桥接电路)方面存在挑战。因此，玻璃中间体可能会需要空腔以使得能够在中间体中钻出细间距的玻璃通孔(TGV)，但是具有深空腔的中间体可能会与其他后续工艺不兼容，例如，那些在中间体上产生重分布层(RDL)所需的工艺。
本文的实施例可以通过一个或多个手段来解决这个或其他问题。例如，在一些实施例中，可以将玻璃块放置在封装基板内的空腔中，从而使EIC可以与封装基板的细间距区(例如，与基板内的桥接电路)直接电连接，并且消除了对玻璃中的细间距通孔的需要。作为另一示例，某些实施例可以在EIC和PIC之间实现玻璃中间体，这也使EIC可以与封装基板的细间距区直接电连接，并且消除了对玻璃中的细间距通孔的需要，因为EIC-PIC连接间距通常会大于基板的细间距区。作为又一示例，某些实施例可以在封装基板的桥接电路内实现EIC电路，其中，PIC经由封装基板的细间距区被附接到EIC/桥接电路上。然后，可以使玻璃中间***于PIC上，或者在PIC和EIC/桥接电路之间(如果从制造的角度看，细间距TGV变得实用)。
图1A-1C示出了实现V形槽光纤连接的当前集成电路封装100、110、120的示例。在所示的每个示例中，封装包括了具有嵌入式桥接电路(例如103、113、123)的封装基板(例如102、112、122)，该嵌入式桥接电路将处理电路(XPU)与光子集成电路(PIC)和电子集成电路(EIC)互连起来。桥接电路可以是例如嵌入式多管芯互连桥(EMIB)，并且可以包括无源和/或有源电路。XPU、PIC和EIC中的任何一个都可以由晶片来制造，类似于图12的管芯1202，XPU可以是类似于图13的集成电路器件1300的集成电路器件。每个示例中的封装基板可以提供主电路板(例如，母板或主板)和XPU和/或PIC/EIC之间的互连。
图1A中示出的示例包括了经由封装基板102中的桥接电路103与XPU 104互连的单片PIC/EIC管芯106。图1B中示出的示例包括了在EIC管芯115顶部的PIC管芯116，其中，EIC管芯115经由封装基板112中的桥接电路113与XPU 114互连。图1C中所示的示例包括了嵌入到封装基板122中的PIC管芯126。PIC管芯126连接到封装基板122顶部上的EIC管芯125，并通过桥接电路123与XPU 124互连。如本文所使用的，PIC管芯也可以被称为PIC，并且EIC管芯也可以被称为EIC。
每个示例中的PIC可以包括电路，以从源(例如，光纤108、118、128)接收光信号，将光信号转换为电信号，并且将电信号提供给其他电路(例如，提供给EIC和/或XPU)。同样，PIC包括电路，以接收电信号(例如，来自EIC和/或XPU)，基于电信号生成光信号，并且将光信号提供给光纤。PIC可以包括一个或多个激光器或其他光源、检测器、振幅和/或相位调制器、滤波器、分光器、放大器、干涉仪、微环谐振器、光栅、挤压或其他量子光源等。PIC电路可执行除了将光信号转换成电信号或反之亦然之外的其它功能，例如，矩阵乘法、量子逻辑门、光计算门等。EIC可以包括控制和/或驱动PIC内的电路和/或用于处理来自PIC的信号的其他电路。例如，EIC可以包括诸如跨阻抗放大器(TIA)、串行器/解串器(SERDES)电路、驱动器电路等的元器件。光信号可以从例如光纤尾纤连接的光纤阵列接收，该光纤阵列例如经由V形槽连接耦合到PIC。
每个示例中的XPU可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)、加速处理单元(APU)、现场可编程门阵列(FPGA)、神经网络处理单元(NPU)、数据处理器单元(DPU)、加速器(例如，图形加速器、压缩加速器、人工智能加速器)、控制器密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器、控制器、或任何其他合适类型的处理器单元。
如图1A-1C的每个示例所示，桥接电路和封装的管芯(例如XPU或EIC)之间的电连接的间距(即电连接器之间的距离)小于封装的其它电连接的间距。此外，将会看到光纤经由传统的v形槽连接被附接到PIC上，这需要将光纤永久地粘附到PIC上，从而防止如果需要的任何重新工作(例如，由于坏的光纤附接所导致)。为了实现可拆卸的光纤组合件，可以使用玻璃中间体。
图2A-2B示出了当前的集成电路封装200A、200B的示例，其在EIC/PIC堆叠和封装基板之间实现了玻璃中间体。每个示例性封装200都包括在EIC 206上(并且与其直接电连接)的PIC 208。PIC/EIC堆叠通过玻璃中间体205耦合到封装基板202上。PIC/EIC堆叠通过封装基板202中的桥接电路203与XPU 204互连。如上所述，光纤阵列单元(FAU)210可以以可拆卸的方式附接到中间体205上。来自FAU 210的光可以如图所示由中间体内的一个或多个光学元件引导朝向PIC 208。在某些实施例中，中间体内的光学元件可以包括波导(例如，激光写入波导)、反射镜、准直器、聚焦元件(例如，透镜)等中的一个或多个。
在图2A所示的示例中，中间体205A在截面上具有均匀的厚度(例如，在600-800μm之间，诸如大约700μm)，这可能存在如上所述钻出TGV以实现EIC 206和桥接电路203之间的细间距电连接的困难(或使其不可行)。相反，中间体205B限定PIC/EIC堆叠位于其中的空腔。该空腔有效地减小了在PIC/EIC堆叠所处的区中的中间体205B的厚度，这可以实现更容易地钻穿中间体的小间距TGV，以使得能够实现EIC 206和桥接电路203之间的小间距电连接。然而，如上所述，这样的空腔可能会与其他后续工艺不兼容，例如，那些在中间体205上创建重分布层(RDL)所需的工艺。相反，本公开的实施例可以允许使用全厚度(即，实现可拆卸光纤阵列单元所需的厚度，在某些情况下可以是大约700μm)玻璃中间体(或块)，实现可拆卸光纤解决方案，同时还避免上述问题。
图3示出了根据本文的实施例的具有嵌入在封装基板302中的玻璃块310的一个示例性集成电路封装300。特别是，在封装基板302中限定有空腔，玻璃块310就位于该空腔中。玻璃块310可以包括具有一个或多个光学元件(例如，波导、反射器、反射镜、准直器、聚焦元件等)的光学路径。例如，玻璃块310中的光学路径可以包括激光形成的光学元件，诸如弯曲微镜、激光写入波导结构或其组合。玻璃块310中的光学路径可以在FAU 312和PIC 308之间引导光311，其开启并且电连接到EIC 306，其进而开启并且电连接到基板302。EIC 306例如如上所述通过基板302内的桥接电路303与XPU 304电互连。玻璃块310可以足够厚(例如，可大约＞＝700μm厚)以使得可拆卸FAU 312能够连接到封装300上，因为不需要高纵横比/精细间距TGV，如图2A到3中所示的示例中。此外，不需要在玻璃块310内限定空腔，例如，如图2B所示的示例。FAU 312可以包括***到玻璃块310的凹插座中的(多个)凸部，例如，如图10A-10B所示。凸部可以包括光纤，当FAU 312***到玻璃块310中时，该光纤可以与玻璃块310内的光学路径对准。
图4示出了根据本文的实施例的在PIC/EIC堆叠上方具有玻璃块410的一个示例性集成电路封装。玻璃块410可以以类似于图3的玻璃块310那样实现，因为它包括了具有一个或多个光学元件(例如激光写入波导、弯曲微镜、准直器、聚焦元件等)的光学路径，其在FAU412和PIC 408之间引导光411。玻璃块410可以足够厚(例如可以大于或等于约700μm厚)，并且可以包括类似于玻璃块310的凹插座以接纳FAU 412的凸部，以使可拆卸FAU 412能够连接到封装400上。FAU 412可以以类似于FAU 312那样来实现。PIC 408在EIC 406上并与其电连接，该EIC在基板402和基板内的桥接电路403上并与其电连接。桥接电路403电连接EIC406和XPU 404，并且可以包括无源和/或有源电路。
图5示出了根据本文的实施例的在PIC 508和EIC 506之间具有玻璃中间体510的一个示例性集成电路封装500。玻璃中间体510可以以类似于图3的玻璃块310那样来实现，因为它包括具有一个或多个光学元件(例如激光写入波导、弯曲微镜、准直器、聚焦元件等)的光学路径，其在FAU 512和PIC 508之间引导光511。此外，玻璃中间体510可以足够厚(例如可以是大约700μm厚(或更大))，并且可以包括类似于玻璃块310的凹插座以接纳FAU 512的凸部，以使可拆卸的FAU 512能够连接到封装500上。FAU 512可以以类似于FAU 312或412那样来实现。玻璃中间体510还包括电连接PIC 508和EIC 506的多个玻璃通孔(TGV)513。EIC 506电连接至基板502，并且例如如上所述通过基板302内的桥接电路503与XPU 504电互连。
图6-7示出了根据本文的实施例的在封装基板内的桥接电路中实现EIC的示例性集成电路封装。在每个示例中，封装基板内的桥接电路和EIC电路包括如上所述的EIC电路，以及将EIC电路、PIC(608,708)和XPU(604,704)互连的无源和/或有源电路。参考图6，示例性集成电路封装600包括PIC 608上的玻璃块610，其在封装基板602上并且与基板内的桥接电路和EIC电路603电连接。PIC 608经由桥接电路和EIC电路603与XPU 604互连。玻璃块610可以以类似于图3的玻璃块310那样来实现，即，其可以包括具有一个或多个光学元件(例如在FAU 612和PIC 608之间引导光611的(一个或多个)激光写入波导、弯曲微镜、准直仪、聚焦元件等)的光学路径。FAU 612可以是可拆卸的FAU，例如，具有例如如图10A和10B中所示的***到玻璃块610内的凹插座中的凸部。
图7的示例性集成电路封装700类似于图6中所示的示例，除了其包括PIC 708和封装基板702之间的玻璃中间体710。玻璃中间体710包括了多个TGV，其将PIC 708与基板702以及基板内的桥接电路和EIC电路703电连接起来。如图所示，TGV可以包括高纵横比/细距TGV以互连PIC 708和桥接电路和EIC电路703。类似于图6所示的示例，PIC 708经由桥接电路和EIC电路703与XPU 704互连。玻璃中间体710可以以类似于图6的玻璃块610那样来实现，即，其可以包括具有一个或多个光学元件(例如，激光写入波导、弯曲微镜、准直器、聚焦元件等)的光学路径，其在FAU 712和PIC 708之间引导光711。FAU 712可以是可拆卸的FAU，例如具有例如如图10A-10B所示***到玻璃中间体710内的凹插座中的凸部。
图8-9示出了根据本文的实施例的示例性集成电路封装，其在桥接电路(803,903)的另一侧上实现具有EIC电路(806,906)的有源中间体作为PIC(808,908)。在每个示例中，在具有EIC电路的有源中间体(806、906)上有两个XPU(804A/B、904A/B)。具有EIC电路的有源中间体(806,906)包括实现EIC功能的电路以及互连XPU的电路，XPU可以包括无源和/或有源电路。具有EIC电路的有源中间体(806,906)通过基板内的桥接电路(803,903)电连接到PIC(808,908)。
参考图8中所示的示例，PIC 808在基板上，并且在PIC 808上有玻璃块810。玻璃块810可以以分别类似于图3和图6的玻璃块310和610那样来实现，即，其可以包括具有一个或多个光学元件(例如在FAU 812和PIC 808之间引导光811的激光写入波导、弯曲微镜、准直器、聚焦元件等)的光学路径。FAU 812可以是可拆卸的FAU，例如具有例如如图10A-10B所示的***到玻璃块810内的(多个)凹插座中的(多个)凸部。图9的示例性集成电路封装900类似于图8中所示的示例，除了其包括PIC 908和封装基板902之间的玻璃中间体910。玻璃中间体910包括了多个TGV，TGV将PIC 908与基板902和基板内的桥接电路903电连接起来。如图所示，TGV可以包括高纵横比/细距TGV以互连PIC 908和桥接电路903。
图10A-10C示出了根据本文的实施例的耦合到玻璃块1010的示例性可拆卸FAU1000。特别是，图10A示出了耦合的俯视图，图10B示出了耦合的侧视图，图10C示出了FAU1000的正面图。FAU 1000包括容纳一组光纤1016的连接器主体1012和带1014。FAU 1000还包括了***到玻璃块1010内的插座1020中的对准/附接销1018，如图10A所示。当耦合在一起时，光纤1016可以与玻璃块1010内的在PIC与FAU之间引导光的光学路径光学对准。在所示的示例中，光学路径从玻璃块的第一(顶部)外表面(PIC端)到另一(侧面)外表面，并且可以包括多个光学元件以引导光。在所示的示例中，每个光纤1016与玻璃块1010内的相应波导1022对接耦合，所述波导在反射镜1024与玻璃块1010的外表面之间延伸。
在一些实施例中，在主体1012和玻璃块1010之间可以存在例如在1-10μm之间的间隙。在某些实施例中，玻璃块和/或主体1012可以包括透镜以帮助在波导1022和光纤1016之间引导光。在所示的示例中，玻璃块1010中的光学路径还包括反射镜1024，其例如如上所述将来自波导1022的光朝向PIC反射。光学路径还可以包括其它光学元件，例如准直器或聚焦元件。此外，尽管在示例FAU 1000中示出了八根光纤1016，但是如本文所使用的FAU也可以包括任何合适数量的光纤，其可以以如图10A-10C所示的相同或不同的方式布置。
应当理解，尽管以上每个示例都示出了单个FAU、PIC和EIC，但是实施例也可以包括任何合适数量的FAU、PIC和EIC。例如，一个FAU可以提供到集成电路封装的多个PIC的光纤连接，或者多个FAU可以提供到一个PIC的光纤连接。在一些实施例中，每个PIC可以具有相应的EIC。然而，在其他实施例中，EIC可以从多个PIC接收信号，或者PIC可以向多个EIC提供信号。此外，尽管示出为从侧面连接，但在图3、4、6或8所示的示例中，FAU也可以例如从玻璃块的顶部的另一个角度连接到玻璃块/中间体。例如，在一些实施例中，玻璃块/中间体可以包括热通孔(例如，Cu插头)或微流体通孔以冷却PIC。
图11A-11B示出了可以在本文的实施例中使用的不同波导和PIC布置。在图11A所示的示例中，中间体1110A例如如以上示例中所示光学地耦合了PIC 1108和FAU 1112。中间体1110A执行用于在FAU 1112和PIC 1108之间传输的一组光信号1140(其中每条线可以是例如单独的波导或波导束)的间距转换。也就是说，提供/接收光信号的元件之间的间距/距离在FAU 1112处小于(例如，相隔大约50μm)在PIC 1108处提供/接收光信号的元件之间的间距/距离(例如，相隔大约250μm)。然而，在其它实施例中，间距转换可以反过来，即，可以在FAU 1112处比在PIC 1108处大。在图11B所示的示例中，玻璃中间体1110B例如如以上示例中所示将FAU 1112与多个PIC 1108光耦合，其中，每个PIC 1108都如所示的接收相应的波导或波导束1150。在一些实施例中，图11A和11B的方面可以被组合，其中，图11B的每个光学路径具有一组波导，其中，每个波导由如图11A所示的中间体1110B进行间距转换。其它配置也可以用本文的实施例来实现。
图12是可以在本文公开的任何实施例中实现的或者与本文公开的任何实施例一起实现的晶片1200和管芯1202的俯视图。晶片1200可以由半导体材料构成，并且可以包括具有形成在晶片1200表面上的集成电路结构的一个或多个管芯1202。个体管芯1202可以是包含任何合适集成电路的集成电路产品的重复单元。在半导体产品的制造完成之后，晶片1200可经历单片化工艺，其中，管芯1202彼此分离以提供集成电路产品的分立“芯片”。管芯1202可以包括一个或多个晶体管(例如，下面讨论的图13的晶体管1340中的一些)、用于将电信号递送到晶体管的支持电路、无源元器件(例如，信号迹线、电阻器、电容器或电感器)和/或任何其它集成电路元器件。在一些实施例中，晶片1200或管芯1202可以包括存储器装置(例如，随机存取存储器(RAM)装置，例如静态RAM(SRAM)装置、磁性RAM(MRAM)装置、电阻性RAM(RRAM)装置、导电桥接RAM(CBRAM)装置等)、逻辑装置(例如，AND、OR、NAND或NOR门)或任何其它合适的电路元件。这些器件中的多个可以被组合在一个单个管芯1202上。举例来说，由多个存储器装置形成的存储器阵列可以形成在与处理器单元(例如，图15的处理器单元1502)或经配置以将信息存储在存储器装置中或执行存储在存储器阵列中的指令的其它逻辑相同的管芯1202上。
图13是可以包括在本文所公开的实施例中的任一个中的集成电路器件1300的截面侧视图。集成电路器件1300中的一个或多个可以包括在一个或多个管芯1202(图12)中。集成电路器件1300可以形成在管芯基板1302(例如，图12的晶片1200)上，并且可以被包括在管芯(例如，图12的管芯1202)中。管芯基板1302可以是由半导体材料***构成的半导体基板，包括例如n型或p型材料***(或两者的组合)。管芯基板1302可以包括例如使用体硅或绝缘体上硅(SOI)子结构形成的晶体基板。在一些实施例中，管芯基板1302可以使用替代材料来形成，其可以与硅组合或可以不与硅组合，替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI族、III-V族或IV族的其它材料也可以用于形成管芯基板1302。尽管本文描述了可以形成管芯基板1302的材料的几个示例，但是也可以使用可以用作集成电路器件1300基础的任何材料。管芯基板1302可以是单片化的管芯(例如，图12的管芯1202)或晶片(例如，图12的晶片1200)的一部分。
集成电路器件1300可以包括设置在管芯基板1302上的一个或多个器件层1304。器件层1304可以包括形成在管芯基板1302上的一个或多个晶体管1340(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。晶体管1340可以包括例如一个或多个源极和/或漏极(S/D)区1320、控制S/D区1320之间的电流流动的栅极1322、以及向/从S/D区1320递送电信号的一个或多个S/D接触部1324。晶体管1340还可以包括为了清楚起见而未描绘的附加特征，诸如器件隔离区、栅极接触部等。晶体管1340不限于图13中描绘的类型和配置，并且可以包括各种各样的其它类型和配置，例如平面晶体管、非平面晶体管或者两者的组合。非平面晶体管可以包括FinFET晶体管，例如双栅极晶体管或三栅极晶体管，以及环绕或全环绕栅极晶体管，例如纳米带、纳米片或纳米线晶体管。
回到图13，晶体管1340可以包括由至少两层形成的栅极1322，栅极电介质和栅电极。栅极电介质可以包括一层或层的堆叠。所述一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k介电材料。
高k介电材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极电介质的高k材料的示例包括但不限于氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火工艺以提高其质量。
栅电极可以形成在栅极电介质上并且可以包括至少一种p型功函数金属或n型功函数金属，这取决于晶体管1340是p型金属氧化物半导体(PMOS)晶体管还是n型金属氧化物半导体(NMOS)晶体管。在一些实施方式中，栅电极可以由两个或两个以上金属层的堆叠组成，其中，一个或多个金属层为功函数金属层并且至少一个金属层为填充金属层。为了其它目的，也可以包括另外的金属层，例如阻挡层。
对于PMOS晶体管来说，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下面参考NMOS晶体管讨论的任何金属(例如，用于功函数调谐)。对于NMOS晶体管来说，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及上面参考PMOS晶体管讨论的任何金属(例如，用于功函数调谐)。
在一些实施例中，当沿着源极-沟道-漏极方向观察晶体管1340的截面时，栅电极可以由U形结构组成，该U形结构包括基本上平行于管芯基板1302的表面的底部部分和基本上垂直于管芯基板1302的顶表面的两个侧壁部分。在其它实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于管芯基板1302顶表面的平面层，并且不包括基本上垂直于管芯基板1302顶表面的侧壁部分。在其它实施例中，栅电极可以由U形结构和平面非U形结构的组合构成。例如，栅电极可以由形成在一个或多个平面非U形层顶部的一个或多个U形金属层组成。
在一些实施例中，可以在栅极堆叠的相对侧上形成一对侧壁间隔物以支撑该栅极堆叠。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。形成侧壁间隔物的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，也可以使用多个间隔物对，例如，可以在栅极堆叠的相对侧上形成两对、三对或四对侧壁间隔物。
S/D区1320可以形成在与个体晶体管1340相邻的栅极1322的管芯基板1302内。S/D区1320可以使用例如注入/扩散工艺或蚀刻/沉积工艺来形成。在前一工艺中，可以将例如硼、铝、锑、磷或砷的掺杂剂离子注入到管芯基板1302中以形成S/D区1320。在离子注入工艺之后可以是激活掺杂剂并使它们进一步扩散到管芯基板1302中的退火工艺。在后一工艺中，可以首先蚀刻管芯基板1302以在S/D区1320的位置处形成凹部。然后，可以进行外延沉积工艺，以用制造S/D区1320所用的材料填充该凹部。在一些实施方式中，S/D区1320可以使用诸如硅锗或碳化硅等硅合金来制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂来原位掺杂。在一些实施例中，S/D区1320可以使用一种或多种替代半导体材料(例如锗或III-V族材料或合金)来形成。在其他实施例中，也可以使用一层或多层金属和/或金属合金来形成S/D区1320。
诸如功率和/或输入/输出(I/O)信号的电信号可以通过设置在器件层1304上的一个或多个互连层(在图13中示为互连层1306-1310)递送到器件层1304的器件上和/或从器件层1304的器件(例如，晶体管1340)上递送返回。举例来说，器件层1304的导电特征(例如，栅极1322及S/D接触部1324)可以与互连层1306-1310的互连结构1328电耦合。一个或多个互连层1306-1310可以形成集成电路器件1300的金属化堆叠(也称为“ILD堆叠”)1319。
互连结构1328可以被布置在互连层1306-1310内以根据各种设计来递送电信号。特别是，此布置并不限于图13中所描述的互连结构1328的特定配置。虽然图13中描述了特定数量的互连层1306-1310，但是，本发明的实施例也可以包括具有比所描述的更多或更少互连层的集成电路器件。
在一些实施例中，互连结构1328可以包括填充有诸如金属的导电材料的线1328a和/或通孔1328b。线1328a可以被布置成在与管芯基板1302的其上形成有器件层1304的表面基本上平行的平面的方向上递送电信号。例如，线1328a可以在进出页面的方向和/或从图13的角度来看在跨页面的方向上递送电信号。通孔1328b可以被布置成在基本上垂直于其上形成器件层1304的管芯基板1302的表面的平面的方向上递送电信号。在一些实施例中，通孔1328b可以将不同互连层1306-1310的线1328a电耦合在一起。
如图13所示，互连层1306-1310可以包括介电材料1326，其位于互连结构1328之间。在一些实施例中，位于不同的互连层1306-1310中的互连结构1328之间的介电材料1326可以具有不同的组成。在其它实施例中，不同互连层1306-1310之间的介电材料1326的组成可以相同。器件层1304可以包括设置在晶体管1340和金属化堆叠的底层之间的介电材料1326。包括在器件层1304中的介电材料1326可以具有与包括在互连层1306-1310中的介电材料1326不同的成分。在其它实施例中，器件层1304中的介电材料1326的成分可以与互连层1306-1310中的任何一个中所包括的介电材料1326的相同。
第一互连层1306(称为金属1或“M1”)可以直接形成在器件层1304上。在一些实施例中，第一互连层1306可以包括线1328a和/或通孔1328b，如图所示。第一互连层1306的线1328a可以与器件层1304的接触部(例如，S/D接触部1324)耦合。第一互连层1306的通孔1328b可以与第二互连层1308的线1328a耦合。
第二互连层1308(称为金属2或“M2”)可以直接形成在第一互连层1306上。在一些实施例中，第二互连层1308可以包括通孔1328b以将第二互连层1308的线1328与第三互连层1310的线1328a耦合。尽管为了清楚起见，线1328a和通孔1328b在结构上是用单独互连层内的线来描绘的，但是在一些实施例中，线1328a和通孔1328b也可以在结构上和/或材料上邻接(例如，在双镶嵌工艺期间同时填充)。
根据结合第二互连层1308或第一互连层1306描述的类似技术和配置，第三互连层1310(称为金属3或“M3”)(以及根据需要的附加互连层)可以连续形成在第二互连层1308上。在一些实施例中，在集成电路器件1300中的金属化堆叠1319中“较高”的互连层(即，更远离器件层1304)可以比在金属化堆叠1319中较低的互连层厚，其中，在较高互连层中的线1328a和通孔1328b比在较低互连层中的线和通孔厚。
集成电路器件1300可以包括阻焊材料1334(例如，聚酰亚胺或类似材料)及形成在互连层1306-1310上的一个或多个导电接触部1336。在图13中，导电接触部1336被说明为采取键合焊盘形式的。导电接触部1336可以与互连结构1328电耦合，并且被配置成可以将(一个或多个)晶体管1340的电信号递送到外部设备。例如，可以在一个或多个导电接触部1336上形成焊料键合，以将包括集成电路器件1300的集成电路管芯与另一元器件(例如，印刷电路板或封装基板，例如112)机械地和/或电气地耦合。集成电路器件1300可以包括附加的或替代的结构，以递送来自互连层1306-1310的电信号。例如，导电接触部1336可以包括将电信号递送到外部元器件的其他类似特征(例如，柱)。
在集成电路器件1300是双侧管芯的一些实施例中，集成电路器件1300可以包括在器件层1304的相对侧上的另一金属化堆叠(未示出)。此金属化堆叠可以包括如上文参考互连层1306-1310所论述的多个互连层，以在器件层1304与集成电路器件1300的与导电接触部1336相对侧上的附加导电接触部(未图示)之间提供导电路径(例如，包括导电线及通孔)。
在集成电路器件1300为双侧管芯的其它实施例中，集成电路器件1300可以包括穿过管芯基板1302的一个或多个穿硅通孔(TSV)。这些TSV可以与器件层1304接触，并且可以在器件层1304与集成电路器件1300的与导电接触部1336相对一侧上的附加导电接触部(未示出)之间提供导电路径。在一些实施例中，延伸穿过基板的TSV可用于将功率和接地信号从集成电路器件1300相对侧上的导电接触部从导电接触部1336递送到晶体管1340和集成在管芯1300中的任何其它元器件上，并且金属化堆叠1319可以用于将I/O信号从导电接触部1336递送到晶体管1340上和集成在管芯1300中的任何其它元器件上。
多个集成电路器件1300可以堆叠起来，其中，个体堆叠器件中的一个或多个TSV提供了所述器件中的一个到所述堆叠中的其它器件中的任一个之间的连接。举例来说，一个或多个高带宽存储器(HBM)集成电路管芯可以堆叠在基础集成电路管芯的顶部上，并且所述HBM管芯中的TSV可以提供个体HBM与所述基础集成电路管芯之间的连接。导电接触部可以在堆叠中的相邻集成电路管芯之间提供附加连接。在一些实施例中，导电接触部可以是细间距焊料凸块(微凸块)。
图14是可以包括本文所公开的实施例中的任一个的集成电路器件组合件1400的截面侧视图。集成电路器件组合件1400包括设置在电路板1402(其可以是母板、***板、主板等)上的多个元器件。集成电路器件组合件1400包括设置在电路板1402第一面1440上和电路板1402相对的第二面1442上的元器件。通常，元器件可以设置在表面1440和1442中的一个或两个上。
在一些实施例中，电路板1402可以是包括通过介电材料层彼此分离并且通过导电通孔互连的多个金属(或互连)层的印刷电路板(PCB)。各个金属层都包括导电迹线。任何一个或多个金属层都可以以期望的电路图案来形成，以在耦合到电路板1402的元器件之间递送电信号(可选地与其他金属层结合)。在其它实施例中，电路板1402可以是非PCB基板。图14中所示的集成电路器件组合件1400包括了通过耦合组件1416耦合到电路板1402第一面1440的中间体上封装结构1436。耦合组件1416可以将中间体上封装结构1436电和机械地耦合到电路板1402上，并且可以包括焊球(如图14所示)、管脚(例如，作为管脚栅格阵列(PGA)的一部分)、接触部(例如，作为焊盘栅格阵列(LGA)的一部分)、插座的凸部和凹部、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。
中间体上封装结构1436可以包括通过耦合组件1418耦合到中间体1404的集成电路元器件1420。耦合组件1418可以采用诸如以上参考耦合组件1416所讨论形式的用于应用的任何合适的形式。尽管在图14中展示了单个集成电路元器件1420，但也可以有多个集成电路元器件耦合到中间体1404上。实际上，附加的中间体可以耦合到中间体1404。中间体1404可以提供用于桥接电路板1402和集成电路元器件1420的居间基板。
集成电路元器件1420可以是封装或未封装的集成电路产品，其包括了一个或多个集成电路管芯(例如，图12的管芯1202、图13的集成电路器件1300)和/或一个或多个其它合适的元器件。一种封装集成电路元器件包括安装在封装基板上的一个或多个集成电路管芯，其中，所述集成电路管芯及封装基板囊封在例如金属、塑料、玻璃或陶瓷的外壳材料中。在未封装的集成电路元器件1420的一个示例中，单个单片集成电路管芯包括附接到电路管芯上的接触部的焊料凸块。焊料凸块可以使管芯直接附接到互连导电体1404上。集成电路元器件1420可以包括一个或多个计算***组件，例如一个或多个处理器单元(例如，片上***(SoC)、处理器核、图形处理器单元(GPU)、加速器、芯片组处理器)、I/O控制器、存储器或网络接口控制器。在一些实施例中，集成电路元器件1420可以包括一个或多个附加的有源或无源器件，例如电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器件。
在集成电路元器件1420包括多个集成电路管芯的实施例中，管芯可以是相同类型(同质多管芯集成电路元器件)的或两种以上不同类型(异质多管芯集成电路元器件)的。多管芯集成电路元件可以被称为多芯片封装(MCP)或多芯片模块(MCM)。
除了包括一个或多个处理器单元之外，集成电路元器件1420还可以包括附加的元器件，例如嵌入式DRAM、堆叠高带宽存储器(HBM)、共享高速缓冲存储器、输入/输出(I/O)控制器或存储器控制器。这些附加的元器件中的任何一个都可以在与处理器单元相同的集成电路管芯上，或者在与包括处理器单元的集成电路管芯分离的一个或多个集成电路管芯上。这些单独的集成电路管芯可以被称为“小芯片”。在集成电路元器件包括多个集成电路管芯的实施例中，管芯之间的互连可以由封装基板、一个或多个硅中间体、嵌入在封装基板中的一个或多个硅桥(诸如嵌入式多管芯互连桥(EMIB))或其组合来提供。
通常，中间体1404可以将连接扩展到更宽的间距或者将连接重新布线到不同的连接上。例如，中间体1404可以将集成电路元器件1420耦合到耦合组件1416的一组球栅阵列(BGA)导电接触部上，以便耦合到电路板1402上。在图14所示的实施例中，集成电路元器件1420和电路板1402附接到中间体1404的相对侧上。在其他实施例中，集成电路元器件1420和电路板1402可以附接到中间体1404的同一侧上。在一些实施例中，三个或更多个元器件可以通过中间体1404互连。
在一些实施例中，中间体1404可以被形成为PCB，包括通过介电材料层彼此分离并且通过导电通孔互连的多个金属层。在一些实施例中，中间体1404可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料来形成。在一些实施例中，中间体1404可以由替代的刚性或柔性材料来形成，替代的刚性或柔性材料可以包括与上文描述的用于半导体基板的材料相同的材料，诸如硅、锗、以及其他III-V族和IV族材料。中间体1404可以包括金属互连1408和通孔1410，包括但不限于通孔1410-1(其从中间体1404的第一面1450延伸到中间体1404的第二面1454)、盲孔1410-2(其从中间体1404的第一面1450或第二面1454延伸到内部金属层)和埋孔1410-3(其连接内部金属层)。
在一些实施例中，中间体1404可以包括硅中间体。延伸穿过硅中间体的硅通孔(TSV)可以将硅中间体第一面上的连接线路连接到硅中间体相对的第二面上。在一些实施例中，包括硅中间体的中间体1404还可以包括一个或多个布线层以将中间体1404第一面上的连接线路布线到中间体1404相对的第二面上。
中间体1404还可以包括嵌入式器件1414，包括无源和有源器件两者。这些器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器件。也可以在中间体1404上形成诸如射频器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电***(MEMS)器件的更复杂器件。在中间体是非印刷电路板的实施例中，中间体上封装结构1436可以采用本领域已知的任何中间体上封装结构形式的。
集成电路器件组合件1400可以包括通过耦合组件1422耦合到电路板1402第一面1440的集成电路元器件1424。耦合组件1422可以采取以上参考耦合组件1416所讨论的任何实施例形式的，并且集成电路元器件1424可以采取以上参考集成电路元器件1420所讨论的任何实施例形式的。
图14所示的集成电路器件组合件1400包括通过耦合组件1428耦合到电路板1402第二面1442的层叠封装结构1434。层叠封装结构1434可以包括通过耦合组件1430耦合在一起的集成电路元器件1426和集成电路元器件1432，使得集成电路元器件1426被布置在电路板1402和集成电路元器件1432之间。耦合组件1428和1430可以采取上述耦合组件1416的任何实施例形式的，并且集成电路元器件1426和1432可以采取上述集成电路元器件1420的任何实施例形式的。堆叠封装结构1434可以根据本领域已知的任何堆叠封装结构来配置。
图15是可以包括本文公开的一个或多个实施例的一个示例性电设备1500的框图。举例来说，电设备1500组件中的任何合适组件都可以包括本文中所公开的组合件、集成电路器件1300或集成电路管芯1202中的一个或多个。图15示出了包括在电设备1500中的多个组件，但是这些组件中的任何一个或多个也可以被省略或复制，以适于应用。在一些实施例中，包括在电设备1500中的一些或所有组件都可以附接到一个或多个主板或***板上。在一些实施例中，这些组件中的一个或多个可被制造在单个片上***(SoC)管芯上。
另外，在各种实施例中，电设备1500可以不包括图15所示的组件中的一个或多个，但是电设备1500可以包括用于耦合到一个或多个组件的接口电路。例如，电设备1500可以不包括显示设备1506，但是可以包括可使显示设备1506耦合到显示设备上的接口电路(例如，连接器和驱动器电路)。在另一组示例中，电设备1500可以不包括音频输入设备1524或音频输出设备1508，但是可以包括可使音频输入设备1524或音频输出设备1508耦合到音频输入或输出设备上的接口电路(例如，连接器和支持电路)。
电设备1500可以包括一个或多个处理器单元1502(例如，一个或多个处理器单元)。如本文所使用的，术语“处理器单元”、“处理单元”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理器单元1502可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)、加速处理单元(APU)、现场可编程门阵列(FPGA)、神经网络处理单元(NPU)、数据处理器单元(DPU)、加速器(例如，图形加速器、压缩加速器、人工智能加速器)、控制器密码处理器(在硬件内执行加密算法的专用处理器)、服务器处理器、控制器或任何其它合适类型的处理器单元。这样，处理器单元可以被称为XPU(或xPU)。
电设备1500可以包括存储器1504，其本身可以包括一个或多个存储器设备，诸如易失性存储器(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM))、非易失性存储器(例如，只读存储器(ROM)、闪存、基于硫族化物的相变非电压存储器)、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1504可以包括在与处理器单元1502相同的集成电路管芯上的存储器。该存储器可以用作高速缓冲存储器(例如，1级(L1)、2级(L2)、3级(L3)、4级(L4)、末级高速缓存(LLC))，并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移力矩磁性随机存取存储器(STT-MRAM)。
在一些实施例中，电设备1500可以包括与电设备1500中的另一处理器单元1502异构或不对称的一个或多个处理器单元1502。在包括架构、微架构、热、功耗特性等的优点度量谱方面，***中的处理单元1502之间可以存在各种差异。这些差异可以有效地将它们自身表现为电设备1500中的处理器单元1502之间的不对称性和异质性。
在一些实施例中，电设备1500可以包括通信组件1512(例如，一个或多个通信组件)。例如，通信组件1512可以管理用于向和从电设备1500传输数据的无线通信。术语“无线”及其派生词可以用于描述可通过使用调制的电磁辐射经由非固体介质来传递数据的电路、器件、***、方法、技术、通信信道等。术语“无线”并不暗示相关联的设备不包含任何线路，尽管在一些实施例中它们可能的确就不包含任何线路。
通信组件1512可以实现多种无线标准或协议中的任意一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16标准(例如，IEEE802.16-2005修订版)、长期演进(LTE)项目以及任意修订版、更新版和/或修订版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，WiMAX网络是代表微波接入全球互通的首字母缩写词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信组件1512可以根据全球移动通信***(GSM)、通用分组无线业务(GPRS)、通用移动电信***(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信组件1512也可以根据GSM演进的增强型数据(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信组件1512还可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被指定为3G、4G、5G及以上的任何其它无线协议来操作。在其它实施例中，通信组件1512可以根据其它无线协议来操作。电设备1500可以包括天线1522，以用于无线通信和/或接收其它无线通信(例如AM或FM无线电传输)。
在一些实施例中，通信组件1512可以管理有线通信，例如电、光或任何其他合适的通信协议(例如，IEEE 802.3以太网标准)。如上所述，通信组件1512可以包括多个通信组件。例如，第一通信组件1512可以专用于诸如Wi-Fi或蓝牙的较短距离无线通信中，而第二通信组件1512可以专用于诸如全球定位***(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其它的较长距离无线通信中。在一些实施例中，第一通信组件1512可以专用于无线通信，而第二通信组件1512可以专用于有线通信。
电设备1500可以包括电池/电源电路1514。电池/电源电路1514可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电设备1500的组件耦合到与电设备1500分离的能量源(例如，交流线路电源)的电路。
电设备1500可以包括显示设备1506(或对应的接口电路，如上所述)。显示设备1506可以包括一个或多个嵌入式或有线或无线连接的外部视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电设备1500可以包括音频输出设备1508(或对应的接口电路，如上文所讨论的)。音频输出设备1508可以包括生成可听指示符的任何嵌入式或有线或无线连接的外部设备，诸如扬声器、耳机或耳塞。
电设备1500可以包括音频输入设备1524(或对应的接口电路，如上文所讨论的)。音频输入设备1524可以包括产生表示声音的信号的任何嵌入式或有线或无线连接的设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。电设备1500可以包括全球导航卫星***(GNSS)设备1518(或如上所述的对应接口电路)，诸如全球定位***(GPS)设备。GNSS设备1518可与基于卫星的***通信，并且如所属领域中已知的可以基于从一个或多个GNSS卫星接收的信息来确定电设备1500的地理位置。
电设备1500可以包括其他输出设备1510(或对应的接口电路，如上所述)。其他输出设备1510的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。
电设备1500可以包括其他输入设备1520(或对应的接口电路，如上文所讨论的)。其他输入设备1520的示例可以包括加速度计、陀螺仪、罗盘、图像捕获设备(例如，单视场相机或立体相机)、跟踪球、跟踪板、触摸板、键盘、诸如鼠标之类的光标控制设备、触笔、触摸屏、接近传感器、麦克风、条形码读取器、快速响应(QR)码读取器、心电图(ECG)传感器、PPG(光电血管容积图)传感器、皮肤电反应传感器、任何其他传感器、或射频识别(RFID)读取器。
电设备1500可以具有任何期望的形状因子，诸如手持式或移动电设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、2合1可转换计算机、便携式一体化计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机、便携式游戏控制台等)、台式电设备、服务器、机架级计算解决方案(例如，刀片、托盘或拖运器计算***)、工作站或其他联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、固定游戏控制台、智能电视、车辆控制单元、数码相机、数字录像机、可穿戴电设备或嵌入式计算***(例如，作为车辆、智能家用电器、消费电子产品或设备、制造设备的一部分的计算***)。在一些实施例中，电设备1500可以是处理数据的任何其他电设备。在一些实施例中，电设备1500可以包括多个分立的物理组件。给定电设备1500可以如在各种实施例中所现的设备的范围，在一些实施例中，电设备1500可以被称为计算设备或计算***。
下面提供贯穿本公开描述的技术的说明性示例。这些技术的实施例可以包括下面描述的示例中的任何一个或多个以及任何组合。在一些实施例中，在一个或多个前述附图中阐述的***或组件中的至少一个可以被配置成执行如在以下示例中阐述的一个或多个操作、技术、过程和/或方法。
示例A1是一种集成电路器件，包括：基板；电子集成电路(EIC)；电耦合到所述EIC的光子集成电路(PIC)；以及至少部分地在由所述基板限定的空腔中的玻璃块，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光。
示例A2包括示例A1的主题，其中，EIC的底侧耦合到基板的顶侧，并且PIC的底侧耦合到EIC的顶侧。
示例A3包括示例A1或A2的主题，还包括基板中的桥接电路以互连EIC和集成电路器件的其他组件。
示例A4包括示例A3的主题，其中，电耦合EIC和桥接电路的连接器之间的距离小于电耦合EIC和PIC的连接器之间的距离。
示例A5包括示例A3或A4的主题，还包括经由桥接电路电耦合到EIC的处理器。
示例A6包括示例A1-A5中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例A7包括示例A1-A6中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例A8包括示例A1-A7中任一项的主题，其中，玻璃块为至少600μm厚。
示例A9是一种集成电路封装，包括：封装基板；电子集成电路(EIC)，其耦合到所述封装基板；电耦合到所述EIC的光子集成电路(PIC)；以及至少部分地在由所述封装基板限定的空腔中的玻璃块，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光；以及处理器，其电耦合到EIC。
示例A10包括示例A9的主题，其中，EIC的底侧耦合到基板的顶侧，并且PIC的底侧耦合到EIC的顶侧。
示例A11包括示例A9或A10的主题，还包括封装基板中的桥接电路以电耦合EIC和处理器。
示例A12包括示例A11的主题，其中，电耦合EIC和桥接电路的连接器之间的距离小于电耦合EIC和PIC的连接器之间的距离。
示例A13包括示例A9-A12中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例A14包括示例A9-A13中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例A15包括示例A9-A14中任一项的主题，其中，玻璃块为至少600μm厚。
示例A16是一种***，包括：一种集成电路封装，包括：封装基板；电子集成电路(EIC)，其耦合到所述封装基板；电耦合到所述EIC的光子集成电路(PIC)；玻璃块，其至少部分地在由所述封装基板限定的空腔中并且在所述封装基板的末端处；以及处理器，其电耦合到所述EIC；以及耦合到集成电路封装的可拆卸光纤阵列单元(FAU)；其中，所述玻璃块限定所述PIC与所述可拆卸FAU之间的光学路径。
示例A17包括示例A16的主题，其中，EIC的底侧耦合到基板的顶侧，并且PIC的底侧耦合到EIC的顶侧。
示例A18包括示例A16或A17的主题，其中，集成电路封装还包括封装基板中的桥接电路以电耦合EIC和处理器。
示例A19包括示例A18的主题，其中，电耦合EIC和桥接电路的连接器之间的距离小于电耦合EIC和PIC的连接器之间的距离。
示例A20包括示例A16-A19中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例A21包括示例A16-A20中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例A22包括示例A16-A21中任一项的主题，其中，玻璃块为至少600μm厚。
示例B1是一种集成电路器件，包括：基板；电子集成电路(EIC)；电耦合到所述EIC的光子集成电路(PIC)；以及耦合到所述PIC的玻璃块，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光。
示例B2包括示例B1的主题，其中，EIC的底侧耦合到基板的顶侧，PIC的底侧耦合到EIC的顶侧，并且玻璃块耦合到PIC的顶侧。
示例B3包括示例B1的主题，其中，EIC的底侧耦合到基板的顶侧，玻璃块包括穿玻璃通孔(TGV)以电连接EIC和PIC，并且玻璃块在PIC和EIC之间。
示例B4包括示例B1-B3中任一项的主题，还包括基板中的桥接电路以互连EIC和集成电路器件的其他组件。
示例B5包括示例B4的主题，其中，电耦合EIC和桥接电路的连接器之间的距离小于电耦合EIC和PIC的连接器之间的距离。
示例B6包括示例B4或B5的主题，还包括经由桥接电路电耦合到EIC的处理器。
示例B7包括示例B1-B6中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例B8包括示例B1-B7中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例B9包括示例B1-B8中任一项的主题，其中，玻璃块为至少600μm厚。
示例B10是一种集成电路封装，包括：封装基板；电子集成电路(EIC)，其耦合到所述封装基板；电耦合到所述EIC的光子集成电路(PIC)；以及耦合到所述PIC的玻璃块，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光；以及处理器，其电耦合到EIC。
示例B11包括示例B10的主题，其中，EIC的底侧耦合到基板的顶侧，PIC的底侧耦合到EIC的顶侧，并且玻璃块耦合到PIC的顶侧。
示例B12包括示例B10的主题，其中，EIC的底侧耦合到基板的顶侧，玻璃块包括穿玻璃通孔(TGV)以电连接EIC和PIC，并且玻璃块在PIC和EIC之间。
示例B13包括示例B10-B12中任一项的主题，还包括在封装基板中的桥接电路以电耦合EIC和处理器。
示例B14包括示例B10-B13中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例B15包括示例B10-B14中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例B16包括示例B10-B15中任一项的主题，其中，玻璃块为至少600μm厚。
示例B17是一种***，包括：一种集成电路封装，包括：封装基板；电子集成电路(EIC)，其耦合到所述封装基板；电耦合到所述EIC的光子集成电路(PIC)；以及耦合到所述PIC的玻璃块，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光；以及处理器，其电耦合到所述EIC；以及可拆卸光纤阵列单元(FAU)，耦合到所述集成电路封装上。
示例B18包括示例B17的主题，其中，EIC的底侧耦合到基板的顶侧，PIC的底侧耦合到EIC的顶侧，并且玻璃块耦合到PIC的顶侧。
示例B19包括示例B17的主题，其中，EIC的底侧耦合到基板的顶侧，玻璃块包括穿玻璃通孔(TGV)以电连接EIC和PIC，并且玻璃块在PIC和EIC之间。
示例B20包括示例B17-B19中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例B21包括示例B17-B20中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例B22包括示例B17-B21中任一项的主题，其中，玻璃块为至少600μm厚。
示例C1是一种集成电路器件，包括：基板；光子集成电路(PIC)；耦合到所述PIC的玻璃块，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光；以及互连电路，用于电耦合所述集成电路器件的元器件，所述互连电路包括电耦合到所述PIC的电子集成电路(EIC)。
示例C2包括示例C1的主题，其中，互连电路是基板中的桥接电路。
示例C3包括示例C2的主题，还包括耦合到基板并电耦合到EIC的处理器。
示例C4包括示例C1的主题，其中，互连电路是耦合到基板并通过基板中的桥接电路电耦合到PIC的中间体。
示例C5包括示例C4的主题，还包括耦合到互连电路并电耦合到EIC的多个处理器。
示例C6包括示例C1-C5中任一项的主题，其中，PIC的底侧耦合到基板的顶侧，并且玻璃块耦合到PIC的顶侧。
示例C7包括示例C1-C5中任一项的主题，其中，玻璃块包括用于在互连电路中电连接PIC和EIC的穿玻通孔(TGV)，并且玻璃块在PIC和基板之间。
示例C8包括示例C1-C7中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例C9包括示例C1-C8中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例C10包括示例C1-C9中任一项的主题，其中，玻璃块为至少600μm厚。
示例C11是一种集成电路封装，包括：封装基板；在所述封装基板上的光子集成电路(PIC)；在所述封装基板上的处理器；所述封装基板中的桥接电路，所述桥接电路包括电耦合到所述PIC和所述处理器的电子集成电路(EIC)；以及耦合到所述PIC的玻璃块，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光。
示例C12包括示例C11的主题，其中，PIC的底侧耦合到基板的顶侧，并且玻璃块耦合到PIC的顶侧。
示例C13包括示例C11的主题，其中，玻璃块包括穿玻璃通孔(TGV)以电连接互连电路中的PIC和EIC，并且玻璃块在PIC和基板之间。
示例C14包括示例C11-C13中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例C15包括示例C11-C14中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例C16是一种集成电路封装，包括：封装基板；多个处理器；在所述封装基板上的光子集成电路(PIC)；所述封装基板上的有源中间体，所述有源中间体包括用于互连所述多个处理器和电耦合到所述PIC和所述多个处理器的电子集成电路(EIC)的电路；以及耦合到所述PIC的玻璃块，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光。
示例C17包括示例C16的主题，其中，PIC的底侧耦合到基板的顶侧，并且玻璃块耦合到PIC的顶侧。
示例C18包括示例C16的主题，其中，玻璃块包括穿玻璃通孔(TGV)以电连接互连电路中的PIC和EIC，并且玻璃块在PIC和基板之间。
示例C19包括示例C16-C18中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例C20包括示例C16-C19中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
示例C21是一种***，包括：一种集成电路封装，包括：封装基板；在所述封装基板上的光子集成电路(PIC)；在所述封装基板上的处理器；所述封装基板中的桥接电路，所述桥接电路包括电耦合到所述PIC和所述处理器的电子集成电路(EIC)；以及耦合到所述PIC的玻璃块；以及耦合到集成电路封装的可拆卸光纤阵列单元(FAU)；其中，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述可拆卸FAU之间引导光。
示例C22包括示例C21的主题，其中，PIC的底侧耦合到基板的顶侧，并且玻璃块耦合到PIC的顶侧。
示例C23包括示例C21的主题，其中，玻璃块包括穿玻璃通孔(TGV)以电连接互连电路中的PIC和EIC，并且玻璃块在PIC和基板之间。
示例C24是一种***，包括：一种集成电路封装，包括：封装基板；多个处理器；在所述封装基板上的光子集成电路(PIC)；所述封装基板上的有源中间体，所述有源中间体包括用于互连所述多个处理器和电耦合到所述PIC和所述多个处理器的电子集成电路(EIC)的电路；以及耦合到所述PIC的玻璃块；以及耦合到集成电路封装的可拆卸光纤阵列单元(FAU)；其中，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述可拆卸FAU之间引导光。
示例C25包括示例C24的主题，其中，PIC的底侧耦合到基板的顶侧，并且玻璃块耦合到PIC的顶侧。
示例C26包括示例C25的主题，其中，玻璃块包括穿玻璃通孔(TGV)以电连接互连电路中的PIC和EIC，并且玻璃块在PIC和基板之间。
示例C27包括示例C21-C26中任一项的主题，其中，玻璃块的光学元件包括波导、反射镜、准直器、以及聚焦元件中的一个或多个。
示例C28包括示例C21-C27中任一项的主题，其中，玻璃块包括一个或多个插座以接纳可拆卸光纤阵列单元的导销。
在以上描述中，已经使用本领域技术人员通常采用的术语描述了说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域技术人员应当显而易见的是，也可以只利用所描述的方面中的一些来实践本公开。为了解释的目的，已经阐述了具体的数字、材料和配置以提供对说明性实施方式的透彻理解。然而，对于本领域技术人员来说显而易见的是，也可以在没有所有具体细节的情况下实践本公开。在其它示例中，省略或简化了公知的特征，以免混淆说明性实施方式。
为了本公开的目的，短语“A和/或B”意指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
如本文所用，术语“上”、“下”、“之间”和“上方”可指一个材料层或组件相对于其它层或组件的相对位置。例如，设置在另一层上或下的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，设置在两层之间的一层可以直接与两层接触，或者可以具有一个或多个中间层。相反，在第二层“上”的第一层是与该第二层直接接触的。类似地，除非明确地另外说明，否则安置在两个特征之间的一个特征可以与相邻特征直接接触或可以具有一个或多个中间特征。
以上描述可以使用短语“在一个实施例中”或“在实施例中”，其可各自指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包含”、“包括”、“具有”等是同义的。
术语“耦合”及其派生词可以在本文中使用。“耦合”可以表示以下的一个或多个。“耦合”可以意味着两个或更多个要素直接物理或电接触。然而，“耦合”也可以意味着两个或更多个要素彼此间接接触，但是仍然彼此协作或交互，并且可以意味着一个或多个其他要素耦合或连接在被称为彼此耦合的要素之间。术语“直接耦合”可以意味着两个或更多个要素直接接触。
在各种实施例中，短语“形成、沉积或以其它方式设置在第二特征上的第一特征”可以意味着第一特征形成、沉积或设置在第二特征上方，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其它特征)。
在各种实施例中，在第一层或组件位于第二层或组件上的上下文中的短语“位于”是指第一层或组件直接物理附接到第二层或组件(在第一层和第二层或组件之间没有层或组件)上或物理附接到第二层或组件上，但具有一个或多个中间层或组件。
在各种实施例中，术语“相邻”是指彼此物理接触的层或组件。也就是说，在所述的相邻层或组件之间没有层或组件。例如，与层Y相邻的层X是指与层Y物理接触的层。
在本公开陈述“一个”或“第一”要素或其等同物的情况下，这样的公开包括一个或多个这样的要素，既不要求也不排除两个或更多个这样的要素。此外，用于标识的要素的顺序指示(例如，第一、第二或第三)是用于区分要素的，并且不表明或暗示需要这样的要素或限制这样的要素的数量，也不表明这样的要素的特定位置或顺序，除非另外具体地陈述。

Claims (22)

1.一种集成电路器件，包括：
基板；
电子集成电路(EIC)；
电耦合到所述EIC的光子集成电路(PIC)；以及
玻璃块，所述玻璃块至少部分地在由所述基板限定的空腔中，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光。
2.根据权利要求1所述的集成电路器件，其中，所述EIC的底侧耦合到所述基板的顶侧，并且所述PIC的底侧耦合到所述EIC的顶侧。
3.根据权利要求1或2所述的集成电路器件，还包括在所述基板中的桥接电路，以互连所述EIC和所述集成电路器件的其他组件。
4.根据权利要求3所述的集成电路器件，其中，电耦合所述EIC和所述桥接电路的连接器之间的距离小于电耦合所述EIC和所述PIC的连接器之间的距离。
5.根据权利要求3或4所述的集成电路器件，还包括经由所述桥接电路电耦合到所述EIC的处理器。
6.根据权利要求1-5中任一项所述的集成电路器件，其中，所述玻璃块的光学元件包括波导、反射镜、准直器和聚焦元件中的一个或多个。
7.根据权利要求1-5中任一项所述的集成电路器件，其中，所述玻璃块包括一个或多个插座以接纳可拆卸的光纤阵列单元的导销。
8.根据权利要求1-5中任一项所述的集成电路器件，其中，所述玻璃块至少600μm厚。
9.一种集成电路封装，包括：
封装基板；
电子集成电路(EIC)，耦合到所述封装基板上；
电耦合到所述EIC的光子集成电路(PIC)；
玻璃块，所述玻璃块至少部分地在由所述封装基板限定的空腔中，所述玻璃块限定具有一个或多个光学元件的光学路径以在所述PIC与所述玻璃块的外表面之间引导光；以及
处理器，所述处理器电耦合到所述EIC上。
10.根据权利要求9所述的集成电路封装，其中，所述EIC的底侧耦合到所述基板的顶侧，并且所述PIC的底侧耦合到所述EIC的顶侧。
11.根据权利要求9所述的集成电路封装，其中，还包括所述封装基板中的桥接电路以电耦合所述EIC和所述处理器。
12.根据权利要求11所述的集成电路封装，其中，电耦合所述EIC和所述桥接电路的连接器之间的距离小于电耦合所述EIC和所述PIC的连接器之间的距离。
13.根据权利要求9-12中任一项所述的集成电路封装，其中，所述玻璃块的光学元件包括波导、反射镜、准直器和聚焦元件中的一个或多个。
14.根据权利要求9-12中任一项所述的集成电路封装，其中，所述玻璃块包括一个或多个插座以接纳可拆卸的光纤阵列单元的导销。
15.根据权利要求9-12中任一项所述的集成电路器件，其中，所述玻璃块至少600μm厚。
16.一种***，包括：
集成电路封装，包括：
封装基板；
电子集成电路(EIC)，耦合到所述封装基板上；
电耦合到所述EIC的光子集成电路(PIC)；
玻璃块，所述玻璃块至少部分地在由所述封装基板限定的空腔中并且在所述封装基板的末端处；以及
处理器，电耦合到所述EIC上；以及
耦合到所述集成电路封装的可拆卸光纤阵列单元(FAU)；
其中，所述玻璃块限定所述PIC与所述可拆卸FAU之间的光学路径。
17.根据权利要求16所述的***，其中，所述EIC的底侧耦合到所述基板的顶侧，并且所述PIC的底侧耦合到所述EIC的顶侧。
18.根据权利要求16或17所述的***，其中，所述集成电路封装还包括在所述封装基板中的桥接电路，以电耦合所述EIC和所述处理器。
19.根据权利要求18所述的***，其中，电耦合所述EIC和所述桥接电路的连接器之间的距离小于电耦合所述EIC和所述PIC的连接器之间的距离。
20.根据权利要求16-19中任一项所述的***，其中，所述玻璃块的光学元件包括波导、反射镜、准直器和聚焦元件中的一个或多个。
21.根据权利要求16-19中任一项所述的***，其中，所述FAU包括导销，并且所述玻璃块包括用于接纳所述可拆卸FAU的所述导销的插座。
22.根据权利要求16-19中任一项所述的***，其中，所述玻璃块至少600μm厚。
CN202310745530.8A 2022-07-22 2023-06-21 改进的光子集成电路器件封装 Pending CN117434662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/871473 2022-07-22
US17/871,473 US20240027706A1 (en) 2022-07-22 2022-07-22 Photonics integrated circuit device packaging

Publications (1)

Publication Number Publication Date
CN117434662A true CN117434662A (zh) 2024-01-23

Family

ID=86497438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310745530.8A Pending CN117434662A (zh) 2022-07-22 2023-06-21 改进的光子集成电路器件封装

Country Status (3)

Country Link
US (1) US20240027706A1 (zh)
EP (1) EP4310563A1 (zh)
CN (1) CN117434662A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9507086B2 (en) * 2011-12-30 2016-11-29 Intel Corporation Optical I/O system using planar light-wave integrated circuit
US10627588B2 (en) * 2017-02-27 2020-04-21 Corning Optical Communications LLC Optical interconnection assemblies, glass interconnection substrates, and methods of making an optical connection
US11204466B2 (en) * 2019-11-22 2021-12-21 Corning Research & Development Corporation Optical fiber photonic integrated chip connector interfaces, photonic integrated chip assemblies, and methods of fabricating the same
US20210271037A1 (en) * 2020-02-28 2021-09-02 Corning Research & Development Corporation Optical-electrical substrate providing interconnects for photonic integrated circuit and associated methods
US12029004B2 (en) * 2020-09-18 2024-07-02 Nubis Communications, Inc. Data processing systems including optical communication modules

Also Published As

Publication number Publication date
US20240027706A1 (en) 2024-01-25
EP4310563A1 (en) 2024-01-24

Similar Documents

Publication Publication Date Title
US10598875B2 (en) Photonic package with a bridge between a photonic die and an optical coupling structure
US20220209869A1 (en) Optical transceivers with multi-laser modules
EP4109151A1 (en) Device, method and system for optical communication with a waveguide structure and an integrated optical coupler of a photonic integrated circuit chip
US20230341622A1 (en) Covered cavity for a photonic integrated circuit (pic)
EP4310563A1 (en) Improved photonics integrated circuit device packaging
US20240027710A1 (en) Embedded photonics integrated circuit in glass core of substrate
US20240027697A1 (en) Pluggable optical connector with interfacial alignment features
US20240219632A1 (en) Technologies for integrated graded index lenses in photonic circuits
US20230204877A1 (en) Technologies for a beam expansion and collimation for photonic integrated circuits
US20240027700A1 (en) Technologies for a beam expansion for vertically-emitting photonic integrated circuits
US20230204879A1 (en) Optical packaging using embedded-in-mold (eim) optical module integration
US20240027698A1 (en) Photonics integrated circuit device including metalens structure and system including same
US20230411369A1 (en) Photonics packaging with high-density routing
US20240094476A1 (en) Technologies for a pluggable optical connector
US20240027699A1 (en) Technologies for a beam expansion in glass substrates
US20230204876A1 (en) Technologies for coupling from photonic integrated circuits with an optical isolator
US20230185035A1 (en) Technologies for a pluggable connector for photonic integrated circuits
WO2023245592A1 (en) Technologies for stacked photonic integrated circuit dies
US20230350131A1 (en) Technologies for signal amplification for a photonic integrated circuit
US20220390654A1 (en) Technologies for silicon diffraction gratings
US20230204819A1 (en) Technologies for chip-to-chip optical data transfer background
US20240088199A1 (en) Technologies for glass core inductor
US20230095039A1 (en) Technologies for optical coupling to photonic integrated circuits
US20230341638A1 (en) Thermal structure for a micro-ring resonator (mrr) in a photonic integrated circuit (pic)
US20240030065A1 (en) Multi-die panel-level high performance computing components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication