CN117393634A - 一种雪崩二极管及其制备方法 - Google Patents

一种雪崩二极管及其制备方法 Download PDF

Info

Publication number
CN117393634A
CN117393634A CN202311210548.4A CN202311210548A CN117393634A CN 117393634 A CN117393634 A CN 117393634A CN 202311210548 A CN202311210548 A CN 202311210548A CN 117393634 A CN117393634 A CN 117393634A
Authority
CN
China
Prior art keywords
region
ion implantation
deep trench
avalanche diode
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311210548.4A
Other languages
English (en)
Inventor
郭晨浩
陆建明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhegui Hangzhou Semiconductor Technology Co ltd
Original Assignee
Zhegui Hangzhou Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhegui Hangzhou Semiconductor Technology Co ltd filed Critical Zhegui Hangzhou Semiconductor Technology Co ltd
Priority to CN202311210548.4A priority Critical patent/CN117393634A/zh
Publication of CN117393634A publication Critical patent/CN117393634A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明涉及一种雪崩二极管及其制备方法，该雪崩二极管包括二极管主体区域，以及形成于所述二极管主体区域***的隔离区域，所述隔离区域包括用于形成隔离的深沟槽，所述二极管主体区域包括PN结、形成于所述PN结周围的光吸收区、以及通过对所述光吸收区上邻近所述深沟槽的侧壁进行离子注入而形成的第一载流子收集区域。与现有技术相比，本发明通过侧壁离子注入的方式，构造深度较深且掺杂均匀的空穴吸收区，工艺简单，大幅度降低成本，同时可以增加PDE，降低DCR等。

Description

一种雪崩二极管及其制备方法
技术领域
本发明属于二极管器件技术领域，涉及一种雪崩二极管及其制备方法。
背景技术
雪崩二极管包括APD与SPAD，其中APD是雪崩光电二极管(Avalanche Photodiode)的缩写，SPAD是单光子雪崩二极管(Single Photo Avalanche Diode)的缩写。SPAD的工作原理是当在SPAD上施加一个反向偏置电压(击穿电压Vbd+过载电压Vex)时，光吸收区吸收光信号产生的电子在反偏电压作用下发生雪崩，从而迅速放大光信号，如图1所示。
雪崩二极管工作时一般需要较高的反向偏压，因此一般用深沟槽隔离(deeptrench isolation)隔绝相邻的像元，起到电学隔离的作用。同时，SPAD雪崩可由空穴雪崩或者电子雪崩引起。电子雪崩时，空穴吸收区与阳极相连，收集空穴。如果为空穴雪崩，则原来的“空穴吸收区”会收集电子。
目前SPAD的结构及其制造工艺流程可参见图2所示，一般为：在一硅衬底或硅外延表面，通过不同光罩的定义，对不同区域进行离子注入、退火，以形成第一导电类型半导体102和所述第二导电类型半导体103(两种半导体的导电类型相反)、光吸收区101、载流子收集结构、正极和负极。然后通过光刻定义隔离区域的位置，经过刻蚀介质和硅衬底得到沟槽。然后通过热氧化生长氧化硅(或沉积高介电常数的材料)、沉积多晶硅或者金属等工艺形成所述隔离区域117，进而形成所述雪崩二极管结构。接着，在所述第一导电类型半导体102的上方沉积一层或多层所述绝缘层。通过光刻、刻蚀在绝缘层中形成通孔，然后沉积金属形成通孔接触，紧接着再沉积金属、刻蚀完成金属连接。
对于空穴吸收区，工艺中通常有两种做法：(a)如图3所示，器件含有硅衬底100、阱层101、第一导电类型半导体102、第二导电类型半导体103、PN结正极104、PN结负极105、掩蔽层108等，正面使用高能离子注入后，多次注入后形成载流子吸收区域110a，此工艺的注入次数多达十数次；(b)如图4所示，在器件的沟槽内沉积一层含硼介质118，通过扩散到衬底内部，形成沉积扩散形成的载流子吸收区域110b。但是，这两种方式存在以下问题：(1)离子注入的能量有限，对应注入的深度有限，即空穴收集区深度有限，且离子浓度分布不均匀，同时注入次数多，成本比较高，而且当注入深度比较深时，此种方式需要很高的能量进行离子注入，对衬底的晶格损伤很大；(2)表面沉积含硼的Si，扩散速率比较慢，工艺耗时较长且扩散距离有限。
发明内容
本发明的目的就是为了提供一种雪崩二极管及其制备方法，以通过对邻近深沟槽的侧壁进行离子注入，形成载流子收集区的掺杂，进而得到载流子收集区深度远高于传统工艺的结构，工艺简单，大幅度降低成本，且掺杂均匀，可以极大地提高器件的光探测效率，同时Si/SiO2界面处空穴处于累积状态，可以降低界面的暗电流，减少DCR。
本发明的目的可以通过以下技术方案来实现：
本发明的技术方案之一提供的一种雪崩二极管，包括二极管主体区域，以及形成于所述二极管主体区域***的隔离区域，所述隔离区域包括用于形成隔离的深沟槽，所述二极管主体区域包括PN结、形成于所述PN结周围的光吸收区、以及通过对所述光吸收区上邻近所述深沟槽的侧壁进行离子注入而形成的第一载流子收集区域。
进一步的，离子注入方向与邻近所述深沟槽的侧壁倾斜相交。
进一步的，对所述侧壁进行离子注入的次数为一次或多次。
更进一步的，当离子注入的次数为多次时，不同次离子注入时的离子类型相同或不同，不同次离子注入时的方向相同或不同。
进一步的，侧壁离子注入时，当深沟槽未刻蚀至表面介质层区域且不设置浅槽隔离时，侧壁离子注入区域的离子注入浓度与所述深沟槽底部区域的浓度不同。
进一步的，侧壁离子注入时，当深沟槽刻蚀至表面介质层区域、或设置浅槽隔离时，与深沟槽相通的表面介质层区域或浅槽隔离的表面的离子注入浓度和侧壁离子注入区域的离子注入浓度不同。
进一步的，所述第一载流子收集区域形成于邻近所述深沟槽的单侧侧壁或多侧侧壁。
进一步的，所述光吸收区还进行正面离子注入处理，并形成邻近所述PN结的正极的正面离子注入区域。
进一步的，所述二极管主体区域上还设有降低暗电流结构，其为形成于围绕所述PN结负极的半导体掺杂区域上的功能性掺杂区域，所述功能性掺杂区域接地或连接所述PN结负极，且所述功能性掺杂区域的导电类型与围绕所述PN结负极的半导体掺杂区域的导电类型相反。
本发明的技术方案之二提供了一种雪崩二极管的制备方法，该制备方法包括：
形成二极管主体区域与深沟槽；
对光吸收区上邻近所述深沟槽的侧壁进行离子注入，形成所述第一载流子收集区域。
与现有技术相比，本发明具有以下优点：
(1)本发明在DTI刻蚀得到深沟槽的基础上，对侧壁进行多次离子注入，从而形成载流子收集区域的掺杂。利用这种方法可以得到载流子收集区深度远高于传统工艺的结构，且掺杂均匀，可以极大地提高器件的光探测效率。
(2)在DTI刻蚀得到深沟槽的基础上利用侧壁注入的工艺，工艺简单，成本较低，易于实现。
附图说明
图1为SPAD的工作原理示意图；
图2为现有SPAD的结构示意图；
图3为正面离子注入形成载流子吸收结构工艺示意图；
图4为沉积扩散形成载流子吸收结构工艺示意图；
图5为专利离子注入前工艺及结构示意图；
图6为专利第一次离子注入前工艺及结构示意图；
图7为四次不同旋转角度侧壁离子注入工艺俯视图；
图8为四次不同旋转角度侧壁离子注入工艺及结构示意图；
图9为沟槽形成隔离的结构示意图；
图10为正面不存在STI时侧壁离子注入结构示意图；
图11为两次不同旋转角度侧壁离子注入工艺俯视图；
图12为一次侧壁离子注入形成雪崩二极管的工艺俯视图；
图13为一次侧壁离子注入形成雪崩二极管的结构示意图；
图14为不同类型离子的侧壁离子注入结构示意图；
图15为侧壁离子注入与正面离子注入相结合，调节正极附近电场分布的结构示意图；
图16为增加降低暗电流结构侧壁离子注入结构示意图；
图17为侧壁离子注入前后的示意图(在Si内的颜色深浅代表浓度)；
图18为图17中在DTI侧壁沿水平虚线方向的硼的浓度分布区域；
图19为正面离子注入前后的示意图；
图20为离子注入角度的示意图。
具体实施方式
以下先对本发明提到的几个概念进行解释说明：
1)单光子雪崩二极管(Single Photo Avalanche Diode，SPAD)其工作原理为在SPAD上施加一个反向偏置电压(击穿电压Vbd+过载电压Vex)时，吸收区吸收光信号产生的电子在电场作用下到达雪崩区，在雪崩区内引发雪崩，从而迅速放大光信号。SPAD工作时本质一个被反向偏置的PN结，当施加于其的偏置电压的大小为在雪崩电压Vbd基础上再叠加一个过载电压Vex时，这个PN结将会工作于盖革(Geiger)模式。。
2)雪崩之后，需要控制SPAD的反偏电压降低至雪崩击穿电压以下，从状态2恢复至状态3，实现淬灭。然后再施加过载电压，到达状态1，实现SPAD的复位，以便接收后面的光子(参见图1)。
另外，暗电流：除光电子引发雪崩外，由热效应、隧穿效应等(噪声脉冲)产生的载流子也可能引发雪崩，产生暗电流。对应的信号计数称为暗计数(Dark Count Rate，DCR)。
光子探测效率：Photon detection efficiency(PDE)，光子进入SPAD后能够激发雪崩并被检测到的平均概率。
串扰：Crosstalk，SPAD雪崩时会产生二次光子，到达周围SPAD单元后会有一定概率引发雪崩，引起相应单元错误的计数，称为串扰。
接下来，结合附图和具体实施方式对本发明进行详细说明。本实施方式以本发明技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施方式。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
为得到载流子收集区深度远高于传统工艺的结构，并提高器件的光探测效率，同时降低生产成本且生产工艺更加简单等，本发明提供了一种雪崩二极管，其可参见图6等所示，包括二极管主体区域，以及形成于所述二极管主体区域***的隔离区域，所述隔离区域包括用于形成隔离的深沟槽，所述二极管主体区域包括PN结、形成于所述PN结周围的光吸收区、以及通过对所述光吸收区上邻近所述深沟槽的侧壁进行离子注入而形成的第一载流子收集区域形成于所述二极管主体区域***的隔离区域。
本发明的雪崩二极管中其他未重点进行陈述的部分均表示为本领域的常规技术手段。
在一些具体的实施方式中，请再参见图5等所示，离子注入方向与邻近所述深沟槽的侧壁倾斜相交。更具体的实施方式中，其倾斜的角度范围(以硅衬底为基准面)可以限定在30°以内，此处的倾斜角度(即tilt)定义为离子注入方向与硅衬底表面法线的夹角，示例性的，参见图20等，虚线为离子束在晶圆平面的投影；晶圆的三角形缺口为一个凹槽，可以确定晶圆的位置；Tilt为离子束与晶圆平面法线的夹角；Rotation为离子束在晶圆平面的投影与X轴的夹角。对于注入过程的rotation，例如可以采用45°和135°，这样以特定角度注入离子，，两次即可以完成所有侧壁的离子注入。当然，根据实际需要，这里的角度也可以为其他数值，例如60°等。
在一些具体的实施方式中，对所述侧壁进行离子注入的次数为一次或多次。示例性的，参见图7，对于立体的像元结构，一次注入只能注入像元的部分侧面，因此需要多次注入。经过四次离子注入后，确保像元的每一个侧面都有离子注入。离子注入后，掺杂离子必须热激活。热激活可以通过激光退火实现，也可以与工艺路径中的深沟槽的热氧生长合并，即省去单独的热激活步骤。另外，参见图12，对于要求较低的结构，可以部分注入，比如单个侧面注入。
更具体的实施方式中，当离子注入的次数为多次时，不同次离子注入时的离子类型相同或不同，不同次离子注入时的方向相同或不同。具体的，可以通过注入不同类型的离子以调节像元内部电场分布以及载流子收集的结构。示例性的，参见图14，可以通过第二次侧壁离子注入，在第一次侧壁离子注入所形成的第一载流子收集区域110的基础上，形成与其掺杂类型相反的第三载流子掺杂区域114。
在一些具体的实施方式中，侧壁离子注入时，当深沟槽未刻蚀至表面介质层区域且不设置浅槽隔离时，所述深沟槽底部区域同时被离子注入(并在后续热激活过程中)，此时，侧壁离子注入区域的离子注入浓度与所述深沟槽底部区域的浓度不同。具体的，如果离子注入的离子束与深沟槽侧壁的倾斜相交区域没有到达深沟槽底部，则底部不会有离子注入，这种情况下侧壁离子注入区域的浓度大；而如果离子注入的离子束与深沟槽侧壁的倾斜相交区域覆盖了深沟槽底部，这种情况下底部离子注入浓度大。另外，侧壁离子注入时，当深沟槽刻蚀至表面介质层区域、或设置浅槽隔离时，示例性的，参见图9和图10，与深沟槽相通的表面介质层区域或浅槽隔离的表面的离子注入浓度与侧壁离子注入区域的离子注入浓度不同，这部分离子注入区域记为离子注入区域109(对应存在STI)、或离子注入区域109a(对应不存在STI)。
在一些具体的实施方式中，所述第一载流子收集区域110形成于邻近所述深沟槽的单侧侧壁或多侧侧壁，即可以根据需要对像元结构进行选择性的部分注入或全部注入。
在一些具体的实施方式中，所述光吸收区还进行正面离子注入处理，并形成邻近所述PN结的正极104的正面离子注入区域115，用以调节正极附近的电场分布，如图15所示。
在一些具体的实施方式中，所述光吸收区上还设有降低暗电流结构116，其为形成于围绕所述PN结负极105的第一导电类型半导体102上的功能性掺杂区域，所述功能性掺杂区域接地或连接所述PN结负极105，且所述功能性掺杂区域的导电类型与围绕所述PN结负极105的第一导电类型半导体102的导电类型相反，如图16所示。
另外，本发明还提供了一种雪崩二极管的制备方法，该制备方法包括：
在二极管主体区域的光吸收区上形成所述深沟槽；
对光吸收区上邻近所述深沟槽的侧壁进行离子注入，形成所述第一载流子收集区域。
需要指出的是，现有的雪崩二极管结构有两种工艺路线，(针对背照式像元)。第一种为：主流的背照式工艺路径，晶圆正面注入得到二极管结构，表面进行金属布线，进行Cu-Cu键合，然后刻蚀得到深沟槽，深沟槽里面沉积氧化物，填充金属。第二种为：晶圆正面注入得到二极管结构，然后刻蚀得到深沟槽；深沟槽里面热氧生长，填充金属，表面进行金属布线，然后再进行Cu-Cu键合。(第二种工艺路线的部分工艺可以在前照式像元中得到应用。)
本发明的制备方法主要是在现有雪崩二极管结构的制备工艺的基础上，基于DTI刻蚀得到深沟槽，对邻近深沟槽的侧壁进行多次离子注入，从而形成部分载流子收集区域的掺杂。而关于其他雪崩二极管结构的功能区域或元件则可以按照现有工艺进行。
以上各实施方式可以任一单独实施，也可以任意两两组合或更多的组合进行实施。
下面结合示例性的实施例对上述实施方式进行更详细的说明。需要指出的是，下面的实施例是在第一种背照式工艺的基础上进行说明，且对应的是P型衬底或者P型外延。如果是N型衬底或N型外延，不同区域的掺杂类型相反，P型变为N型，N型变为P型。
实施例1：
对于本实施例提供的雪崩二极管及其制备工艺，可先参考图5所示，在进行侧壁离子注入前，先构建二极管主体区域，此时，其包括硅衬底100、阱层101、第一导电类型半导体102(其为N型掺杂区域)、第二导电类型半导体103(其为P型掺杂区域)、PN结的正极104、PN结的负极105、浅槽隔离105(STI，一般为氧化硅，以减少离子注入对衬底侧壁的损伤)，背面的载流子收集结构107、以及用于侧壁离子注入时的掩蔽层108(其可以为光刻胶，或者介质层，例如氧化硅、氮化硅等，或者二者的组合)。结合图5可知，在侧壁离子注入时，不同于现有的正面离子注入工艺，其离子注入方向是与硅衬底呈一定角度倾斜注入的，可以在较低离子注入能量下使得掺杂深度很深，避免了正向高能离子注入对衬底的损伤。同时离子注入次数较少，成本比较低，工艺简单，且掺杂离子分布均匀。
在进行第一次侧壁离子注入后的形貌可以参见图6所示，可见，在二极管主体区域上邻近深沟槽的侧壁形成有第一载流子收集区域110。另外，需要指出的是，在侧壁离子注入形成第一载流子收集区域110的同时，浅槽隔离106的上部也会被离子注入，形成离子注入区域109，且注入浓度高于侧壁离子注入区域的浓度，这里的离子注入区域109与PN结的正极104在宽度上并没有确定的大小关系，具体大小可以通过光刻尺寸与离子注入能量调节。
另外，对于立体的像元结构，一次注入只能注入像元的部分侧面，因此需要多次注入，如图7所示，其圆形代表晶圆，方块代表像元，经过四次离子注入后，确保像元的每一个侧面都有离子注入，离子注入后，掺杂离子必须热激活。另外，这里需要指出的是，对于本实施例所采用的第一种工艺途径，可以使用激光退火，而如果对于采用第二种工艺路径制备的雪崩二极管的话，还可以与深沟槽的热氧生长合并，在热氧生长的高温环境下，掺杂离子被激活，省去热激活这一步骤。此时，形成如图8所示器件结构。
当侧壁离子注入完成后，可以在深沟槽内生长氧化物并填充金属，这样生长的氧化物可以使用ALD原子沉积，另外，需要指出的是，对于第二种工艺路线而言，因为此时还未沉积金属，还可以使用热氧生长氧化硅。此时，深沟槽区域可以先沉积DTI介质层111，再沉积金属层112，以防止光学串扰，其中，DTI介质层111，以隔离衬底与金属，具体可参见图9所示。
实施例2：
与实施例1相比，绝大部分都相同，除了本实施例中，不存在STI，如图10所示，此时，侧壁注入的离子会直接注入到像元表面的介质层113中，形成位于像元表面的介质层上的离子注入区域109a，此处注入到表面介质层的离子掺杂浓度高于侧壁离子注入区域的浓度。
实施例3：
与实施例1相比，绝大部分都相同，除了本实施例中：参见图11所示，通过倾斜特定角度，如45°、135°，两次即可完成侧壁离子注入。
实施例4：
与实施例1相比，绝大部分都相同，除了本实施例中，由于对器件性能要求较低，因此，对离子注入的要求较低，此时，可参见图12所示，可以采用部分注入的方式，例如仅对单个侧面进行离子注入，此时所得到的器件结构可参见图13所示。
实施例5：
与实施例1相比，绝大部分都相同，除了本实施例在进行侧壁离子注入时，对每个侧面均进行了多次离子注入，且注入离子的类型也不同，这样，参见图14所示，本实施例得到的器件结构在第一次侧壁离子注入所形成的第一载流子收集区域110的基础上，还形成与其掺杂类型相反的掺杂区域114。
实施例6：
与实施例1相比，绝大部分都相同，除了本实施例还对侧壁的载流子收集区域和正面离子注入工艺相结合，形成邻近PN结的正极的正面离子注入区域115，用以调节正极附近的电场分布，参见图15所示。
实施例7：
与实施例1相比，绝大部分都相同，除了本实施例在SPAD中增加降低暗电流结构，参见图16所示，具体为在第一导电类型半导体102的中间区域加工形成P型掺杂区域116，此时，对应的PN结的负极105的位置在位于P型掺杂区域116旁。P型掺杂区域116进行接地或连接负极，其可作为空穴的收集区，可以降低衬底表面和高场强区域的暗电流。
另外，当SPAD雪崩由空穴雪崩引起时，此处第一导电类型半导体102、第二导电类型半导体103的掺杂类型与上述情况正好相反，即此时，第一导电类型半导体102为P型掺杂区域，第二导电类型半导体103为N型掺杂区域，对应的，上述P型掺杂区域116也调整为N型掺杂区域，另外，PN结正极与PN结负极的极性与位置也需要对应对调调整，
实施例8：
在实施例1的结构基础上，本实施例选择在硼浓度为1×1014cm-3的Si中做一个DTI(即深沟槽)，然后侧壁离子注入1×1015cm-2的硼的剂量，注入角度rotation＝90°，tilt＝5°，得到如图17所示的结构，其中，左图为离子注入前，右图为离子注入后，从图中可以看出，DTI底部也是有离子注入的，在离子注入能量500keV的条件下形成了了8um的深度，这样的深度远非正面离子注入所能达到。同时只需四次注入即可形成整个器件侧面的载流子收集结构。而在正面离子注入的仿真中，结合图19可知，注入次数高达17次，正面离子注入最高注入能量是7MeV(侧壁注入的14倍)，这样高能量注入会增加衬底晶格损伤，降低器件性能，同时也对掩蔽层和光刻胶对离子束的阻挡提出了巨大挑战。
图18则显示了上述工艺后在DTI侧壁器件沿虚线方向的硼的浓度分布，从图中可知，总体上看，经过退火之后，硼的掺杂浓度从侧壁到器件内部逐渐降低。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (10)

1.一种雪崩二极管，其特征在于，包括二极管主体区域，以及形成于所述二极管主体区域***的隔离区域，所述隔离区域包括用于形成隔离的深沟槽，所述二极管主体区域包括PN结、形成于所述PN结周围的光吸收区、以及通过对所述光吸收区上邻近所述深沟槽的侧壁进行离子注入而形成的第一载流子收集区域。
2.根据权利要求1所述的一种雪崩二极管，其特征在于，离子注入方向与邻近所述深沟槽的侧壁倾斜相交。
3.根据权利要求1所述的一种雪崩二极管，其特征在于，对所述侧壁进行离子注入的次数为一次或多次。
4.根据权利要求3所述的一种雪崩二极管，其特征在于，当离子注入的次数为多次时，不同次离子注入时的离子类型相同或不同，不同次离子注入时的方向相同或不同。
5.根据权利要求1所述的一种雪崩二极管，其特征在于，侧壁离子注入时，当深沟槽未刻蚀至表面介质层区域且不设置浅槽隔离时，侧壁离子注入区域的离子注入浓度与所述深沟槽底部区域的浓度不同。
6.根据权利要求1所述的一种雪崩二极管，其特征在于，侧壁离子注入时，当深沟槽刻蚀至表面介质层区域、或设置浅槽隔离时，与深沟槽相通的表面介质层区域或浅槽隔离的表面的离子注入浓度和侧壁离子注入区域的离子注入浓度不同。
7.根据权利要求1所述的一种雪崩二极管，其特征在于，所述第一载流子收集区域形成于邻近所述深沟槽的单侧侧壁或多侧侧壁。
8.根据权利要求1所述的一种雪崩二极管，其特征在于，所述光吸收区还进行正面离子注入处理，并形成邻近所述PN结的正极的正面离子注入区域。
9.根据权利要求1所述的一种雪崩二极管，其特征在于，所述二极管主体区域上还设有降低暗电流结构，其为形成于围绕所述PN结负极的半导体掺杂区域上的功能性掺杂区域，所述功能性掺杂区域接地或连接所述PN结负极，且所述功能性掺杂区域的导电类型与围绕所述PN结负极的半导体掺杂区域的导电类型相反。
10.如权利要求1-9任一所述的一种雪崩二极管的制备方法，其特征在于，该制备方法包括：
形成二极管主体区域与深沟槽；
对光吸收区上邻近所述深沟槽的侧壁进行离子注入，形成所述第一载流子收集区域。
CN202311210548.4A 2023-09-19 2023-09-19 一种雪崩二极管及其制备方法 Pending CN117393634A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311210548.4A CN117393634A (zh) 2023-09-19 2023-09-19 一种雪崩二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311210548.4A CN117393634A (zh) 2023-09-19 2023-09-19 一种雪崩二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN117393634A true CN117393634A (zh) 2024-01-12

Family

ID=89439995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311210548.4A Pending CN117393634A (zh) 2023-09-19 2023-09-19 一种雪崩二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN117393634A (zh)

Similar Documents

Publication Publication Date Title
US11329185B2 (en) Avalanche diode along with vertical PN junction and method for manufacturing the same field
CN105185796B (zh) 一种高探测效率的单光子雪崩二极管探测器阵列单元
JP5837689B2 (ja) 光子計数ｕｖ−ａｐｄ
US20080079045A1 (en) Reduced crosstalk cmos image sensors
CN113314638B (zh) 近红外单光子雪崩二极管探测器及制作方法
EP3206234B1 (en) Semiconductor element with a single photon avalanche diode and method for manufacturing such semiconductor element
CN209804690U (zh) 半导体紫外光光电检测器和紫外辐射检测***
US20200185560A1 (en) Spad-type photodiode
US11296247B2 (en) Photodetector with a buried layer
CN114975657B (zh) Spad器件结构、spad探测器及spad器件结构制备方法
KR20070104422A (ko) 증가된 청색광 감도를 가지는 광감지 소자, 그 제조 방법및 작동 방법
CN114242826A (zh) 单光子雪崩二极管及其形成方法
CN116207179A (zh) 一种垂直型单光子雪崩二极管器件及其制备方法
CN115548157B (zh) 一种具有宽漂移区的双结单光子雪崩二极管及其制备方法
US20220310867A1 (en) Spad photodiode
US20220149087A1 (en) Single-photon avalanche diode devices with shaped junction regions
CN117393634A (zh) 一种雪崩二极管及其制备方法
JP2023098820A (ja) 半導体基板内にゲルマニウム領域を配置した半導体装置
JP2012174783A (ja) フォトダイオードおよびフォトダイオードアレイ
JP6194524B2 (ja) ノイズ電流を抑制したフォトダイオード及びそれを形成する方法
CN112510058A (zh) 一种集成光电传感器及其制备方法
KR101707896B1 (ko) 실리콘 광 증배 소자
CN217426769U (zh) 光电二极管
CN111446269B (zh) 一种cmos图像传感器结构及制造方法
CN114420777B (zh) 雪崩光电二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination