CN117337071A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117337071A
CN117337071A CN202310769989.1A CN202310769989A CN117337071A CN 117337071 A CN117337071 A CN 117337071A CN 202310769989 A CN202310769989 A CN 202310769989A CN 117337071 A CN117337071 A CN 117337071A
Authority
CN
China
Prior art keywords
layer
transistor
insulating layer
semiconductor layer
present disclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310769989.1A
Other languages
English (en)
Inventor
崔召熙
李俊昊
柳成彬
李成秦
李帝贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117337071A publication Critical patent/CN117337071A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置，包括：基板，具有显示区域和非显示区域；第一晶体管，包括基板上的第一半导体层、第一半导体层上的第一绝缘层、第一绝缘层上的第一栅极和第一栅极上的第二绝缘层；第二晶体管，包括基板上的第二半导体层和第一绝缘层上的第二栅极；以及第三晶体管，包括基板上的第三半导体层和第二绝缘层上的第三栅极。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年6月30日向韩国提交的韩国专利申请第10-2022-0080937号的权益和优先权，出于所有目的，该申请通过引用并入本文，如同全文记载于本文中。
技术领域
本公开涉及一种显示装置，更具体地，涉及一种通过提高晶体管的性能提高了性能的显示装置。
背景技术
显示装置可以包括液晶显示(LCD)装置、场发射显示(FED)装置和有机发光二极管(OLED)显示装置。这些显示装置中的OLED显示装置可以是自发光显示装置。自发光显示装置包括多个子像素，并且可以在多个子像素的每一个中设置发光器件来发光而不需要单独光源。由于自发光显示装置与其他显示装置相比具有响应速度快以及发光效率、亮度和视角方面的优点，因此自发光型的显示装置得到了广泛的发展。
此外，由于发光器件可以形成在柔性基板上，显示屏可以具有例如弯曲形状或折叠形状的各种形状。OLED显示装置由于具有优异的薄的特性而可以应用于例如智能手表的小型电子设备。
另外，为了用作显示静止图像的智能手表的显示装置，需要包括防止静止图像中的漏电流的新结构的晶体管的显示装置。因此，提出了氧化物半导体的半导体层被用作具有阻挡漏电流的优点的薄膜晶体管。
发明内容
由于包括不同半导体层(例如，多晶半导体层和氧化物半导体层)的显示装置是通过形成多晶半导体层的工艺和形成氧化物半导体层的工艺来制造的，所以制造工序复杂。另外，由于多晶半导体层和氧化物半导体层对化学气体具有不同的特性，所以需要更复杂的工艺。
与具有多晶半导体层的薄膜晶体管相比，具有氧化物半导体层的薄膜晶体管更灵敏地响应阈值电压的变化。此外，当具有氧化物半导体层的薄膜晶体管由于电流应力(current stress)而发生变化时，显示装置的图像和可靠性受到具有氧化物半导体层的薄膜晶体管的影响。另外，由于具有氧化物半导体层的薄膜晶体管相对于单位电压变化具有较大的电流变化，因此需要精确电流控制的较低的灰度级区域发生劣化。
发明人已经认识到上述问题，并且已经进行了大量的减小阈值电压的变化并且改善显示装置的性能的研究和实验。通过大量的研究和实验，减小了由于电流应力引起的电流变化率，并且发明了一种性能得到提高的新的显示装置。
本公开的一个或多个方面是提供一种通过提高晶体管的性能提高了性能的显示装置。
本公开的另外的特征、优点和方面在本公开内容中阐述并且部分地也将从本公开内容中显而易见或者可以通过本公开的实践获知。本公开的其他特征、优点和方面可以通过本公开内容中具体指出的结构来实现和取得，或者可以从本文的书面描述、权利要求以及附图中导出。
为了实现本公开的这些和其他优点和方面，如本文所实施和广泛描述的，一种显示装置可以包括：基板，具有显示区域和非显示区域；第一晶体管，包括基板上的第一半导体层、第一半导体层上的第一绝缘层、第一绝缘层上的第一栅极和第一栅极上的第二绝缘层；第二晶体管，包括基板上的第二半导体层和第一绝缘层上的第二栅极；以及第三晶体管，包括基板上的第三半导体层和第二绝缘层上的第三栅极。
在本公开的另一方面中，一种显示装置可以包括：基板，具有显示区域和非显示区域；第一晶体管，包括基板上的第一半导体层、第一半导体层上的第一绝缘层和第一绝缘层上的第一栅极；第二晶体管，包括基板上的第二半导体层、第二半导体层上的第一绝缘层和第一绝缘层上的第二栅极；以及第三晶体管，包括基板上的第三半导体层、第三半导体层上的第一绝缘层、第一绝缘层上的第二绝缘层和第二绝缘层上的第三栅极。
在另一个实施例中，显示装置可以包括基板和第一晶体管，基板具有显示区域和非显示区域，第一晶体管包括：基板上的第一半导体层，第一半导体层包含氧化物半导体；第一半导体层上的第一绝缘层的至少一部分；以及第一绝缘层的该一部分上的第一栅极。显示装置还可以包括第二晶体管，第二晶体管包括：基板上的第二半导体层；第二半层体层上的第一绝缘层；以及第一绝缘层上的第二栅极。显示装置还可以包括：第三晶体管，第三晶体管包括基板上的第三半导体层，第三半导体层包含氧化物半导体。第三半导体层可以包括沟道区域、源极区域和漏极区域。第一绝缘层的至少另一部分可以设置在第三半导体层上，第二绝缘层的至少一部分可以设置在第一绝缘层上，并且第三栅极可以设置在第二绝缘层上。源极区域和漏极区域的至少一部分可以通过第一绝缘层的设置为与第三半导体层相邻的一部分的一个端部与第一绝缘层的另一部分之间的区域暴露。暴露的部分可以被掺杂有掺杂剂。在查阅下述附图和详细说明后，其他***、方法、特征和优点对于本领域技术人员来说将是或将变为显而易见的。意在所有这种另外的***、方法、特征和优点被包括在本说明书之内，在本公开的范围之内，并且由所附权利要求保护。本节中的任何内容都不应被视为对权利要求的限制。下面结合本公开的方面讨论进一步的方面和优点。
应当理解，本公开的前述描述和以下描述均是示例性和解释性的，并且旨在提供对所要求保护的本公开的进一步解释。
附图说明
包括附图以提供对本公开的进一步理解，附图被并入并构成本公开的一部分，图示本公开的方面和实施例，并且与说明书一起用于解释本公开的原理。
图1示出了根据本公开的实施例的显示装置。
图2是示出根据本公开的实施例的显示装置的显示面板的平面图。
图3是示出根据本公开的实施例的显示装置的触摸部的平面图。
图4示出了根据本公开的实施例的显示装置的像素电路。
图5是根据本公开的实施例的沿图1的线I-I’截取的剖视图。
图6A是示出根据本公开的另一实施例的显示装置的剖视图。
图6B是示出根据本公开的另一实施例的显示装置的剖视图。
图7A至图7C是示出根据本公开的另一实施例的显示装置的制造方法的剖视图。
在整个附图和具体实施方式中，除非另有说明，否则相同的附图标记应被理解为指代相同的元件、特征和结构。为了清楚、说明和方便起见，层、区域和元件的尺寸、长度和厚度以及对其的描述可能被夸大。
具体实施方式
现在详细参考本公开的实施例，实施例的示例可以在附图中图示。在下面的描述中，当已知的功能或配置的详细描述可能不必要地模糊本公开的方面时，为了简洁起见可以省略其详细描述。所描述的处理步骤和/或操作的进展是示例。然而，除了必须以特定顺序发生的步骤和/或操作以外，步骤和/或操作的顺序不限于在此所阐述的并且可以被改变。
本公开的优点和特征及其实现方法通过参考附图描述的示例实施例来阐明。然而，本公开可以以不同的形式实施并且不应被解释为限于本文阐述的示例实施例。而是，这些示例实施例是示例并且被提供以使得本公开可以是彻底和完整的从而协助本领域技术人员充分理解本公开而不限制本公开的保护范围。
在用于描述本公开的各种示例实施例的附图中公开的形状、尺寸、面积、比率、角度、数量等仅是示例，因此本公开不限于图示的细节。在整个附图中，相同的附图标记指代相同的元件。
在使用术语“包括”、“具有”、“包含”、“含有”、“构成”、“组成”、“形成”等时，可以添加一个或多个其他元件，除非使用例如“仅”等的术语。在本公开中使用的术语仅是为了描述特定的实施例而使用的，并且不旨在限制本公开的范围。本文中使用的术语仅是为了描述示例实施例而使用的，并且不旨在限制本公开的范围。单数形式的术语可以包括复数形式，除非上下文另有明确指示。词语“示例性”用于表示作为示例或例释。实施例是示例实施例。方面是示例方面。本文中作为“示例”描述的任何实施方案不一定被解释为优选或优于其他实施方案。
在一个或多个方面中，元件、特征或相应信息(例如，水平、范围、尺寸、大小等)被解释为包括误差或容差范围，即使没有提供这种误差或容差范围的明确说明。误差或容差范围可由各种因素(例如，工艺因素、内部或外部冲击、噪声等)引起。另外，术语“可以”涵盖术语“能够”的所有含义。
在描述位置关系时，例如使用“上”、“上方”、“下”、“下方”、“附近”、“靠近”或“相邻”、“旁边”、“邻近”等描述两个部分之间的位置关系时，一个或多个其他部分可以位于该两个部分之间，除非使用更具限制性的术语，例如“紧接”、“直接”或“紧密”。例如，当一个结构被描述为位于另一个结构“上”、“上方”、“下”、“下方”、“附近”、“靠近”或“相邻”、“旁边”、“邻近”时，该描述应该被解释为包括结构彼此接触的情况以及一个或多个附加结构被设置在其间的情况。此外，术语“前”、“后”、“背”、“左”、“右”、“顶”、“底”、“向上”、“向下”、“上部”、“下部”、“上”、“下”、“列”、“行”、“垂直”、“水平”等指任意的参照系。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“接下来”、“之前”、“先前”、“先于”等时，可以包括不连续或非顺序的情况，除非使用更具限制性的术语，例如“刚好”、“立即”或“直接”。
应理解，尽管术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不背离本公开的范围的情况下，第一元件可以是第二元件，并且类似地，第二元件可以是第一元件。另外，在不背离本公开的范围的情况下，第一元件、第二元件等可以根据本领域技术人员的方便而任意命名。术语“第一”、“第二”等可以用于将部件彼此区分，但部件的功能或结构不受部件前面的序号或部件名称的限制。
在描述本公开的元件时，可以使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等。这些术语旨在从其他元件中识别出相应的元件，而这些术语并不用于定义元件的本质、基础、顺序或数量。
对于一个元件“连接”、“结合”、“附接”或“粘附”到另一个元件或层的表述，该元件或层不仅可以直接连接、结合、附接或粘附到另一个元件或层，而且可以通过设置或***元件或层之间的一个或多个中间元件或层间接地连接、结合、附接或粘附到另一个元件或层，除非另有说明。对于一个元件或层与另一元件或层“接触”、“重叠”等的表述，该元件或层不仅可以与另一元件或层直接接触、重叠等，而且可以通过设置或***元件或层之间的一个或多个中间元件或层与另一元件或层间接接触、重叠等，除非另有说明。
术语“至少一个”应理解为包括一个或多个相关所列项的任意和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两项或更多项提出的所有项的组合以及第一项、第二项或者第三项中的仅一个。
第一元件、第二元件“和/或”第三元件的表述应理解为第一元件、第二元件和第三元件之一或者理解为第一元件、第二元件和第三元件的任意或所有组合。例如，A、B和/或C可以仅指A；仅指B；仅指C；A、B和C的任意或部分组合；或A、B和C的全部。另外，表述“元件A/元件B”可以理解为元件A和/或元件B。
在一个或多个方面中，术语“之间”和“之中”可以仅为了方便而互换使用，除非另有说明。例如，表述“在多个元件之间”可被理解为在多个元件之中。在另一示例中，表述“在多个元件之中”可被理解为在多个元件之间。在一个或多个示例中，元件的数量可以是两个。在一个或多个示例中，元件的数量可以多于两个。
在一个或多个方面中，短语“彼此”和“相互”可以仅为了方便而互换使用，除非另有说明。例如，表述“彼此不同”可被理解为相互不同。在另一示例中，表述“相互不同”可被理解为彼此不同。在一个或多个示例中，前述表述中涉及的元件的数量可以是两个。在一个或多个示例中，前述表述中涉及的元件的数量可以多于两个。在一个或多个方面中，短语“之中的一个或多个”和“其中的一个或多个”可以仅为了方便而互换使用，除非另有说明。
在本公开中，“显示装置”可以包括狭义上的显示装置，例如，包括显示面板和用于驱动显示面板的驱动部的液晶模块(LCM)、有机发光二极管(OLED)模块和量子点(QD)模块。另外，术语“显示装置”可以包括包含LCM、OLED模块和QD模块的完整产品(或最终产品)，例如笔记本电脑、电视机、计算机显示器、包括汽车显示装置或车辆以外的形状的设备显示装置、以及例如智能电话或电子板的移动电子设备的一组电子设备或一组设备(或一套装置)。
因此，本公开的显示装置可以包括具有LCM、OLED模块和QD模块的最终用户装置的应用产品或一套装置以及例如LCM、OLED模块和QD模块的狭义上的显示装置
根据本公开的一些实施例，具有显示面板和驱动部的LCM、OLED模块和QD模块可以被表示为“显示装置”，并且包括LCM、OLED模块和QD模块的完整产品的电子设备可以被表示为“一套装置”。例如，狭义上的显示装置可以包括液晶、有机发光二极管和量子点的显示面板以及用于驱动显示面板的控制部的源印刷电路板(PCB)，并且一套装置可以进一步包括电连接至源PCB以控制整个一套装置的一组控制部的一组PCB。
本公开的显示面板可以包括各种显示面板，例如液晶显示面板、有机发光二极管显示面板、量子点显示面板和电致发光显示面板。本公开的显示面板不限于具有用于有机发光二极管显示面板的柔性基板和下背板支撑件的边框可弯曲的特定显示面板。用于本公开的显示装置的显示面板的形状或尺寸不限于此。
例如，当显示面板为有机发光二极管显示面板时，显示面板可以包括多条栅极线、多条数据线以及多条栅极线和多条数据线的交叉区域中的像素。显示面板可以包括用于选择性地向每个像素施加电压的元件的具有薄膜晶体管的阵列、阵列上的发光元件层以及覆盖发光元件层的封装基板或封装部。封装部可以保护薄膜晶体管和发光元件层免受外部冲击，并且可以防止水分或氧气渗透到发光元件层中。此外，阵列上的层可以包括无机发光层，例如纳米尺寸的材料层或量子点。
本公开的各种实施例的特征可以部分地或全部地组合或彼此结合，并且可以不同地相互操作、链接或驱动在一起。本公开的实施例可以彼此独立地实施，或者可以以共同依赖或相关的关系一起实施。在一个或多个方面中，根据本公开的各种实施例的每个设备的部件可操作地结合和配置。
除非另有定义，否则本文使用的术语(包括技术术语和科学术语)具有与示例实施例所属领域普通技术人员通常理解的相同的含义。应进一步理解，例如在常用词典中定义的术语应被解释为具有例如与它们在相关技术背景下的含义一致的含义，并且不应以理想化或过于正式的含义解释，除非本文另有明确定义。
在下面的描述中，将参照附图详细描述本公开的各种示例实施例。关于各个附图的元件的附图标记，可以在其他附图中指代相同的元件，并且相似的附图标记可以指代相似的元件，除非另有说明。此外，为了描述方便，附图中图示的元件中的每一个的比例、尺寸、大小和厚度可以不同于实际的比例、尺寸、大小和厚度，因此本公开的实施例不限于附图中所示的比例、尺寸、大小和厚度。
图1示出了根据本公开的实施例的显示装置。
根据本公开的实施例的显示装置1000可以包括显示面板102。显示面板102可以包括基板101上的显示区域AA和显示区域AA的周围的非显示区域NA。
基板101可以包括具有柔性的塑料材料以弯曲。例如，基板101可以包括聚酰亚胺(PT)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)和环烯烃共聚物(COC)等，但本公开的实施例不限于此。例如，不排除将玻璃作为基板101的材料。在本公开的另一实施例中，基板101可以包括例如硅片的半导体材料。
显示区域AA可以是设置有多个子像素PX并显示图像的区域。多个子像素PX中的每一个可以是发光的独立单元。发光元件和驱动电路可以设置在多个子像素PX的每一个中。例如，用于显示图像的显示元件和用于驱动显示元件的电路部可以设置在多个子像素PX中的每一个中。当显示装置1000是有机发光二极管显示装置时显示元件可以包括有机发光元件，并且当显示装置1000是液晶显示装置时显示元件可以包括液晶元件。多个子像素PX可以包括红色子像素PX、绿色子像素PX、蓝色子像素PX和/或白色子像素PX，但本公开的实施例不限于此。
非显示区域NA可以是不显示图像的区域。非显示区域NA可以是设置有各种线(或布线)和用于驱动显示区域AA中的多个子像素PX的驱动集成电路的区域。例如，数据驱动部104和栅极驱动部103中的至少一个可以设置在非显示区域NA中，但本公开的实施例不限于此。
非显示区域NA可以是包围显示区域AA的区域。例如，非显示区域NA可以设置在显示区域AA的周围。非显示区域AA可以是从显示区域AA延伸的区域或未设置多个子像素PX的区域，但本公开的实施例不限于此。不显示图像的非显示区域NA可以是边框区域或者可以进一步包括基板101弯曲的弯曲区域BA，但本公开的实施例不限于此。
多条数据线DL和多条栅极线GL可以设置在显示区域AA中。例如，多条数据线DL可以以行或列设置，并且多条栅极线GL可以以列或行设置。子像素PX可以设置在由数据线DL和/或栅极线GL限定的区域中。
显示区域AA的子像素PX可以包括薄膜晶体管(TFT)或具有半导体层的晶体管。例如，TFT或晶体管可以包含氧化物半导体材料，但本公开的实施例不限于此。例如，TFT可以是晶体管，但不限于术语。
根据本公开的实施例，包括栅极驱动电路的栅极驱动部103可以设置在非显示区域NA中。栅极驱动部103的栅极驱动电路可以通过向多条栅极线GL依次提供扫描信号来依次驱动显示区域AA的像素行。例如，像素行可以是包括连接到一条栅极线的子像素的行。栅极驱动电路可以被称为扫描驱动电路，但不限于术语。
栅极驱动电路可以包括具有多晶半导体层的TFT或具有氧化物半导体层的TFT。或者，栅极驱动电路可以包括一对具有多晶半导体层的TFT和具有氧化物半导体层的TFT。当非显示区域NA中的TFT和显示区域AA中的TFT包括相同的半导体材料时，非显示区域NA中的TFT和显示区域AA中的TFT可以通过相同的工艺同时形成，但本公开的实施例不限于此。
栅极驱动电路可以包括移位寄存器、电平移位器等。
如在根据本公开的实施例的显示装置中那样，栅极驱动电路可以为面板内栅极(GIP)型，以直接设置在基板101上。
包括栅极驱动电路的栅极驱动部103可以向多条栅极线GL依次提供具有ON(导通)电压或OFF(截止)电压的扫描信号。
根据本公开的实施例的栅极驱动部103可以使用包括由多晶半导体材料形成的半导体层的TFT直接形成在基板101上，并且也可以使用包括由多晶半导体材料形成的半导体层的TFT和包括由氧化物半导体材料形成的半导体层的TFT的互补金属氧化物半导体(C-MOS)直接形成在基板101上。
当形成具有氧化物半导体层的TFT和具有多晶半导体层的TFT时，由于沟道中的较高的电子迁移率，可以取得较高的分辨率和较低的功耗。
根据本公开的实施例的显示装置1000可以进一步包括包含数据驱动电路的数据驱动部104。当由包括栅极驱动电路的栅极驱动部103选择栅极线GL时，数据驱动部104的数据驱动电路可以将数字型的图像数据转换成模拟型的数据电压并且可以将数据电压提供给多条数据线DL。
设置在基板101处的多条栅极线GL可以包括多条扫描线和多条发光线等。多条扫描线和多条发光线可以是将不同类型的栅极信号(例如，扫描信号和发光信号)传输到不同类型的晶体管(例如，扫描晶体管和发射晶体管)的栅极节点的布线。
包括栅极驱动电路的栅极驱动部103可以包括将扫描信号输出到多条扫描线(其为一种栅极线GL)的扫描驱动电路和将发光信号输出到多条发光控制线(其为另一种栅极线GL)的发光驱动电路。
根据本公开的实施例的显示面板102可以包括基板101被弯曲的弯曲区域BA。除弯曲区域BA以外，基板102可以保持平坦状态。
数据线DL可以被设置成穿过弯曲区域BA并且各种数据线DL可以连接到数据焊盘。
图2示出了根据本公开的实施例的显示装置的显示面板。图3示出了根据本公开的实施例的显示装置的触摸部。
参照图2和图3，根据本公开的实施例的显示装置1000可以包括显示区域AA和非显示区域NA。显示区域AA可以具有图像显示和触摸感测的功能。非显示区域NA可以设置在显示区域AA外部。显示区域AA可以被称为有源区域、像素矩阵区域或触摸感测区域，但本公开的实施例不限于此。非显示区域NA可以被称为边框区域、非有源区域或触摸非感测区域，但本公开的实施例不限于此。
根据本公开的第一实施例的显示装置1000可以包括显示面板102和封装部300。
显示面板102可以被配置为显示图像。例如，显示面板102可以包括具有多个TFT的电路元件层和具有用于图像显示的多个发光元件的发光元件层。封装部300可以被设置成密封(或封装)显示面板102上的发光元件层。具有触摸感测功能的触摸部可以设置在封装部300上方，缓冲层插设于其间。缓冲层可以具有较大的厚度并且可以由有机材料形成，但本公开的实施例不限于此。缓冲层的端部和封装部300的端部可以被设置为陡峭形状以具有陡峭形状的端部轮廓，但本公开的实施例不限于此。显示装置1000可以在触摸部上进一步包括光学功能膜，例如偏光膜、光学透明粘合剂(OCA)、覆盖基板和保护膜(或保护层)，但本公开的实施例不限于此。
包括用于显示图像的多个子像素PX的像素阵列和多条第一信号线可以设置在显示面板102的显示区域AA中。多个子像素PX可以包括红色子像素、绿色子像素和蓝色子像素。多个子像素PX可以进一步包括白色子像素以增加亮度，但本公开的实施例不限于此。
多个子像素PX中的每一个可以连接到包括栅极线GL、数据线DL和电力线PL的多条第一信号线。多个子像素PX中的每一个可以包括发光元件和独立地驱动发光元件的像素电路。发光元件可以包括有机发光二极管、量子点发光二极管或无机发光二极管，但本公开的实施例不限于此。可以在下文中示例性地示出有机发光二极管。
包括连接到显示区域AA的多条第二信号线和多个焊盘D-PD的电路元件层可以设置在显示面板102的非显示区域NA中。非显示区域NA中的多条第二信号线可以包括连接到显示区域AA中的多条第一信号线(GL、DL、PL等)的链接线、电源线等。用于连接非显示区域NA中的多条第二信号线和驱动部的多个焊盘D-PD可以设置在非显示区域NA的一侧(或一部分)上设置的焊盘区域中。显示面板102可以包括多个焊盘D-PD之中的下焊盘，并且可以具有连接到设置在后面将要描述的触摸部上的上焊盘的结构。
驱动显示区域AA中的多条栅极线GL的栅极驱动部103可以设置在显示面板102的非显示区域NA的一个部分或两个部分中。包括至少一个或多个TFT的栅极驱动部103可以与显示区域AA中的TFT一起形成在电路元件层中。栅极驱动部103可以通过非显示区域NA中的多条第二信号线和多个焊盘D-PD接收来自驱动部的多个控制信号。
驱动部可以安装在设置有多个焊盘D-PD的焊盘区域中或者可以安装在电路膜上。或者，驱动部可以通过各向异性导电膜连接到多个焊盘D-PD，但本公开的实施例不限于此。电路膜可以包括膜上芯片(COF)、柔性印刷电路(FPC)和柔性扁平电缆(FFC)中的一个，但本公开的实施例不限于此。驱动部可以包括时序控制部、伽马电压产生部和数据驱动部，但本公开的实施例不限于此。
显示面板102上的封装部300可以与整个显示区域AA重叠。封装部300可以延伸至非显示区域NA以与非显示区域NA中的坝部(DAM)重叠。封装部300可以密封显示面板102的发光元件以保护发光元件。例如，封装部300可以阻挡水分和氧气的渗透以保护发光元件。封装部300可以具有阻挡颗粒流入或流动的包括至少一个或多个无机封装层和至少一个或多个有机封装层的层叠结构，但本公开的实施例不限于此。封装部300可以具有有机封装层具有较大的厚度以覆盖具有较小厚度的无机封装层之间的颗粒的结构。有机封装层可以被称为颗粒覆盖层(PCL)，但不限于术语。
坝部DAM可以设置在非显示区域NA中。坝部DAM可以通过约束封装部300的有机封装层的端部来防止有机封装层向下流动或塌陷。例如，坝部DAM可以围绕包括显示面板102的显示区域AA和栅极驱动部103的区域。坝部DAM可以具有闭环形状，但本公开的实施例不限于此。
触摸部可以设置在封装部300上。触摸部可以为反映由于用户的触摸而导致的电容变化的触摸信号被提供给触摸驱动部的电容型。例如，触摸部可以为反映各触摸电极的电容变化的触摸信号被独立地提供给触摸驱动部的自电容型，或者触摸部可以为反映第一触摸电极和第二触摸电极之间的电容变化的触摸信号被提供给触摸驱动部的互电容型，但本公开的实施例不限于此。
由于构成自电容型的触摸部的触摸感测部的多个触摸电极中的每一个自身具有电容，多个触摸电极可以用作感测由于用户的触摸而引起的电容变化的自电容型的触摸传感器。多个触摸电极可以分别与多条触摸线连接。例如，多个触摸电极中的每一个可以电连接到多条触摸线中的一条触摸线并且可以与多条触摸线中的其他触摸线绝缘。例如，第m(m为自然数)触摸电极可以通过至少一个接触孔与第m触摸线电连接，并且可以与其他触摸线电绝缘。另外，第(m+1)触摸电极可以通过至少一个接触孔与第(m+1)触摸线电连接，并且可以与其他触摸线电绝缘。多个触摸电极和多条触摸线可以形成在不同的层中，其间具有触摸绝缘层，并且可以通过触摸绝缘层中的接触孔彼此连接，但本公开的实施例不限于此。
下面将示例性地说明互电容型的触摸部。
参照图3，触摸部可以设置在显示区域AA中并且可以包括构成互电容型的触摸传感器的多个触摸电极TE1和TE2以及多个连接电极BE1和BE2。触摸部可以包括在非显示区域NA中的多条触摸路由线RL1、RL2和RL3以及多个触摸焊盘T-PD。当形成触摸部400时，多个焊盘D-PD的上焊盘与触摸部的多个触摸焊盘T-PD的上焊盘可以使用相同的金属材料形成在同一层中，并且多个焊盘D-PD的上焊盘与多个触摸电极TE1和TE2可以使用相同的金属材料形成在同一层中，但本公开的实施例不限于此。
触摸部可以包括多个第一触摸电极通道TX1至TXn以及多个第二触摸电极通道RX1至RXm。多个第一触摸电极通道TX1至TXn可以连接到显示区域AA中沿第一方向(X轴方向或水平方向)设置的多个第一触摸电极TE1并且彼此电连接。多个第二触摸电极通道RX1至RXm可以连接到显示区域AA中沿第二方向(Y轴方向或垂直方向)设置的多个第二触摸电极TE2并且彼此电连接。相邻的第一触摸电极TE1和第二触摸电极TE2可以构成各个互电容型的触摸传感器。
在多个第一触摸电极通道的每一个TXi(i＝1，……，n)中，沿第一方向X的多个第一触摸电极TE1中的每一个可以通过第一连接电极BE1与相邻的第一触摸电极TE1连接。在多个第二触摸电极通道的每一个RXi(i＝1，……，m)中，沿第二方向Y的多个第二触摸电极TE2中的每一个可以通过第二连接电极BE2与相邻的第二触摸电极TE2连接。例如，第一触摸电极TE1可以是发射电极，第二触摸电极TE2可以是接收电极，但不限于术语。多个第一触摸电极通道Tx1至Txn可以是发射通道，并且多个第二触摸电极通道Rx1至Rxm可以是接收通道或读取通道，但不限于术语。第一触摸电极TE1和第二触摸电极TE2中的每一个可以具有菱形形状，但本公开的实施例不限于此。例如，第一触摸电极TE1和第二触摸电极TE2中的每一个可以具有各种多边形形状。
多条触摸路由线RL1、RL2和RL3以及多个触摸焊盘T-PD可以设置在触摸部的非显示区域NA中。多条触摸路由线RL1、RL2和RL3可以连接到显示区域AA中的多个触摸电极通道TX1至TXn和RX1至RXm。多个触摸焊盘T-PD可以连接到多条触摸路由线RL1、RL2和RL3。多条触摸路由线RL1、RL2和RL3可以在包围显示区域AA的非显示区域NA中与封装部300重叠。触摸驱动部可以安装在电路膜上，并且可以通过各向异性导电膜与非显示区域NA中的多个触摸焊盘T-PD连接，但本公开的实施例不限于此。
显示区域AA中的多个第一触摸电极通道TX1至TXn的每一个的一个部分可以通过非显示区域NA中的多条第一触摸路由线RL1和多个触摸焊盘T-PD与触摸驱动部连接。多条第一触摸路由线RL1可以通过非显示区域NA的左右区域之一和非显示区域NA的下部区域独立地连接到非显示区域NA的下部区域中的多个触摸焊盘T-PD。
显示区域AA中的多个第二触摸电极通道RX1至RXm的每一个的两个部分可以通过非显示区域NA中的多条第二触摸路由线RL2、多条第三触摸路由线RL3和多个触摸焊盘T-PD连接到触摸驱动部。由于用作读取通道的多个第二触摸电极通道RX1至RXm比多个第一触摸电极通道TX1至TXn长，第二触摸电极通道RXi的两个部分通过第二触摸路由线RL2和第三触摸路由线RL3连接到触摸驱动部，使得可以降低电阻电容(RC)延迟，并且可以改善触摸感测功能。
例如，多条第二触摸路由线RL2可以连接到非显示区域NA的上部区域中的多个第二触摸电极通道RX1至RXm的一个部分，并且可以通过非显示区域NA的左右区域之一和非显示区域NA的下部区域独立地连接到非显示区域NA的下部区域中的多个触摸焊盘T-PD。多条第三触摸路由线RL3可以连接到非显示区域NA的下部区域中的多个第二触摸电极通道RX1至RXm的另一部分并且可以经由非显示区域NA的下部区域独立地连接到非显示区域NA的下部区域中的多个触摸焊盘T-PD。
触摸驱动部可以驱动多个第一触摸电极通道TX1至TXn并且可以接收从多个第二触摸电极通道RX1至RXm输出的读取信号。触摸驱动部可以使用读取信号产生触摸感测数据。例如，触摸驱动部可以通过差分放大器比较两个相邻通道的读取信号，产生反映触摸是否发生的触摸感测信号，并可以将触摸感测信号转换为数字型的触摸感测数据以将触摸感测数据输出到触摸控制器。触摸控制器可以基于触摸感测数据计算触摸区域的触摸坐标，并且可以将触摸坐标提供给主机***。
根据本公开的实施例的触摸部可以设置在显示区域AA中的封装部300上方，与封装部300相似的缓冲层插设在二者之间。因此，与附接型触摸面板的显示装置相比，可以简化制造工序并降低制造成本。由于通过减小触摸部与显示面板102之间的寄生电容来改善触摸感测功能，所以可以提高显示装置1000的可靠性。
由于缓冲层的端部和封装部300的端部设置为阶梯形，触摸部的缓冲层的端部和封装部的端部可以具有阶梯形的横截面轮廓。多条触摸路由线RL1、RL2和RL3可以沿着缓冲层和封装部300的阶梯形端部设置。例如，多条触摸路由线RL1、RL2和RL3中的每一条可以包括沿着封装部300的端部的下路由线和沿着缓冲层的端部并通过封装部300的端部上的接触孔连接到下路由线的上路由线。由于多条触摸路由线RL1、RL2和RL3稳定地形成在有机缓冲层和封装部300的阶梯形端部的区域中而没有电开路的劣化的情况，所以可以提高显示装置1000的产率和可靠性。
图4示出了根据本公开的实施例的显示装置的像素电路。
图4示出了具有七个TFT和一个存储电容器的像素电路，但本公开的实施例不限于此。例如，本公开不限于图4的实施例，并且可以应用于具有各种结构的内部补偿电路。七个TFT中的一个可以是驱动TFT并且七个TFT中的其余可以是用于内部补偿的开关TFT。例如，像素电路可以包括六个TFT和一个存储电容器。
参照图4，每个子像素PX可以包括发光元件和像素电路。
发光元件可以由于从第一晶体管T1供应的驱动电流而发光。多个有机层可以设置在发光元件的阳极和阴极之间。多个有机层可以包括空穴转移层、电子转移层和发光层中的至少一个或多个。空穴转移层可以是向发光层注入空穴或向发光层输送空穴的层。例如，空穴转移层可以包括空穴注入层、空穴传输层和电子阻挡层，但本公开的实施例不限于此。电子转移层可以是向发光层注入电子或向发光层输送电子的层。例如，电子转移层可以包括电子注入层、电子传输层和空穴阻挡层，但本公开的实施例不限于此。发光元件的阳极可以连接到第四节点N4，并且发光元件的阴极可以连接到被施加有低电位驱动电压VSS的线(或布线)。
第一晶体管T1可以根据源极和栅极之间的栅极-源极电压(Vsg)控制施加到发光元件的驱动电流。第一晶体管T1可以是正(p)型MOSFET(即，PMOS)并且可以是低温多晶硅(LTPS)晶体管，但本公开的实施例不限于此。在本公开的另一实施例中，第一晶体管T1可以是负(n)型MOSFET(即，NMOS)并且可以是氧化物晶体管，但本公开的实施例不限于此。第一晶体管T1的源极可以连接到第一节点N1，第一晶体管T1的栅极可以连接到第二节点N2，并且第一晶体管T1的漏极可以连接到第三节点N3。第一晶体管T1可以是驱动晶体管，但本公开的实施例不限于此。
n型TFT(或n型晶体管)可以是半导体层包含氧化物半导体材料的氧化物晶体管。例如，氧化物晶体管可以具有例如氧化铟、氧化镓、氧化锌或氧化铟镓锌(IGZO)的氧化物半导体材料的沟道，但本公开的实施例不限于此。
p型TFT(或p型晶体管)可以是半导体层包括例如硅的半导体材料的多晶晶体管。例如，多晶晶体管可以通过低温工艺具有LTPS晶体管的沟道，但本公开的实施例不限于此。
第二晶体管T2可以将从数据线DL供应的数据电压Vdata施加到第一晶体管T1的源极的第一节点N1。例如，第二晶体管可以切换第一晶体管T1的第一节点N1与数据线DL之间的电连接。第二晶体管T2可以是p型MOSFET(即，PMOS)并且可以是LTPS晶体管，但本公开的实施例不限于此。在本公开的另一实施例中，第二晶体管T2可以是n型MOSFET(即，NMOS)并且可以是氧化物晶体管，但本公开的实施例不限于此。第二晶体管T2可以具有连接到数据线DL的源极、连接到第一节点N1的漏极以及连接到传输第二扫描信号Scan2(n)的第二扫描信号线的栅极。第二晶体管T2可以根据导通电压的低电平的第二扫描信号Scan2(n)将从数据线DL供应的数据电压Vdata施加到第一晶体管T1的源极的第一节点N1。第二晶体管T2可以是开关晶体管，但本公开的实施例不限于此。
第三晶体管T3可以对第一晶体管T1的栅极和漏极进行二极管连接。例如，第三晶体管T3可以电连接在第一晶体管T1的第二节点N2和第三节点N3之间。为了使截止期间的漏电流最小化或减小截止期间的漏电流，第三晶体管T3可以是n型MOSFET(即，NMOS)并且可以是氧化物晶体管，但本公开的实施例不限于此。在本公开的另一实施例中，第三晶体管T3可以是p型MOSFET(即，PMOS)并且可以是LTPS晶体管，但本公开的实施例不限于此。第三晶体管T3可以包括连接到第三节点N3的漏极或源极、连接到第二节点N2的源极或漏极以及连接到传输第一扫描信号Scanl(n)的第一扫描信号线的栅极。因此，第三晶体管T3可以根据作为导通电压的高电平的第一扫描信号Scan1(n)对第一晶体管T1的栅极和漏极进行二极管连接。第三晶体管T3可以是开关晶体管或采样晶体管，但本公开实施例不限于此。
第四晶体管T4可以向作为第一晶体管T1的漏极的第三节点N3施加初始化信号(或初始化电压)Vini(n)。例如，第四晶体管T4可以被配置成切换第一晶体管T1的第三节点N3与初始化信号线(或初始化电压线)之间的电连接。第四晶体管T4可以是p型MOSFET(即，PMOS)并且可以是LTPS晶体管，但本公开的实施例不限于此。在另一实施例中，第四晶体管T4可以是n型MOSFET(即，NMOS)并且可以是氧化物晶体管，但本公开的实施例不限于此。第四晶体管T4可以具有连接到传输初始化信号Vini(n)的初始化信号线的源极、连接到第三节点N3的漏极以及连接到传输第三扫描信号Scan3(n)的第三扫描信号线的栅极。因此，第四晶体管T4可以根据作为导通电压的低电平的第三扫描信号Scan3(n)将初始化信号Vini(n)施加到作为第一晶体管T1的漏极的第三节点N3。第四晶体管T4可以是开关晶体管或采样晶体管，但本公开的实施例不限于此。
第五晶体管T5可以向第一晶体管T1的源极的第一节点N1施加高电位驱动电压VDD。例如，第五晶体管T5可以被配置成切换第一晶体管T1的第一节点N1与高电位驱动电压VDD之间的电连接。第五晶体管T5可以是p型MOSFET(即，PMOS)并且可以是LTPS晶体管，但本公开的实施例不限于此。在本公开的另一实施例中，第五晶体管T5可以是n型MOSFET(即，NMOS)并且可以是氧化物晶体管，但本公开的实施例不限于此。第五晶体管T5可以具有连接到传输高电位驱动电压VDD的高电位驱动电压线的源极、连接到第一节点N1的漏极以及连接到传输发光信号EM(n)的发光信号线的栅极。因此，第五晶体管T5可以根据作为导通电压的低电平的发光信号EM(n)将高电位驱动电压VDD施加到第一晶体管T1的源极的第一节点N1。第五晶体管T5可以是开关晶体管，但本公开的实施例不限于此。
第六晶体管T6可以在第一晶体管T1与发光元件之间形成电流路径。例如，第六晶体管T6可以被配置成切换第一晶体管T1的第三节点N3与发光元件的第一电极之间的电连接。第六晶体管T6可以是p型MOSFET(即，PMOS)并且可以是LTPS晶体管，但本公开的实施例不限于此。在另一实施例中，第六晶体管T6可以是n型MOSFET(即，NMOS)并且可以是氧化物晶体管，但本公开的实施例不限于此。第六晶体管T6可以包括连接到第三节点N3的源极、连接到第四节点N4的漏极以及连接到传输发光信号EM(n)的发光信号线的栅极。响应于发光信号EM(n)，第六晶体管T6可以在作为第六晶体管T6的源极的第三节点N3与作为第六晶体管T6的漏极的第四节点N4之间形成电流路径。因此，第六晶体管T6可以根据作为导通电压的低电平的发光信号EM(n)在第一晶体管T1与发光元件之间形成电流路径。第六晶体管T6可以是开关晶体管或采样晶体管，但本公开的实施例不限于此。
第七晶体管T7可以向发光元件的阳极的第四节点N4施加复位电压VAR。例如，第七晶体管T7可以被配置成切换发光元件的第一电极与被施加有复位电压VAR的复位线之间的电连接。第七晶体管T7可以是p型MOSFET(即，PMOS)并且可以是LTPS晶体管，但本公开的实施例不限于此。在本公开的另一实施例中，第七晶体管T7可以是n型MOSFET(即，NMOS)并且可以是氧化物晶体管，但本公开的实施例不限于此。第七晶体管T7可以包括与传输复位电压VAR的复位线连接的源极、与第四节点N4连接的漏极以及与传输第三扫描信号Scan3(n+1)的第二扫描信号线连接的栅极。因此，第七晶体管T7可以根据具有作为导通电平的低电平并且被提供给第(n+1)像素线的第三扫描信号Scan3(n+1)将复位电压VAR施加到作为发光元件的阳极的第四节点N4。第七晶体管T7可以是开关晶体管，但本公开的实施例不限于此。
存储电容器Cst可以将存储在每个子像素PX中的数据电压Vdata保持一帧。例如，存储电容器Cst可以被配置为在一个帧时段期间向第一晶体管T1的栅极施加对应于数据电压Vdata的电压。存储电容器Cst可以包括连接到第二节点N2的第一电极和连接到传输高电位驱动电压VDD的高电位驱动电压线的第二电极。例如，存储电容器Cst的一个电极可以连接到第一晶体管T1的栅极并且存储电容器Cst的另一个电极可以连接到传输高电位驱动电压VDD的高电位驱动电压线。
发光元件可以包括发光二极管。
高电位驱动电压线和低电位驱动电压线可以是公共地与显示面板102中的多个子像素PX连接的公共线，但本公开的实施例不限于此。
根据本公开的实施例的显示装置1000，第三晶体管T3可以示例性地为n型，但本公开的实施例不限于此。例如，第二晶体管T2可以为n型，但本公开的实施例不限于此。
图5是根据本公开的实施例的沿图1的线V-V’截取的剖视图。
参照图5，根据本公开的实施例的显示装置1000可以包括显示区域AA和非显示区域NA。非显示区域NA可以设置在显示区域AA的周围。
显示装置1000可以包括在显示区域AA中栅极线GL和数据线DL。显示装置1000可以进一步包括连接到栅极线GL和与栅极线GL交叉的数据线DL的子像素PX，并且子像素PX可以包括发光元件。
显示区域AA可以包括第一晶体管370、第二晶体管360和第三晶体管340。第一晶体管370可以是图4中描述的第一晶体管T1，但本公开的实施例不限于此。第二晶体管360可以是图4中描述的第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的一个，但本公开的实施例不限于此。第三晶体管340可以是图4中描述的第三晶体管T3，但本公开的实施例不限于此。
例如，第一晶体管370可以根据从数据线DL供应的数据电压向发光元件提供驱动电流。第二晶体管360可以根据从栅极线GL供应的栅极电压来调节第一晶体管370的驱动。第三晶体管340可以通过感测第一晶体管370的阈值电压并补偿该阈值电压的变化来调节第一晶体管370的驱动。例如，第三晶体管340可以通过感测第一晶体管370的阈值电压来调节第一晶体管370的驱动。
基板101可以分为显示区域AA和非显示区域NA。基板101可以具有有机层和无机层交替设置的多层，但本公开的实施例不限于此。例如，可以交替层叠聚酰亚胺的有机层(PT)和硅氧化物(SiOx)的无机层以形成基板101。基板101可以包括第一层101a和第二层101c。第一层101a和第二层101c可以由聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酸酯(PAR)、聚砜(PSF)和环烯烃共聚物(COC)中的一种形成，但本公开的实施例不限于此。例如，可以不排除将玻璃作为用于第一层101a和第二层101c的材料。
第三层101b可以设置在第一层101a与第二层101c之间。第三层101b可以包括硅氧化物(SiOx)或硅氮化物(SiNx)，但本公开的实施例不限于此。第三层101b可以是绝缘层或夹层，但不限于术语。
第一缓冲层301a可以设置在基板101上。例如，第一缓冲层301a可以阻挡可能从外部渗透的渗透水分等。第一缓冲层301a可以具有一层或多层，但本公开的实施例不限于此。第一缓冲层301a可以包括硅氧化物(SiOx)等，但本公开的实施例不限于此。例如，第一缓冲层301a可以具有硅氧化物(SiOx)和硅氮化物(SiNx)的多层，但本公开的实施例不限于此。例如，硅氧化物(SiOx)的第一缓冲层301a的厚度可以小于硅氮化物(SiNx)的第一缓冲层301a的厚度。硅氧化物(SiOx)的第一缓冲层301a可以具有约的厚度，硅氮化物(SiNx)的第一缓冲层301a可以具有约/>的厚度，但本公开的实施例不限于此。第一缓冲层301a可以是多缓冲层，但不限于术语。
第二缓冲层301b可以设置在第一缓冲层301a上。第二缓冲层301b可以进一步保护发光元件免受水分渗透。例如，第二缓冲层301b可以具有硅氧化物(SiOx)或硅氮化物(SiNx)的单层或硅氧化物(SiOx)和硅氮化物(SiNx)的双层，但本公开的实施例不限于此。例如，第二缓冲层301b可以是有源缓冲层，但不限于术语。
当第一缓冲层301a包括一个或多个层时，可以省略第二缓冲层301b。例如，第一缓冲层301a和第二缓冲层301b中的至少一个或多个可以设置在基板101上，但本公开的实施例不限于此。
第一绝缘层302可以设置在第二缓冲层301b上，例如，第一绝缘层302可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层或硅氧化物(SiOx)和硅氮化物(SiNx)的双层，但本公开的实施例不限于此。第一绝缘层302可以包括一个或多个层，但本公开的实施例不限于此。第一绝缘层302可以是栅极绝缘层，但不限于术语。
第二绝缘层307可以设置在第一绝缘层301上。例如，当第二绝缘层307包括不含氢的硅氧化物(SiOx)时，其中使用易受氢影响的氧化物半导体材料作为半导体层的第一晶体管370的第一半导体层315、第二晶体管360的第二半导体层311和第三晶体管340的第三半导体层312中的至少一个或多个可以被保护不受氢的影响。例如，第二绝缘层307可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层或硅氧化物(SiOx)和硅氮化物(SiNx)的双层，但本公开的实施例不限于此。第二绝缘层307可以包括一个或多个层，但本公开的实施例不限于此。第二绝缘层307可以是层间绝缘层，但不限于术语。
第三缓冲层310a可以设置在第二绝缘层307上。例如，当第三缓冲层310a包括不含氢的硅氧化物(SiOx)时，其中使用易受氢影响的氧化物半导体材料作为半导体层的第一晶体管370的第一半导体层315、第二晶体管360的第二半导体层311和第三晶体管340的第三半导体层312中的至少一个或多个可以被保护不受氢的影响。例如，第三缓冲层310a可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层或硅氧化物(SiOx)和硅氮化物(SiNx)的双层。本公开的实施例不限于此。
第四缓冲层310b可以设置在第三缓冲层310a上。例如，第四缓冲层310b可以包括具有优异的捕捉(或捕获)氢颗粒的能力的硅氮化物(SiNx)，但本公开的实施例不限于此。例如，第四缓冲层310b可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层或硅氧化物(SiOx)和硅氮化物(SiNx)的双层，但本公开的实施例不限于此。与硅氧化物(SiOx)相比，硅氮化物(SiNx)可以具有优异的捕捉(或捕获)氢颗粒的能力。在本公开的另一实施例中，第三缓冲层310a和第四缓冲层310b中的至少一个可以设置在基板101上，但本公开的实施例不限于此。
例如，第三缓冲层310a和/或第四缓冲层310b可以分隔第一晶体管370的第一半导体层315和第二晶体管360的第二半导体层311并且可以为第一半导体层315和第二半导体层311提供基底。
第三绝缘层313a可以设置在第四缓冲层310b上，例如，第三绝缘层313a可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层或硅氧化物(SiOx)和硅氮化物(SiNx)的双层，但本公开的实施例不限于此。第三绝缘层313a可以是栅极绝缘层，但不限于术语。在本公开的实施例中，第三绝缘层313a可以被称为第一绝缘层，但本公开的实施例不限于此。
根据本公开的实施例，晶体管可以设置在显示区域AA中。例如，晶体管可以包括第一晶体管370和第二晶体管360。栅极驱动部可以设置在非显示区域NA中。
根据本公开的实施例的第一晶体管370可以设置在基板101上。第一晶体管370可以包括基板101上的第一半导体层315、第一半导体层315上的第三绝缘层313a、第三绝缘层313a上的第一栅极373和第一栅极373上的第四绝缘层313b。
例如，第一晶体管370可以设置在缓冲层上。第一晶体管370可以包括第一半导体层315和第一栅极373。例如，第一半导体层315可以是有源层，但不限于术语。
根据本公开的实施例的第一半导体层315可以设置在缓冲层上。例如，第一半导体层315可以设置在第四缓冲层310b上，第一半导体层315可以包含氧化物半导体材料，但本公开的实施例不限于此。例如，与具有多晶半导体材料的半导体层的晶体管相比，具有氧化物半导体材料的半导体层的晶体管可以具有优异的漏电流阻挡效果和低的制造成本。例如，为了降低功耗和制造成本，在本公开的实施例中，第一晶体管可以包含氧化物半导体材料，并且第二晶体管和第三晶体管中的至少一个或多个可以包含氧化物半导体材料。
例如，氧化物半导体材料可以包括铟镓锌氧化物(InGaZnO：IGZO)类半导体材料、铟锌氧化物(InZnO：IZO)类半导体材料、铟镓锌锡氧化物(InGaZnSnO：IGZTO)类半导体材料、铟锡锌氧化物(InSnZnO：ITZO)类半导体材料、铁铟锌氧化物(FeInZnO：FIZO)类半导体材料、锌氧化物(ZnO：ZO)类半导体材料、硅铟锌氧化物(SiInZnO：SIZO)类半导体材料和锌氮氧化物(ZnON)类半导体材料中的至少一种或多种，但本公开的实施例不限于此。
在本公开的另一实施例的子像素中，第一晶体管(例如，驱动晶体管)可以包含氧化物半导体材料，并且一部分第二晶体管(例如，开关晶体管或采样晶体管)可以包含氧化物半导体材料。
第一半导体层315可以包含氧化物半导体材料。通常，第一晶体管可以具有多晶半导体材料的半导体层以用于高速工作。然而，在包含多晶半导体材料的第一晶体管中，在断开状态下产生漏电流并且功耗增加。在本公开的实施例中，晶体管具有氧化物半导体材料的半导体层，以降低或防止漏电流。
在晶体管中，源极的电压可以由于栅极的电压变化而改变，这可以被称为反冲(kick-back)现象。栅极的电压可以由于源极或漏极的电压变化而改变。因此，需要精确电流控制的较低的灰度级范围可能劣化。在本公开的实施例中，可以提供由于栅极的电压变化而具有较小的源极的电压变化的晶体管。
第一半导体层315可以包括第一沟道区域315C、第一源极区域315S和第一漏极区域315D。第一沟道区域315C可以是未掺杂杂质的本征区域。第一源极区域315S和第一漏极区域315D可以包括掺杂有杂质的导电区域。
第三绝缘层313a可以设置在第一半导体层315上。例如，第三绝缘层313a可以覆盖第一半导体层315。
第一栅极373可以设置在第三绝缘层313a上。第一栅极373可以与第一半导体层315重叠。例如，第一栅极373可以与第一半导体层315的第一沟道区域315c重叠。例如，第三绝缘层313a可以设置在第一栅极373和第一半导体层315之间。例如，第一栅极373可以设置在第三绝缘层313a和第四绝缘层313b之间。
第一栅极373可以包括金属材料。例如，第一栅极373可以包括钼(Mo)、铝(A1)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)和铜(Cu)之一或前述金属的合金的单层或多层，但本公开的实施例不限于此。
第二晶体管360可以设置在基板101上。根据本公开的实施例的第二晶体管360可以包括基板101上的第二半导体层311、第二半导体层311上的第三绝缘层313a、第三绝缘层313a上的第二栅极314和第二栅极314上的第四绝缘层313b。
例如，第二晶体管360可以设置在缓冲层上。第二晶体管360可以包括第二半导体层311和第二栅极314。例如，第二半导体层311可以是有源层，但不限于术语。第二晶体管360可以是开关晶体管，例如，图4中描述的第四晶体管T4、第六晶体管T6和第七晶体管T7中的一个或多个，但本公开的实施例不限于此。
根据本公开的实施例的第二半导体层311可以设置在缓冲层上。例如，第二半导体层311可以设置在第四缓冲层310b上，第二半导体层311可以包含氧化物半导体材料，但本公开的实施例不限于此。例如，与具有多晶半导体材料的半导体层的晶体管相比，具有氧化物半导体材料的半导体层的晶体管可以具有优异的漏电流阻挡效果和低的制造成本。例如，为了降低功耗和制造成本，第一晶体管可以包含氧化物半导体材料，并且第二晶体管和第三晶体管中的至少一个可以包含氧化物半导体材料。
第二半导体层311可以包括第二沟道区域311C、第二源极区域311S和第二漏极区域311D。第二沟道区域311C可以是未掺杂杂质的本征区域。第二源极区域311S和第二漏极区域311D可以包括掺杂有杂质的导电区域。
第二半导体层311可以与第一半导体层315设置在同一层中。例如，第二晶体管360的第二半导体层311可以与第一晶体管370的第一半导体层315设置在同一层中。
第三绝缘层313a可以设置在第二半导体层311上。例如，第三绝缘层313a可以覆盖第二半导体层311。
第二栅极314可以设置在第三绝缘层313a上。第二栅极314可以与第二半导体层311重叠。例如，第二栅极314可以与第二半导体层311的第二沟道区域311C重叠。第三绝缘层313a可以设置在第二栅极314和第二半导体层311之间。第二栅极314可以设置在第三绝缘层313a和第四绝缘层313b之间。
第二栅极314可以与第一栅极373设置在同一层中。例如，第二晶体管306的第二栅极314可以与第一晶体管370的第一栅极373设置在同一层中。
第一半导体层315和第一栅极373之间的距离可以与第二半导体层311和第二栅极314之间的距离相同。例如，第一晶体管370的第一半导体层315和第一栅极373之间的距离可以与第二晶体管376的第二半导体层311和第二晶体管376的第二栅极314之间的距离相同。
第二栅极314可以包括金属材料。例如，第二栅极314可以具有钼(Mo)、铝(A1)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)和铜(Cu)之一或前述金属的合金的单层或多层，但本公开的实施例不限于此。
根据本公开的实施例的显示装置1000可以进一步包括第三晶体管340。
根据本公开的实施例的第三晶体管340可以设置在基板101上。根据本公开的实施例的第三晶体管340可以包括基板101上的第三半导体层312、第三半导体层312上的第三绝缘层313a、第三绝缘层313a上的第四绝缘层313b以及第四绝缘层313b上的第三栅极344。
例如，第三晶体管340可以设置在缓冲层上。第三晶体管340可以包括第三半导体层312和第三栅极344。例如，第三半导体层312可以是第三氧化物半导体层或有源层，但不限于术语。第三晶体管340可以是开关晶体管或采样晶体管，但不限于术语。例如，第三晶体管340可以是图4中描述的第三晶体管T3，但本公开的实施例不限于此。
根据本公开的实施例的第三半导体层312可以设置在缓冲层上。例如，第三半导体层312可以设置在第四缓冲层310b上。第三半导体层312可以与第一半导体层315设置在同一层中。例如，第三晶体管340的第三半导体层312可以与第一晶体管370的第一半导体层315设置在同一层中。第三半导体层312可以与第二半导体层311设置在同一层中。例如，第三晶体管340的第三半导体层312可以与第二晶体管360的第二半导体层311设置在同一层中。第三半导体层312可以与第一半导体层315和第二半导体层311中的至少一个设置在同一层中。例如，第三晶体管340的第三半导体层312可以与第一晶体管370的第一半导体层315和第二晶体管360的第二半导体层311中的至少一个设置在同一层中。
第三半导体层312可以包含氧化物半导体材料，但本公开的实施例不限于此。例如，与具有多晶半导体材料的半导体层的晶体管相比，具有氧化物半导体材料的半导体层的晶体管可以具有优异的漏电流阻挡效果和低的制造成本。例如，为了降低功耗和制造成本，第一晶体管可以包含氧化物半导体材料，并且第二晶体管和第三晶体管中的至少一个或多个可以包含氧化物半导体材料。
第三半导体层312可以包括第三沟道区域312C、第三源极区域312S以及第三漏极区域312D。第三沟道区域312C可以是未掺杂杂质的本征区域。第三源极区域312S和第三漏极区域312D可以包括掺杂有杂质的导电区域。
第三绝缘层313a可以设置在第三半导体层312上。例如，第三绝缘层313a可以覆盖第三半导体层312。
第三栅极344可以包括金属材料。例如，第三栅极344可以包括与第一栅极373和/或第二栅极314相同的材料，但本公开的实施例不限于此。例如，第三栅极344可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)和铜(Cu)之一或前述金属的合金的单层或多层，但本公开的实施例不限于此。
例如，在第三半导体层312和第三栅极344之间可以产生电容。电容可以是寄生电容、内电容或辅助电容，但不限于术语。
由于第三晶体管340比第一晶体管和/或第二晶体管更容易受到阈值电压变化的影响，第三半导体层312和第三栅极344之间的电容可以被调节以控制由于阈值电压变化引起的易受影响性。发明人进行了大量的研究和实验以调节第三半导体层312和第三栅极344之间的电容。通过大量的研究和实验，已经发明了由于第三绝缘层313a上方的附加绝缘层而能够调节第三半导体层312和第三栅极344之间的电容的显示装置。这在下面进行解释。
根据本公开实施例的显示装置1000可以进一步包括第四绝缘层313b。第四绝缘层313b可以设置在第三绝缘层313a上。由于在第三绝缘层313a上进一步设置第四绝缘层313b，第三晶体管340的第三半导体层312与第三栅极344之间的电容会减小。由于第三半导体层312和第三栅极344之间的电容减小，可以减小由于第三晶体管340的阈值电压变化引起的易受影响性。此外，由于第三半导体层312和第三栅极344之间的电容减小，可以改善初始亮度的均匀性的下降并且可以解决例如亮度降低的问题。在本公开的实施例中，第四绝缘层313b可以表示为第二绝缘层，但本公开的实施例不限于此
根据本公开的实施例的第四绝缘层313b可以设置在第一晶体管370的第三绝缘层313a上。第三栅极344可以设置在第四绝缘层313b上，例如，第四绝缘层313b可以设置在第三半导体层312与第三栅极344之间。第三绝缘层313a和第四绝缘层313b可以设置在第三半导体层312与第三栅极344之间。第四绝缘层313b可以设置在第三绝缘层313a与第三栅极344之间。
由于第四绝缘层313b设置在包含氧化物半导体材料的第一半导体层315上方，第四绝缘层313b可以包括不含氢颗粒的无机材料。例如，第四绝缘层313b可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层或硅氧化物(SiOx)和硅氮化物(SiNx)的双层，但本公开的实施例不限于此。第四绝缘层313b可以是栅极绝缘层，但不限于术语。例如，第四绝缘层313b可以具有与第三绝缘层313a相同的材料或与第三绝缘层313a不同的材料，但本公开的实施例不限于此。
根据本公开的实施例，为扩大由第一晶体管370调节灰度级的范围，第一半导体层315和第一栅极373之间的电容可以形成为具有较小的值。因此，第三绝缘层313a可以具有较小的厚度。另外，为了调节第三半导体层312和第三栅极344之间的电容，第三绝缘层313a可以形成为具有较大的厚度。然而，当第三绝缘层313a具有较大的厚度时，难以调节第一晶体管370的元件特性。在本公开的实施例中，由于第四绝缘层313b进一步形成在第三绝缘层313a上，因此可以降低对第三晶体管340的阈值电压的易受影响性(或敏感度)，并且可以保持第一晶体管370的元件特性。
根据本公开的实施例，为了调节第三半导体层312和第三栅极344之间的电容，可以调节第四绝缘层313b的厚度。例如，随着第三半导体层312和第三栅极344之间的第三绝缘层313a和/或第四绝缘层313b的厚度增加，可以减小第三半导体层312和第三栅极344之间的电容。因此，可以减小第三半导体层312的电压变化。由于第三栅极344与第三源极区域312S之间的电容以及第三栅极344与第三漏极区域312D之间的电容减小，可以减小由于栅极、源极和漏极中的至少一个的电压变化而引起的栅极、源极和漏极的电压变化。由于显示装置1000的电压变化减小，可以提高显示装置1000的性能。例如，第三绝缘层313a的厚度可以与第四绝缘层313b的厚度不同。第三绝缘层313a的厚度可以小于第四绝缘层313b的厚度。当第三绝缘层313a的厚度不同于或小于第四绝缘层313b的厚度时，可以改善第三半导体层312的电压变化。
根据本公开的实施例，第三栅极344可以设置在与第一栅极373不同的层中。例如，第三晶体管340的第三栅极344可以设置在与第一晶体管370的第一栅极373不同的层中。第一栅极373可以设置在第三绝缘层313a上。例如，第三栅极344可以设置在第四绝缘层313b上。
根据本公开的实施例，第三栅极344可以设置在与第二栅极314不同的层中。例如，第三晶体管340的第三栅极344可以设置在与第二晶体管360的第二栅极314不同的层中。第二栅极314可以设置在第三绝缘层313a上。例如，第三栅极344可以设置在第四绝缘层313b上。
第一栅极373和第二栅极314可以设置在与第三栅极344不同的层中。例如，第一晶体管370的第一栅极373和第二晶体管360的第二栅极314可以设置在与第三晶体管340的第三栅极344不同的层中。
由于发光元件的电流变化相对于第一晶体管370和/或第三晶体管340的阈值电压变化的比率大于发光元件的电流变化相对于第二晶体管360的阈值电压变化的比率，可能需要精确的调节或精确的控制来获得晶体管的元件特性。例如，由于发光元件的电流变化相对于第三晶体管340的阈值电压变化的比率大于发光元件的电流变化相对于第一晶体管370的阈值电压变化的比率，可能需要精确的调节或精确的控制来获得晶体管的元件特性。第一半导体层315与第一栅极373之间的距离可以不同于第三半导体层312与第三栅极344之间的距离。例如，第一半导体层315与第一栅极373之间的距离可以小于第三半导体层312与第三栅极344之间的距离。第一半导体层315与第一晶体管370的第一栅极373之间的距离可以不同于第三半导体层312与第三晶体管340的第三栅极344之间的距离。例如，第一半导体层315与第一晶体管370的第一栅极373之间的距离可以小于第三半导体层312与第三晶体管340的第三栅极344之间的距离。第二半导体层311与第二晶体管360的第二栅极314之间的距离可以不同于第三半导体层312与第三晶体管340的第三栅极344之间的距离。例如，第二半导体层311与第二晶体管360的第二栅极314之间的距离可以小于第三半导体层312与第三晶体管340的第三栅极344之间的距离。由于发光元件的电流变化相对于晶体管的阈值电压变化的比率彼此不同，因此可以通过调节栅极和半导体层之间的距离来有效地控制发光元件的电流量，并且可以获得晶体管的元件特性。
由于施加到第三半导体层312的第三沟道区域312C的有效电压与第三半导体层312和第三栅极344之间的电容成反比，所以可以通过调节第三半导体层312和第三栅极344之间的距离来控制施加到第三半导体层312的有效电压。例如，由于第三栅极344和第三源极区域312S之间的电容以及第三栅极344和第三漏极区域312D之间的电容减小，所以当栅极、源极和漏极的电压变化时，可以减小其他节点的电压变化。
根据本公开的实施例，第三半导体层312与第三晶体管340的第三栅极344之间的电容可以不同于第一半导体层315与第一晶体管370的第一栅极373之间的电容。第三半导体层312与第三晶体管340的第三栅极344之间的电容可以不同于第一半导体层315与第一晶体管370的第一栅极373之间的电容。例如，第三半导体层312与第三晶体管340的第三栅极344之间的电容可以小于第一半导体层315与第一晶体管370的第一栅极373之间的电容。由于电容与电极之间的距离成反比，因此当半导体层和晶体管的栅极的重叠区域彼此相同时，电容可以彼此不同。因此，第三栅极344的布置(或层)可以不同于第一栅极373的布置(或层)或第二栅极314的布置(或层)。
根据本公开的实施例，第三半导体层312与第三晶体管340的第三栅极344之间的电容可以不同于第二半导体层311与第二晶体管360的第二栅极314之间的电容。例如，第三半导体层312与第三晶体管340的第三栅极344之间的电容可以小于第二半导体层311与第二晶体管360的第二栅极314之间的电容。
根据本公开的实施例，第五绝缘层316可以设置在第三栅极344上。第五绝缘层316可以设置在第一晶体管370和第三晶体管340的第四绝缘层313b上。例如，第五绝缘层316可以覆盖第三晶体管340的第三栅极344。由于第五绝缘层316设置在氧化物半导体材料的第一半导体层315和第二半导体层311上方，第五绝缘层316可以包括不含氢颗粒的无机绝缘材料。由于第五绝缘层316设置在氧化物半导体材料的第三半导体层312上方，第五绝缘层316可以包括不含氢颗粒的无机绝缘材料。例如，第五绝缘层316可以包括硅氧化物(SiOx)或硅氮化物(SiNx)的单层或硅氧化物(SiOx)和硅氮化物(SiNx)的双层，但本公开的实施例不限于此。第五绝缘层316可以具有至少一个或多个层，但本公开的实施例不限于此。例如，第五绝缘层316可以是层间绝缘层，但不限于术语。在本公开的实施例中，第五绝缘层316可以表示为第三绝缘层，但本公开的实施例不限于此。
第一栅极373可以具有与第三栅极344不同的层。例如，第一栅极373可以设置在第四缓冲层310b与第三绝缘层313a之间。第三栅极344可以设置在第四绝缘层313b与第五绝缘层316之间。
在本公开的实施例中，源极和漏极可以设置在第五绝缘层316上。
例如，第一源极375S和第一漏极375D可以设置在第一晶体管370的第五绝缘层316上。第一源极375S和第一漏极375D可以分别连接到第一源极区域315S和第一漏极区域315D。例如，第一源极375S和第一漏极375D可以通过接触孔分别连接到第一源极区域315S和第一漏极区域315D。例如，接触孔可以形成为穿过第三绝缘层313a、第四绝缘层313b和第五绝缘层316。第一源极375S和第一漏极375D可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)和铜(Cu)之一或前述金属的合金的单层或多层，但本公开的实施例不限于此。
例如，第二源极319S和第二漏极319D可以设置在第二晶体管360的第五绝缘层316上。第二源极319S和第二漏极319D可以分别连接到第二源极区域311S和第二漏极区域311D。例如，第二源极319S和第二漏极319D可以通过接触孔分别连接到第二源极区域311S和第二漏极区域311D。例如，接触孔可以形成为穿过第三绝缘层313a、第四绝缘层313b和第五绝缘层316。第二源极319S和第二漏极319D可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)和铜(Cu)之一或前述金属的合金的单层或多层，但本公开的实施例不限于此。
第二源极319S和第二漏极319D可以包括与第一源极375S和第一漏极375D相同的材料，但本公开的实施例不限于此。例如，可以通过用与第一源极375S和第一漏极375D相同的材料在第五绝缘层316上同时形成第二源极319S和第二漏极319D来减少掩模工序的数量。
例如，第三源极328S和第三漏极328D可以设置在第三晶体管340的第五绝缘层316上。第三源极328S和第三漏极328D可以分别连接到第三源极区域312S和第三漏极区域312D。例如，第三源极328S和第三漏极328D可以通过接触孔分别连接到第三源极区域312S和第三漏极区域312D。例如，接触孔可以形成为穿过第三绝缘层313a、第四绝缘层313b和第五绝缘层316。第三源极328S和第三漏极328D可以包括钼(Mo)、铝(A1)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)和铜(Cu)之一或前述金属的合金的单层或多层，但本公开的实施例不限于此。
第三源极328S和第三漏极328D可以包括与第一源极375S和第一漏极375D相同的材料，但本公开的实施例不限于此。第三源极328S和第三漏极328D可以包括与第一源极375S和第一漏极375D和/或第二源极319S和第二漏极319D相同的材料，但本公开的实施例不限于此。例如，可以通过用彼此相同的材料在第五绝缘层316上同时形成第一源极375S和第一漏极375D以及第二源极319S和第二漏极319D来减少掩模工序的数量。例如，可以通过用与第一源极375S和第一漏极375D以及第二源极319S和第二漏极319D相同的材料在第五绝缘层316上同时形成第三源极319S和第三漏极319D来减少掩模工序的数量。
在本公开的实施例中，源极和漏极为了便于说明而被分类，而在本公开的另一实施例中，源极和漏极可以被替换。例如，源极可以是漏极并且漏极可以是源极。本公开的一个实施例的源极可以在本公开的另一个实施例中成为漏极，并且本公开的一个实施例的漏极可以在本公开的另一个实施例中成为源极。
参照图5，第一晶体管370可以进一步包括第四栅极371。
第四栅极371可以设置在第三缓冲层310a中。第四栅极371可以设置在第三缓冲层310a与第四缓冲层310b之间。例如，第四栅极371可以与第一半导体层315重叠。第四栅极371可以是遮光层，但不限于术语。
例如，第四栅极371可以被***或容纳在第三缓冲层310a中，例如，第四栅极371可以被***在第三缓冲层310a和第四缓冲层310b之间或可以由第三缓冲层310a和第四缓冲层310b容纳。第四栅极371可以设置在第二绝缘层307上方的第三缓冲层310a上。第四缓冲层310b可以覆盖第四栅极371。例如，第三缓冲层310a和第四缓冲层310b可以具有顺序层叠(或堆叠)结构，但本公开的实施例不限于此。
第三缓冲层310a和第四缓冲层310b可以包括硅氧化物(SiOx)。由于第三缓冲层310a和第四缓冲层310b包括不含氢颗粒的硅氧化物(SiOx)，第三缓冲层310a和第四缓冲层310b可以为包括易受氢影响的氧化物半导体材料作为半导体层的第一晶体管370和第二晶体管360提供基底。
根据本公开的实施例的第四栅极371可以包括具有优异的捕捉氢颗粒的能力的材料。例如，第四栅极371可以包括具有钛(Ti)的金属材料。第四栅极371可以具有单层钛(Ti)或多层钼(Mo)、钛(Ti)、钼(Mo)和钛(Ti)的合金或氮化钛(TiN)，但本公开的实施例不限于此。例如，第四栅极371可以包括具有钛(Ti)的另一种金属材料。
钛(Ti)可以通过捕捉(或捕获)扩散在第三缓冲层310a和第四缓冲层310b中的氢颗粒来防止氢颗粒渗透到第一半导体层315。由于根据本公开的实施例的第一晶体管370包括包含能够捕获氢颗粒的例如钛(Ti)的金属材料的第四栅极371，因此可以解决氧化物半导体层的可靠性因氢而劣化的问题。
根据本公开的实施例的第四栅极371可以具有大于第一半导体层315的尺寸以与第一半导体层315重叠。例如，第四栅极371可以具有大于第一半导体层315的尺寸以与第一半导体层315完全重叠。
第一晶体管370的第一源极375S可以电连接到第四栅极371。例如，第一源极375S可以通过接触孔电连接到第四栅极371。例如，接触孔可以形成为穿过第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316或在第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316中。
根据本公开的实施例，由于第四栅极371设置在第三缓冲层310a中并且第一源极375S电连接到第四栅极371，可以取得增大电流的效果。由于第一晶体管370具有双栅极结构，所以可以精确地调节流过第一沟道区域315C的电流并且可以减小子像素PX的尺寸。因此，可以获得较高分辨率的显示装置。
根据本公开的实施例，由于第四栅极371设置在第三缓冲层310a和第四缓冲层310b之间，并且第一源极375S电连接到第四栅极371，可以取得增大电流的效果。由于第一晶体管370具有双栅极结构，所以可以精确地调节流过第一沟道区域315C的电流并且可以减小子像素PX的尺寸。因此，可以获得较高分辨率的显示装置。
参照图5，第二晶体管360可以进一步包括第五栅极308。第五栅极308可以设置在第三缓冲层310a下方。第五栅极308可以与第二半导体层311重叠。第五栅极308可以设置在第一绝缘层302上。例如，第五栅极308可以设置在第一绝缘层302的顶表面(或上表面)上。第五栅极308可以是遮光层，但不限于术语。
第五栅极308可以设置在与第四栅极371不同的层中。例如，第四栅极371可以设置在与第五栅极308和第六栅极304中的至少一个或多个不同的层中。
第五栅极308和第二半导体层311之间的距离可以不同于第四栅极371和第一半导体层315之间的距离。例如，第五栅极308和第二半导体层311之间的距离可以大于第四栅极371和第一半导体层315之间的距离。
第五栅极308和第二栅极314之间的距离可以不同于第四栅极371和第一栅极373之间的距离。例如，第五栅极308和第二栅极314之间的距离可以大于第四栅极371和第一栅极373之间的距离。
第五栅极308可以包括与第四栅极371相同的材料。由于对第五栅极308的说明与对第四栅极371的说明基本相同，所以可以省略对第五栅极308的说明。
第五栅极308可以电连接到第二栅极314。因此，第二晶体管360可以具有双栅结构或双栅极结构，但不限于术语。由于第二晶体管360具有双栅(或双栅极)结构，可以精确地调节流过第二沟道区域311C的电流并且可以减小子像素PX的尺寸。因此，可以获得较高分辨率的显示装置。
根据本公开的实施例，由于第一晶体管370的第四栅极371被设置为比第二晶体管360的第五栅极314更靠近第一半导体层315，所以可以扩大控制第一晶体管370的灰度级的范围。由于精确地调节了发光元件，所以可以获得解决了例如在较低的灰度级中的污点(stain)的问题的显示装置。
参照图5，第三晶体管340可以进一步包括第六栅极304。第六栅极304可以设置在第三缓冲层310a下方。第六栅极304可以与第三半导体层312重叠。第六栅极304可以设置在第一绝缘层302上。例如，第六栅极304可以设置在第一绝缘层302的顶表面(或上表面)上。第六栅极308可以是遮光层，但不限于术语。
第六栅极304可以设置在与第四栅极371不同的层中。例如，第六栅极304可以与第五栅极308设置在同一层中。第四栅极371可以设置在与第五栅极308和第六栅极304中的至少一个或多个不同的层中。
第六栅极304可以包括与第四栅极371相同的材料。由于对第六栅极304的说明与对第四栅极371的说明基本相同，所以可以省略对第六栅极304的说明。
第六栅极304和第三半导体层312之间的距离可以不同于第四栅极371和第一半导体层315之间的距离。例如，第六栅极304和第三半导体层312之间的距离可以大于第四栅极371和第一半导体层315之间的距离。
第五栅极308和第二半导体层311之间的距离可以与第六栅极304和第三半导体层312之间的距离相同。
第六栅极304和第三栅极344之间的距离可以不同于第四栅极371和第一栅极373之间的距离。例如，第六栅极304和第三栅极344之间的距离可以大于第四栅极371和第一栅极373之间的距离。
第五栅极308和第二栅极314之间的距离可以不同于第六栅极304和第三栅极344之间的距离。例如，第五栅极308和第二栅极314之间的距离可以大于第六栅极304和第三栅极344之间的距离。
第六栅极304可以电连接到第三栅极344。因此，第三晶体管340可以具有双栅结构或双栅极结构，但不限于术语。由于第三晶体管340具有双栅(或双栅极)结构，所以可以精确地调节流过第三沟道区域312C的电流并且可以减小子像素PX的尺寸。因此，可以获得较高分辨率的显示装置。
参照图5，根据本公开的实施例的显示装置1000可以进一步包括存储电容器350。存储电容器350可以设置在显示区域AA中。
存储电容器350可以将通过数据线施加的数据电压存储一定时段，然后将数据电压提供给发光元件。
存储电容器350可以包括相应的两个电极和两个电极之间的介电层。存储电容器350可以包括第一存储电极305和第二存储电极309。例如，第一存储电极350可以是第一电容器电极，但不限于术语。例如，第二存储电极309可以是第二电容器电极，但不限于术语。
第一存储电极305与第六栅极304可以使用相同的材料形成在同一层中。
第二绝缘层307可以设置在第一存储电极305和第二存储电极309之间。第一存储电极305可以电连接到第三源极328S。
第三缓冲层310a和第四缓冲层310b可以设置在第二存储电极309上。第三绝缘层313a和第四绝缘层313b可以设置在第四缓冲层310b上。第五绝缘层316可以设置在第四绝缘层313b上。由于对第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316的说明与上述说明基本相同，因此可以省略详细说明。
参照图5，栅极驱动部可以设置在非显示区域NA中。栅极驱动部可以是包括面板内栅极(GIP)电路的驱动器。例如，栅极驱动部可以为GIP型，但本公开的实施例不限于此。
第四晶体管330可以设置在基板101上。第四晶体管330可以是开关晶体管，但不限于术语。
第四晶体管330可以设置在非显示区域NA中。第四晶体管330可以向第二晶体管360和第三晶体管340施加栅极电压。
第四晶体管330可以包括第四半导体层303和第七栅极306。
第四半导体层303可以形成为多晶半导体层。第四半导体层303可以包括电子和空穴在其中移动的沟道。第四半导体层303可以是有源层，但不限于术语。
第四半导体层303可以具有第四沟道区域303C、第四源极区域303S和第四漏极区域303D。第四沟道区域303C可以设置在第四源极区域303S和第四漏极区域303D之间。
第四源极区域303S和第四漏极区域303D可以包括具有以预定浓度掺杂有V或III族杂质例如磷(P)或硼(B)的本征多晶半导体材料的导电区域。第四沟道区域303C可以包括本征多晶半导体材料以提供电子或空穴的路径。
根据本公开的另一实施例，第四半导体层303可以包含氧化物半导体层。当第四半导体层303包含氧化物半导体层时，非显示区域NA和显示区域AA中的晶体管可以由相同的半导体材料通过相同的工艺同时形成。因此，可以简化制造工序。例如，由于第一半导体层315、第二半导体层311、第三半导体层312和第四半导体层303包含氧化物半导体材料，第一半导体层315、第二半导体层311、第三半导体层312和第四半导体层303可以通过相同的工艺同时形成。因此，可以简化制造工序。
第四晶体管330的第七栅极306可以与第四半导体层303的第四沟道区域303C重叠。第一绝缘层302可以设置在第七栅极306和第四半导体层303之间。例如，第七栅极306可以是第四栅极，但本公开的实施例不限于此。
根据本公开的实施例的第四晶体管330可以具有第七栅极306设置在第四半导体层303上的顶栅结构。由于由形成第七栅极306的材料形成的第一存储电极305、第五栅极308和第六栅极304通过单次掩模工艺形成，所以可以减少掩模工序的数量。第七栅极306可以与第五栅极308设置在同一层中。例如，第七栅极306可以与第六栅极304设置在同一层中。第七栅极306可以与第一存储电极305设置在同一层中。第七栅极306可以与第一存储电极305、第五栅极308和第六栅极304中的至少一个或多个设置在同一层中。
第七栅极306可以包括金属材料。例如，第七栅极306可以具有钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钨(W)和铜(Cu)之一或前述金属的合金的单层或多层，但本公开的实施例不限于此。
第二绝缘层307可以设置在第七栅极306上。第二绝缘层307可以包括硅氮化物(SiNx)。例如，硅氮化物(SiNx)的第二绝缘层307可以包括氢颗粒。在形成第四半导体层303并且在第四半导体层303上形成第二绝缘层307之后，执行热处理。在热处理期间，第二绝缘层307中的氢可以扩散到第四源极区域303S和第四漏极区域303D中从而增加多晶半导体材料的导电性并稳定多晶半导体材料。该热处理可以被称为加氢工艺。
在第四晶体管330中，第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316可以设置在第二绝缘层307上。由于对第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316的说明与上述说明基本相同，因此可以省略详细说明。
第四源极317S和第四漏极317D可以设置在第五绝缘层316上。第四源极317S和第四漏极317D可以分别连接到第四源极区域303S和第四漏极区域303D。例如，第四源极317S和第四漏极317D可以通过接触孔分别连接到第四源极区域303S和第四漏极区域303D。接触孔可以形成在第二绝缘层307、第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316中或穿过第二绝缘层307、第三缓冲层310a、第四缓冲层310b、第三绝缘层313a、第四绝缘层313b和第五绝缘层316。
参照图5，根据本公开的实施例的显示装置1000可以进一步包括第一钝化层320和第二钝化层322。
第一钝化层320可以设置在第一晶体管370、第二晶体管360、第三晶体管340和第四晶体管330上。例如，第一钝化层320可以设置在第一源极375S、第一漏极375D、第二源极319S、第二漏极319D、第三源极328S、第三漏极328D、第四源极317S和第四漏极317D上。
例如，第一钝化层320可以使第一晶体管370、第二晶体管360、第三晶体管340和第四晶体管330的顶表面(或上表面)平坦化。
第二钝化层322可以设置在第一钝化层320上。第一钝化层320和第二钝化层322可以包括例如聚酰亚胺和丙烯酸树脂的有机材料，但本公开的实施例不限于此。第一钝化层320可以是第一平坦化层，但不限于术语。第二钝化层322可以是第二平坦化层，但不限于术语。
根据本公开的实施例的显示装置1000可以包括基板101上的第一缓冲层，在第一缓冲层上的第一绝缘层，在第一绝缘层上的第二缓冲层，以及在第二缓冲层上的第一半导体层、第二半导体层和第三半导体层。显示装置1000可以进一步包括在第一半导体层、第二半导体层和第三半导体层上的第三绝缘层，以及在第三绝缘层上的第一栅极和第二栅极。显示装置1000可以进一步包括在第一栅极和第二栅极上的第四绝缘层，以及在第四绝缘层上的第三栅极。显示装置1000可以进一步包括在第三栅极上的第五绝缘层，在第五绝缘层上的第一源极、第一漏极、第二源极、第二漏极、第三源极和第三漏极。
根据本公开的实施例，第一半导体层、第二半导体层和第三半导体层可以设置在同一层中。第一栅极和第二栅极可以设置在同一层中。第一栅极可以设置在与第三栅极不同的层中。第二栅极可以设置在与第三栅极不同的层中。第一绝缘层的厚度可以不同于第二绝缘层的厚度。
根据本公开的实施例，第一半导体层、第一栅极、第一源极和第一漏极可以构成第一晶体管。第二半导体层、第二栅极、第二源极和第二漏极可以构成第二晶体管。第三半导体层、第三栅极、第三源极和第三漏极可以构成第三晶体管。
根据本公开的实施例，第一半导体层和第一栅极之间的距离可以不同于第三半导体层和第三栅极之间的距离。第二半导体层和第二栅极之间的距离可以不同于第三半导体层和第三栅极之间的距离。第三半导体层和第三栅极之间的电容可以不同于第一半导体层和第一栅极之间的电容。第三半导体层和第三栅极之间的电容可以不同于第二半导体层和第二栅极之间的电容。
参照图5，发光元件部或发光元件层可以设置在第二钝化层322上。发光元件部或发光元件层可以包括第一电极323、第二电极327和发光元件325。
第一电极323可以是阳极。第一电极323可以设置在每个子像素PX中。第一电极323可以具有较高反射率的透明导电层和不透明导电层的多层。透明导电层可以包括具有较高功函数的材料，例如铟锡氧化物(ITO)和铟锌氧化物(IZO)，但本公开的实施例不限于此。不透明导电层可以具有铝(Al)、银(Ag)、铜(Cu)、铅(Pb)、钼(Mo)、钛(Ti)及前述金属的合金的单层或多层，但本公开的实施例不限于此。例如，第一电极323可以具有透明导电层、不透明导电层和透明导电层依次设置的结构或者透明导电层和不透明导电层依次设置的结构，但本公开的实施例不限于此。
当显示装置1000为顶部发光型时，第一电极323可以包括不透明导电材料作为反射光的反射电极。例如，第一电极(阳极)323可以包括银(Ag)、铝(Al)、金(Au)、钼(Mo)、钨(W)、铬(Cr)及前述金属的合金中的至少一种或多种，但本公开的实施例不限于此。例如，第一电极323可以具有银/钯/铜(Ag/Pd/Cu)的三层，但本公开的实施例不限于此。
当显示装置1000为底部发光型时，第一电极323可以包括透明导电材料作为透射光的透明电极。例如，第一电极(阳极)323可以包括铟锌氧化物(ITO)和铟锌氧化物(IZO)中的至少一种或多种，但本公开的实施例不限于此。
第二电极327可以是阴极。例如，第二电极327可以面对第一电极323并且发光元件325可以插设在第一电极323与第二电极327之间。第二电极327可以设置在发光元件325的顶表面(或上表面)和侧表面上。当显示装置1000具有顶部发光型时，第二电极327可以包括透射光的透明导电材料。例如，第二电极327可以包括铟锡氧化物(ITO)和铟锌氧化物(IZO)中的至少一种或多种，但本公开的实施例不限于此。
在本公开的另一实施例中，第二电极327可以包括半透射导电材料。例如，第二电极327可以包括例如LiF/A1、CsF/Al、Mg：Ag、Ca/Ag、Ca：Ag、LiF/Mg：Ag、LiF/Ca/Ag和LiF/Ca：Ag的合金中的至少一种。
当显示装置1000具有底部发光型时，第二电极327可以包括不透明导电材料作为反射光的反射电极。例如，第二电极327b可以包括银(Ag)、铝(A1)、金(Au)、钼(Mo)、钨(W)、铬(Cr)及前述金属的合金中的至少一种或多种，但本公开的实施例不限于此。
发光元件325可以设置在第一电极323与第二电极327之间。发光元件325可以具有按顺序设置或按相反的顺序设置在第一电极323上的空穴转移层、发光层、电子转移层。空穴转移层可以向发光层注入空穴或者可以向发光层输送空穴。例如，空穴转移层可以包括空穴注入层、空穴传输层和电子阻挡层，但本公开的实施例不限于此。电子转移层可以将电子注入到发光层中或者可以将电子输送到发光层。例如，电子转移层可以包括电子注入层、电子传输层和空穴阻挡层，但本公开的实施例不限于此。
发光元件可以包括一个发光部。该一个发光部可以在每个子像素PX中具有分别发射红色光、绿色光和蓝色光的红色发光层、绿色发光层和蓝色发光层。
发光元件可以包括至少两个以上的发光部。发光部可以被称为叠层，但本公开的实施例不限于此。该至少两个以上的发光部可以包括第一发光部和第二发光部。第一发光部和第二发光部可以在每个子像素PX中具有分别发射红色光、绿色光和蓝色光的红色发光层、绿色发光层和蓝色发光层。第一发光部和第二发光部中的至少两个以上的发光层可以发射相同的有色光。在本公开的另一实施例中，第一发光部的第一发光层可以包括蓝色、天蓝色、深蓝色、蓝色和红色发光层、天蓝色和红色发光层或深蓝色和红色发光层，但本公开的实施例不限于此。第二发光部的第二发光层可以包括黄色发光层、黄绿色发光层、绿色发光层、黄色和红色发光层、黄绿色和红色发光层、绿色和红色发光层、黄色、黄绿色和绿色发光层的组合、黄色、黄绿色、绿色和红色发光层的组合，两个黄绿色和一个绿色发光层的组合，一个黄绿色和两个绿色发光层的组合，两个黄绿色、一个绿色和红色发光层的组合，或一个黄绿色、两个绿色和红色发光层的组合，但本公开的实施例不限于此。可以在第一发光部与第二发光部之间设置电荷产生层。电荷产生层可以包括n型电荷产生层和p型电荷产生层。第一发光部和第二发光部中的每一个可以包括空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子传输层和电子注入层中的至少一个或多个，但本公开的实施例不限于此。
该至少两个以上的发光部可以包括第一发光部、第二发光部和第三发光部。第一发光部的第一发光层可以具有与上述第一发光层相同的结构。第二发光部的第二发光层可以具有与上述第二发光层相同的结构。第三发光部的第三发光层可以具有与第一发光部的第一发光层相同的结构，但本公开的实施例不限于此。第一电荷产生层可以设置在第一发光部与第二发光部之间。第一电荷产生层可以包括n型电荷产生层和p型电荷产生层。第二电荷产生层可以设置在第二发光部与第三发光部之间。第二电荷产生层可以包括n型电荷产生层和p型电荷产生层。第一发光部、第二发光部和第三发光部中的每一个可以包括空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子传输层和电子注入层中的至少一个或多个，但本公开的实施例不限于此。
该至少两个以上的发光部可以包括第一发光部、第二发光部、第三发光部和第四发光部。第一发光部、第二发光部、第三发光部和第四发光部中的至少两个以上的发光层可以包括发射相同颜色光的发光层。例如，第一发光部、第二发光部、第三发光部和第四发光部中的至少两个以上的发光层可以包括蓝色发光层，但本公开的实施例不限于此。第一发光部、第二发光部、第三发光部和第四发光部中的至少一个或多个发光层可以包括不同于蓝色发光层的发光层。例如，第一发光部、第二发光部、第三发光部和第四发光部中的至少一个或多个发光层可以包括黄色发光层、黄绿色发光层、绿色发光层、黄色和红色发光层、黄绿色和红色发光层、绿色和红色发光层，黄色、黄绿色和绿色发光层的组合，黄色、黄绿色、绿色和红色发光层的组合，两个黄绿色和一个绿色发光层的组合，一个黄绿色和两个绿色发光层的组合，两个黄绿色、一个绿色和红色发光层的组合，或一个黄绿色、两个绿色和红色发光层的组合，但本公开的实施例不限于此。第一电荷产生层可以设置在第一发光部与第二发光部之间。第一电荷产生层可以包括n型电荷产生层和p型电荷产生层。第二电荷产生层可以设置在第二发光部与第三发光部之间。第二电荷产生层可以包括n型电荷产生层和p型电荷产生层。第三电荷产生层可以设置在第三发光部与第四发光部之间。第三电荷产生层可以包括n型电荷产生层和p型电荷产生层。第一发光部、第二发光部、第三发光部和第四发光部中的每一个可以包括空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子传输层和电子注入层中的至少一个或多个，但本公开的实施例不限于此。
连接电极321可以设置在第一钝化层320上。发光元件部可以通过连接电极321连接到晶体管。例如，第二晶体管360的第一电极323和第二源极319S可以通过连接电极321彼此连接。
第一电极323可以通过第二钝化层322中的接触孔连接到连接电极321。连接电极321可以通过第一钝化层320中的接触孔连接到第二源极319S。
堤层324可以暴露每个子像素PX中的第一电极323。堤层324可以划分多个子像素PX。堤层324可以被称为像素限定层。堤层324可以最小化光扩散并且可以防止相邻子像素PX之间的光干扰。堤层324可以防止沿各种视角的颜色混合。堤层324可以包括具有黑色的不透明材料。例如，堤层324可以包括具有彩色颜料、有机黑色和碳中的至少一种的遮光材料，但本公开的实施例不限于此。例如，堤层324可以包括例如硅氮化物(SiNx)和硅氧化物(SiOx)的无机绝缘材料和例如苯并环丁烯(BCB)、丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂的有机绝缘材料中的至少一种，但本公开的实施例不限于此。
可以在堤层324上进一步设置间隔件326。间隔件326可以通过缓冲具有发光元件的基板101和上基板之间的空间来最小化由于外部冲击导致的显示装置1000的破损。间隔件326可以包括与堤层324相同的材料并且可以与堤层324同时形成，但本公开的实施例不限于此。
可以在第一电极323、堤层324和间隔件326上设置发光元件325。发光元件325可以包括用于发射特定有色光的红色发光层、绿色发光层、蓝色发光层和白色发光层中的至少一个或多个。当发光元件325包括白色发光层时，滤色器层可以设置在发光元件325上，用于将白色光转换成不同的彩色光。例如，滤色器层可以设置在触摸部上，但本公开的实施例不限于此。在本公开的另一实施例中，滤色器层可以设置在触摸部与封装部之间，但本公开的实施例不限于此。例如，从发光元件325朝向封装部发射的光通过滤色器层显示图像。滤色器层可以包括红色、绿色和蓝色滤色器，但本公开的实施例不限于此。例如，从发光元件325发射的光可以通过红色、绿色和蓝色滤色器来显示图像。
可以在第二电极327上进一步设置封装部。封装部可以防止氧气或水分的渗透。
封装部可以包括第一封装层328a、第二封装层328b和第三封装层328c，但本公开的实施例不限于此。例如，封装部可以包括至少两个以上的层，但本公开的实施例不限于此。例如，封装部可以在显示区域AA的周围或在非显示区域NA中具有倾斜表面。
第一封装层328a和第三封装层328c可以包括硅氧化物(SiOx)、硅氮化物(SiNx)和铝氧化物(AlyOz)中的至少一种或多种，但本公开的实施例不限于此。
第二封装层328b可以覆盖在制造工序的过程中产生的异物或颗粒。第二封装层328b可以使第一封装层328a的表面平坦化。例如，第二封装层328b可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、碳氧化硅(SiOCz)和聚乙烯中的至少一种或多种，但本公开的实施例不限于此。第一封装层328a、第二封装层328b和第三封装层328c可以依次设置在第二电极327上，但本公开的实施例不限于此。例如，无机材料的第一封装层328a、有机材料的第二封装层328b和无机材料的第三封装层328c可以依次设置在第二电极327上，但本公开的实施例不限于此。
参照图5，可以在封装部上进一步设置触摸部。例如，用于感测用户的触摸的触摸部可以设置在封装部上。由于对触摸部的说明与图2和图3中基本相同，因此相同的部分可以由相同的附图标记表示，并且可以省略或简化说明。可以参照图2和图3对触摸部进行说明。
第五缓冲层710可以设置在封装部的第三封装层328c上。第五缓冲层710可以阻挡在触摸部的制造过程中使用的溶液(显影剂或蚀刻剂)或水分从外部渗透到具有有机材料的发光元件325中。此外，可以防止由于外部冲击而导致的第五缓冲层710上的多个触摸传感器的断开连接，并且可以防止在触摸部的工作期间产生的干扰信号。第五缓冲层710可以被称为触摸缓冲层，但不限于术语。
第五缓冲层710可以包括硅氧化物(SiOx)和硅氮化物(SiNx)之一的单层或多层，但本公开的实施例不限于此。在另一实施例中，第五缓冲层710可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等，但本公开的实施例不限于此。
触摸部可以包括第六绝缘层730、触摸电极部和第三钝化层750。例如，第六绝缘层730可以是触摸绝缘层、下绝缘层或下触摸绝缘层，但本公开的实施例不限于此。例如，第三钝化层750可以是触摸绝缘层、上绝缘层或上触摸绝缘层，但本公开的实施例不限于此。
触摸电极部可以包括用于感测用户的触摸的多个触摸电极。多个触摸电极可以作为用于根据互电容型或自电容型感测用户的触摸的触摸传感器。触摸电极部可以包括沿第一方向设置的多个第一触摸电极通道TX1和在同一平面上沿与第一方向垂直的第二方向设置的多个第二触摸电极通道RX1。多个第一触摸电极通道TX1可以是用于发射触摸信号的电极或触摸发射电极，并且多个第二触摸电极通道RX1可以是用于接收触摸信号的电极或触摸接收电极，但不限于术语。
根据本公开的实施例的触摸电极部可以形成为包括多个触摸电极的触摸面板。例如，外挂型触摸面板可以在发光元件具有顶部发光结构时设置在封装部或光学膜上或与之结合，并且可以在发光元件具有底部发光结构时设置在基板的背表面上或与之结合。
在本公开的另一实施例中，触摸电极部可以根据内嵌型直接形成在封装部上。例如，当发光元件具有顶部发光结构时内嵌型触摸面板可以直接形成在封装部的前表面上。本公开的实施例不限于此。
第一连接电极BE1可以设置在第五缓冲层710上。例如，第一连接电极BE1可以连接多个第一触摸电极通道TX1。例如，第一连接电极BE1可以通过被设置在不同的平面上而将多个触摸电极通道TX1和RX1中的每一个彼此电连接。第一连接电极BE1可以被称为触摸电极连接线、触摸桥接电极或触摸桥接线，但不限于术语。
例如，第一连接电极BE1可以设置在沿第一方向(或X轴方向)相邻的多个第一触摸电极通道TX1之间。例如，第一连接电极BE1可以将连接到沿第一方向(或X方向)彼此间隔开的多个第一触摸电极通道TX1并且彼此相邻设置的第一触摸电极电连接，但本公开的实施例不限于此。
第六绝缘层730可以设置在第五缓冲层710和第一连接电极BE1上。第六绝缘层730可以具有用于电连接第一触摸电极通道TX1和第一连接电极BE1的孔。因此，第六绝缘层730可以将第一触摸电极通道TX1与连接电极BE1电绝缘。
第六绝缘层730可以包括硅氮化物(SiNx)或硅氧化物(SiOx)的单层或多层，但本公开的实施例不限于此。
第一触摸电极通道TX1和第二触摸电极通道RX1可以设置在第六绝缘层730上。
第一触摸电极通道TX1和第二触摸电极通道RX1可以被设置成彼此间隔开预定间隔。沿第一方向(或X轴方向)彼此相邻的至少一个或多个第一触摸电极通道TX1可以被设置成彼此间隔开。沿第一方向(或X轴方向)彼此相邻的至少一个或多个第一触摸电极通道TX1中的每一个可以与第一连接电极BE1连接。例如，沿第一方向(或X轴方向)彼此相邻的第一触摸电极通道TX1中的每一个可以通过第六绝缘层730中的孔与第一连接电极BE1连接。
沿第二方向(Y轴方向)彼此相邻的至少两个第二触摸电极通道RX1可以通过第二连接电极BE2彼此连接。
第三钝化层750可以设置在第一触摸电极通道TX1和第二触摸电极通道RX1上。
第三钝化层750可以设置成覆盖第六绝缘层730、第一触摸电极通道TX1以及第二触摸电极通道RX1。
第三钝化层750可以包括苯并环丁烯(BCB)、丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂中的至少一种或多种，但本公开的实施例不限于此。第三钝化层750可以被称为平坦化层或绝缘层，但不限于术语。
为了向显示区域AA中的触摸部的触摸电极部施加电信号，可以在非显示区域NA中设置触摸线。触摸线可以被称为触摸连接线或触摸路由线，但不限于术语。
触摸驱动电路可以向第一触摸电极通道TX1发射触摸驱动信号并且可以从第二触摸电极通道RX1接收触摸感测信号。触摸驱动电路可以通过与第一触摸电极通道TX1连接的第一触摸电极和与第二触摸电极通道RX1连接的第二电极之间的互电容感测用户的触摸。例如，当触摸被添加到显示装置1000时，第一触摸电极和第二触摸电极之间的电容可以被改变。触摸驱动电路可以通过感测电容变化来检测触摸坐标。
图6A是示出根据本公开的另一实施例的显示装置的剖视图，图6B是示出根据本公开的另一实施例的显示装置的剖视图。图7A至图7C是示出根据本公开的另一实施例的显示装置的制造方法的剖视图。
在根据本公开的另一实施例的显示装置中，至少两个以上绝缘层可以设置在半导体层上。因此，可以降低根据第三晶体管340的阈值电压变化的易受影响性(或敏感度)。
在形成第一至第三晶体管370、360和340的第一至第三栅极373、314和344之后，同时执行形成导电的第一至第三半导体层315、311和312的工序(导体化工序)。即使以相同的掺杂条件执行第一至第三半导体层315、311和312的导体化工序时，第一至第三半导体层315、311和312具有不同的掺杂浓度。因此，第一至第三晶体管370、360和340的元件特性劣化。由于第一至第三半导体层315、311和312具有不同的掺杂浓度，电阻增加并且处于接通状态的电流性质劣化。因此，第一至第三晶体管370、360和340的元件特性进一步劣化。
在形成第一至第三晶体管370、360和340的第一至第三栅极373、314和344之后，可以不同地执行第一至第三半导体层315、311和312的导体化工序。例如，可以在第一至第三半导体层315、311和312上形成第三绝缘层313a，并且可以在第三绝缘层313a上形成第一栅极373和第二栅极314。在第三晶体管340被光致抗蚀剂覆盖之后，可以执行第一晶体管370的第一半导体层315和第二晶体管360的第二半导体层311的导体化工序。可以在第一晶体管370的第一栅极373、第二晶体管360的第二栅极314和第三晶体管340的第三绝缘层313a上形成第四绝缘层313b。在第一晶体管370和第二晶体管360被光致抗蚀剂覆盖之后，可以执行第三晶体管340的第三半导体层312的导体化工序。在第三半导体层312的导体化工序期间，由于第三绝缘层313a和第四绝缘层313b的厚度，第三半导体层312的掺杂浓度难以达到一定水平。因此，第三晶体管370的第三半导体层312的导电区域的厚度可以不同于第一晶体管370的第一半导体层315和第二晶体管360的第二半导体层311的导电区域的厚度，第三晶体管370的第三半导体层312可以具有与第一晶体管370的第一半导体层315和第二晶体管360的第二半导体层311不同的掺杂浓度。由于第三绝缘层313a和/或第四绝缘层313b，第三晶体管370可以具有与第一晶体管370和第二晶体管360不同的导电区域的厚度。因此，认识到第一晶体管370、第二晶体管360和第三晶体管340的元件特性可能劣化。发明人进行了大量的改进第一晶体管370、第二晶体管360和第三晶体管340的元件特性的研究和实验。通过大量的研究和实验，发明了具有改进的第一至第三晶体管370、360和340的元件特性的新的显示装置。这在下面进行解释。
图6A和图6B以及图7A至图7C示出了图5的晶体管之中的第一晶体管370和第三晶体管340。第二晶体管360、第四晶体管330和存储电容器350可以被配置为与图5中所描述的基本相同。
参照图6A，第三绝缘层313a可以设置在第一晶体管370的第一半导体层315上。例如，第三绝缘层313a可以设置成与第三晶体管340的第三半导体层312相邻(或接触)。例如，第三绝缘层313a可以设置成与第三晶体管340的第三半导体层312相邻(或接触)，使得第三绝缘层313a的端线与第三半导体层312的端线重合。第三绝缘层313a和第四绝缘层313b可以设置在第三晶体管340的第三半导体层312上。在一个实施例中，第三绝缘层313a的至少一部分可以设置在第一晶体管370的第一半导体层315上，并且第三绝缘层313a的至少另一部分可以设置在第三半导体层312上。此外，第四绝缘层313b的至少一部分可以设置在第三半导体层312上。
在本公开的另一实施例中，第三绝缘层313a可以设置在除第三晶体管340的第三半导体层312的一部分以外的第一半导体层315和第二半导体层311上。例如，第三晶体管340的第三绝缘层313a可以与第三半导体层312重叠。第三绝缘层313a可以与第三晶体管312的第三沟道区域312C重叠。
第四绝缘层313b可以设置在第三晶体管340的第三绝缘层313a上。第三晶体管340的第三绝缘层313a和第四绝缘层313b可以设置在第三源极328S与第三漏极328D之间。例如，第三绝缘层313a、第四绝缘层313b和第三栅极344可以设置在第三源极328S与第三漏极328D之间。由于第三晶体管340包括第三绝缘层313a和第四绝缘层313b，所以可以降低根据第三晶体管340的阈值电压变化的易受影响性(或敏感度)。
第三晶体管340的第三绝缘层313a和第四绝缘层313b可以与第三半导体层312重叠。例如，第三绝缘层313a和第四绝缘层313b可以与第三半导体层312的第三沟道区域312C重叠。如下文中结合图7A至图7C所描述的，第三晶体管340的第三源极区域312S或第三漏极区域312D的至少一部分可以通过第三绝缘层313a的设置为与第三半导体层312相邻的一部分的一个端部与第三绝缘层313a的另一部分之间的区域暴露，并且暴露的部分被掺杂有掺杂剂。在一个例子中，第三绝缘层313a的该部分的该一个端部可以与第三半导体层312的第三源极区域312S或第三漏极区域312D的端部接触。
在本公开的另一实施例中，第五绝缘层316可以设置在第一晶体管370的第一栅极373和第二晶体管360的第二栅极314上。例如，第一晶体管370可以包括第一半导体层315、在第一半导体层315上的第三绝缘层313a、在第三绝缘层313a上的第一栅极373以及在第一栅极373上的第五绝缘层316。第五绝缘层316可以覆盖第一晶体管370的第一栅极373。第五绝缘层316可以接触第一晶体管370的第三绝缘层313a的顶表面(或上表面)。例如，第五绝缘层316可以接触第三绝缘层313a和第一晶体管370的第一栅极373的顶表面(或上表面)。
第二晶体管360可以包括第二半导体层311、在第二半导体层311上的第三绝缘层313a、在第三绝缘层313a上的第二栅极314以及在第二栅极314上的第五绝缘层316。第五绝缘层316可以覆盖第二晶体管360的第二栅极314。第五绝缘层316可以接触第二晶体管360的第二栅极314的顶表面(或上表面)。第五绝缘层316可以接触第二晶体管360的第三绝缘层313a的顶表面(或上表面)。例如，第五绝缘层316可以接触第三绝缘层313a和第二晶体管360的第二栅极314的顶表面(或上表面)。
在本公开的另一实施例中，第三晶体管340的第五绝缘层316可以设置在第三晶体管340的第三源极区域312S和第三漏极区域312D上。例如，第三晶体管340的第五绝缘层316可以设置在第三晶体管340的第三源极区域312S和第三漏极区域312D中。例如，第三晶体管340的第五绝缘层316可以设置在第三半导体层312、第三绝缘层313a、第四绝缘层313b和第三栅极344上。第三晶体管340的第五绝缘层316可以覆盖第三半导体层312、第三绝缘层313a、第四绝缘层313b和第三栅极344。第三晶体管340可以包括第三半导体层312、在第三半导体层312上的第三绝缘层313a、在第三绝缘层313a上的第四绝缘层313b以及在第三栅极344上的第五绝缘层316。第五绝缘层316可以接触第三晶体管340的第三半导体层312的顶表面(上表面)。例如，第五绝缘层316可以接触第三晶体管340的第三栅极344的顶表面(上表面)。第五绝缘层316可以接触第三半导体层312的顶表面(上表面)和第三栅极344的顶表面(上表面)。
参照图6B，第三绝缘层313a可以设置在第一晶体管370的第一半导体层315上。例如，第三绝缘层313a可以设置在第一晶体管370的第一栅极373和第三晶体管340的第三半导体层312上。第三绝缘层313a可以设置成与第三晶体管340的第三半导体层312相邻(接触)。例如，第三绝缘层313a可以设置成与第三晶体管340的第三半导体层312相邻(接触)，使得第三绝缘层313a的端线与第三半导体层312的端线重合。在一个实施例中，第三绝缘层313a的至少一部分可以设置在第一晶体管370的第一半导体层315上，并且第三绝缘层313a的至少另一部分可以设置在第三半导体层312上。此外，第四绝缘层313b的至少一部分可以设置在第三半层体层312上。
在本公开的另一实施例中，第三绝缘层313a可以设置在除第三晶体管340的第三半导体层312的一部分以外的第一半导体层315和第二半导体层311上。例如，第三晶体管340的第三绝缘层313a可以与第三半导体层312重叠。第三绝缘层313a可以与第三晶体管312的第三沟道区域312C重叠。
第四绝缘层313b可以设置在第三晶体管340的第三绝缘层313a和第一晶体管370的第一栅极373上。第四绝缘层313b可以设置成与第三晶体管340的第三半导体层312相邻。例如，第四绝缘层313b可以设置成与第三晶体管340的第三半导体层312相邻，使得第四绝缘层313b的端线与第三半导体层312的端线重合。例如，第三绝缘层313a和第四绝缘层313b可以设置成与第三晶体管340的第三半导体层312相邻。例如，第三绝缘层313a和第四绝缘层313b可以设置成与第三晶体管340的第三半导体层312相邻，使得第四绝缘层313b的端线与第三半导体层312的端线重合。
第三晶体管340的第三绝缘层313a和第四绝缘层313b可以设置在第三源极328S与第三漏极328D之间。例如，第三晶体管340的第三绝缘层313a和第四绝缘层313b可以设置在第三源极328S和第三漏极328D中。例如，第三绝缘层313a、第四绝缘层313b和第三栅极344可以设置在第三源极328S与第三漏极328D之间。例如，第三绝缘层313a、第四绝缘层313b和第三栅极344可以设置在第三源极328S和第三漏极328D中。由于第三晶体管340包括第三绝缘层313a和第四绝缘层313b，所以可以降低根据第三晶体管340的阈值电压变化的易受影响性(或敏感度)。
第三晶体管340的第三绝缘层313a和第四绝缘层313b可以与第三半导体层312重叠。例如，第三绝缘层313a和第四绝缘层313b可以与第三半导体层312的第三沟道区域312C重叠。如下文中结合图7A至图7C所描述的，第三晶体管340的第三源极区域312S或第三漏极区域312D的至少一部分可以通过第三绝缘层313a的设置为与第三半导体层312相邻的一部分的一个端部与第三绝缘层313a的另一部分之间的区域暴露，并且暴露的部分被掺杂有掺杂剂。
在本公开的另一实施例中，第五绝缘层316可以设置在第一晶体管370的第四绝缘层313b和第二晶体管360的第二栅极314上。例如，第一晶体管370可以包括第一半导体层315、在第一半导体层315上的第三绝缘层313a、在第三绝缘层313a上的第一栅极373、在第一栅极373上的第四绝缘层313b以及在第四绝缘层313b上的第五绝缘层316。第五绝缘层316可以覆盖第一晶体管370的第四绝缘层313b。例如，第五绝缘层316可以接触第一晶体管370的第四绝缘层313b的顶表面(或上表面)。第五绝缘层316可以接触第三晶体管340的第三栅极344的顶表面。第五绝缘层316可以接触第一晶体管370的第四绝缘层313b的顶表面(或上表面)和第三晶体管340的第三栅极344的顶表面(或上表面)。
第二晶体管360可以包括第二半导体层311、在第二半导体层311上的第三绝缘层313a、在第三绝缘层313a上的第二栅极314、在第二栅极314上的第四绝缘层313b以及在第四绝缘层313b上的第五绝缘层316。第五绝缘层316可以覆盖第二晶体管360的第四绝缘层313b。第五绝缘层316可以接触第二晶体管360的第四绝缘层313b的顶表面(或上表面)。第五绝缘层316可以接触第三晶体管340的第三栅极344的顶表面(或上表面)。例如，第五绝缘层316可以接触第二晶体管360的第四绝缘层313b的顶表面(或上表面)和第三晶体管340的第三栅极344。
在本公开的另一实施例中，第三晶体管340的第五绝缘层316可以设置在第三晶体管340的第三源极区域312S和第三漏极区域312D上。例如，第三晶体管340的第五绝缘层316可以设置在第三晶体管340的第三源极区域312S和第三漏极区域312D中。例如，第三晶体管340的第五绝缘层316可以设置在第三半导体层312、第三绝缘层313a、第四绝缘层313b和第三栅极344上。第三晶体管340的第五绝缘层316可以覆盖第三半导体层312、第三绝缘层313a、第四绝缘层313b和第三栅极344。第三晶体管340可以包括第三半导体层312、在第三半导体层312上的第三绝缘层313a、在第三绝缘层313a上的第四绝缘层313b、在第四绝缘层313b上的第三栅极344以及在第三栅极344上的第五绝缘层316。第五绝缘层316可以接触第三晶体管340的第三半导体层312的顶表面(或上表面)。例如，第五绝缘层316可以接触第三晶体管340的第三栅极344的顶表面(或上表面)。第五绝缘层316可以接触第三半导体层312的顶表面(或上表面)和第三栅极344的顶表面(或上表面)。
图7A至图7C示出了图6A的显示装置的制造过程。
参照图7A，第三绝缘层313a形成在第一晶体管370和第三晶体管340上，并且第一栅极373形成在第一晶体管370的第三绝缘层313a上。接下来，执行第一晶体管370的第一半导体层315的导体化工序(箭头)。在设置光致抗蚀剂400以覆盖除第一半导体层315以外的第三晶体管340之后，可以执行第一半导体层315的导体化工序。例如，第一半导体层315的导体化工序可以在不蚀刻第三绝缘层313a的情况下进行。因此，第一半导体层315可以包括第一源极区域315S、第一沟道区域315C和第一漏极区域315D。可以执行与第一晶体管370的导体化工序相同的第二晶体管360的第二半导体层311的导体化工序。因此，第二半导体层311可以包括第二源极区域311S、第二沟道区域311C和第二漏极区域311D。
参照图7B，第四绝缘层313b形成在第一晶体管370的第一栅极373和第三晶体管340的第三绝缘层313a上，并且第三栅极344形成在第三晶体管340的第四绝缘层313b上。接下来，执行第三晶体管340的第三半导体层312的导体化工序。在设置光致抗蚀剂402以覆盖除第三半导体层312以外的第一晶体管370之后，可以通过第三半导体层312的导电区域中的第三绝缘层313a和第四绝缘层313b的蚀刻工艺(箭头)执行第三半导体层312的导体化工序。例如，蚀刻工艺可以是湿蚀刻或干蚀刻，但本公开的实施例不限于此。因此，第三半导体层312可以包括第三源极区域312S、第三沟道区域312C和第三漏极区域312D。在第三晶体管340的第三半导体层312的导体化工序之后，去除光致抗蚀剂402，并且可以蚀刻第一晶体管370的第四绝缘层313b。可以通过第四绝缘层313b的蚀刻工艺来图案化第三绝缘层313a。例如，第三绝缘层313a可以被图案化为具有直角或具有锐角或倾斜表面(或斜面)，但本公开的实施例不限于此。例如，第一晶体管370和第二晶体管360可以包括第三绝缘层313a。
在本公开的另一实施例中，由于第三晶体管340的第三半导体层312的导体化工序是通过第三绝缘层313a和第四绝缘层313b的蚀刻工艺来执行的，所以可以解决由于第三绝缘层313a和第四绝缘层313b的厚度差而没有执行第三半导体层312的导体化工序的问题。例如，由于在蚀刻第三绝缘层313a和第四绝缘层313b的同时执行第三晶体管340的第三半导体层312的导体化工序，因此可以防止由于第三绝缘层313a和第四绝缘层313b的厚度差而没有执行第三半导体层312的导体化工序。由此，可以改善当没有执行第三半导体层312的导体化工序时，由于电子的泄漏和电阻的上升而导致显示面板劣化的情况。第三晶体管340的元件特性可以得到改善。
参照图7C，第五绝缘层316形成在第一栅极373和第三栅极344上。第五绝缘层316可以覆盖第一栅极373和第三栅极344。第五绝缘层316可以覆盖第三半导体层312。在第五绝缘层316上形成第一源极375S、第一漏极375D、第三源极328S和第三漏极328D以构成第一晶体管370和第三晶体管340。第二晶体管360可以通过与第一晶体管370相同的工艺形成。在第五绝缘层316上形成第二源极319S和第二漏极319D以构成第二晶体管360。
下文可以参照图7A至图7C说明根据本公开的另一实施例的图6B的显示装置的制造过程。由于图6B的显示装置的图7A的形成步骤与图6A的显示装置的图7A的形成步骤相同，因此可以省略对图7A的形成步骤的说明。
参照图7B，第四绝缘层313b形成在第一晶体管370的第一栅极373和第三晶体管340的第三绝缘层313a上，并且第三栅极344形成在第三晶体管340的第四绝缘层313b上。接下来，执行第三晶体管340的第三半导体层312的导体化工序。在设置光致抗蚀剂402以覆盖除第三半导体层312以外的第一晶体管370之后，可以通过第三半导体层312的导电区域中的第三绝缘层313a和第四绝缘层313b的蚀刻工艺(箭头)执行第三半导体层312的导体化工序。例如，蚀刻工艺可以是湿蚀刻或干蚀刻，但本公开的实施例不限于此。因此，第三半导体层312可以包括第三源极区域312S、第三沟道区域312C和第三漏极区域312D。在本公开的另一实施例中，第四绝缘层313b可以不被蚀刻。例如，第三绝缘层313a和第四绝缘层313b可以设置成与第三半导体层312相邻。例如，第三绝缘层313a和第四绝缘层313b可以设置成与第三半导体层312相邻，使得第三绝缘层313a和第四绝缘层313b的端线与第三半导体层312的端线重合。在本公开的第三实施例中，由于第三晶体管340的第三半导体层312的导体化工序是通过第三绝缘层313a和第四绝缘层313b的蚀刻工艺执行的，所以可以解决由于第三绝缘层313a和第四绝缘层313b的厚度差而没有执行第三半导体层312的导体化工序的问题。例如，由于在蚀刻第三绝缘层313a和第四绝缘层313b的同时执行第三晶体管340的第三半导体层312的导体化工序，因此可以防止由于第三绝缘层313a和第四绝缘层313b的厚度差而没有执行第三半导体层312的导体化工序。由此，可以改善当没有执行第三半导体层312的导体化工序时，由于电子的泄漏和电阻的上升而导致显示面板劣化的情况。第三晶体管340的元件特性可以得到改善。
如图7C所示，第五绝缘层316形成在第一栅极373和第三栅极344上。第五绝缘层316可以覆盖第一栅极373和第三栅极344。在第五绝缘层316上形成第一源极375S、第一漏极375D、第三源极328S和第三漏极328D以构成第一晶体管370和第三晶体管340。在一个实施例中，由于蚀刻工艺，第三半导体层312上的第三绝缘层313a的另一部分和第三绝缘层313a上的第四绝缘层313b的一部分可以与第三源极328S和第三漏极328D间隔开。第二晶体管360可以通过与第一晶体管370相同的工艺形成。在第五绝缘层316上形成第二源极319S和第二漏极319D以构成第二晶体管360。
在本公开的另一实施例中，在形成包括第三绝缘层313a和第四绝缘层313b的第三晶体管340之后，通过第三绝缘层313a和第四绝缘层313b的刻蚀刻工艺执行第三半导体层312的导体化工序。由此，可以解决由于第三绝缘层313a和第四绝缘层313b的厚度差而导致第三晶体管340的第三半导体层312具有不同掺杂浓度的问题。
根据本公开的一个或多个实施例的显示装置可以应用于或包括在移动设备、视频电话、智能手表、手表电话、可穿戴设备、可折叠设备、可卷曲设备、可弯曲设备、柔性设备、弯曲设备、滑动设备、可变设备、电子书、电子笔记本、便携式多媒体播放器(PMP)、个人数字助理(PDA)、MP3播放器、移动医疗设备、台式个人计算机(PC)、膝上型PC、笔记本电脑、工作站、导航，车辆导航、车辆显示设备、车辆设备、剧院设备、剧院显示设备、电视、壁纸设备、标牌设备、游戏设备、笔记本、显示器、照相机、摄像机和电子设备。此外，根据本公开的一个或多个实施例的显示装置可以应用于或包括在有机发光二极管照明设备或无机发光二极管照明设备中。
根据本公开的一个或多个实施例的显示装置如下所述。
根据本公开的一个或多个实施例的显示装置可以包括：基板，具有显示区域和非显示区域；第一晶体管，包括基板上的第一半导体层、第一半导体层上的第一绝缘层、第一绝缘层上的第一栅极和第一栅极上的第二绝缘层；第二晶体管，包括基板上的第二半导体层和第一绝缘层上的第二栅极；以及第三晶体管，包括基板上的第三半导体层和第二绝缘层上的第三栅极。
根据本公开的一个或多个实施例，第一绝缘层可以设置在第二半导体层上，并且第二绝缘层可以设置在第二栅极上。
根据本公开的一个或多个实施例，第一绝缘层可以设置在第三半导体层上，并且第三晶体管的第二绝缘层可以设置在第一绝缘层上。
根据本公开的一个或多个实施例的显示装置可以包括：基板，具有显示区域和非显示区域；第一晶体管，包括基板上的第一半导体层、第一半导体层上的第一绝缘层和第一绝缘层上的第一栅极；第二晶体管，包括基板上的第二半导体层、第二半导体层上的第一绝缘层和第一绝缘层上的第二栅极；以及第三晶体管，包括基板上的第三半导体层、第三半导体层上的第一绝缘层、第一绝缘层上的第二绝缘层和第二绝缘层上的第三栅极。
根据本公开的一个或多个实施例，第三半导体层可以包括第三沟道区域，并且第三晶体管的第一绝缘层和第二绝缘层可以与第三沟道区域重叠。
根据本公开的一个或多个实施例，显示装置可以进一步包括在第一栅极上的第一源极和第一漏极，在第二栅极上的第二源极和第二漏极，以及在第三栅极上的第三源极和第三漏极。
根据本公开的一个或多个实施例，第一绝缘层和第二绝缘层可以设置在第三源极与第三漏极之间。
根据本公开的一个或多个实施例，第一绝缘层、第二绝缘层和第三栅极可以设置在第三源极与第三漏极之间。
根据本公开的一个或多个实施例，显示装置可以进一步包括在第一绝缘层上的第三绝缘层，并且第三绝缘层可以覆盖第三半导体层。
根据本公开的一个或多个实施例，第一晶体管的第一绝缘层和第二晶体管的第一绝缘层可以被设置成与第三晶体管的第三半导体层相邻。
根据本公开的一个或多个实施例，第二绝缘层可以设置在第一晶体管的第一栅极和第二晶体管的第二栅极上，并且第一晶体管的第一绝缘层和第二绝缘层以及第二晶体管的第一绝缘层和第二绝缘层可以被设置成与第三半导体层相邻。
根据本公开的一个或多个实施例，第一半导体层和第一栅极之间的距离可以与第二半导体层和第二栅极之间的距离相同。
根据本公开的一个或多个实施例，第一半导体层和第一栅极之间的距离可以不同于第三半导体层和第三栅极之间的距离。
根据本公开的一个或多个实施例，第一半导体层和第一栅极之间的距离可以小于第三半导体层和第三栅极之间的距离。
根据本公开的一个或多个实施例，第二半导体层和第二栅极之间的距离可以不同于第三半导体层和第三栅极之间的距离。
根据本公开的一个或多个实施例，第二半导体层和第二栅极之间的距离可以小于第三半导体层和第三栅极之间的距离。
根据本公开的一个或多个实施例，第三半导体层和第三栅极之间的电容可以小于第一半导体层和第一栅极之间的电容。
根据本公开的一个或多个实施例，第三半导体层和第三栅极之间的电容可以小于第二半导体层和第二栅极之间的电容。
根据本公开的一个或多个实施例，第一栅极可以设置在与第三栅极不同的层中。
根据本公开的一个或多个实施例，第二栅极可以设置在与第三栅极不同的层中。
根据本公开的一个或多个实施例，显示装置可以进一步包括在第一半导体层下方的第四栅极、在第二半导体层下方的第五栅极以及在第三半导体层下方的第六栅极。
根据本公开的一个或多个实施例，第四栅极和第一半导体层之间的距离可以小于第五栅极和第二半导体层之间的距离。
根据本公开的一个或多个实施例，第四栅极和第一半导体层之间的距离可以小于第六栅极和第三半导体层之间的距离。
根据本公开的一个或多个实施例，显示装置可以进一步包括在第一栅极上的第一源极和第一漏极，在第二栅极上的第二源极和第二漏极，以及在第三栅极上的第三源极和第三漏极，并且第一源极可以连接到第四栅极。
根据本公开的一个或多个实施例，第一半导体层和第二半导体层可以包含氧化物半导体材料。
根据本公开的一个或多个实施例，第三半导体层可以包含氧化物半导体材料。
根据本公开的一个或多个实施例，第一绝缘层的厚度可以不同于第二绝缘层的厚度。
根据本公开的一个或多个实施例，非显示区域可以包括栅极驱动部，并且显示装置可以进一步包括在栅极驱动部中并包括第四半导体层的第四晶体管。
根据本公开的一个或多个实施例，第四半导体层可以包含多晶半导体材料。
根据本公开的一个或多个实施例，显示装置可以进一步包括显示区域中的发光元件、发光元件上的封装部以及封装部上的触摸部。
根据本公开的一个或多个实施例，显示装置可以进一步包括在触摸部上或者在触摸部与封装部之间的滤色器层。
根据本公开的一个或多个实施例，显示装置可以包括基板和第一晶体管，基板具有显示区域和非显示区域，第一晶体管包括：基板上的第一半导体层，第一半导体层包含氧化物半导体；第一半导体层上的第一绝缘层的至少一部分；以及第一绝缘层的该一部分上的第一栅极。显示装置还可以包括第二晶体管，第二晶体管包括：基板上的第二半导体层；第二半层体层上的第一绝缘层；以及第一绝缘层上的第二栅极。显示装置还可以包括：第三晶体管，第三晶体管包括基板上的第三半导体层，第三半导体层包含氧化物半导体。第三半导体层可以包括沟道区域、源极区域和漏极区域。第一绝缘层的至少另一部分可以设置在第三半导体层上，第二绝缘层的至少一部分可以设置在第一绝缘层上，并且第三栅极可以设置在第二绝缘层上。源极区域和漏极区域的至少一部分可以通过第一绝缘层的设置为与第三半导体层相邻的一部分的一个端部与第一绝缘层的另一部分之间的区域暴露。暴露的部分可以被掺杂有掺杂剂。
根据本公开的一个或多个实施例，第一绝缘层的该一部分的该一个端部可以与第三半导体层的源极区域或漏极区域的一个端部接触。
根据本公开的一个或多个实施例，第二绝缘层的另一部分可以设置在第一绝缘层的一部分上，第二绝缘层的另一部分的一个端部可以被设置为与第三半导体层相邻。
根据本公开的一个或多个实施例，第三半导体层可以包括第三沟道区域，并且第一绝缘层的另一部分和第三晶体管的第二绝缘层的一部分可以与第三沟道区域重叠。
根据本公开的一个或多个实施例，显示装置可以包括第一栅极上的第一源极和第一漏极，第二栅极上的第二源极和第二漏极，以及第三栅极上的第三源极和第三漏极。
根据本公开的一个或多个实施例，第一绝缘层的另一部分和第二绝晶体管的第一缘层的一部分可以设置在第三源极与第三漏极之间。
根据本公开的一个或多个实施例，第一绝缘层的另一部分和第二绝缘层的一部分可以与第三源极与第三漏极间隔开。
根据本公开的一个或多个实施例，第二晶体管的第一绝缘层和第二绝缘层可以设置为与第三晶体管的第三半导体层相邻。
根据本公开的一个或多个实施例，第二绝缘层可以设置在第一晶体管的第一栅极和第二晶体管的第二栅极上。第一晶体管的第一绝缘层和第二绝缘层以及第二晶体管的第一绝缘层和第二绝缘层可以设置为与第三半导体层相邻。
根据本公开的一个或多个实施例，第一半导体层与第一栅极之间的距离可以与第二半导体层与第二栅极之间的距离相同。
根据本公开的一个或多个实施例，第一半导体层与第一栅极之间的距离可以小于第三半导体层与第三栅极之间的距离。
根据本公开的一个或多个实施例，第二半导体层与第二栅极之间的距离可以小于第三半导体层与第三栅极之间的距离。
根据本公开的一个或多个实施例，第三半导体层与第三栅极之间的电容可以小于第一半导体层与第一栅极之间的电容。第三半导体层与第三栅极之间的电容可以小于第二半导体层与第二栅极之间的电容。
根据本公开的一个或多个实施例，第一栅极可以设置为与第三栅极在不同的层上。第二栅极可以设置为与第三栅极在不同的层上。
根据本公开的一个或多个实施例，显示装置还可以包括第一半导体层下方的第四栅极、第二半导体层下方的第五栅极、第三半导体层下方的第六栅极。
根据本公开的一个或多个实施例，第四栅极与第一半导体层之间的距离可以小于第五栅极与第二半导体层之间的距离。第四栅极与第一半导体层之间的距离可以小于第六栅极与第三半导体层之间的距离。
根据本公开的一个或多个实施例，非显示区域可以包括栅极驱动部。显示装置还可以包括第四半导体层，第四半导体层包含多晶硅半导体材料。
根据本公开的一个或多个实施例，显示装置还可以包括在显示区域中的发光元件、在发光元件上的封装部和在封装部上的触摸部。
根据本公开的一个或多个实施例，显示装置还可以包括在触摸部上或在触摸部与封装部之间的滤色器层。
根据本公开的一个或多个实施例，第一半导体层可以包括沟道区域、源极区域和漏极区域。第一绝缘层的一部分可以覆盖第一半导体层的源极区域和漏极区域。对于本领域技术人员将显而易见的是，在不背离本公开的范围的情况下，可以对本公开进行各种修改和变型。因此，本公开旨在覆盖本公开内容的修改和变型，只要它们落入所附权利要求及其等效的范围内即可。

Claims (10)

1.一种显示装置，包括：
基板，具有显示区域和非显示区域；
第一晶体管，包括在所述基板上的第一半导体层、在所述第一半导体层上的第一绝缘层、在所述第一绝缘层上的第一栅极以及在所述第一栅极上的第二绝缘层；
第二晶体管，包括在所述基板上的第二半导体层以及在所述第一绝缘层上的第二栅极；以及
第三晶体管，包括在所述基板上的第三半导体层以及在所述第二绝缘层上的第三栅极。
2.根据权利要求1所述的显示装置，其中，所述第一绝缘层设置在所述第二半导体层上，并且所述第二绝缘层设置在所述第二栅极上。
3.根据权利要求1所述的显示装置，其中，所述第一绝缘层设置在所述第三半导体层上，并且所述第三晶体管的所述第二绝缘层设置在所述第一绝缘层上。
4.根据权利要求1所述的显示装置，其中，所述第一半导体层和所述第一栅极之间的距离与所述第二半导体层和所述第二栅极之间的距离相同。
5.根据权利要求1所述的显示装置，其中，所述第一半导体层和所述第一栅极之间的距离与所述第三半导体层和所述第三栅极之间的距离不同。
6.根据权利要求1所述的显示装置，其中，所述第一半导体层和所述第一栅极之间的距离小于所述第三半导体层和所述第三栅极之间的距离。
7.根据权利要求1所述的显示装置，其中，所述第二半导体层和所述第二栅极之间的距离与所述第三半导体层和所述第三栅极之间的距离不同。
8.根据权利要求1所述的显示装置，其中，所述第二半导体层和所述第二栅极之间的距离小于所述第三半导体层和所述第三栅极之间的距离。
9.根据权利要求1所述的显示装置，其中，所述第三半导体层和所述第三栅极之间的电容小于所述第一半导体层和所述第一栅极之间的电容。
10.根据权利要求1所述的显示装置，其中，所述第三半导体层和所述第三栅极之间的电容小于所述第二半导体层和所述第二栅极之间的电容。
CN202310769989.1A 2022-06-30 2023-06-27 显示装置 Pending CN117337071A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220080937A KR20240002841A (ko) 2022-06-30 2022-06-30 표시 장치
KR10-2022-0080937 2022-06-30

Publications (1)

Publication Number Publication Date
CN117337071A true CN117337071A (zh) 2024-01-02

Family

ID=89289141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310769989.1A Pending CN117337071A (zh) 2022-06-30 2023-06-27 显示装置

Country Status (3)

Country Link
US (1) US20240008311A1 (zh)
KR (1) KR20240002841A (zh)
CN (1) CN117337071A (zh)

Also Published As

Publication number Publication date
US20240008311A1 (en) 2024-01-04
KR20240002841A (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
US10665661B2 (en) Display device with a touch sensor and having improved reliability and visibility
US11475698B2 (en) Display device
US11237668B2 (en) Touch sensor including various sensing electrodes of different sizes and display device including the touch sensor
US11700752B2 (en) Display device
US20210320163A1 (en) Display device
US11079890B2 (en) Touch sensing unit and display device including the same
US11075252B2 (en) Display device
CN113130554A (zh) 显示设备、显示面板及用于制造该显示面板的方法
US20230118413A1 (en) Display device
US20220310736A1 (en) Display apparatus
US20210143225A1 (en) Display device
CN117337071A (zh) 显示装置
US20240008320A1 (en) Display apparatus
US20220335899A1 (en) Scan signal driving unit and display device including the same
KR20210129765A (ko) 표시 장치
US20240231519A9 (en) Display apparatus
US20240118760A1 (en) Input sensor and electronic device including the same
US20240179982A1 (en) Light emitting display apparatus
US20240224587A1 (en) Organic light emitting display apparatus
EP4407595A1 (en) Display device having mux part and method of driving the same
US20240120342A1 (en) Thin film transistor, transistor array substrate, and method for fabricating the transistor array substrate
CN117334132A (zh) 显示设备
CN118411953A (zh) 具有复用部的显示装置及其驱动方法
CN117337092A (zh) 显示装置
KR20230091373A (ko) 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination