CN117295327A - 一种半导体结构及其制造方法、dram和电子设备 - Google Patents
一种半导体结构及其制造方法、dram和电子设备 Download PDFInfo
- Publication number
- CN117295327A CN117295327A CN202210682220.1A CN202210682220A CN117295327A CN 117295327 A CN117295327 A CN 117295327A CN 202210682220 A CN202210682220 A CN 202210682220A CN 117295327 A CN117295327 A CN 117295327A
- Authority
- CN
- China
- Prior art keywords
- bit line
- isolation
- word line
- groove
- line isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 221
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 238000002955 isolation Methods 0.000 claims abstract description 467
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000010410 layer Substances 0.000 claims description 306
- 239000000463 material Substances 0.000 claims description 213
- 210000004027 cell Anatomy 0.000 claims description 94
- 239000013067 intermediate product Substances 0.000 claims description 69
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 37
- 239000011229 interlayer Substances 0.000 claims description 37
- 235000012239 silicon dioxide Nutrition 0.000 claims description 32
- 239000000377 silicon dioxide Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 31
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 28
- 229910052799 carbon Inorganic materials 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 20
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000013473 artificial intelligence Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000015654 memory Effects 0.000 description 4
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体结构及其制造方法、DRAM和电子设备，所述半导体结构包括：衬底；多条位线，设置在衬底一侧，沿第二方向排列并且沿第一方向延伸；多个晶体管，设置在位线远离衬底的一侧，沿第一方向和第二方向排列形成阵列，晶体管包括漏极、沟道、源极和栅极；多条字线，沿第一方向排列并且沿第二方向延伸，每条字线与沿第二方向排列的多个晶体管的栅极连接；多条字线隔离槽，沿第一方向排列并且沿第二方向延伸，字线隔离槽将多个晶体管和多条字线间隔开；多个位线隔离槽，位于沿第二方向间隔排列的多个晶体管之间并且将多条位线间隔开。本申请实施例的半导体结构可以降低晶体管的接触电阻，改善晶体管的性能。
Description
技术领域
本申请涉及但不限于半导体器件领域，尤指一种半导体结构及其制造方法、DRAM和电子设备。
背景技术
晶体管在半导体器件中的应用非常广泛，例如，可以应用于动态随机存取存储器(Dynamic Random Access Memory,DRAM)中。DRAM是一种常见的***内存，广泛应用在个人电脑、笔记本和消费电子产品中。DRAM的制造，为了提升竞争力也面临着技术节点的进化，例如，DRAM设计尺寸的不断减小，在国内目前无法取得EUV的情况下，一种新的架构4F2的尝试被提上日程，4F2架构相对比于6F2的架构，在目前可得到的最新技术下，可以把存储单元的面积节省30％，因此可以显著提升存储密度，提高产业竞争力，但是这个架构的要求把位线放到晶体管的下面，降低晶体管接触电阻和降低位线电阻，都要求采用金属作为位线，而金属与晶体管的接触电阻的改善也成为一个关注的重点。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
本申请实施例提供了一种半导体结构及其制造方法、DRAM和电子设备，该半导体结构可以降低晶体管的接触电阻和位线电阻，改善晶体管的性能。
本申请实施例提供了一种半导体结构，包括：
衬底；
多条位线，所述多条位线设置在所述衬底一侧、沿第二方向间隔排列并且均沿第一方向延伸；每条所述位线均包括多个位线单元，所述多个位线单元在第一方向上连接；
多个晶体管，所述多个晶体管设置在所述位线单元远离所述衬底的一侧，一个晶体管对应一个位线单元，所述多个晶体管沿第一方向和第二方向间隔排列形成阵列，每个所述晶体管均包括半导体柱和栅极，所述半导体柱设置在所述位线单元上并且沿着远离所述位线单元的方向依次包括漏极、沟道和源极，所述栅极环绕在所述沟道四周，所述栅极与所述半导体柱之间设置有栅极氧化层；
多条字线，所述多条字线沿第一方向间隔排列并且均沿第二方向延伸，每条所述字线与沿第二方向排列的多个晶体管的栅极连接；
多条字线隔离槽，所述多条字线隔离槽沿第一方向间隔排列并且均沿第二方向延伸，所述字线隔离槽在第一方向上将所述多个晶体管和多条字线间隔开，并且所述字线隔离槽靠近所述衬底的一端止于所述位线单元表面，所述字线隔离槽中填充有隔离介质；
多个位线隔离槽，所述位线隔离槽位于沿第二方向间隔排列的多个晶体管之间并且在第二方向上将多条位线间隔开，并且所述位线隔离槽靠近所述衬底的一端止于所述衬底中，所述位线隔离槽下部填充有隔离材料，所述沟道一侧的部分栅极位于所述位线隔离槽中所述隔离材料的上方。
在本申请实施例中，形成所述位线的位线材料可以选自钨、铜、钴和钛中的任意一种或多种。
在本申请实施例中，所述隔离介质可以为自对准隔离用隔离介质。
在本申请实施例中，所述隔离介质可以选自氮化硅、二氧化硅和碳氮化硅中的任意一种或多种。
在本申请实施例中，所述栅极可以延伸到所述漏极和所述源极所在的漏极区和源极区。
在本申请实施例中，所述半导体结构还可以包括由粘附层和阻挡层形成的粘附阻挡层，所述粘附阻挡层设置在所述晶体管的漏极与所述位线之间以及所述衬底与所述位线之间，并且所述阻挡层与所述位线接触，所述粘附层设置在晶体管的漏极与所述阻挡层之间以及所述衬底与所述阻挡层之间。
在本申请实施例中，所述粘附层的材料可以选自钛和钽中的任意一种或多种。
在本申请实施例中，所述阻挡层的材料可以选自氮化钛和氮化钽中的任意一种或多种。
在本申请实施例中，所述半导体结构还可以包括第三介质保护层，所述第三介质保护层可以设置在所述半导体结构与所述衬底相对一侧的表面和侧面上。
在本申请实施例中，所述第三介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，所述隔离材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，所述漏极的材料可以选自N型重掺杂的硅。
在本申请实施例中，所述漏极的高度可以为至/>
在本申请实施例中，所述沟道的材料可以选自P型轻掺杂的硅。
在本申请实施例中，所述沟道的高度可以为至/>
在本申请实施例中，所述源极的材料可以选自N型重掺杂的硅。
在本申请实施例中，所述源极的高度可以为至/>
在本申请实施例中，所述字线隔离槽下部可以填充有用于间隔所述位线和所述字线的层间介质层，所述字线隔离槽中在所述层间介质层上方可以填充有隔离介质。
在本申请实施例中，所述层间介质层的材料可以选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种。
在本申请实施例中，所述位线单元在垂直于第二方向上的横截面可以为“∑”形或碗形。
本申请实施例还提供了一种如上所述的半导体结构的制造方法，包括：
S10：提供一半导体衬底，在衬底一侧依次设置牺牲层、漏极层、沟道层和源极层；
S20：在步骤S10得到的中间品中设置多条沿第二方向排列和沿第一方向延伸的初始位线隔离槽，并使所述初始位线隔离槽贯穿所述源极层、所述沟道层、所述漏极层和所述牺牲层并停止于所述衬底中，以及在所述初始位线隔离槽中填充隔离材料，多条所述初始位线隔离槽将所述漏极层、所述沟道层和所述源极层间隔为多个半导体壁；
S30：在步骤S20得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，并使所述字线隔离槽贯穿所述源极层、所述沟道层和所述漏极层并停止于所述牺牲层中，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
S40：去除所述字线隔离槽下方的牺牲层，并通过侧边刻蚀去除所述半导体柱下方的牺牲层，所述牺牲层腾出的空间形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
S50：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接；
S60：去除所述字线隔离槽中的位线材料；
S70：在所述字线隔离槽中填充隔离介质；
S80：去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽；
S90：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
在本申请实施例中，步骤S70可以包括：
S71：在所述字线隔离槽的内壁上设置层间介质层；
S72：在所述字线隔离槽中填充隔离介质；
此时，步骤S80可以包括：去除所述字线隔离槽的内侧壁上部的层间介质层，保留所述字线隔离槽的内侧壁下部和所述字线隔离槽的内底面上的层间介质层；以及去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述层间介质层和所述隔离材料所腾出的空间形成栅极槽。
在本申请实施例中，步骤S30可以包括：
S31：在步骤S20得到的中间品表面设置第一介质保护层；
S32：以所述第一介质保护层作为所述多个半导体壁的硬掩膜，在步骤S31得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
此时，步骤S80可以包括：去除所述字线隔离槽的内侧壁上部的层间介质层，保留所述字线隔离槽的内侧壁下部和所述字线隔离槽的内底面上的层间介质层；以及去除所述多个半导体柱表面和所述位线隔离槽表面的第一介质保护层，并去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述层间介质层和所述隔离材料所腾出的空间形成栅极槽。
在本申请实施例中，所述第一介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，步骤S40可以包括：
S41：在所述字线隔离槽的内壁上设置第二介质保护层，并去除所述字线隔离槽的内底面上的第二介质保护层，保留所述字线隔离槽的内侧壁上的第二介质保护层；
S42：以所述字线隔离槽的内侧壁上的第二介质保护层作为所述半导体柱侧壁的硬掩膜，刻蚀掉所述字线隔离槽下方的牺牲层，并通过侧边刻蚀去除所述半导体柱下方的牺牲层，所述牺牲层腾出的空间形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
此时，步骤S60包括：去除所述字线隔离槽中的位线材料和所述字线隔离槽的内侧壁上的第二介质保护层。
在本申请实施例中，步骤S40或S42中可以通过湿法刻蚀或干法刻蚀并选择高牺牲层/隔离材料刻蚀比来去除所述字线隔离槽下方的牺牲层。
在本申请实施例中，所述牺牲层的材料可以为硅锗，此时所述隔离材料可以选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种，所述湿法刻蚀或所述干法刻蚀采用的刻蚀液可以选自四甲基氢氧化铵和氨/过氧化氢混合物中的任意一种或多种。
在本申请实施例中，所述第二介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，步骤S50可以包括：
S51：在所述字线隔离槽和所述位线单元槽的内壁上依次设置粘附层和阻挡层；
S52：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接。
在本申请实施例中，步骤S90可以包括：
S91：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料；
S92：将所述栅极槽中的栅极材料回刻至一定深度，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
在本申请实施例中，步骤S90或S92可以包括：使所述栅极延伸到所述漏极和所述源极所在的漏极区和源极区。
在本申请实施例中，所述制造方法还可以包括：在步骤S90之后，
S100：在步骤S90得到的半导体结构的上表面和侧面上设置第三介质保护层。
本申请实施例还提供了另一种如上所述的半导体结构的制造方法，包括：
S10’：提供一半导体衬底，在所述衬底中设置多条沿第二方向排列和沿第一方向延伸的初始位线隔离槽，以及在所述初始位线隔离槽中填充隔离材料，多条所述初始位线隔离槽将所述衬底间隔为多个半导体壁；
S20’：在步骤S10’得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
S30’：对所述字线隔离槽的下部进行侧边刻蚀，形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
S40’：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接；
S50’：去除所述字线隔离槽中的位线材料；
S60’：在所述字线隔离槽中填充隔离介质；
S70’：去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽；
S80’：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
在本申请实施例中，步骤S30’可以包括将所述字线隔离槽的下部刻蚀为“∑”形或碗形，形成“∑”形或碗形的位线单元槽。
在本申请实施例中，步骤S30’中将所述字线隔离槽的下部刻蚀为“∑”形或碗形的方法可以为湿法刻蚀。
在本申请实施例中，所述衬底的材料可以为硅，此时所述隔离材料可以选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种，所述湿法刻蚀采用的刻蚀液可以选自四甲基氢氧化铵和氨/过氧化氢混合物中的任意一种或多种。
在本申请实施例中，步骤S20’可以包括：
S21’：在步骤S10’得到的中间品表面设置第一介质保护层；
S22’：以所述第一介质保护层作为所述多个半导体壁的硬掩膜，在步骤S21’得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
此时，步骤S70’可以包括：去除所述多个半导体柱表面和所述位线隔离槽表面的第一介质保护层，并去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽。
在本申请实施例中，所述第一介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，步骤S30’可以包括：
S31’：在所述字线隔离槽的内壁上设置第二介质保护层；
S32’：以所述字线隔离槽的内侧壁上的第二介质保护层作为所述半导体柱侧壁的硬掩膜，对所述字线隔离槽的下部进行侧边刻蚀，形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
此时，步骤S50’包括：去除所述字线隔离槽中的位线材料和所述字线隔离槽的内侧壁上的第二介质保护层。
在本申请实施例中，步骤S40’可以包括：
S41’：在所述字线隔离槽和所述位线单元槽的内壁上依次设置粘附层和阻挡层；
S42’：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接。
在本申请实施例中，步骤S80’可以包括：
S81’：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料；
S82’：将所述栅极槽中的栅极材料回刻至一定深度，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
在本申请实施例中，步骤S80’或步骤S82’可以包括使所述栅极延伸到所述漏极和所述源极所在的漏极区和源极区。
在本申请实施例中，所述制造方法还可以包括：在步骤S80’之后，
S90’：在步骤S80’得到的半导体结构的上表面和侧面上设置第三介质保护层。
本申请实施例还提供一种动态随机存取存储器(DRAM)，包括如上所述的半导体结构和多个电容器，每个所述电容器均与一个所述晶体管的源极连接。
本申请实施例还提供一种电子设备，包括如上所述的DRAM。
在本申请实施例中，所述电子设备可以包括存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
本申请实施例的半导体结构制造方法提供了一种在半导体结构中制造金属位线的方法，其通过采用先形成牺牲层再去除牺牲层的方法来腾出形成位线的空间(即位线单元槽)，并且可以通过填充位线材料并回刻的方法形成金属位线，极大地降低位线电阻，从而降低晶体管的接触电阻，改善晶体管的性能。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1A至图1D为本申请示例性实施例的半导体结构的不同角度的结构示意图；
图2A至图2D为本申请另一示例性实施例的半导体结构的不同角度的结构示意图；
图3为本申请示例性实施例的半导体结构的“∑”形位线单元的局部放大图；
图4为本申请实施例的半导体结构的一种制造方法的工艺流程图；
图5为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的结构示意图；
图6A至图6C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图7A至图7C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图8A至图8C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图9A至图9C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图10A至图10C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图11A至图11C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图12A至图12C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图13A至图13C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图14A至图14C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图15A至图15C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图16A至图16C为本申请示例性实施例的半导体结构的一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图17为本申请示例性实施例的半导体结构的另一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图18为本申请示例性实施例的半导体结构的另一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图19为本申请示例性实施例的半导体结构的另一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图20为本申请示例性实施例的半导体结构的另一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图21为本申请示例性实施例的半导体结构的另一种制造方法的中间步骤得到的中间品的不同角度的结构示意图；
图22为本申请示例性实施例的半导体结构的另一种制造方法的中间步骤得到的中间品的不同角度的结构示意图。
附图中的标记符号的含义为：
10-衬底；20-位线；21-位线单元；21’-位线单元槽；21”-位线材料；30-晶体管；31-栅极；31’-栅极槽；31”-栅极材料；32-漏极；32’-漏极层；33-沟道；33’-沟道层；34-源极；34’-源极层；40-字线；50-字线隔离槽；60-位线隔离槽；60’-初始位线隔离槽；70-层间介质层；80-隔离介质；90-隔离材料；100-第三介质保护层；110-牺牲层；120-第一介质保护层；130-第二介质保护层；140-层间介质层。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
本申请实施例提供一种半导体结构。图1A至图1D为本申请示例性实施例的半导体结构的不同角度的结构示意图；图2A至图2D为本申请另一示例性实施例的半导体结构的不同角度的结构示意图。如图1A至图2D所示，所述半导体结构包括：衬底10、多条位线20(BitLine)、多个晶体管30、多条字线40(Word Line)、多条字线隔离槽50和多个位线隔离槽60。
所述多条位线20设置在所述衬底10一侧、沿第二方向间隔排列并且沿第一方向延伸；每条所述位线20均包括多个位线单元21，所述多个位线单元21在第一方向上连接。
所述多个晶体管30设置在所述位线单元21远离所述衬底10的一侧，一个晶体管30对应一个位线单元21，所述多个晶体管30沿第一方向和第二方向间隔排列形成阵列，每个所述晶体管30均包括半导体柱和栅极31，所述半导体柱设置在所述位线单元21上并且沿着远离所述位线单元21的方向依次包括漏极32、沟道33和源极34，所述栅极31环绕在所述沟道33四周，所述栅极31与所述半导体柱之间设置有栅极氧化层(图中未示)。
所述多条字线40沿第一方向间隔排列并且沿第二方向延伸，每条所述字线40与沿第二方向排列的多个晶体管30的栅极31连接。
所述多条字线隔离槽50沿第一方向间隔排列并且均沿第二方向延伸，所述字线隔离槽50在第一方向上将所述多个晶体管30和多条字线40间隔开，并且所述字线隔离槽50靠近所述衬底10的一端止于所述位线单元21表面，所述字线隔离槽50中填充有隔离介质80。
所述位线隔离槽60位于沿第二方向间隔排列的多个晶体管30之间并且在第二方向上将多条位线20间隔开，并且所述位线隔离槽60靠近所述衬底10的一端止于所述衬底10中，所述位线隔离槽60下部填充有隔离材料90，所述沟道33一侧的部分栅极31位于所述位线隔离槽60中所述隔离材料90的上方。
在本申请的描述中，“第一方向”定义为所述半导体结构的位线的延伸方向；“第二方向”定义为所述半导体结构的字线的延伸方向；所述第一方向与所述第二方向可以相互垂直。所述第一方向与所述第二方向可以如图1A至图1C所示。
在本申请实施例中，所述衬底可以为半导体衬底，例如，可以为单晶硅衬底，还可以为绝缘体上半导体(Semiconductor on Insulator,SOI)衬底，例如，蓝宝石上硅(Silicon On Sapphire,SOS)衬底、玻璃上硅(Silicon On Glass,SOG)衬底，基底半导体基础上的硅的外延层或其它半导体或光电材料，例如硅-锗(Si1-xGex，其中x可以是例如0.2与0.8之间的摩尔分数)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)。所述衬底可经掺杂或可未经掺杂。
在本申请实施例中，所述字线可以由沿第二方向排列的多个晶体管的栅极连接在一起形成。
在本申请实施例中，如图1A所示，所述多个位线单元21可以在第一方向上连接在一起形成一条位线20。
在本申请实施例中，形成所述位线的位线材料可以选自钨、铜、钴和钛等其他金属中的任意一种或多种。
在本申请实施例中，所述字线隔离槽和所述位线隔离槽的深度可以相同或不同，例如，所述字线隔离槽的深度可以小于所述位线隔离槽的深度。
在本申请实施例中，所述字线隔离槽可以始于所述半导体结构与所述衬底相对一侧的表面并止于所述位线单元表面，所述位线隔离槽可以始于所述半导体结构与所述衬底相对一侧的表面并止于所述衬底中，此时所述字线隔离槽的深度小于所述位线隔离槽的深度。例如，当所述衬底的厚度为750μm时，所述字线隔离槽的深度可以为150nm，所述位线隔离槽的深度可以为300nm。
在本申请实施例中，所述隔离介质可以为自对准隔离用隔离介质，例如，可以选自氮化硅、二氧化硅和碳氮化硅(例如，SiCN)等其他介质中的任意一种或多种。此时所述隔离介质可以用于所述栅极的自对准隔离。
在本申请实施例中，所述栅极的材料可以为功函数金属(Work Function Metal)，例如，可以选自氮化钛(例如，TiN)和铝钛基合金(例如，TiAl)等中的任意一种或多种。
在本申请实施例中，所述栅极氧化层的材料可以选自二氧化硅、氧化铪(例如，HfO2)、氧化锆(例如，ZrO)和氧化铝(例如，Al2O3)中的任意一种或多种。
所述栅极氧化层的厚度可以根据实际的电性需求来设置，例如，可以为2nm至5nm。
在本申请实施例中，如图1A所示，所述栅极31可以延伸到所述漏极32和所述源极34所在的漏极区和源极区，此时所述栅极31为有效栅极。
在本申请实施例中，所述半导体结构还可以包括由粘附层和阻挡层形成的粘附阻挡层(图中未示)，所述粘附阻挡层可以设置在所述晶体管的漏极与所述位线与之间以及所述衬底与所述位线之间，并且所述阻挡层与所述位线接触，所述粘附层可以设置在晶体管的漏极与所述阻挡层之间以及所述衬底与所述阻挡层之间。
当位线为金属位线时，形成金属位线的化学物容易与硅衬底反应，可以设置阻挡层来防止反应发生，但是阻挡层与硅衬底的粘附性不好，容易脱落，所以在硅衬底与阻挡层之间设置粘附层。
在本申请实施例中，所述粘附层的材料可以选自钛(Ti)和钽(Ta)中的任意一种或多种；所述粘附层的厚度可以为2nm至2.5nm。
在本申请实施例中，所述阻挡层的材料可以选自氮化钛(例如，TiN)和氮化钽(例如，TaN)中的任意一种或多种；所述阻挡层的厚度可以为2nm至2.5nm。
例如，当所述位线的材料为钨时，所述阻挡层的材料可以氮化钛，所述粘附层的材料可以为钛；当所述位线的材料为铜时，所述阻挡层的材料可以为氮化钽，所述粘附层的材料可以为钽。
在本申请实施例中，如图2A至图2D所示，所述半导体结构还可以包括第三介质保护层100，所述第三介质保护层100设置在所述半导体结构的侧面和与所述衬底10相对一侧的表面上。所述第三介质保护层100可以保护晶体管外露的栅极和源极，为后续制造NodeContact做好准备。
在本申请实施例中，所述第三介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，所述隔离材料可以选自二氧化硅、氮化硅、碳氮氧化硅(例如，SiOCN)和碳氮化硅(例如，SiCN)中的任意一种或多种。
在本申请实施例中，所述漏极的材料可以选自N型重掺杂的硅，例如，可以为掺磷的硅。所述漏极的高度可以为至/>例如，可以为/>
在本申请实施例中，所述沟道的材料选自P型轻掺杂的硅，例如，可以为掺硼的硅。所述沟道的高度可以为至/>例如，可以为/>
在本申请实施例中，所述源极的材料可以选自N型重掺杂的硅，例如，可以为掺磷的硅。所述源极的高度可以为至/>例如，可以为/>
在本申请实施例中，如图1A至图2D所示，所述字线隔离槽50下部可以填充有用于间隔所述位线20和所述字线40的层间介质层70，所述字线隔离槽50中在所述层间介质层70上方填充有隔离介质80。
在本申请实施例中，所述层间介质层的材料可以选自二氧化硅、氮化硅、碳氮氧化硅(例如，SiOCN)和碳氮化硅(例如，SiCN)中的任意一种或多种。所述层间介质层覆盖所述字线隔离槽下方的部分位线，可以避免金属位线中的潜在金属向外扩散导致金属污染。
在本申请实施例中，所述位线单元在垂直于第二方向上的横截面可以为“∑”形或碗形。
图3为本申请示例性实施例的半导体结构的“∑”形位线单元的局部放大图。如图3所示，在本申请实施例中，所述位线单元21在垂直于第二方向上的横截面可以为“∑”形。在采用位线材料形成所述位线单元时，“∑”形的位线单元槽更容易被位线材料填满，从而形成“∑”形的位线单元，有利于改善在第一方向上相邻“∑”形位线单元之间的连接。
在本申请实施例中，所述“∑”形凹槽在第一方向上的宽度可以为40nm至45nm，在垂直于所述衬底的方向上的高度可以为30nm。
在本申请实施例中，所述晶体管可以为垂直全环栅晶体管(Vertical Gate AllAround FET)。
在本申请实施例中，所述半导体结构在第一方向上可以包括900个晶体管，在第二方向上可以包括900个晶体管。
本申请实施例还提供如上所述的半导体结构的制造方法。图4为本申请实施例的半导体结构的一种制造方法的工艺流程图。如图4所示，所述制造方法可以包括：
S10：提供一半导体衬底，在衬底一侧依次设置牺牲层、漏极层、沟道层和源极层；
S20：在步骤S10得到的中间品中设置多条沿第二方向排列和沿第一方向延伸的初始位线隔离槽，并使所述初始位线隔离槽贯穿所述源极层、所述沟道层、所述漏极层和所述牺牲层并停止于所述衬底中，以及在所述初始位线隔离槽中填充隔离材料，多条所述初始位线隔离槽将所述漏极层、所述沟道层和所述源极层间隔为多个半导体壁；
S30：在步骤S20得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，并使所述字线隔离槽贯穿所述源极层、所述沟道层和所述漏极层并停止于所述牺牲层中，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
S40：去除所述字线隔离槽下方的牺牲层，并通过侧边刻蚀去除所述半导体柱下方的牺牲层，所述牺牲层腾出的空间形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
S50：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接；
S60：去除所述字线隔离槽中的位线材料；
S70：在所述字线隔离槽中填充隔离介质；
S80：去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽；
S90：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
本申请实施例的半导体结构制造方法提供了一种在半导体结构中制造金属位线的方法，其通过采用先形成牺牲层再去除牺牲层的方法来腾出形成位线的空间(即位线单元槽)，并且可以通过填充位线材料并回刻的方法形成金属位线，极大地降低位线电阻，从而降低晶体管的接触电阻，改善晶体管的性能。
在本申请实施例中，步骤S70可以包括：
S71：在所述字线隔离槽的内壁上设置层间介质层；
S72：在所述字线隔离槽中填充隔离介质；
此时，步骤S80包括：去除所述字线隔离槽的内侧壁上部的层间介质层，保留所述字线隔离槽的内侧壁下部和所述字线隔离槽的内底面上的层间介质层；以及去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述层间介质层和所述隔离材料所腾出的空间形成栅极槽。
在本申请实施例中，步骤S30可以包括：
S31：在步骤S20得到的中间品表面设置第一介质保护层；
S32：以所述第一介质保护层作为所述多个半导体壁的硬掩膜，在步骤S31得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
此时，步骤S80可以包括：去除所述字线隔离槽的内侧壁上部的层间介质层，保留所述字线隔离槽的内侧壁下部和所述字线隔离槽的内底面上的层间介质层；以及去除所述多个半导体柱表面和所述位线隔离槽表面的第一介质保护层，并去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述层间介质层和所述隔离材料所腾出的空间形成栅极槽。
在本申请实施例中，步骤S40可以包括：
S41：在所述字线隔离槽的内壁上设置第二介质保护层，并去除所述字线隔离槽的内底面上的第二介质保护层，保留所述字线隔离槽的内侧壁上的第二介质保护层；
S42：以所述字线隔离槽的内侧壁上的第二介质保护层作为所述半导体柱侧壁的硬掩膜，刻蚀掉所述字线隔离槽下方的牺牲层，并通过侧边刻蚀去除所述半导体柱下方的牺牲层，所述牺牲层腾出的空间形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
此时，步骤S60包括：去除所述字线隔离槽中的位线材料和所述字线隔离槽的内侧壁上的第二介质保护层。
在本申请实施例中，步骤S50可以包括：
S51：在字线隔离槽和所述位线单元槽的内壁上依次设置粘附层和阻挡层；
S52：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接。
在本申请实施例中，步骤S90可以包括：
S91：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料；
S92：将所述栅极槽中的栅极材料回刻至一定深度，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
在本申请实施例中，步骤S90或S92可以包括：使所述栅极延伸到所述漏极和所述源极所在的漏极区和源极区。
在本申请实施例中，所述制造方法还可以包括：S90之后，
S100：在步骤S90得到的半导体结构的上表面和侧面上设置第三介质保护层。
图5至图16C为本申请示例性实施例的半导体器件结构的一种制造方法的中间步骤得到的中间品的结构示意图。如图1A至图2D、图5至图16C所示，在示例性实施例中，所述制造方法可以包括：
S10：提供一半导体衬底10，在衬底10一侧依次设置牺牲层110、漏极层32’、沟道层33’和源极层34’，得到如图5所示的中间品；
S20：在步骤S10得到的中间品中设置多条沿第二方向排列和沿第一方向延伸的初始位线隔离槽60’，并使所述初始位线隔离槽60’贯穿所述源极层34’、所述沟道层33’、所述漏极层32’和所述牺牲层110并停止于所述衬底10中，以及在所述初始位线隔离槽60’中填充隔离材料90，多条所述初始位线隔离槽60’将所述漏极层32’、所述沟道层33’和所述源极层34’间隔为多个半导体壁，得到如图6A至图6C所示的中间品；
S31：在步骤S20得到的中间品表面设置第一介质保护层120，得到如图7A至图7C所示的中间品；
S32：以所述第一介质保护层120作为所述多个半导体壁的硬掩膜，在步骤S31得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽50，多条所述字线隔离槽50将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极32、沟道33和源极34，并且多条所述字线隔离槽50将多条所述初始位线隔离槽60’打断形成多个位线隔离槽60，得到如图8A至图8C所示的中间品；
S41：在所述字线隔离槽50的内壁上设置第二介质保护层130，并去除所述字线隔离槽50的内底面上的第二介质保护层130，保留所述字线隔离槽50的内侧壁上的第二介质保护层130，得到如图9A至图9C所示的中间品；
S42：以所述字线隔离槽50的内侧壁上的第二介质保护层130作为所述半导体柱侧壁的硬掩膜，刻蚀掉所述字线隔离槽50下方的牺牲层110，并通过侧边刻蚀去除所述半导体柱下方的牺牲层110，所述牺牲层110腾出的空间形成多个沿第一方向和第二方向排列的位线单元槽21’，并且沿第一方向排列的多个位线单元槽21’能够连接在一起，沿第二方向排列的多个位线单元槽21’被所述位线隔离槽60间隔开，得到如图10A至图10C所示的中间品；
S51：在字线隔离槽50和所述位线单元槽21’的内壁上依次设置粘附层和阻挡层(图中未示)；
S52：在所述字线隔离槽50和所述位线单元槽21’中填充位线材料21”，位线单元槽21’中的位线材料21”形成位线单元21，并且沿第一方向排列的多个位线单元21连接，得到如图11A至图11C所示的中间品；
S60：去除所述字线隔离槽50中的位线材料21”和所述字线隔离槽50的内侧壁上的第二介质保护层130，得到如图12A至图12C所示的中间品；
S71：在所述字线隔离槽50的内壁上设置层间介质层140，得到如图13A至图13C所示的中间品；
S72：在所述字线隔离槽50中填充隔离介质80，得到如图14A至图14C所示的中间品；
S80：去除所述字线隔离槽50的内侧壁上部的层间介质层140，保留所述字线隔离槽50的内侧壁下部和所述字线隔离槽50的内底面上的层间介质层140；以及去除所述多个半导体柱表面和所述位线隔离槽60表面的第一介质保护层120，并去除所述位线隔离槽60上部的隔离材料90，保留所述位线隔离槽60下部的隔离材料90，去除所述层间介质层140和所述隔离材料90所腾出的空间形成栅极槽31’，得到如图15A至图15C所示的中间品；
S91：在所述栅极槽31’内壁上设置栅极氧化层，并在所述栅极槽31’中填充栅极材料31”，得到如图16A至图16C所示的中间品；
S92：将所述栅极槽31’中的栅极材料31”回刻至一定深度，得到环绕在所述半导体柱的沟道33四周的栅极31并使所述栅极31延伸到所述漏极32和所述源极34所在的漏极区和源极区，以及得到多个由所述半导体柱和所述栅极31形成的晶体管，沿第二方向排列的多个晶体管的栅极31与字线40连接，得到如图1A至图1D所示的半导体结构；
S100：在步骤S90得到的半导体结构的上表面和侧面上设置第三介质保护层100，得到如图2A至图2D所示的半导体结构。
在本申请实施例中，所述牺牲层、所述漏极层、所述沟道层和所述源极层可以均为外延层。步骤S10中可以通过外延设备在所述衬底上生长出所述牺牲层、所述漏极层、所述沟道层和所述源极层的外延层。
在本申请实施例中，步骤S20中可以采用自对准双重成像(Self-aligned DoublePatterning,SADP)工艺在步骤S10得到的中间品中切割出所述初始位线隔离槽。
在本申请实施例中，步骤S20还可以包括：在所述初始位线隔离槽中填充隔离材料之后，采用化学机械抛光(Chemical Mechanical Polishing,CMP)法将所述初始位线隔离槽中的隔离材料的表面磨到与多个半导体壁的表面齐平。
在本申请实施例中，步骤S30或S32中可以采用SADP工艺在步骤S20得到的中间品中切割出所述字线隔离槽。所述字线隔离槽贯穿所述源极层、所述沟道层和所述漏极层并停止于所述牺牲层中，但可以稍微进入所述牺牲层。
在本申请实施例中，所述第一介质保护层在步骤S32中是作为所述多个半导体壁的硬掩膜，在后续工艺步骤(例如步骤S40)中所述第一介质保护层还可以用于保护所述半导体柱顶部。
在本申请实施例中，所述第一介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，步骤S40或S42中可以通过湿法刻蚀或干法刻蚀并选择高牺牲层/隔离材料刻蚀比来去除所述字线隔离槽下方的牺牲层。
在本申请实施例中，所述牺牲层的材料为硅锗(例如，SiGe)。硅锗易于被去除，采用硅锗形成牺牲层有利于后续去除牺牲层来腾出用于填充位线材料的位线单元槽，有利于形成低电阻的位线，从而降低晶体管的接触电阻，改善晶体管的性能。
在本申请实施例中，所述牺牲层的厚度可以为至/>例如，可以为
在本申请实施例中，所述隔离材料可以选自二氧化硅、氮化硅、碳氮氧化硅(例如，SiOCN)和碳氮化硅(例如，SiCN)中的任意一种或多种。
当所述牺牲层的材料为硅锗，所述隔离材料选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种时，所述湿法刻蚀或所述干法刻蚀采用的刻蚀液可以为四甲基氢氧化铵(TMAH)和氨/过氧化氢混合物中的任意一种或多种。所述氨/过氧化氢混合物(Ammonia-Peroxide Mixture,APM)可以为NH4OH:H2O2:H2O)以1:1:5配比的混合物。
TMAH和APM对于硅锗与二氧化硅和/或氮化硅等隔离材料的选择比较高，当采用TMAH和/或APM通过湿法刻蚀或干法刻蚀来刻蚀硅锗牺牲层时，可以将硅锗牺牲层完全去除，并避免所述位线隔离槽中的隔离材料被刻蚀掉，有利于后续形成低电阻的位线，从而改善晶体管的性能。
在本申请实施例中，所述第二介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，所述第二介质保护层的厚度可以为5nm至9nm，例如，可以为5nm、7nm或9nm。
在本申请实施例中，步骤S41中可以在步骤S30得到的中间品的所有露出的表面设置第二介质保护层，然后去除多余位置的第二介质保护层，仅保留所述字线隔离槽的内侧壁上的第二介质保护层。
在本申请实施例中，步骤S51中可以采用化学气相沉积(emical VaporDeposition,CVD)工艺在所述字线隔离槽和所述位线单元槽的内壁上依次沉积粘附层和阻挡层。
在本申请实施例中，步骤S50或S52中可以采用CVD工艺在所述字线隔离槽和所述位线单元槽中沉积位线材料，直至所述字线隔离槽和所述位线单元槽被整个填满。
在本申请实施例中，步骤S50或S52还可以包括：在所述字线隔离槽和所述位线单元槽中填充位线材料之后，采用CMP法对所述位线材料顶部进行平坦化。
在本申请实施例中，步骤S60中可以通过回刻(etch back)法去除所述字线隔离槽中的位线材料。
本申请实施例还提供了另一种如上所述的半导体结构的制造方法，包括：
S10’：提供一半导体衬底，在所述衬底中设置多条沿第二方向排列和沿第一方向延伸的初始位线隔离槽，以及在所述初始位线隔离槽中填充隔离材料，多条所述初始位线隔离槽将所述衬底间隔为多个半导体壁；
S20’：在步骤S10’得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
S30’：对所述字线隔离槽的下部进行侧边刻蚀，形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
S40’：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接；
S50’：去除所述字线隔离槽中的位线材料；
S60’：在所述字线隔离槽中填充隔离介质；
S70’：去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽；
S80’：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
在本申请实施例中，步骤S30’可以包括将所述字线隔离槽的下部刻蚀为“∑”形或碗形，形成“∑”形或碗形的位线单元槽。
在本申请实施例中，步骤S20’可以包括：
S21’：在步骤S10’得到的中间品表面设置第一介质保护层；
S22’：以所述第一介质保护层作为所述多个半导体壁的硬掩膜，在步骤S21’得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
此时，步骤S70’可以包括：去除所述多个半导体柱表面和所述位线隔离槽表面的第一介质保护层，并去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽。
在本申请实施例中，步骤S30’可以包括：
S31’：在所述字线隔离槽的内壁上设置第二介质保护层；
S32’：以所述字线隔离槽的内侧壁上的第二介质保护层作为所述半导体柱侧壁的硬掩膜，对所述字线隔离槽的下部进行侧边刻蚀，形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
此时，步骤S50’包括：去除所述字线隔离槽中的位线材料和所述字线隔离槽的内侧壁上的第二介质保护层。
在本申请实施例中，步骤S40’可以包括：
S41’：在所述字线隔离槽和所述位线单元槽的内壁上依次设置粘附层和阻挡层；
S42’：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接。
在本申请实施例中，步骤S80’可以包括：
S81’：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料；
S82’：将所述栅极槽中的栅极材料回刻至一定深度，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
在本申请实施例中，步骤S80’或步骤S82’可以包括使所述栅极延伸到所述漏极和所述源极所在的漏极区和源极区。
在本申请实施例中，所述制造方法还可以包括：在步骤S80’之后，
S90’：在步骤S80’得到的半导体结构的上表面和侧面上设置第三介质保护层。
图17至图22为本申请示例性实施例的半导体器件结构的另一种制造方法的中间步骤得到的中间品的结构示意图。如图1A至图2D、图17至图22所示，在示例性实施例中，所述制造方法可以包括：
S10’：提供一半导体衬底10，在所述衬底10中设置多条沿第二方向排列和沿第一方向延伸的初始位线隔离槽60’，得到如图17所示的中间品；以及在所述初始位线隔离槽60’中填充隔离材料90，多条所述初始位线隔离槽60’将所述衬底10间隔为多个半导体壁，得到如图18所示的中间品；
S21’：在步骤S10’得到的中间品表面设置第一介质保护层120；
S22’：以所述第一介质保护层120作为所述多个半导体壁的硬掩膜，在步骤S21’得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽50，多条所述字线隔离槽50将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽50将多条所述初始位线隔离槽60’打断形成多个位线隔离槽60，得到如图19所示的中间品；
S31’：在所述字线隔离槽50的内壁上设置第二介质保护层(图中未示)；
S32’：以所述字线隔离槽50的内侧壁上的第二介质保护层作为所述半导体柱侧壁的硬掩膜，对所述字线隔离槽50的下部进行侧边刻蚀，将所述字线隔离槽50的下部刻蚀为“∑”形，形成多个沿第一方向和第二方向排列的“∑”形的位线单元槽21’，并且沿第一方向排列的多个位线单元槽21’能够尖对尖地连接在一起，沿第二方向排列的多个位线单元槽21’被所述位线隔离槽60间隔开，得到如图20所示的中间品；
S41’：在所述字线隔离槽50和所述位线单元槽21’的内壁上依次设置粘附层和阻挡层(图中未示)；
S42’：在所述字线隔离槽50和所述位线单元槽21’中填充位线材料21”，位线单元槽21’中的位线材料21”形成位线单元，并且沿第一方向排列的多个位线单元连接，得到如图21所示的中间品；
S50’：去除所述字线隔离槽50中的位线材料21”和所述字线隔离槽50的内侧壁上的第二介质保护层，得到如图22所示的中间品；
S60’：在所述字线隔离槽中填充隔离介质；
S70’：去除所述多个半导体柱表面和所述位线隔离槽表面的第一介质保护层，并去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽；
S81’：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料；
S82’：将所述栅极槽中的栅极材料回刻至一定深度，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接，得到如图1A至图1D所示的半导体结构；
S90’：在步骤S80’得到的半导体结构的上表面和侧面上设置第三介质保护层，得到如图2A至图2D所示的半导体结构。
步骤S60’至S90’可参照图14A至图16C和1A至图2D进行。
在本申请实施例中，步骤S10’中可以采用SADP工艺在所述衬底中切割出所述初始位线隔离槽。
在本申请实施例中，步骤S10’还可以包括：在所述初始位线隔离槽中填充隔离材料之后，采用CMP法将所述初始位线隔离槽中的隔离材料的表面磨到与多个半导体壁的表面齐平。
在本申请实施例中，步骤S20’或S22’中可以采用SADP工艺在步骤S10’或步骤S21’得到的中间品中切割出所述字线隔离槽。
在本申请实施例中，所述第一介质保护层在步骤S22’中是作为所述多个半导体壁的硬掩膜，在后续工艺步骤(例如步骤S30’)中所述第一介质保护层还可以用于保护所述半导体柱顶部。
在本申请实施例中，所述第一介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，步骤S30’中将所述字线隔离槽的下部刻蚀为“∑”形或碗形的方法可以为湿法刻蚀。
在本申请实施例中，所述衬底的材料可以为硅，此时所述隔离材料可以选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种，所述湿法刻蚀采用的刻蚀液可以选自四甲基氢氧化铵和氨/过氧化氢混合物中的任意一种或多种。
在本申请实施例中，所述隔离材料可以选自二氧化硅、氮化硅、碳氮氧化硅(例如，SiOCN)和碳氮化硅(例如，SiCN)中的任意一种或多种。
在本申请实施例中，所述第二介质保护层的材料可以选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
在本申请实施例中，所述第二介质保护层的厚度可以为5nm至9nm，例如，可以为5nm、7nm或9nm。
在本申请实施例中，步骤S31’中可以在步骤S20’得到的中间品的所有露出的表面设置第二介质保护层，然后去除多余位置的第二介质保护层，仅保留所述字线隔离槽的内侧壁上的第二介质保护层。
在本申请实施例中，步骤S41’中可以采用CVD工艺在所述字线隔离槽和所述位线单元槽的内壁上依次沉积粘附层和阻挡层。
在本申请实施例中，步骤S40’或S42’中可以采用CVD工艺在所述字线隔离槽和所述位线单元槽中沉积位线材料，直至所述字线隔离槽和所述位线单元槽被整个填满。
在本申请实施例中，步骤S40’或S42’还可以包括：在所述字线隔离槽和所述位线单元槽中填充位线材料之后，采用CMP法对所述位线材料顶部进行平坦化。
在本申请实施例中，步骤S50’中可以通过回刻(etch back)法去除所述字线隔离槽中的位线材料。
本申请实施例还提供了一种动态随机存取存储器(DRAM)，包括如上所述的半导体结构和多个电容器，每个所述电容器均与一个所述晶体管的源极连接。
在本申请实施例中，所述DRAM可以采用4F2架构。
在本申请实施例中，所述DRAM可以为1T1C结构。
本申请实施例还提供了一种电子设备，包括如上所述的DRAM。
在本申请实施例中，所述电子设备可以包括存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
在本申请中的描述中，需要说明的是，术语“上”、“下”、“一侧”、“另一侧”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的结构具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请实施例的描述中，除非另有明确的规定和限定，术语“连接”、“设置”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；术语“连接”、“设置”可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属领域内的技术人员，在不脱离本申请所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (24)
1.一种半导体结构，其特征在于，包括：
衬底；
多条位线，所述多条位线设置在所述衬底一侧、沿第二方向间隔排列并且均沿第一方向延伸；每条所述位线均包括多个位线单元，所述多个位线单元在第一方向上连接；
多个晶体管，所述多个晶体管设置在所述位线单元远离所述衬底的一侧，一个晶体管对应一个位线单元，所述多个晶体管沿第一方向和第二方向间隔排列形成阵列，每个所述晶体管均包括半导体柱和栅极，所述半导体柱设置在所述位线单元上并且沿着远离所述位线单元的方向依次包括漏极、沟道和源极，所述栅极环绕在所述沟道四周，所述栅极与所述半导体柱之间设置有栅极氧化层；
多条字线，所述多条字线沿第一方向间隔排列并且均沿第二方向延伸，每条所述字线与沿第二方向排列的多个晶体管的栅极连接；
多条字线隔离槽，所述多条字线隔离槽沿第一方向间隔排列并且均沿第二方向延伸，所述字线隔离槽在第一方向上将所述多个晶体管和多条字线间隔开，并且所述字线隔离槽靠近所述衬底的一端止于所述位线单元表面，所述字线隔离槽中填充有隔离介质；
多个位线隔离槽，所述位线隔离槽位于沿第二方向间隔排列的多个晶体管之间并且在第二方向上将多条位线间隔开，并且所述位线隔离槽靠近所述衬底的一端止于所述衬底中，所述位线隔离槽下部填充有隔离材料，所述沟道一侧的部分栅极位于所述位线隔离槽中所述隔离材料的上方。
2.根据权利要求1所述的半导体结构，其中，形成所述位线的位线材料选自钨、铜、钴和钛中的任意一种或多种。
3.根据权利要求1所述的半导体结构，其中，所述隔离介质为自对准隔离用隔离介质，任选地，选自氮化硅、二氧化硅和碳氮化硅中的任意一种或多种。
4.根据权利要求1所述的半导体结构，其中，所述栅极延伸到所述漏极和所述源极所在的漏极区和源极区。
5.根据权利要求1所述的半导体结构，还包括由粘附层和阻挡层形成的粘附阻挡层，所述粘附阻挡层设置在所述晶体管的漏极与所述位线之间以及所述衬底与所述位线之间，并且所述阻挡层与所述位线接触，所述粘附层设置在晶体管的漏极与所述阻挡层之间以及所述衬底与所述阻挡层之间；
任选地，所述粘附层的材料选自钛和钽中的任意一种或多种；
任选地，所述阻挡层的材料选自氮化钛和氮化钽中的任意一种或多种。
6.根据权利要求1至5中任一项所述的半导体结构，还包括第三介质保护层，所述第三介质保护层设置在所述半导体结构与所述衬底相对一侧的表面和侧面上；
任选地，所述第三介质保护层的材料选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种；
任选地，所述隔离材料选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种；
任选地，所述漏极的材料选自N型重掺杂的硅；任选地，所述漏极的高度为至
任选地，所述沟道的材料选自P型轻掺杂的硅；任选地，所述沟道的高度为至
任选地，所述源极的材料选自N型重掺杂的硅；任选地，所述源极的高度为至
7.根据权利要求1至6中任一项所述的半导体结构，其中，所述字线隔离槽下部填充有用于间隔所述位线和所述字线的层间介质层，所述字线隔离槽中在所述层间介质层上方填充有隔离介质；
任选地，所述层间介质层的材料选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种。
8.根据权利要求1至6中任一项所述的半导体结构，其中，所述位线单元在垂直于第二方向上的横截面为“∑”形或碗形。
9.根据权利要求1至7中任一项所述的半导体结构的制造方法，其特征在于，包括：
S10：提供一半导体衬底，在衬底一侧依次设置牺牲层、漏极层、沟道层和源极层；
S20：在步骤S10得到的中间品中设置多条沿第二方向排列和沿第一方向延伸的初始位线隔离槽，并使所述初始位线隔离槽贯穿所述源极层、所述沟道层、所述漏极层和所述牺牲层并停止于所述衬底中，以及在所述初始位线隔离槽中填充隔离材料，多条所述初始位线隔离槽将所述漏极层、所述沟道层和所述源极层间隔为多个半导体壁；
S30：在步骤S20得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，并使所述字线隔离槽贯穿所述源极层、所述沟道层和所述漏极层并停止于所述牺牲层中，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
S40：去除所述字线隔离槽下方的牺牲层，并通过侧边刻蚀去除所述半导体柱下方的牺牲层，所述牺牲层腾出的空间形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
S50：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接；
S60：去除所述字线隔离槽中的位线材料；
S70：在所述字线隔离槽中填充隔离介质；
S80：去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽；
S90：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
10.根据权利要求9所述的制造方法，其中，步骤S70包括：
S71：在所述字线隔离槽的内壁上设置层间介质层；
S72：在所述字线隔离槽中填充隔离介质；
此时，步骤S80包括：去除所述字线隔离槽的内侧壁上部的层间介质层，保留所述字线隔离槽的内侧壁下部和所述字线隔离槽的内底面上的层间介质层；以及去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述层间介质层和所述隔离材料所腾出的空间形成栅极槽。
11.根据权利要求10所述的制造方法，其中，步骤S30包括：
S31：在步骤S20得到的中间品表面设置第一介质保护层；
S32：以所述第一介质保护层作为所述多个半导体壁的硬掩膜，在步骤S31得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
此时，步骤S80包括：去除所述字线隔离槽的内侧壁上部的层间介质层，保留所述字线隔离槽的内侧壁下部和所述字线隔离槽的内底面上的层间介质层；以及去除所述多个半导体柱表面和所述位线隔离槽表面的第一介质保护层，并去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述层间介质层和所述隔离材料所腾出的空间形成栅极槽；
任选地，所述第一介质保护层的材料选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
12.根据权利要求9所述的制造方法，其中，步骤S40包括：
S41：在所述字线隔离槽的内壁上设置第二介质保护层，并去除所述字线隔离槽的内底面上的第二介质保护层，保留所述字线隔离槽的内侧壁上的第二介质保护层；
S42：以所述字线隔离槽的内侧壁上的第二介质保护层作为所述半导体柱侧壁的硬掩膜，刻蚀掉所述字线隔离槽下方的牺牲层，并通过侧边刻蚀去除所述半导体柱下方的牺牲层，所述牺牲层腾出的空间形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
此时，步骤S60包括：去除所述字线隔离槽中的位线材料和所述字线隔离槽的内侧壁上的第二介质保护层。
13.根据权利要求12所述的制造方法，其中，步骤S42中通过湿法刻蚀或干法刻蚀并选择高牺牲层/隔离材料刻蚀比来去除所述字线隔离槽下方的牺牲层；
任选地，所述牺牲层的材料为硅锗，此时所述隔离材料选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种，所述湿法刻蚀或所述干法刻蚀采用的刻蚀液选自四甲基氢氧化铵和氨/过氧化氢混合物中的任意一种或多种；
任选地，所述第二介质保护层的材料选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
14.根据权利要求9至13中任一项所述的制造方法，其中，步骤S50包括：
S51：在所述字线隔离槽和所述位线单元槽的内壁上依次设置粘附层和阻挡层；
S52：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接。
15.根据权利要求9至13中任一项所述的制造方法，其中，步骤S90包括：
S91：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料；
S92：将所述栅极槽中的栅极材料回刻至一定深度，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接；
任选地，步骤S90或S92包括：使所述栅极延伸到所述漏极和所述源极所在的漏极区和源极区。
16.根据权利要求9至13中任一项所述的制造方法，还包括：在步骤S90之后，
S100：在步骤S90得到的半导体结构的上表面和侧面上设置第三介质保护层。
17.根据权利要求1至6和8中任一项所述的半导体结构的制造方法，其特征在于，包括：
S10’：提供一半导体衬底，在所述衬底中设置多条沿第二方向排列和沿第一方向延伸的初始位线隔离槽，以及在所述初始位线隔离槽中填充隔离材料，多条所述初始位线隔离槽将所述衬底间隔为多个半导体壁；
S20’：在步骤S10’得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
S30’：对所述字线隔离槽的下部进行侧边刻蚀，形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
S40’：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接；
S50’：去除所述字线隔离槽中的位线材料；
S60’：在所述字线隔离槽中填充隔离介质；
S70’：去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽；
S80’：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接。
18.根据权利要求17所述的半导体结构的制造方法，其中，步骤S30’包括将所述字线隔离槽的下部刻蚀为“∑”形或碗形，形成“∑”形或碗形的位线单元槽；
任选地，步骤S30’中将所述字线隔离槽的下部刻蚀为“∑”形或碗形的方法为湿法刻蚀；
任选地，所述衬底的材料为硅，此时所述隔离材料选自二氧化硅、氮化硅、碳氮氧化硅和碳氮化硅中的任意一种或多种，所述湿法刻蚀采用的刻蚀液选自四甲基氢氧化铵和氨/过氧化氢混合物中的任意一种或多种。
19.根据权利要求18所述的半导体结构的制造方法，其中，步骤S20’包括：
S21’：在步骤S10’得到的中间品表面设置第一介质保护层；
S22’：以所述第一介质保护层作为所述多个半导体壁的硬掩膜，在步骤S21’得到的中间品中设置多条沿第一方向排列和沿第二方向延伸的字线隔离槽，多条所述字线隔离槽将所述多个半导体壁间隔为多个半导体柱，每个半导体柱均包括漏极、沟道和源极，并且多条所述字线隔离槽将多条所述初始位线隔离槽打断形成多个位线隔离槽；
此时，步骤S70’包括：去除所述多个半导体柱表面和所述位线隔离槽表面的第一介质保护层，并去除所述位线隔离槽上部的隔离材料，保留所述位线隔离槽下部的隔离材料，去除所述隔离材料所腾出的空间形成栅极槽；
任选地，所述第一介质保护层的材料选自二氧化硅、氮化硅、多晶碳、多晶硅和单晶碳中的任意一种或多种。
20.根据权利要求18所述的半导体结构的制造方法，其中，步骤S30’包括：
S31’：在所述字线隔离槽的内壁上设置第二介质保护层；
S32’：以所述字线隔离槽的内侧壁上的第二介质保护层作为所述半导体柱侧壁的硬掩膜，对所述字线隔离槽的下部进行侧边刻蚀，形成多个沿第一方向和第二方向排列的位线单元槽，并且沿第一方向排列的多个位线单元槽能够连接在一起，沿第二方向排列的多个位线单元槽被所述位线隔离槽间隔开；
此时，步骤S50’包括：去除所述字线隔离槽中的位线材料和所述字线隔离槽的内侧壁上的第二介质保护层。
21.根据权利要求17至20中任一项所述的半导体结构的制造方法，其中，步骤S40’包括：
S41’：在所述字线隔离槽和所述位线单元槽的内壁上依次设置粘附层和阻挡层；
S42’：在所述字线隔离槽和所述位线单元槽中填充位线材料，位线单元槽中的位线材料形成位线单元，并且沿第一方向排列的多个位线单元连接；
任选地，步骤S80’包括：
S81’：在所述栅极槽内壁上设置栅极氧化层，并在所述栅极槽中填充栅极材料；
S82’：将所述栅极槽中的栅极材料回刻至一定深度，得到环绕在所述半导体柱的沟道四周的栅极，以及得到多个由所述半导体柱和所述栅极形成的晶体管，沿第二方向排列的多个晶体管的栅极与字线连接；
任选地，步骤S80’或步骤S82’包括使所述栅极延伸到所述漏极和所述源极所在的漏极区和源极区；
任选地，所述制造方法还包括：在步骤S80’之后，
S90’：在步骤S80’得到的半导体结构的上表面和侧面上设置第三介质保护层。
22.一种DRAM，其特征在于，包括根据权利要求1至8中任一项所述的半导体结构和多个电容器，每个所述电容器均与一个所述晶体管的源极连接。
23.一种电子设备，其特征在于，包括根据权利要求22所述的DRAM。
24.根据权利要求23所述的电子设备，包括存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210682220.1A CN117295327A (zh) | 2022-06-15 | 2022-06-15 | 一种半导体结构及其制造方法、dram和电子设备 |
| PCT/CN2022/141099 WO2023240985A1 (zh) | 2022-06-15 | 2022-12-22 | 半导体器件及其制造方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210682220.1A CN117295327A (zh) | 2022-06-15 | 2022-06-15 | 一种半导体结构及其制造方法、dram和电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117295327A true CN117295327A (zh) | 2023-12-26 |
Family
ID=89193056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210682220.1A Pending CN117295327A (zh) | 2022-06-15 | 2022-06-15 | 一种半导体结构及其制造方法、dram和电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117295327A (zh) |
| WO (1) | WO2023240985A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118136664A (zh) * | 2024-05-07 | 2024-06-04 | 英诺赛科(苏州)半导体有限公司 | 一种半导体结构及其制备方法、半导体产品 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130074237A (ko) * | 2011-12-26 | 2013-07-04 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체 장치 및 그 제조방법 |
| KR101986145B1 (ko) * | 2012-08-28 | 2019-06-05 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 |
| CN109461738B (zh) * | 2017-09-06 | 2021-03-26 | 中国科学院微电子研究所 | 半导体存储设备及其制造方法及包括存储设备的电子设备 |
| US10381352B1 (en) * | 2018-05-04 | 2019-08-13 | Micron Technology, Inc. | Integrated assemblies which include carbon-doped oxide, and methods of forming integrated assemblies |
| CN113644061B (zh) * | 2020-04-27 | 2023-08-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器及其形成方法 |
| CN114141713A (zh) * | 2021-11-30 | 2022-03-04 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
-
2022
- 2022-06-15 CN CN202210682220.1A patent/CN117295327A/zh active Pending
- 2022-12-22 WO PCT/CN2022/141099 patent/WO2023240985A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118136664A (zh) * | 2024-05-07 | 2024-06-04 | 英诺赛科(苏州)半导体有限公司 | 一种半导体结构及其制备方法、半导体产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023240985A1 (zh) | 2023-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9627252B2 (en) | Semiconductor device with air gap and method of fabricating the same | |
| US10651196B1 (en) | Three-dimensional multilevel device containing seamless unidirectional metal layer fill and method of making same | |
| US9583500B2 (en) | Multilevel memory stack structure and methods of manufacturing the same | |
| US10522548B2 (en) | Semiconductor device and method for fabricating the same | |
| US10381372B2 (en) | Selective tungsten growth for word lines of a three-dimensional memory device | |
| KR20190037845A (ko) | 에어갭을 구비한 반도체장치 및 그 제조 방법 | |
| WO2023024415A1 (zh) | 存储器件及其形成方法 | |
| KR20160136881A (ko) | 반도체 소자 및 이의 제조 방법 | |
| US10074560B2 (en) | Method of manufacturing semiconductor device | |
| WO2023040152A1 (zh) | 存储器件及其形成方法 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| WO2023240985A1 (zh) | 半导体器件及其制造方法、电子设备 | |
| US20240064985A1 (en) | Three-dimensional memory device including low-k drain-select-level isolation structures and methods of forming the same | |
| CN109509751B (zh) | 具有字符线的半导体结构及其制作方法 | |
| US20230180460A1 (en) | Memory device and method for manufacturing memory device | |
| US20230253318A1 (en) | Semiconductor device | |
| US20230024253A1 (en) | Semiconductor device and method for forming same | |
| US20220102206A1 (en) | Semiconductor device, manufacturing method of semiconductor device, and storage device | |
| US20230084851A1 (en) | Storage device and method for forming storage device | |
| WO2024109157A1 (zh) | 半导体结构及其形成方法 | |
| US11626408B2 (en) | Memory device and forming method thereof | |
| US20240023319A1 (en) | Semiconductor device | |
| CN118102708A (zh) | 三维半导体结构及其形成方法 | |
| CN118338647A (zh) | 半导体结构及其形成方法 | |
| WO2022240446A1 (en) | Three-dimensional memory device including low-k drain-select-level isolation structures and methods of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |