CN117253512A - 位元击穿条件的确定方法及设备 - Google Patents

位元击穿条件的确定方法及设备 Download PDF

Info

Publication number
CN117253512A
CN117253512A CN202210655464.0A CN202210655464A CN117253512A CN 117253512 A CN117253512 A CN 117253512A CN 202210655464 A CN202210655464 A CN 202210655464A CN 117253512 A CN117253512 A CN 117253512A
Authority
CN
China
Prior art keywords
breakdown
condition
bit
bits
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210655464.0A
Other languages
English (en)
Inventor
江向前
汪锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210655464.0A priority Critical patent/CN117253512A/zh
Priority to PCT/CN2022/101314 priority patent/WO2023236268A1/zh
Publication of CN117253512A publication Critical patent/CN117253512A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供一种位元击穿条件的确定方法及设备，该方法包括：确定多个第一击穿条件；根据每个第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，不同的第一击穿条件对应不同的第一位元；根据第一击穿结果从多个第一击穿条件中确定第二击穿条件。本申请实施例可以通过多个第一击穿条件进行击穿实验，以确定第二击穿条件。由于第二击穿条件是通过击穿实验的击穿结果选取的，从而可以具有较好的击穿效果。

Description

位元击穿条件的确定方法及设备
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种位元击穿条件的确定方法及设备。
背景技术
在半导体技术领域中，存储阵列用于存储数据。其中，存储阵列由多个位元构成，每个位元用于存储一个比特的数据。存储阵列可以分为主阵列和冗余阵列，冗余阵列中的位元(可以称为冗余位元)用于对主阵列中失效的位元(可以称为失效位元)进行替换。在对失效位元替换之后，需要存储到失效位元的数据实际上存储到对应的冗余位元中。
现有技术中，在上述替换过程执行之前，需要将冗余位元的栅极(gate)和漏极(drain)之间的氧化物(Oxide)层击穿，以形成通路。该击穿过程是按照击穿条件进行的，其中，击穿条件可以包括但不限于：击穿时长、击穿电压。当击穿时长和/或击穿电压较小时，可能导致击穿失败。
可以看出，上述击穿过程使用的击穿条件影响击穿效果，从而如何选取冗余位元的击穿条件是亟待解决的问题。
发明内容
本申请实施例提供一种位元击穿条件的确定方法及设备，以确定冗余位元的击穿条件。
第一方面，本申请实施例提供一种位元击穿条件的确定方法，所述方法包括：
确定多个第一击穿条件；
根据每个所述第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，不同的所述第一击穿条件对应不同的所述第一位元；
根据所述第一击穿结果从所述多个第一击穿条件中确定第二击穿条件。
可选地，所述第一击穿结果用于表示所述第一击穿条件击穿的多个第一位元分别是否已击穿，所述根据所述第一击穿结果从所述多个第一击穿条件中确定第二击穿条件，包括：
根据所述第一击穿结果确定所述第一击穿条件的击穿成功率；
从所述击穿成功率大于或等于预设成功率阈值的第一击穿条件中确定第二击穿条件。
可选地，所述从所述击穿成功率大于或等于预设成功率阈值的第一击穿条件中确定第二击穿条件，包括：
将所述击穿成功率大于或等于预设成功率阈值的第一击穿条件作为第三击穿条件；
将满足预设条件的所述第三击穿条件确定为第二击穿条件，所述预设条件是针对至少一种参数的条件：误击穿率、电流差异、所述第一击穿条件包括的击穿时长、所述第一击穿条件包括的击穿电压，所述电流差异为未击穿位元与已击穿位元之间的电流大小差异。
可选地，针对所述误击穿率的条件包括以下至少一种：所述误击穿率小于或等于预设误击穿率、按照所述误击穿率升序排列在前M位；
针对所述电流差异的条件包括以下至少一种：所述电流差异大于或等于预设电流差异、按照所述电流差异降序排列在前N位；
针对所述击穿时长的条件包括以下至少一种：所述击穿时长小于或等于预设时长、按照所述击穿时长升序排列在前L位；
针对所述击穿电压的条件包括以下至少一种：所述击穿电压小于或等于预设电压、按照所述击穿电压升序排列在前K位。
可选地，所述方法还包括：
若所述击穿成功率大于或等于预设成功率阈值的第一击穿条件不存在，则增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压，并进入所述根据每个所述第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果的步骤。
可选地，所述增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压，包括：
增大第一目标击穿条件中的击穿时长，所述第一目标击穿条件是所述击穿时长最大的一个或多个第一击穿条件；
和/或，增大第二目标击穿条件中的击穿电压，所述第二目标击穿条件是所述击穿电压最大的一个或多个第一击穿条件。
可选地，所述将满足预设条件的所述第三击穿条件确定为第二击穿条件之前，还包括：
针对所述第三击穿条件确定待击穿的第二位元和所述第二位元之外的第三位元；
根据所述第三击穿条件对所述第二位元进行击穿，得到第二击穿结果；
根据所述第二击穿结果确定针对所述第三位元的误击穿率。
可选地，所述第二击穿结果用于表示所述第三位元是否已击穿，所述根据所述第二击穿结果确定针对所述第三位元的误击穿率，包括：
确定所述第二位元和所述第三位元的总数量；
根据已击穿的第三位元的数量和所述总数量的比值，确定所述误击穿率。
可选地，还包括：
若所述误击穿率满足对应的条件的第三击穿条件不存在，则减小所述第三击穿条件包括的击穿时长和/或击穿电压，并进入所述根据所述第三击穿条件对所述第二位元进行击穿，得到第二击穿结果的步骤。
可选地，所述减小所述第三击穿条件包括的击穿时长和/或击穿电压，包括：
减小第三目标击穿条件中的击穿时长，所述第三目标击穿条件是所述击穿时长最小的一个或多个第三击穿条件；
和/或，减小第四目标击穿条件中的击穿电压，所述第四目标击穿条件是所述击穿电压最小的一个或多个第三击穿条件。
可选地，所述第二位元的相邻位置处设置所述第三位元。
可选地，所述第一击穿条件对应多个第一位元，同一所述第一击穿条件对应的多个所述第一位元位于冗余阵列的至少两个不相邻的区域中；
所述第三击穿条件对应多个第二位元，同一所述第三击穿条件对应的多个所述第二位元位于冗余阵列的至少两个不相邻的区域中。
可选地，同一所述第一击穿条件对应的多个所述第一位元位于冗余阵列的两个中心对称的不相邻区域中；
同一所述第三击穿条件对应的多个所述第二位元位于冗余阵列的两个中心对称的不相邻区域中。
可选地，所述将满足预设条件的所述第三击穿条件确定为第二击穿条件之前，还包括：
对于所述第三击穿条件，确定经过已击穿位元的第一电流，以及，经过未击穿位元的第二电流，所述已击穿位元包括以下至少一种：已击穿的所述第一位元和已击穿的所述第二位元，所述未击穿位元包括以下至少一种：未击穿的所述第三位元；
根据所述第一电流和所述第二电流确定所述电流差异。
第二方面，本申请实施例提供一种位元击穿条件的确定装置，所述装置包括：
第一击穿条件确定模块，用于确定多个第一击穿条件；
第一位元击穿模块，用于根据每个所述第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，不同的所述第一击穿条件对应不同的所述第一位元；
第二击穿条件确定模块，用于根据所述第一击穿结果从所述多个第一击穿条件中确定第二击穿条件。
可选地，所述第一击穿结果用于表示所述第一击穿条件击穿的多个第一位元分别是否已击穿，所述第二击穿条件确定模块还用于：
根据所述第一击穿结果确定所述第一击穿条件的击穿成功率；
从所述击穿成功率大于或等于预设成功率阈值的第一击穿条件中确定第二击穿条件。
可选地，所述第二击穿条件确定模块还用于：
在从所述击穿成功率大于或等于预设成功率阈值的第一击穿条件中确定第二击穿条件的过程中，将所述击穿成功率大于或等于预设成功率阈值的第一击穿条件作为第三击穿条件；
将满足预设条件的所述第三击穿条件确定为第二击穿条件，所述预设条件是针对至少一种参数的条件：误击穿率、电流差异、所述第一击穿条件包括的击穿时长、所述第一击穿条件包括的击穿电压，所述电流差异为未击穿位元与已击穿位元之间的电流大小差异。
可选地，针对所述误击穿率的条件包括以下至少一种：所述误击穿率小于或等于预设误击穿率、按照所述误击穿率升序排列在前M位；
针对所述电流差异的条件包括以下至少一种：所述电流差异大于或等于预设电流差异、按照所述电流差异降序排列在前N位；
针对所述击穿时长的条件包括以下至少一种：所述击穿时长小于或等于预设时长、按照所述击穿时长升序排列在前L位；
针对所述击穿电压的条件包括以下至少一种：所述击穿电压小于或等于预设电压、按照所述击穿电压升序排列在前K位。
可选地，所述装置还包括：
第一击穿条件调整模块，用于若所述击穿成功率大于或等于预设成功率阈值的第一击穿条件不存在，则增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压，并进入所述第一位元击穿模块。
可选地，所述第一击穿条件调整模块用于：
在增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压的过程中，增大第一目标击穿条件中的击穿时长，所述第一目标击穿条件是所述击穿时长最大的一个或多个第一击穿条件；
和/或，在增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压的过程中，增大第二目标击穿条件中的击穿电压，所述第二目标击穿条件是所述击穿电压最大的一个或多个第一击穿条件。
可选地，所述装置还包括：
位元确定模块，用于在将满足预设条件的所述第三击穿条件确定为第二击穿条件之前，针对所述第三击穿条件确定待击穿的第二位元和所述第二位元之外的第三位元；
第二位元击穿模块，用于根据所述第三击穿条件对所述第二位元进行击穿，得到第二击穿结果；
误击穿率确定模块，用于根据所述第二击穿结果确定针对所述第三位元的误击穿率。
可选地，所述第二击穿结果用于表示所述第三位元是否已击穿，所述误击穿率确定模块还用于：
在根据所述第二击穿结果确定针对所述第三位元的误击穿率的过程中，确定所述第二位元和所述第三位元的总数量；
根据已击穿的第三位元的数量和所述总数量的比值，确定所述误击穿率。
可选地，所述装置还包括：
第二击穿条件调整模块，用于若所述误击穿率满足对应的条件的第三击穿条件不存在，则减小所述第三击穿条件包括的击穿时长和/或击穿电压，并进入所述第二位元击穿模块。
可选地，所述第二击穿条件调整模块，还用于：
在减小所述第三击穿条件包括的击穿时长和/或击穿电压的过程中，减小第三目标击穿条件中的击穿时长，所述第三目标击穿条件是所述击穿时长最小的一个或多个第三击穿条件；
和/或，在减小所述第三击穿条件包括的击穿时长和/或击穿电压的过程中，减小第四目标击穿条件中的击穿电压，所述第四目标击穿条件是所述击穿电压最小的一个或多个第三击穿条件。
可选地，所述第二位元的相邻位置处设置所述第三位元。
可选地，所述第一击穿条件对应多个第一位元，同一所述第一击穿条件对应的多个所述第一位元位于冗余阵列的至少两个不相邻的区域中；
所述第三击穿条件对应多个第二位元，同一所述第三击穿条件对应的多个所述第二位元位于冗余阵列的至少两个不相邻的区域中。
可选地，同一所述第一击穿条件对应的多个所述第一位元位于冗余阵列的两个中心对称的不相邻区域中；
同一所述第三击穿条件对应的多个所述第二位元位于冗余阵列的两个中心对称的不相邻区域中。
可选地，所述装置还包括：
电流确定模块，用于将满足预设条件的所述第三击穿条件确定为第二击穿条件之前，对于所述第三击穿条件，确定经过已击穿位元的第一电流，以及，经过未击穿位元的第二电流，所述已击穿位元包括以下至少一种：已击穿的所述第一位元和已击穿的所述第二位元，所述未击穿位元包括以下至少一种：未击穿的所述第三位元；
电流差异确定模块，用于根据所述第一电流和所述第二电流确定所述电流差异。
第三方面，本申请实施例提供一种电子设备，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述电子设备实现第一方面所述的方法。
第四方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当计算设备执行所述计算机执行指令时，使计算设备实现如第一方面所述的方法。
第五方面，本申请实施例提供一种计算机程序，所述计算机程序用于执行第一方面所述的方法。
本申请实施例提供的位元击穿条件的确定方法及设备，可以确定多个第一击穿条件；根据每个第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，不同的第一击穿条件对应不同的第一位元；根据第一击穿结果从多个第一击穿条件中确定第二击穿条件。本申请实施例可以通过多个第一击穿条件进行击穿实验，以确定第二击穿条件。由于第二击穿条件是根据击穿实验的击穿结果选取出来的，从而可以保证第二击穿条件在实际中的击穿效果较好。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请实施例的实施例，并与说明书一起用于解释本申请实施例的原理。
图1是本申请实施例提供的一种冗余阵列的结构示意图；
图2是本申请实施例提供的一种位元击穿条件的确定方法的步骤流程图；
图3是本申请实施例提供的一个击穿结果检测电路的结构示意图；
图4是本申请实施例提供的一个异常区域对击穿结果的影响示意图；
图5是本申请实施例提供的一种第一位元在冗余阵列中的分布示意图；
图6是本申请实施例提供的一种电流分布示意图；
图7是本申请实施例提供的一种第二击穿条件的确定过程详细流程图；
图8是本申请实施例提供的一种位元击穿条件的确定装置的结构示意图；
图9是本申请实施例提供的一种电子设备的结构框图。
通过上述附图，已示出本申请实施例明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请实施例构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请实施例的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请实施例相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请实施例的一些方面相一致的装置和方法的例子。
本申请实施例预先选取多个第一击穿条件，通过这些第一击穿条件对位元进行击穿实验，以从中选取出来合适的第二击穿条件。由于第二击穿条件是根据击穿实验的击穿结果选取出来的，从而可以保证第二击穿条件在实际中的击穿效果较好。
本申请实施例的上述位元可以是冗余阵列中的冗余位元，冗余阵列可以包括M行N列的冗余位元，M和N为大于或等于1的数值。图1是本申请实施例提供的一种冗余阵列的结构示意图。参照图1所示，冗余阵列包括10行10列的冗余位元，也就是10×10＝100个冗余位元。一个冗余位元用于存储一个比特的数据，那么图1所示的冗余阵列可以存储100个比特的数据。每个冗余位元可以用于对一个主阵列中的位元进行修补，也就是说图1所示的冗余阵列可以对100个主阵列中的100个位元进行替换。
图2是本申请实施例提供的一种位元击穿条件的确定方法的步骤流程图。请参照图2，上述方法包括：
S101：确定多个第一击穿条件。
其中，每个第一击穿条件可以是一个或多个维度的击穿条件的组合，第一击穿条件可以包括但不限于：击穿时长和击穿电压。其中，击穿时长和击穿电压是两个维度的击穿条件。
对于击穿时长，其用于表示击穿所持续的时长，例如，0.5ms(毫秒)、1ms、5ms、10ms和30ms。在击穿时长达到一定时长时，才可以将冗余位元击穿。
对于击穿电压，其用于表示击穿冗余位元所使用的电压，例如，设置一默认电压V，从而击穿电压可以包括：0.8V、0.85V、0.9V、0.95V和V。在击穿电压达到一定电压时，才可以将冗余位元击穿。
为了实现准确的击穿，通常需要将影响击穿效果的所有维度的击穿条件均包括在第一击穿条件中。当所有维度的击穿条件包括上述击穿时长和击穿电压时，可以将击穿时长的多个取值和击穿电压的多个取值进行任意组合，得到多个第一击穿条件，每个第一击穿条件均包括击穿时长的一个取值以及击穿电压的一个取值。例如，将0.5ms、1ms、5ms、10ms和30ms的击穿时长，以及0.8V、0.85V、0.9V、0.95V和V，进行组合得到下表所示的25个第一击穿条件。
S102：根据每个第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，不同的第一击穿条件对应不同的第一位元。
其中，每个第一击穿条件可以对应一个或多个第一位元，这里的第一位元是任意冗余位元。相应地，第一击穿结果是通过第一击穿条件对第一位元进行击穿的击穿结果，第一击穿结果用于表示第一位元是否已击穿。
上述第一击穿结果可以通过一电路检测得到。图3是本申请实施例提供的一个击穿结果检测电路的结构示意图。参照图3所示，对于每个第一位元，在按照第一击穿条件对其进行击穿之后，可以测定第一位元的电阻分压，并将其输入到比较器中，以输出该第一位元对应的第一击穿结果，第一击穿结果可以存储到锁存器中。
其中，上述比较器按照以下原理输出第一击穿结果：在第一位元的电阻分压大于参考电压时，比较器输出第一数值作为第一击穿结果，代表第一位元已击穿。反之，在第一位元的电阻分压小于或等于参考电压时，比较器输出第二数值作为第一击穿结果，代表该第一位元未击穿。例如，第一数值可以为1，第二数值可以为0。
需要说明的是，在实际应用中，每个第一位元均与一个比较器连接，各第一位元连接的比较器均与锁存器连接，这样，锁存器中可以存储有多个第一位元的第一击穿结果。从而，在通过多个第一击穿条件对第一位元进行击穿之后可以从锁存器中获取到各第一位元的第一击穿结果。
为了保证第一击穿条件对应唯一的第一击穿结果，也就是一个第一击穿结果是由一个第一击穿条件决定的，本申请实施例将不同的第一击穿条件分配不同的第一位元。如此，每个第一位元的击穿结果也就是仅受对应的一个第一击穿条件影响，有助于准确的分析每个第一击穿条件对击穿的影响，进而保证最终选取的击穿条件的准确度。
可选地，在为每个第一击穿条件分配对应的一个或多个第一位元时，可以将冗余阵列中的冗余位元划分为N等分，每个等分中包括一个或多个冗余位元，从而可以将每个等分的各冗余位元分配给一个第一击穿条件。如此，上述N需要大于或等于第一击穿条件的个数。例如，当第一击穿条件的个数为25时，N可以为25。参照图4所示，图4中的第一行的第一至第二个冗余位元，以及第二行的第一至第二个冗余位元构成了一个第一击穿条件D11的第一位元。另外，图4中的第二行的第一至第二个冗余位元，以及第三行的第一至第二个冗余位元，构成了另一个第一击穿条件D12的第一位元。依次类推，图4中相同图案的相邻四个冗余位元可以作为一个第一击穿条件对应的第一位元。
从图4中可以看出，同一第一击穿条件对应的第一位元相邻设置，但这种设置方式可能会使第一击穿结果受位置影响而导致准确度较低。例如，参照图4所示，冗余阵列中存在一异常区域，该异常区域包括冗余阵列的左上方的9个第一位元。在这种场景下，以下第一击穿条件的第一位元受位置影响而导致第一击穿结果为未击穿：第一击穿条件D11的所有第一位元B11、B12、B21和B22、第一击穿条件D12的部分第一位元B31和B32、第一击穿条件D13的部分第一位元B13和B23的第一击穿结果和第一击穿条件D14的部分第一位元B33。而异常区域之外的其余第一位元对应的第一击穿结果仅受第一击穿条件影响。
从上述结果可以看出，受位置影响的第一击穿结果按照从高到低排序如下：第一击穿条件D11的第一击穿结果、第一击穿条件D12和D13的第一击穿结果、第一击穿条件D14的第一击穿结果。这样，导致第一击穿条件D11的第一击穿结果的准确度最低，第一击穿条件D12和D13的第一击穿结果的准确度较高，第一击穿条件D14的第一击穿结果的准确度最高。
为了解决出现上述位置影响导致的第一击穿结果的准确度较低的问题，本申请实施例可以考虑将同一第一击穿条件对应的多个第一位元分布在不相邻的区域中。这样，尽可能的使同一第一击穿条件对应的第一位元分布在不同位置处，有助于减少位置影响导致的第一击穿结果的准确度较低的问题，提高了第一击穿结果的准确度。
可选地，同一第一击穿条件对应的多个第一位元位于冗余阵列的两个中心对称的不相邻区域中。例如，图5是本申请实施例提供的一种第一位元在冗余阵列中的分布示意图。参照5所示，D11的第一位元包括B11、B22、B33、B44、B55、B66、B77、B88、B99和B00，其中，B11、B22、B33、B44和B55所在的区域，与B66、B77、B88、B99和B00所在的区域，以对称中心对称。同样地，D12的第一位元包括B01、B92、B83、B74、B65、B56、B47、B38、B29和B00，其中，B11、B22、B33、B44和B55所在的区域，与B66、B77、B88、B99和B10所在的区域，以对称中心对称。当然，还可以按照图5中的对称中心，将以该对称中心对称的其余区域的第一位元分配给其余第一击穿条件。图5中并未示出所有的中心对称的第一位元。
S103：根据第一击穿结果从多个第一击穿条件中确定第二击穿条件。
其中，第二击穿条件可以是击穿成功的第一击穿条件，或，击穿成功率较大的第一击穿条件，击穿成功是指第一击穿结果为已击穿。其中，击穿成功率是击穿成功的第一位元的占比确定的，例如，某一第一击穿条件对应10个第一位元，其中9个第一位元的第一击穿结果为已击穿，从而该第一击穿条件的击穿成功率可以为0.9。
在根据第一击穿成功率确定第二击穿条件时，可以从击穿成功率大于或等于预设成功率阈值的第一击穿条件中选取第二击穿条件。如此，可以保证选取的第二击穿条件的击穿成功率较大，有助于提高冗余位元对无效位元的修补成功率。
本申请实施例可以提供两种选取第二击穿条件的策略，以从击穿成功率大于或等于预设成功率阈值的第一击穿条件中选取第二击穿条件。
在第一种选取第二击穿条件的策略中，将击穿成功率大于或等于预设成功率阈值的第一击穿条件确定为第二击穿条件。
在第二种选取第二击穿条件的策略中，将击穿成功率大于或等于预设成功率阈值的第一击穿条件作为第三击穿条件，以将满足预设条件的第三击穿条件确定为第二击穿条件。
这里的预设条件是针对至少一种参数的条件：误击穿率、电流差异、第一击穿条件包括的击穿时长、第一击穿条件包括的击穿电压。
其中，误击穿率用于表示错误击穿的位元占比，错误击穿的位元是指受相邻位元的击穿影响而被击穿的位元。例如，可以将冗余阵列中的冗余位元划分为需要击穿的位元以及不需要击穿的位元，从而在进行击穿之后，可以统计不需要击穿的位元中已击穿的位元数量N1，进而可以将N1确定误击穿率。误击穿率可以为N1与不需要击穿的位元总数量的比值，或，N1与所有位元总数量的比值。
可以理解的是，误击穿率越小越好，从而我们可以从误击穿率较小的第三击穿条件中选取第二击穿条件。如此，可以保证选取出来的第二击穿条件对冗余位元的误击穿率较低，进而有助于避免不需要击穿的冗余位元被击穿，有助于提高击穿准确度。
具体地，针对误击穿率的条件包括以下至少一种：误击穿率小于或等于预设误击穿率、按照误击穿率升序排列在前M位。也就是说，可以将误击穿率小于或等于预设误击穿率和/或，按照误击穿率升序排列在前M位的第三击穿条件确定为第二击穿条件。
上述电流差异为未击穿位元与已击穿位元之间的电流大小差异，已击穿位元的电流通常大于未击穿位元的电流，该电流差异越大，代表该第二击穿条件对冗余位元的击穿更彻底，击穿效果更好，被击穿的冗余位元的导通性更好。从而，可以从电流差异较大的第三击穿条件中选取第二击穿条件。如此，可以保证选取出来的第二击穿条件对冗余位元的击穿更彻底，导通性更好。
具体地，针对电流差异的条件包括以下至少一种：电流差异大于或等于预设电流差异、按照电流差异降序排列在前N位。也就是说，可以将电流差异大于或等于预设电流差异，和/或，按照电流差异降序排列在前N位的第三击穿条件确定为第二击穿条件。
对于上述击穿时长，可以从击穿时长较小的第三击穿条件中选取第二击穿条件。如此，可以保证选取的第二击穿条件击穿冗余位元所需要的时长较短，有助于缩短击穿时长，以及修补时长，节约时间。
具体地，针对击穿时长的条件包括以下至少一种：击穿时长小于或等于预设时长、按照击穿时长升序排列在前L位。也就是说，可以将击穿时长小于或等于预设时长，和/或，按照击穿时长升序排列在前L位的第三击穿条件确定为第二击穿条件。
对于上述击穿电压，可以从击穿电压较小的第三击穿条件中选取第二击穿条件。如此，可以保证选取的第二击穿条件击穿冗余位元所需要的电压较小，有助于节约电能。
具体地，针对击穿电压的条件包括以下至少一种：击穿电压小于或等于预设电压、按照击穿电压升序排列在前K位。也就是说，可以将击穿电压小于或等于预设电压，和/或，按照击穿电压升序排列在前K位的第三击穿条件确定为第二击穿条件。
需要说明的是，上述M、N、L和K均为大于1的整数，M、N、L和K可以相同也可以不同。
在实际应用中，可以将上述误击穿率、电流差异、击穿电压和击穿时长中的一种或多种结合起来使用，以从第三击穿条件中选取第二击穿条件。例如，可以将电流差异大于或等于预设电流差异，且，误击穿率小于或等于预设误击穿率的第三击穿条件确定为第二击穿条件，以保证第二击穿条件的误击穿率较小，且击穿较彻底。又例如，还可以将按照误击穿率升序排列在前M位，且击穿时长小于或等于预设时长的第三击穿条件确定为第二击穿条件，以保证第二击穿条件的误击穿率较小，且击穿所需时长较小。
当然，还可以同时满足以下条件的第三击穿条件确定为第二击穿条件：误击穿率小于或等于预设误击穿率，电流差异大于或等于预设电流差异，击穿时长小于或等于预设时长，击穿电压小于或等于预设电压。
在一种可选的实施例中，可以在确定击穿成功率之后，还可以通过对第二位元的击穿实验确定误击穿率。也就是说，在确定第三击穿条件之后，以及将满足预设条件的第三击穿条件确定为第二击穿条件之前，还需要进行第二位元的击穿实验，以确定误击穿率。这种方式解耦了确定击穿成功率所使用的第一位元和确定误击穿率所使用的的第二位元，有助于提高击穿成功率的准确度和误击穿率的准确度。
其中，第二位元与第一位元不同，第二位元可以与第一位元位于同一冗余阵列或不同冗余阵列中。
具体地，先针对第三击穿条件确定待击穿的第二位元和第二位元之外的第三位元；然后，根据第三击穿条件对第二位元进行击穿，得到第二击穿结果；最后，根据第二击穿结果确定针对第三位元的误击穿率。
其中，第二位元可以理解为需要击穿的位元，第三位元可以理解为不需要击穿的位元，以判断在对第二位元进行击穿的过程中，第三位元是否被击穿。从而可以统计第三位元中被击穿的第三位元的占比，以确定误击穿率。
为了尽可能的检测到第三位元是否会被击穿，第三位元可以设置在第二位元的相邻位置处。这样，第三位元距离第二位元较近，在第二位元被击穿的过程中，对第三位元的影响最大，从而可以更好的检测到第三位元是否受第二位元的击穿影响，而被击穿，有助于提高误击穿率的准确度。
上述第二击穿结果用于表示第二位元是否已击穿和第三位元是否已击穿。从而，上述误击穿率可以为已击穿的第三位元的数量和位元总数量的比值，位元总数量可以为第二位元和第三位元的总数量。
本申请实施例可以通过已击穿的第三位元的数量和位元总数量的比值表示误击穿率，该误击穿率不仅考虑了第三位元的数量，还考虑了第二位元的数量。相较于将已击穿的第三位元的数量和第三位元的总数量的比值作为误击穿率，准确度更高。
可选地，上述第二位元为多个，与前述第一位元的分布相同，同一第三击穿条件对应的多个第二位元可以位于冗余阵列的至少两个不相邻的区域中。如此，可以尽可能的减少第三击穿条件的第二击穿结果受位置影响，有助于提高第二击穿结果的准确度和误击穿率的准确度，可以提高根据误击穿率选取第二击穿条件的准确度。
进一步地，与第一位元的分布相同，同一第三击穿条件对应的多个第二位元位于冗余阵列的两个中心对称的不相邻区域中。
在本申请实施例的另一种示例中，将满足预设条件的第三击穿条件确定为第二击穿条件之前，还需要确定电流差异。具体地，对于第三击穿条件，确定经过已击穿位元的第一电流，以及，经过未击穿位元的第二电流，已击穿位元包括以下至少一种：已击穿的第一位元和已击穿的第二位元，未击穿位元包括以下至少一种：未击穿的第三位元；然后，根据第一电流和第二电流确定电流差异。
由于未击穿位元和已击穿位元通常存在多个，从而电流差异可以通过以下步骤计算得到：先确定第一电流的统计值，包括但不限于：平均值、最大值、最小值等；然后，确定第二电流的统计值，包括但不限于：平均值、最大值、最小值等；最后，将第一电流的统计值减去第二电流的统计值，得到电流差异。
本申请实施例可以结合前述第一位元、第二位元和第三位元的击穿结果，确定电流差异，从而该电流差异是通过两次击穿实验确定的，从而有助于提高电流差异的准确度。进而，有助于提高根据电流差异选取第二击穿条件的准确度。
图6是本申请实施例提供的一种电流分布示意图。参照图6所示，包括以下两部分电流分布：经过未击穿位元的电流分布和经过已击穿位元的电流分布。
参照图6所示，对于经过未击穿位元的电流分布，横坐标为电流，单位可以为微安(μA)。纵坐标为未击穿位元的数量，单位可以为个。从图6中可以看出，电流为S1的未击穿位元的数量为N1。
参照图6所示，对于经过已击穿位元的电流分布，横坐标为电流。纵坐标为已击穿位元的数量。从图6中可以看出，电流为S2的已击穿位元的数量为N2。
从图6中可以看出，可以将经过未击穿位元的最大电流和经过已击穿位元的最小电流之间的差异确定为电流差异。如此，可以保证电流差异是经过已击穿位元的电流和经过未击穿位元的电流之间的最小差异，该最小差异可以更加准确的表示第一电流和第二电流之间的差异程度，有助于提高根据电流差异确定第二击穿条件的准确度。
图7是本申请实施例提供的一种第二击穿条件的确定过程详细流程图。参照图7所示，上述第二击穿条件的确定过程可以包括以下步骤S1至S12：
S1：确定多个第一击穿条件，以进入S2。
S2：根据每个第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，第一击穿结果用于表示每个第一位元是否已击穿，以进入S3。
S3：根据第一击穿结果确定第一击穿条件的击穿成功率，以进入S4。
S4：将击穿成功率大于或等于预设成功率阈值的第一击穿条件确定为第三击穿条件，以进入S5。
S5：确定第三击穿条件是否存在。如果存在，则进入S6。如果不存在，则进入S7。
S6：选取击穿时长较小和/或击穿电压较小的第三击穿条件，以进入S8。
S7：增大第一击穿条件中的击穿时长和/或击穿电压，并进入S2。
可以理解的是，增大第一击穿条件中的击穿时长和/或击穿电压也就是对第一击穿条件进行调整，以使调整后的第一击穿条件击穿第一位元的概率增大，直至存在击穿成功率大于或等于预设成功率阈值的第一击穿条件。如此，可以保证成功确定第二击穿条件。
在第一种增大方式中，可以增大所有第一击穿条件中的击穿时长和/或击穿电压。
在第二种增大方式中，可以调整部分第一击穿条件。具体地，增大第一目标击穿条件中的击穿时长，第一目标击穿条件是击穿时长最大的一个或多个第一击穿条件；和/或，增大第二目标击穿条件中的击穿电压，第二目标击穿条件是击穿电压最大的一个或多个第一击穿条件。
可以看出，第二种增大方式仅增大较大的击穿时长，和/或增大较大的击穿电压。由于较小的击穿时长需要增大较大的幅度可能才可以击穿第一位元，从而可以不对这部分击穿时长进行增大，仅增大较大的击穿时长，以更快的达到击穿第一位元的击穿时长，节约时间。
同样地，由于较小的击穿电压需要增大较大的幅度可能才可以击穿第一位元，从而可以不对这部分击穿电压进行增大，仅增大较大的击穿电压，以更快的达到击穿第一位元的击穿电压，节约时间。
S8：通过第三击穿条件对第二位元进行击穿得到第二击穿结果，第二击穿结果用于表示第三位元是否已击穿，以进入S9。
S9：根据已击穿的第三位元的数量与位元总数量之间的比值确定误击穿率，位元总数量是第二位元的数量和第三位元的总数量，以进入S10。
S10：确定误击穿率小于预设误击穿率的第三击穿条是否存在。如果存在则进入S11，如果不存在，则进入S12。如此，可以保证最终选取的第二击穿条件的误击穿率在一个可控的范围内。
S11：通过击穿时长较小和/或击穿电压较小，且误击穿率较小的第三击穿条件，统计电流差异，以进入S13。
该步骤可以参照前述统计电流差异的详细说明，在此不再赘述。
S12：减小第三击穿条件中的击穿时长和/或击穿电压，以进入S8。
具体地，减小第三击穿条件中的击穿时长和/或击穿电压也就是对第三击穿条件进行调整，以使调整后的第三击穿条件的误击穿率减小，直至存在误击穿率小于预设成功率阈值的第三击穿条件。如此，可以保证成功确定第二击穿条件。
在第一种减小方式中，可以减小所有第一击穿条件中的击穿时长和/或击穿电压。
在第二种减小方式中，可以调整部分第三击穿条件。具体地，可以减小第三目标击穿条件中的击穿时长，第三目标击穿条件是击穿时长最小的一个或多个第三击穿条件；和/或，减小第四目标击穿条件中的击穿电压，第四目标击穿条件是击穿电压最小的一个或多个第三击穿条件。
可以看出，第二种减小方式仅减小较小的击穿时长，和/或减小较小的击穿电压。由于较大的击穿时长需要减小较大的幅度可能才可以使误击穿率小于预设误击穿率，从而可以不对这部分击穿时长进行减小，仅减小较小的击穿时长，以更快的使误击穿率小于预设误击穿率，节约时间。
同样地，由于较大的击穿电压需要减小较大的幅度才可以使误击穿率小于预设误击穿率，从而可以不对这部分击穿电压进行减小，仅减小较小的击穿电压，以更快的使误击穿率小于预设误击穿率，节约时间。
S13：将击穿时长较小和/或击穿电压较小，且误击穿率较小，且电流差异较大的第三击穿条件确定为第二击穿条件。
对应于上述方法实施例，图8是本申请实施例提供的一种位元击穿条件的确定装置的结构示意图。请参照图8，上述位元击穿条件的确定装置200，包括：
第一击穿条件确定模块201，用于确定多个第一击穿条件。
第一位元击穿模块202，用于根据每个所述第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，不同的所述第一击穿条件对应不同的所述第一位元。
第二击穿条件确定模块203，用于根据所述第一击穿结果从所述多个第一击穿条件中确定第二击穿条件。
可选地，所述第一击穿结果用于表示所述第一击穿条件击穿的多个第一位元分别是否已击穿，所述第二击穿条件确定模块还用于：
根据所述第一击穿结果确定所述第一击穿条件的击穿成功率。
从所述击穿成功率大于或等于预设成功率阈值的第一击穿条件中确定第二击穿条件。
可选地，所述第二击穿条件确定模块还用于：
在从所述击穿成功率大于或等于预设成功率阈值的第一击穿条件中确定第二击穿条件的过程中，将所述击穿成功率大于或等于预设成功率阈值的第一击穿条件作为第三击穿条件。
将满足预设条件的所述第三击穿条件确定为第二击穿条件，所述预设条件是针对至少一种参数的条件：误击穿率、电流差异、所述第一击穿条件包括的击穿时长、所述第一击穿条件包括的击穿电压，所述电流差异为未击穿位元与已击穿位元之间的电流大小差异。
可选地，针对所述误击穿率的条件包括以下至少一种：所述误击穿率小于或等于预设误击穿率、按照所述误击穿率升序排列在前M位。
针对所述电流差异的条件包括以下至少一种：所述电流差异大于或等于预设电流差异、按照所述电流差异降序排列在前N位。
针对所述击穿时长的条件包括以下至少一种：所述击穿时长小于或等于预设时长、按照所述击穿时长升序排列在前L位。
针对所述击穿电压的条件包括以下至少一种：所述击穿电压小于或等于预设电压、按照所述击穿电压升序排列在前K位。
可选地，所述装置还包括：
第一击穿条件调整模块，用于若所述击穿成功率大于或等于预设成功率阈值的第一击穿条件不存在，则增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压，并进入所述第一位元击穿模块。
可选地，所述第一击穿条件调整模块用于：
在增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压的过程中，增大第一目标击穿条件中的击穿时长，所述第一目标击穿条件是所述击穿时长最大的一个或多个第一击穿条件。
和/或，在增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压的过程中，增大第二目标击穿条件中的击穿电压，所述第二目标击穿条件是所述击穿电压最大的一个或多个第一击穿条件。
可选地，所述装置还包括：
位元确定模块，用于在将满足预设条件的所述第三击穿条件确定为第二击穿条件之前，针对所述第三击穿条件确定待击穿的第二位元和所述第二位元之外的第三位元。
第二位元击穿模块，用于根据所述第三击穿条件对所述第二位元进行击穿，得到第二击穿结果。
误击穿率确定模块，用于根据所述第二击穿结果确定针对所述第三位元的误击穿率。
可选地，所述第二击穿结果用于表示所述第三位元是否已击穿，所述误击穿率确定模块还用于：
在根据所述第二击穿结果确定针对所述第三位元的误击穿率的过程中，确定所述第二位元和所述第三位元的总数量。
根据已击穿的第三位元的数量和所述总数量的比值，确定所述误击穿率。
可选地，所述装置还包括：
第二击穿条件调整模块，用于若所述误击穿率满足对应的条件的第三击穿条件不存在，则减小所述第三击穿条件包括的击穿时长和/或击穿电压，并进入所述第二位元击穿模块。
可选地，所述第二击穿条件调整模块，还用于：
在减小所述第三击穿条件包括的击穿时长和/或击穿电压的过程中，减小第三目标击穿条件中的击穿时长，所述第三目标击穿条件是所述击穿时长最小的一个或多个第三击穿条件；
和/或，在减小所述第三击穿条件包括的击穿时长和/或击穿电压的过程中，减小第四目标击穿条件中的击穿电压，所述第四目标击穿条件是所述击穿电压最小的一个或多个第三击穿条件。
可选地，所述第二位元的相邻位置处设置所述第三位元。
可选地，所述第一击穿条件对应多个第一位元，同一所述第一击穿条件对应的多个所述第一位元位于冗余阵列的至少两个不相邻的区域中。
所述第三击穿条件对应多个第二位元，同一所述第三击穿条件对应的多个所述第二位元位于冗余阵列的至少两个不相邻的区域中。
可选地，同一所述第一击穿条件对应的多个所述第一位元位于冗余阵列的两个中心对称的不相邻区域中。
同一所述第三击穿条件对应的多个所述第二位元位于冗余阵列的两个中心对称的不相邻区域中。
可选地，所述装置还包括：
电流确定模块，用于将满足预设条件的所述第三击穿条件确定为第二击穿条件之前，对于所述第三击穿条件，确定经过已击穿位元的第一电流，以及，经过未击穿位元的第二电流，所述已击穿位元包括以下至少一种：已击穿的所述第一位元和已击穿的所述第二位元，所述未击穿位元包括以下至少一种：未击穿的所述第三位元。
电流差异确定模块，用于根据所述第一电流和所述第二电流确定所述电流差异。
上述装置实施例是与前述方法实施例对应的实施例，具有与方法实施例相同的技术效果。该装置实施例的详细说明可以参照前述方法实施例的详细说明，在此不再赘述。
图9是本申请实施例提供的一种电子设备的结构框图。该电子设备600包括存储器602和至少一个处理器601。
其中，存储器602存储计算机执行指令。
至少一个处理器601执行存储器602存储的计算机执行指令，使得电子设备601实现前述图2中的方法。
此外，该电子设备还可以包括接收器603和发送器604，接收器603用于接收从其余装置或设备的信息，并转发给处理器601，发送器604用于将信息发送到其余装置或设备。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
以上仅为本申请实施例的优选实施例，并非因此限制本申请实施例的专利范围，凡是利用本申请实施例说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请实施例的专利保护范围内。

Claims (18)

1.一种位元击穿条件的确定方法，其特征在于，包括：
确定多个第一击穿条件；
根据每个所述第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，不同的所述第一击穿条件对应不同的所述第一位元；
根据所述第一击穿结果从所述多个第一击穿条件中确定第二击穿条件。
2.根据权利要求1所述的方法，其特征在于，所述第一击穿结果用于表示所述第一击穿条件击穿的多个第一位元分别是否已击穿，所述根据所述第一击穿结果从所述多个第一击穿条件中确定第二击穿条件，包括：
根据所述第一击穿结果确定所述第一击穿条件的击穿成功率；
从所述击穿成功率大于或等于预设成功率阈值的第一击穿条件中确定第二击穿条件。
3.根据权利要求2所述的方法，其特征在于，所述从所述击穿成功率大于或等于预设成功率阈值的第一击穿条件中确定第二击穿条件，包括：
将所述击穿成功率大于或等于预设成功率阈值的第一击穿条件作为第三击穿条件；
将满足预设条件的所述第三击穿条件确定为第二击穿条件，所述预设条件是针对至少一种参数的条件：误击穿率、电流差异、所述第一击穿条件包括的击穿时长、所述第一击穿条件包括的击穿电压，所述电流差异为未击穿位元与已击穿位元之间的电流大小差异。
4.根据权利要求3所述的方法，其特征在于，
针对所述误击穿率的条件包括以下至少一种：所述误击穿率小于或等于预设误击穿率、按照所述误击穿率升序排列在前M位；
针对所述电流差异的条件包括以下至少一种：所述电流差异大于或等于预设电流差异、按照所述电流差异降序排列在前N位；
针对所述击穿时长的条件包括以下至少一种：所述击穿时长小于或等于预设时长、按照所述击穿时长升序排列在前L位；
针对所述击穿电压的条件包括以下至少一种：所述击穿电压小于或等于预设电压、按照所述击穿电压升序排列在前K位。
5.根据权利要求3所述的方法，其特征在于，所述方法还包括：
若所述击穿成功率大于或等于预设成功率阈值的第一击穿条件不存在，则增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压，并进入所述根据每个所述第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果的步骤。
6.根据权利要求5所述的方法，其特征在于，所述增大所述第一击穿条件包括的所述击穿时长和/或所述击穿电压，包括：
增大第一目标击穿条件中的击穿时长，所述第一目标击穿条件是所述击穿时长最大的一个或多个第一击穿条件；
和/或，增大第二目标击穿条件中的击穿电压，所述第二目标击穿条件是所述击穿电压最大的一个或多个第一击穿条件。
7.根据权利要求3或4所述的方法，其特征在于，所述将满足预设条件的所述第三击穿条件确定为第二击穿条件之前，还包括：
针对所述第三击穿条件确定待击穿的第二位元和所述第二位元之外的第三位元；
根据所述第三击穿条件对所述第二位元进行击穿，得到第二击穿结果；
根据所述第二击穿结果确定针对所述第三位元的误击穿率。
8.根据权利要求7所述的方法，其特征在于，所述第二击穿结果用于表示所述第三位元是否已击穿，所述根据所述第二击穿结果确定针对所述第三位元的误击穿率，包括：
确定所述第二位元和所述第三位元的总数量；
根据已击穿的第三位元的数量和所述总数量的比值，确定所述误击穿率。
9.根据权利要求7所述的方法，其特征在于，还包括：
若所述误击穿率满足对应的条件的第三击穿条件不存在，则减小所述第三击穿条件包括的击穿时长和/或击穿电压，并进入所述根据所述第三击穿条件对所述第二位元进行击穿，得到第二击穿结果的步骤。
10.根据权利要求9所述的方法，其特征在于，所述减小所述第三击穿条件包括的击穿时长和/或击穿电压，包括：
减小第三目标击穿条件中的击穿时长，所述第三目标击穿条件是所述击穿时长最小的一个或多个第三击穿条件；
和/或，减小第四目标击穿条件中的击穿电压，所述第四目标击穿条件是所述击穿电压最小的一个或多个第三击穿条件。
11.根据权利要求7所述的方法，其特征在于，所述第二位元的相邻位置处设置所述第三位元。
12.根据权利要求8所述的方法，其特征在于，
所述第一击穿条件对应多个第一位元，同一所述第一击穿条件对应的多个所述第一位元位于冗余阵列的至少两个不相邻的区域中；
所述第三击穿条件对应多个第二位元，同一所述第三击穿条件对应的多个所述第二位元位于冗余阵列的至少两个不相邻的区域中。
13.根据权利要求12所述的方法，其特征在于，
同一所述第一击穿条件对应的多个所述第一位元位于冗余阵列的两个中心对称的不相邻区域中；
同一所述第三击穿条件对应的多个所述第二位元位于冗余阵列的两个中心对称的不相邻区域中。
14.根据权利要求7所述的方法，其特征在于，所述将满足预设条件的所述第三击穿条件确定为第二击穿条件之前，还包括：
对于所述第三击穿条件，确定经过已击穿位元的第一电流，以及，经过未击穿位元的第二电流，所述已击穿位元包括以下至少一种：已击穿的所述第一位元和已击穿的所述第二位元，所述未击穿位元包括以下至少一种：未击穿的所述第三位元；
根据所述第一电流和所述第二电流确定所述电流差异。
15.一种位元击穿条件的确定装置，其特征在于，包括：
第一击穿条件确定模块，用于确定多个第一击穿条件；
第一位元击穿模块，用于根据每个所述第一击穿条件分别对对应的第一位元进行击穿，得到每个第一击穿条件的第一击穿结果，不同的所述第一击穿条件对应不同的所述第一位元；
第二击穿条件确定模块，用于根据所述第一击穿结果从所述多个第一击穿条件中确定第二击穿条件。
16.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述电子设备实现如权利要求1至14任一项所述的方法。
17.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当计算设备执行所述计算机执行指令时，使计算设备实现如权利要求1至14任一项所述的方法。
18.一种计算机程序，其特征在于，所述计算机程序用于执行权利要求1至14任一项所述的方法。
CN202210655464.0A 2022-06-10 2022-06-10 位元击穿条件的确定方法及设备 Pending CN117253512A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210655464.0A CN117253512A (zh) 2022-06-10 2022-06-10 位元击穿条件的确定方法及设备
PCT/CN2022/101314 WO2023236268A1 (zh) 2022-06-10 2022-06-24 位元击穿条件的确定方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210655464.0A CN117253512A (zh) 2022-06-10 2022-06-10 位元击穿条件的确定方法及设备

Publications (1)

Publication Number Publication Date
CN117253512A true CN117253512A (zh) 2023-12-19

Family

ID=89117467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210655464.0A Pending CN117253512A (zh) 2022-06-10 2022-06-10 位元击穿条件的确定方法及设备

Country Status (2)

Country Link
CN (1) CN117253512A (zh)
WO (1) WO2023236268A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836676B2 (ja) * 1996-02-09 1998-12-14 日本電気株式会社 半導体要素の試験方法及び装置
KR20000043832A (ko) * 1998-12-29 2000-07-15 김영환 반도체 메모리의 퓨즈 구조
DE10063626B4 (de) * 2000-12-20 2008-12-24 Qimonda Ag Verfahren zum Testen der Leistungsfähigkeit einer DRAM-Vorrichtung
JP2004118896A (ja) * 2002-09-24 2004-04-15 Renesas Technology Corp 半導体記憶装置
US20070007621A1 (en) * 2005-03-30 2007-01-11 Yamaha Corporation Fuse breakdown method adapted to semiconductor device
KR20090111619A (ko) * 2008-04-22 2009-10-27 삼성전자주식회사 한 번 기록할 수 있고 반복 재생 가능한 메모리 장치와이것의 동작을 위한 디스플레이 및 메모리 장치의 동작방법
CN101859606B (zh) * 2009-04-07 2013-04-03 北京兆易创新科技有限公司 一种调整参考单元阈值参数的方法、装置和一种测试***
JP2012203977A (ja) * 2011-03-28 2012-10-22 Elpida Memory Inc 半導体装置及びその制御方法並びにその情報処理システム
US9117525B2 (en) * 2012-09-12 2015-08-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
WO2023236268A1 (zh) 2023-12-14

Similar Documents

Publication Publication Date Title
US10475512B2 (en) Operation method of resistive random access memory and resistive random access memory device
US20150262652A1 (en) Access count device, memory system, and access count method
EP3098814A1 (en) Methods and systems for nonvolatile memory data management
US9865348B2 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
US20100318885A1 (en) Method of detecting an attack by fault injection on a memory device, and corresponding memory device
US11852670B2 (en) Method for monitoring insulation monitoring circuit and battery management system
US20170309336A1 (en) Semiconductor storage device
KR101895395B1 (ko) 크로스-포인트 메모리에서의 가열기로서의 열 디스터브
US20160267975A1 (en) Semiconductor memory
CN117253512A (zh) 位元击穿条件的确定方法及设备
US9734908B1 (en) Writing method for resistive memory cell and resistive memory
US9607694B1 (en) Semiconductor memory device and method of controlling the same
US20230137625A1 (en) Health monitoring methods for early fault detection in high voltage battery packs used in electric vehicles
KR102394662B1 (ko) Lut-프리 메모리 복구 방법
US20140355326A1 (en) Non-volatile memory device
US7856610B2 (en) Method and apparatus for semiconductor integrated circuit
US9870835B2 (en) Memory repairing method and memory device applying the same
JP2017020811A (ja) 半導体素子の検査回路および検査方法
US20220244872A1 (en) Storage method, data processing method, device and apparatus based on non-volatile memory
JP6402072B2 (ja) 半導体不揮発性記憶装置及びその動作プログラム
US20160189776A1 (en) Nonvolatile semiconductor memory device and method of controlling the same
US9076525B2 (en) Semiconductor storage device and method of controlling data thereof
CN112684935A (zh) 一种电容触控纠错方法、装置、计算机设备及存储介质
US20240087644A1 (en) Forming operation of resistive memory device
KR20180031229A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination